JPH10257773A - Power converter - Google Patents

Power converter

Info

Publication number
JPH10257773A
JPH10257773A JP9059175A JP5917597A JPH10257773A JP H10257773 A JPH10257773 A JP H10257773A JP 9059175 A JP9059175 A JP 9059175A JP 5917597 A JP5917597 A JP 5917597A JP H10257773 A JPH10257773 A JP H10257773A
Authority
JP
Japan
Prior art keywords
voltage
current command
value
command value
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9059175A
Other languages
Japanese (ja)
Inventor
Kiyoyasu Okuda
清泰 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP9059175A priority Critical patent/JPH10257773A/en
Publication of JPH10257773A publication Critical patent/JPH10257773A/en
Pending legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Control Of Ac Motors In General (AREA)
  • Stopping Of Electric Motors (AREA)

Abstract

(57)【要約】 【課題】 PWMコンバータ装置から出力される直流出
力電圧の変動を小さくすると共に、フィードバック制御
を速やかに実行する。 【解決手段】 本発明の電力変換装置は、交流電力を入
力して直流電力を出力するPWMコンバータ装置に設け
られPWMコンバータ装置から出力される直流出力電圧
が指令電圧にほぼ等しくなるようにフィードバック制御
するコンバータ制御手段を、指令電圧及び直流出力電圧
に基づいて電流指令値の比例項及び積分項を演算すると
共に、これら比例項及び積分項に基づいて電流指令値を
演算する演算手段と、直流出力電圧が上限電圧値に達し
たときに電流指令値が零になるように電流指令値の積分
項の値を補正する補正手段とを備えるように構成したも
のである。
(57) Abstract: To reduce the fluctuation of the DC output voltage output from a PWM converter device and quickly execute feedback control. A power converter according to the present invention is provided in a PWM converter that inputs AC power and outputs DC power, and performs feedback control so that a DC output voltage output from the PWM converter is substantially equal to a command voltage. A converter control means for calculating a proportional term and an integral term of the current command value based on the command voltage and the DC output voltage, and calculating a current command value based on the proportional term and the integral term; And correcting means for correcting the value of the integral term of the current command value so that the current command value becomes zero when the voltage reaches the upper limit voltage value.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、交流電力を入力し
て直流電力を出力するPWMコンバータ装置を備えて成
る電力変換装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power converter having a PWM converter for inputting AC power and outputting DC power.

【0002】[0002]

【従来の技術】インバータ装置によりモータ等を通電駆
動するようにした構成が、従来より、実用化されてい
る。そして、上記インバータ装置に供給する直流電力
を、PWMコンバータ装置により生成する構成が知られ
ている。例えば特公平4−1366号公報や特開平7−
241079号公報に記載されている。上記PWMコン
バータ装置は、複数のスイッチング素子を有してなるコ
ンバータ回路と、このコンバータ回路の入力端子と交流
電源との間を接続する電源ラインに設けられたリアクト
ルと、上記コンバータ回路の出力端子間に設けられた平
滑コンデンサと、上記コンバータ回路のスイッチング素
子をオンオフ制御するコンバータ制御回路とを有して構
成されている。
2. Description of the Related Art A configuration in which a motor or the like is energized and driven by an inverter device has been practically used. A configuration is known in which the DC power supplied to the inverter device is generated by a PWM converter device. For example, Japanese Patent Publication No. Hei.
No. 2,410,795. The PWM converter device includes a converter circuit having a plurality of switching elements, a reactor provided on a power supply line connecting an input terminal of the converter circuit and an AC power supply, and an output terminal of the converter circuit. And a converter control circuit for controlling the switching element of the converter circuit to be turned on / off.

【0003】ここで、上記コンバータ制御回路は、PW
Mコンバータ装置から出力される直流出力電圧(具体的
には、上記平滑コンデンサの端子間電圧)Vdcを検出
し、この直流出力電圧Vdcが指令電圧Vdc*にほぼ
等しくなるようにフィードバック制御する機能を有して
いる。具体的には、コンバータ制御回路は、指令電圧V
dc*と直流出力電圧Vdcとの電圧差を演算した後、
この電圧差に基づいて電流指令値I*を演算し、この電
流指令値I*を用いてコンバータ回路のスイッチング素
子をPWM制御するための制御信号を生成するように構
成されている。そして、上記電流指令値I*を演算する
に当たっては、例えばPI(比例積分)制御を行う演算
器を使用する構成があり、この構成の場合、上記電流指
令値I*は比例項と積分項の和となる。
Here, the converter control circuit includes a PW
A function of detecting a DC output voltage (specifically, a voltage between terminals of the smoothing capacitor) Vdc output from the M converter device and performing a feedback control so that the DC output voltage Vdc becomes substantially equal to the command voltage Vdc *. Have. Specifically, the converter control circuit sets the command voltage V
After calculating the voltage difference between dc * and the DC output voltage Vdc,
A current command value I * is calculated based on the voltage difference, and a control signal for performing PWM control of a switching element of the converter circuit is generated using the current command value I *. In calculating the current command value I *, for example, there is a configuration in which a calculator for performing PI (proportional integration) control is used. In this configuration, the current command value I * is calculated based on a proportional term and an integral term. It becomes sum.

【0004】[0004]

【発明が解決しようとする課題】上記した従来構成にお
いて、PWMコンバータ装置に接続された負荷(インバ
ータ装置及びモータ)が大きくなって、該負荷に流れる
電流がPWMコンバータ装置の電流制限値以上なると、
PWMコンバータ装置の直流出力電圧Vdcが低下する
(図5の曲線V1のV1a部分参照)。そしてこの後、
負荷が減少すると、PWMコンバータ装置は、直流出力
電圧Vdcを指令電圧Vdc*まで上昇させる制御が行
われ、直流出力電圧Vdcが上昇する。
In the above-described conventional configuration, when the load (the inverter device and the motor) connected to the PWM converter device increases and the current flowing through the load exceeds the current limit value of the PWM converter device,
The DC output voltage Vdc of the PWM converter decreases (see the V1a portion of the curve V1 in FIG. 5). And after this,
When the load decreases, the PWM converter device is controlled to increase the DC output voltage Vdc to the command voltage Vdc *, and the DC output voltage Vdc increases.

【0005】このとき、上記直流出力電圧Vdcが指令
電圧Vdc*よりもかなり高くなる現象、即ち、オーバ
ーシュートが発生していた(図5の曲線V1のV1b部
分参照)。そして、本発明者は、このようなオーバーシ
ュートが発生する原因を探求したところ、フィードバッ
ク制御のループにおいて、電流指令値I*を演算により
求める場合に、電流指令値I*の積分項が大きくなって
しまい、上記オーバーシュートに強く影響していること
がわかった。尚、上記オーバーシュートが発生した後
は、直流出力電圧Vdcは再び低下し、指令電圧Vdc
*を挟んで振動(上下動)しながら、やがて指令電圧V
dc*に収束するようにフィードバック制御される構成
となっている。
At this time, a phenomenon in which the DC output voltage Vdc becomes considerably higher than the command voltage Vdc *, that is, an overshoot has occurred (see the portion V1b of the curve V1 in FIG. 5). Then, the present inventor has searched for the cause of the occurrence of such an overshoot. When the current command value I * is obtained by calculation in a feedback control loop, the integral term of the current command value I * becomes large. It was found that this had a strong effect on the overshoot. After the occurrence of the overshoot, the DC output voltage Vdc decreases again, and the command voltage Vdc is reduced.
* With the command voltage V
The feedback control is performed so as to converge to dc *.

【0006】ここで、上記従来構成では、PWMコンバ
ータ装置から出力される直流出力電圧Vdcが指令電圧
Vdc*よりもかなり高くなるため、コンバータ回路の
各スイッチング素子や平滑コンデンサ等の耐圧を高くす
るように構成しなければならず、それだけ製造コストが
高くなるという欠点があった。また、オーバーシュート
が大きいため、変動した直流出力電圧Vdcが指令電圧
Vdc*に収束するまでに時間が長くかかる、即ち、フ
ィードバック制御の応答性が遅くなるという不具合もあ
った。
Here, in the above-described conventional configuration, the DC output voltage Vdc output from the PWM converter device is considerably higher than the command voltage Vdc *, so that the withstand voltage of each switching element and the smoothing capacitor of the converter circuit is increased. Therefore, there is a disadvantage that the manufacturing cost is increased accordingly. In addition, since the overshoot is large, it takes a long time until the fluctuated DC output voltage Vdc converges to the command voltage Vdc *, that is, the response of the feedback control becomes slow.

【0007】そこで、本発明の目的は、PWMコンバー
タ装置から出力される直流出力電圧の変動を小さくする
ことができると共に、フィードバック制御の応答性を早
くすることができる電力変換装置を提供することにあ
る。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a power converter capable of reducing the fluctuation of the DC output voltage output from a PWM converter and increasing the responsiveness of feedback control. is there.

【0008】[0008]

【課題を解決するための手段】本発明の電力変換装置
は、交流電力を入力して直流電力を出力するPWMコン
バータ装置と、このPWMコンバータ装置に設けられ前
記PWMコンバータ装置から出力される直流出力電圧が
指令電圧にほぼ等しくなるようにフィードバック制御す
るコンバータ制御手段とを備えて成るものにおいて、前
記コンバータ制御手段は、前記指令電圧及び前記直流出
力電圧に基づいて電流指令値の比例項及び積分項を演算
すると共に、これら比例項及び積分項に基づいて電流指
令値を演算する演算手段と、前記直流出力電圧が上限電
圧値に達したときに前記電流指令値が零になるように前
記電流指令値の積分項の値を補正する補正手段とを備え
て構成されているところに特徴を有する。
A power converter according to the present invention comprises a PWM converter for inputting AC power and outputting DC power, and a DC output provided in the PWM converter and output from the PWM converter. Converter control means for performing feedback control so that the voltage is substantially equal to the command voltage, wherein the converter control means includes a proportional term and an integral term of a current command value based on the command voltage and the DC output voltage. Calculating means for calculating the current command value based on the proportional term and the integral term, and the current command value such that the current command value becomes zero when the DC output voltage reaches the upper limit voltage value. And a correction means for correcting the value of the integral term of the value.

【0009】上記構成によれば、PWMコンバータ装置
から出力される直流出力電圧が上限電圧値に達したとき
に、電流指令値の積分項の値を補正して電流指令値が零
になるように構成したので、直流出力電圧は上限電圧値
までしか上昇しなくなる。このため、直流出力電圧の変
動を極力小さくすることができ、スイッチング素子や平
滑コンデンサ等の耐圧を低く構成することが可能にな
る。また、直流出力電圧のオーバーシュートが小さくな
るから、直流出力電圧が指令電圧に戻るまでにかかる時
間が短くなり、フィードバック制御の応答性が早くな
る。
According to the above configuration, when the DC output voltage output from the PWM converter reaches the upper limit voltage value, the value of the integral term of the current command value is corrected so that the current command value becomes zero. With this configuration, the DC output voltage rises only to the upper limit voltage value. Therefore, the fluctuation of the DC output voltage can be minimized, and the withstand voltage of the switching element, the smoothing capacitor, and the like can be reduced. Further, since the overshoot of the DC output voltage is reduced, the time required for the DC output voltage to return to the command voltage is shortened, and the response of the feedback control is accelerated.

【0010】また、コンバータ制御手段を、前記指令電
圧と前記直流出力電圧との差に比例ゲインを乗じて電流
指令値の比例項を演算する比例演算手段と、前記指令電
圧と前記直流出力電圧との差を積分すると共にこの積分
値に積分ゲインを乗じて電流指令値の積分項を演算する
積分演算手段と、前記電流指令値の比例項と前記電流指
令値の積分項を加算して電流指令値を出力する加算手段
と、前記直流出力電圧が上限電圧値に達したときに前記
電流指令値が零になるように前記電流指令値の積分項の
値を補正する補正手段とを備えるように構成することも
好ましい。
In addition, the converter control means includes: a proportional operation means for calculating a proportional term of a current command value by multiplying a difference between the command voltage and the DC output voltage by a proportional gain; Integral operation means for integrating the difference between the current command value and the integral value and multiplying the integral gain to calculate the integral term of the current command value, and adding the proportional term of the current command value and the integral term of the current command value to obtain the current command value. Adding means for outputting a value, and correcting means for correcting a value of an integral term of the current command value so that the current command value becomes zero when the DC output voltage reaches an upper limit voltage value. It is also preferable to configure.

【0011】更に、コンバータ制御手段を、前記指令電
圧と前記直流出力電圧との差を積分すると共にこの積分
値に積分ゲインを乗じて電流指令値の積分項を演算する
積分演算手段と、前記直流出力電圧に比例ゲインを乗じ
て電流指令値の比例項を演算する比例演算手段と、前記
電流指令値の積分項から前記電流指令値の比例項を減算
して電流指令値を出力する減算手段と、前記直流出力電
圧が上限電圧値に達したときに前記電流指令値が零にな
るように前記電流指令値の積分項の値を補正する補正手
段とを備えるように構成することも良い構成である。
Further, the converter control means integrates a difference between the command voltage and the DC output voltage, and multiplies the integrated value by an integral gain to calculate an integral term of a current command value; A proportional operation means for multiplying the output voltage by a proportional gain to calculate a proportional term of the current command value; and a subtraction means for subtracting the proportional term of the current command value from the integral term of the current command value to output a current command value; A correction means for correcting the value of the integral term of the current command value so that the current command value becomes zero when the DC output voltage reaches the upper limit voltage value. is there.

【0012】更にまた、上記各構成において、補正手段
は、前記直流出力電圧が下限電圧値に達したときに前記
電流指令値が零になるように前記電流指令値の積分項の
値を補正するように構成されていることがより一層好ま
しい。
Further, in each of the above structures, the correction means corrects the value of the integral term of the current command value so that the current command value becomes zero when the DC output voltage reaches the lower limit voltage value. It is even more preferable that such a configuration is adopted.

【0013】[0013]

【発明の実施の形態】以下、本発明の第1の実施例につ
いて図1ないし図5を参照しながら説明する。まず、図
2は、モータを通電駆動するインバータ装置に対してP
WMコンバータ装置から直流電力を供給するように構成
した装置全体の電気的構成を概略的に示す図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. First, FIG. 2 shows P for an inverter device for energizing and driving a motor.
FIG. 3 is a diagram schematically illustrating an electrical configuration of the entire device configured to supply DC power from a WM converter device.

【0014】この図2に示すように、3相交流電源1か
ら交流電源ライン1a、1b、1cが導出され、これら
交流電源ライン1a、1b、1cはリアクトル2a、2
b、2cを介してコンバータ回路3の入力端子に接続さ
れている。このコンバータ回路3は、複数のスイッチン
グ素子である例えば6個のスイッチングトランジスタ3
aを3相ブリッジ接続すると共に、各スイッチングトラ
ンジスタ3aにフリーホイールダイオード3bを逆並列
接続して構成されている。上記各スイッチングトランジ
スタ3aは、例えばIGBTやFET等から構成されて
いる。
As shown in FIG. 2, AC power supply lines 1a, 1b, and 1c are led out of three-phase AC power supply 1, and these AC power supply lines 1a, 1b, and 1c are connected to reactors 2a, 2a, and 2c.
It is connected to the input terminal of the converter circuit 3 via b and 2c. The converter circuit 3 includes a plurality of switching elements, for example, six switching transistors 3
is connected in a three-phase bridge, and a freewheel diode 3b is connected in anti-parallel to each switching transistor 3a. Each of the switching transistors 3a is composed of, for example, an IGBT or an FET.

【0015】上記コンバータ回路3の出力端子には、平
滑コンデンサ4が接続されていると共に、直流電源ライ
ン5a、5bが接続されている。そして、これら直流電
源ライン5a、5bは、インバータ回路6の入力端子に
接続されている。このインバータ回路6は、複数のスイ
ッチング素子である例えば6個のスイッチングトランジ
スタ6aを3相ブリッジ接続すると共に、各スイッチン
グトランジスタ6aにフリーホイールダイオード6bを
逆並列接続して構成されている。上記各スイッチングト
ランジスタ6aは、例えばIGBTやFET等から構成
されている。
The output terminal of the converter circuit 3 is connected to a smoothing capacitor 4 and to DC power supply lines 5a and 5b. These DC power lines 5a and 5b are connected to input terminals of the inverter circuit 6. The inverter circuit 6 is configured such that a plurality of switching elements, for example, six switching transistors 6a are connected in a three-phase bridge, and a freewheel diode 6b is connected in anti-parallel to each switching transistor 6a. Each of the switching transistors 6a is composed of, for example, an IGBT or an FET.

【0016】また、インバータ回路6の3相の出力端子
6u,6v,6wは、モータ7の巻線に接続されてい
る。このモータ7は、誘導モータ、ブラシレスモータ、
スイッチドリラクタンスモータ(SRモータ)等のモー
タから構成されており、インバータ装置により可変速運
転制御が可能なモータである。上記モータ7の回転速度
ωは、例えばロータリエンコーダからなる速度検出器8
により検出されるように構成されている。この速度検出
器8は、モータ7の回転速度ωを検出して、回転速度検
出信号ωを出力するように構成されている。
The three-phase output terminals 6 u, 6 v, 6 w of the inverter circuit 6 are connected to the windings of the motor 7. This motor 7 includes an induction motor, a brushless motor,
The motor is composed of a motor such as a switched reluctance motor (SR motor) and can be controlled at a variable speed by an inverter device. The rotational speed ω of the motor 7 is, for example, a speed detector 8 comprising a rotary encoder.
Is configured to be detected. The speed detector 8 is configured to detect a rotation speed ω of the motor 7 and output a rotation speed detection signal ω.

【0017】一方、直流電源ライン5a、5b間の直流
出力電圧(平滑コンデンサ4の端子間電圧)Vdcは、
電圧検出器9により検出されるように構成されている。
この電圧検出器9は、直流電源ライン5a、5b間の電
圧Vdcを検出して、電圧検出信号Vdcを出力するよ
うに構成されている。
On the other hand, the DC output voltage (voltage between terminals of the smoothing capacitor 4) Vdc between the DC power supply lines 5a and 5b is
It is configured to be detected by the voltage detector 9.
The voltage detector 9 is configured to detect a voltage Vdc between the DC power supply lines 5a and 5b and output a voltage detection signal Vdc.

【0018】また、3相交流電源1から供給される3相
交流の各位相は、交流電源ライン1a、1b、1cに接
続された電源位相検出器10により検出されるように構
成されている。この電源位相検出器10は、3相交流の
各位相を検出して、3相交流の位相検出信号を出力する
ように構成されている。更に、コンバータ回路3に入力
される3相交流の各電流は、交流電源ライン1a、1
b、1cにおけるリアクトル2a、2b、2cとコンバ
ータ回路3との間の部分に設けられた電流検出器11
a、11b、11cにより検出されるように構成されて
いる。これら電流検出器11a、11b、11cは、コ
ンバータ回路3に入力される3相交流の各相の電流を検
出して、これら検出した電流検出信号を出力するように
構成されている。
Each phase of the three-phase AC supplied from the three-phase AC power supply 1 is configured to be detected by a power supply phase detector 10 connected to the AC power supply lines 1a, 1b, 1c. The power supply phase detector 10 is configured to detect each phase of the three-phase AC and output a phase detection signal of the three-phase AC. Further, each of the three-phase alternating currents input to the converter circuit 3 is connected to an AC power supply line 1a, 1
b, current detector 11 provided in a portion between reactors 2a, 2b, 2c and converter circuit 3 in 1c
a, 11b, and 11c. The current detectors 11a, 11b, and 11c are configured to detect the current of each phase of the three-phase alternating current input to the converter circuit 3 and output the detected current detection signals.

【0019】さて、上記コンバータ回路3の各スイッチ
ングトランジスタ3aは、コンバータ制御手段である例
えばコンバータ制御回路12によりオンオフ制御される
ように構成されている。このコンバータ制御回路12
は、加減算器13と電圧制御演算器14と3相の乗算器
15a、15b、15cと3相の加減算器16a、16
b、16cと3相の電流制御演算器17a、17b、1
7cとPWMベースドライブ回路18とから構成されて
いる。
The switching transistors 3a of the converter circuit 3 are configured to be turned on and off by a converter control means, for example, a converter control circuit 12. This converter control circuit 12
Is an adder / subtractor 13, a voltage control calculator 14, a three-phase multiplier 15a, 15b, 15c and a three-phase adder / subtractor 16a, 16
b, 16c and three-phase current control calculators 17a, 17b, 1
7c and a PWM base drive circuit 18.

【0020】ここで、加減算器13及び電圧制御演算器
14は、電圧検出器9からの電圧Vdcを負帰還量とし
て電圧フィードバック制御を行うための回路である。こ
の場合、上記加減算器13は、外部から与えられた指令
電圧Vdc*と前記電圧検出器9により検出された直流
電源ライン5a、5b間の電圧Vdcを加減算して(V
dc*−Vdc)、その計算結果を出力する。そして、
上記電圧制御演算器14は、加減算器13からの出力で
ある電圧差(Vdc*−Vdc)と電圧検出器9からの
電圧Vdcとを入力し、これらに基づいて電流指令値I
p*を演算し、この演算した電流指令値Ip*を出力す
るように構成されている。この電流指令値Ip*の具体
的演算方法、即ち、電圧制御演算器14の具体的構成に
ついては、後述する。
Here, the adder / subtractor 13 and the voltage control calculator 14 are circuits for performing voltage feedback control using the voltage Vdc from the voltage detector 9 as a negative feedback amount. In this case, the adder / subtractor 13 adds and subtracts the command voltage Vdc * given from the outside and the voltage Vdc between the DC power supply lines 5a and 5b detected by the voltage detector 9 (V
dc * -Vdc), and outputs the calculation result. And
The voltage control calculator 14 receives the voltage difference (Vdc * −Vdc) output from the adder / subtractor 13 and the voltage Vdc from the voltage detector 9, and based on these inputs the current command value I.
It is configured to calculate p * and output the calculated current command value Ip *. A specific method of calculating the current command value Ip *, that is, a specific configuration of the voltage control calculator 14 will be described later.

【0021】そして、上記電流指令値Ip*は、電源位
相検出器10により検出された3相交流の各位相信号、
即ち、3相正弦波信号の振幅を決定するための指令値で
ある。そこで、3相の乗算器15a、15b、15c
は、電源位相検出器10からの3相正弦波信号(3相交
流の各位相信号)に電圧制御演算器14からの電流指令
値Ip*を乗ずる計算を行い、これら計算結果として3
相正弦波電流信号を出力するように構成されている。
The above-mentioned current command value Ip * is a three-phase AC phase signal detected by the power supply phase detector 10,
That is, it is a command value for determining the amplitude of the three-phase sine wave signal. Therefore, the three-phase multipliers 15a, 15b, 15c
Performs a calculation of multiplying a three-phase sine wave signal (each phase signal of three-phase AC) from the power supply phase detector 10 by a current command value Ip * from the voltage control calculator 14, and as a result of these calculations, 3
It is configured to output a phase sine wave current signal.

【0022】また、3相の加減算器16a、16b、1
6c及び3相の電流制御演算器17a、17b、17c
は、電流検出器11a、11b、11cからの電流信号
を負帰還量として電流制御のループ(この電流制御ルー
プはマイナーループである)を構成するための回路であ
る。この場合、上記加減算器16a、16b、16c
は、乗算器15a、15b、15cからの3相正弦波電
流信号と電流検出器11a、11b、11cからの電流
信号を加減算して(具体的には、上記3相正弦波電流信
号から上記電流信号を減算して)、その計算結果を出力
する。
The three-phase adder / subtracters 16a, 16b, 1
6c and three-phase current control calculators 17a, 17b, 17c
Is a circuit for configuring a current control loop (the current control loop is a minor loop) using the current signals from the current detectors 11a, 11b, and 11c as a negative feedback amount. In this case, the adder / subtracter 16a, 16b, 16c
Adds or subtracts the three-phase sine wave current signal from the multipliers 15a, 15b, 15c and the current signal from the current detectors 11a, 11b, 11c (specifically, the current Subtract the signal) and output the result of the calculation.

【0023】そして、電流制御演算器17a、17b、
17cは、加減算器16a、16b、16cからの出力
を入力して、この出力に基づいてPWM制御のデューテ
ィを指令する信号を求める演算を実行し、この演算した
信号(即ち、PWM制御のデューティを指令する信号)
をPWMベースドライブ回路18に与えるように構成さ
れている。
The current control calculators 17a, 17b,
17c receives an output from the adder / subtractor 16a, 16b, 16c, executes an operation for obtaining a signal for instructing a duty of the PWM control based on the output, and executes the operation of the calculated signal (that is, the duty of the PWM control. Command signal)
To the PWM base drive circuit 18.

【0024】上記PWMベースドライブ回路18は、電
流制御演算器17a、17b、17cからの出力信号を
入力し、これら出力信号に基づいてコンバータ回路3の
各スイッチングトランジスタ3aをスイッチングする信
号を生成し、これらスイッチング信号を上記各スイッチ
ングトランジスタ3aのベースに与えるように構成され
ている。これにより、コンバータ回路3の各スイッチン
グトランジスタ3aが上記スイッチング信号に応じてス
イッチング(オンオフ)され、もって、直流電源ライン
5a、5b間の電圧Vdcが指令電圧Vdc*にほぼ等
しくなるようなフィードバック制御が実行されるように
構成されている。
The PWM base drive circuit 18 receives the output signals from the current control calculators 17a, 17b, 17c and generates a signal for switching each switching transistor 3a of the converter circuit 3 based on these output signals. The switching signals are applied to the bases of the switching transistors 3a. Thereby, each switching transistor 3a of converter circuit 3 is switched (on / off) according to the switching signal, so that feedback control is performed such that voltage Vdc between DC power supply lines 5a and 5b becomes substantially equal to command voltage Vdc *. It is configured to be executed.

【0025】この構成の場合、コンバータ回路3、平滑
コンデンサ4、電源位相検出器10、電流検出器11
a、11b、11c、コンバータ制御回路12等からP
WMコンバータ装置19が構成されている。
In the case of this configuration, the converter circuit 3, the smoothing capacitor 4, the power supply phase detector 10, the current detector 11
a, 11b, 11c, P from the converter control circuit 12, etc.
The WM converter device 19 is configured.

【0026】ここで、コンバータ制御回路12の電圧制
御増幅器14の具体的構成について、図1を参照して説
明する。この図1に示すように、電圧制御増幅器14
は、比例演算回路20と積分演算回路21と加算回路2
2と補正回路23とから構成されている。上記比例演算
回路20は、加減算器13から出力される電圧差(Vd
c*−Vdc)を入力して、これに比例ゲインKpを乗
ずる演算を実行し、この演算結果を電流指令値Ip*の
比例項Ipp*として出力するように構成されている。
この場合、比例演算回路20が本発明の比例演算手段を
構成している。
Here, a specific configuration of the voltage control amplifier 14 of the converter control circuit 12 will be described with reference to FIG. As shown in FIG.
Are the proportional operation circuit 20, the integral operation circuit 21, and the addition circuit 2
2 and a correction circuit 23. The proportional operation circuit 20 outputs the voltage difference (Vd
c * -Vdc) is input, an operation of multiplying the input by a proportional gain Kp is executed, and the result of the operation is output as a proportional term Ipp * of the current command value Ip *.
In this case, the proportional operation circuit 20 constitutes the proportional operation means of the present invention.

【0027】また、積分演算回路21は、加減算器13
から出力される電圧差(Vdc*−Vdc)を入力し
て、これを予め決められた設定時間(積分区間)の間、
時間積分する積分演算を実行すると共に、この積分結果
((Vdc*−Vdc)/s)に積分ゲインKiを乗ず
る演算を実行し、この演算結果を電流指令値Ip*の積
分項Iip*として出力するように構成されている。こ
の場合、積分演算回路21が本発明の積分演算手段を構
成している。
The integration operation circuit 21 includes an adder / subtractor 13
And outputs the voltage difference (Vdc * -Vdc), which is output for a predetermined set time (integration section).
In addition to performing an integration operation for performing time integration, an operation of multiplying the integration result ((Vdc * −Vdc) / s) by an integration gain Ki is executed, and the operation result is output as an integration term Iip * of the current command value Ip *. It is configured to be. In this case, the integral operation circuit 21 constitutes the integral operation means of the present invention.

【0028】そして、加算回路22は、比例演算回路2
0から出力される比例項Ipp*と積分演算回路21か
ら出力される積分項Iip*を加算する計算を行い、加
算結果を電流指令値Ip*として出力するように構成さ
れている。この場合、加算回路22が本発明の加算手段
を構成している。また、上記構成の場合、電圧制御演算
器14は、いわゆるPI制御(比例積分制御)の演算を
実行することにより、電流指令値Ip*を出力する構成
となっている。尚、上記比例演算回路20、積分演算回
路21及び加算回路22から本発明の演算手段が構成さ
れている。
The addition circuit 22 is a proportional operation circuit 2
It is configured to perform a calculation for adding the proportional term Ipp * output from 0 and the integral term Iip * output from the integration operation circuit 21 and output the addition result as a current command value Ip *. In this case, the adding circuit 22 constitutes the adding means of the present invention. In the case of the above configuration, the voltage control calculator 14 is configured to output a current command value Ip * by executing a calculation of so-called PI control (proportional-integral control). Incidentally, the proportional operation circuit 20, the integration operation circuit 21 and the addition circuit 22 constitute the operation means of the present invention.

【0029】さて、補正回路23は、電圧検出器9によ
り検出された直流出力電圧Vdcと予め決められた上限
電圧値Vdcmaxとを比較し、Vdc<Vdcmax
のときは、加算回路22から出力された電流指令値Ip
*をそのまま出力するように構成されている。そして、
補正回路23は、Vdc≧Vdcmax且つIp*>0
のときは、加算回路22から出力された電流指令値Ip
*を零にして(Ip*=0)出力すると共に、電流指令
値Ip*が零になるように積分項Iip*の値を変更す
る、具体的には、積分演算回路21から出力される積分
項Iip*の値を「−Ipp*」に変更するように構成
されている。
The correction circuit 23 compares the DC output voltage Vdc detected by the voltage detector 9 with a predetermined upper limit voltage value Vdcmax, and Vdc <Vdcmax.
, The current command value Ip output from the addition circuit 22
* Is output as it is. And
The correction circuit 23 determines that Vdc ≧ Vdcmax and Ip *> 0
, The current command value Ip output from the addition circuit 22
* Is output to zero (Ip * = 0), and the value of the integration term Iip * is changed so that the current command value Ip * becomes zero. Specifically, the integration output from the integration operation circuit 21 is performed. It is configured to change the value of the term Iip * to “−Ipp *”.

【0030】ここで、上記補正回路23の制御内容をフ
ローチャートで表わすと、図3に示すようになってい
る。即ち、まず図3のステップS1において、直流出力
電圧Vdcが上限電圧値Vdcmax以上であるか否か
(Vdc≧Vdcmaxであるか否か)を判断する。こ
こで、Vdc≧Vdcmaxでなければ、ステップS1
にて「NO」へ進み、何もしないでリターンする。
Here, the control content of the correction circuit 23 is represented by a flowchart as shown in FIG. That is, first, in step S1 of FIG. 3, it is determined whether the DC output voltage Vdc is equal to or higher than the upper limit voltage value Vdcmax (whether Vdc ≧ Vdcmax). Here, if Vdc ≧ Vdcmax, step S1
To "NO" and return without doing anything.

【0031】一方、Vdc≧Vdcmaxであれば、ス
テップS1にて「YES」へ進み、電流指令値Ip*が
零より大きいか否か(Ip*>0であるか否か)を判断
する(ステップS2)。ここで、Ip*>0でなけれ
ば、ステップS2にて「NO」へ進み、何もしないでリ
ターンする。これに対して、Ip*>0であれば、ステ
ップS2にて「YES」へ進み、積分項Iip*の値
を、比例項Ipp*の値に負を付けた値に変更する(I
ip*=−Ipp*)処理を行う(ステップS3)。こ
れにより、電流指令値Ip*が零に変更されるようにな
っている。上記ステップS3の処理の後は、リターンす
るように構成されている。そして、PWMコンバータ装
置19が動作している間、上述したステップS1〜S3
の処理が繰り返し実行されるように構成されている。
On the other hand, if Vdc ≧ Vdcmax, the process proceeds to “YES” in step S1, and it is determined whether the current command value Ip * is greater than zero (Ip *> 0) (step S1). S2). Here, unless Ip *> 0, the process proceeds to “NO” in step S2, and returns without doing anything. On the other hand, if Ip *> 0, the process proceeds to “YES” in step S2, and changes the value of the integral term Iip * to a value obtained by adding a negative value to the value of the proportional term Ipp * (I
ip * =-Ipp *) processing is performed (step S3). As a result, the current command value Ip * is changed to zero. After the process in step S3, the process returns. Then, while the PWM converter device 19 is operating, the above-described steps S1 to S3 are performed.
Is repeatedly executed.

【0032】一方、図2に示すように、上記PWMコン
バータ装置19の平滑コンデンサ4に接続されたインバ
ータ回路6の各スイッチングトランジスタ6aは、イン
バータ制御手段であるインバータ制御回路24によりオ
ンオフ制御されるように構成されている。このインバー
タ制御回路24は、例えばPWM制御を行う周知構成の
制御回路であり、加減算器25、速度制御演算器26、
電流制御演算器27及びPWMベースドライブ回路28
から構成されている。
On the other hand, as shown in FIG. 2, each switching transistor 6a of the inverter circuit 6 connected to the smoothing capacitor 4 of the PWM converter 19 is controlled to be turned on / off by an inverter control circuit 24 as an inverter control means. Is configured. The inverter control circuit 24 is a control circuit having a well-known configuration for performing, for example, PWM control.
Current control calculator 27 and PWM base drive circuit 28
It is composed of

【0033】ここで、加減算器25及び速度制御演算器
26は、速度検出器8により検出されたモータ7の回転
速度ωを負帰還量として速度制御のループを構成するた
めの回路である。この場合、加減算器25は、外部から
与えられた回転速度指令ω*と速度検出器8からの回転
速度信号ωを加減算(ω*−ω)して、その計算結果を
出力する。そして、速度制御演算器26は、加減算器2
5からの出力を入力して演算(増幅)し、この演算した
モータ電流指令信号I*を電流制御演算器27へ与え
るように構成されている。電流制御演算器27は、速度
制御演算器26からのモータ電流指令信号I*を入力
して演算(増幅)し、この演算した信号をPWMベース
ドライブ回路28へ与えるように構成されている。
Here, the adder / subtracter 25 and the speed control calculator 26 are circuits for forming a speed control loop using the rotation speed ω of the motor 7 detected by the speed detector 8 as a negative feedback amount. In this case, the adder / subtractor 25 adds / subtracts (ω * −ω) the rotation speed command ω * supplied from the outside and the rotation speed signal ω from the speed detector 8, and outputs the calculation result. Then, the speed control calculator 26 includes the adder / subtractor 2
5 is input (calculated), and is operated (amplified). The calculated motor current command signal IM * is supplied to the current control calculator 27. The current control calculator 27 is configured to input (calculate) the motor current command signal I M * from the speed control calculator 26 and to provide the calculated signal to the PWM base drive circuit 28.

【0034】更に、PWMベースドライブ回路28は、
電流制御演算器27からの出力信号を入力し、この出力
信号に基づいてインバータ回路6の各スイッチングトラ
ンジスタ6aをスイッチングする信号を生成し、これら
スイッチング信号を上記各スイッチングトランジスタ6
aのベースに与えるように構成されている。これによ
り、インバータ回路6の各スイッチングトランジスタ6
aがスイッチングされ、もって、モータ7の回転速度ω
が指令回転速度ω*にほぼ等しくなるようにフィードバ
ック制御が実行されるようになっている。この構成の場
合、インバータドライブ回路6、速度検出器8、インバ
ータ制御回路24等からインバータ装置29が構成され
ている。
Further, the PWM base drive circuit 28
An output signal from the current control calculator 27 is input, and a signal for switching each switching transistor 6a of the inverter circuit 6 is generated based on the output signal.
a. Thereby, each switching transistor 6 of the inverter circuit 6
a is switched, so that the rotation speed ω of the motor 7 is
Is set to be substantially equal to the command rotation speed ω *. In the case of this configuration, an inverter device 29 includes the inverter drive circuit 6, the speed detector 8, the inverter control circuit 24, and the like.

【0035】そして、上記構成においては、PWMコン
バータ装置19によって、直流電源ライン5a、5b間
の電圧Vdcが指令電圧Vdc*に保持されるように制
御される。そして、インバータ装置29によって、モー
タ7の回転速度ωが指令回転速度ω*に保持されるよう
に制御される。
In the above configuration, the PWM converter 19 controls the voltage Vdc between the DC power supply lines 5a and 5b to be maintained at the command voltage Vdc *. Then, the inverter device 29 controls the rotation speed ω of the motor 7 to be maintained at the command rotation speed ω *.

【0036】ここで、モータ7が力行運転されるとき
は、PWMコンバータ装置19により3相交流電源1か
らの交流電力が直流電力に変換されて、該直流電力が直
流電源ライン5a、5bへ供給されるようになってい
る。そして、この直流電力がインバータ装置29により
モータ7へ供給される構成となっている。一方、モータ
7が回生運転されるときは、モータ7で発生した電力は
インバータ装置29により直流電源ライン5a、5b
(平滑コンデンサ4)へ供給され、この供給された直流
電力はPWMコンバータ装置19により3相交流電源1
へ回生されるように構成されている。
Here, when the motor 7 is operated in the power running mode, the AC power from the three-phase AC power supply 1 is converted into DC power by the PWM converter 19, and the DC power is supplied to the DC power supply lines 5a, 5b. It is supposed to be. The DC power is supplied to the motor 7 by the inverter device 29. On the other hand, when the motor 7 is in the regenerative operation, the electric power generated by the motor 7 is supplied to the DC power supply lines 5a, 5b
(Smoothing capacitor 4), and the supplied DC power is supplied to the three-phase AC power supply 1 by the PWM converter 19.
It is configured to be regenerated.

【0037】そして、上記構成の場合、PWMコンバー
タ装置19を使用しているので、電源側力率を1に保つ
ことができるから効率が高くなると共に、電源側に発生
する高調波を低減することができ、また、電源側へ電力
を回生するから消費電力を低減することができる。
In the above configuration, since the PWM converter device 19 is used, the power factor on the power source side can be kept at 1, so that the efficiency is increased and the harmonics generated on the power source side are reduced. In addition, since power is regenerated to the power supply side, power consumption can be reduced.

【0038】次に、PWMコンバータ装置19の起動時
に、並びに、モータ7の負荷の大きさが変動したとき
に、PWMコンバータ装置19からの直流出力電圧Vd
cが指令電圧Vdc*よりも大きくなる場合(オーバー
シュートが発生する場合)の動作について、図4及び図
5も参照して説明する。まず、PWMコンバータ装置1
9の起動時の動作について、図4に従って説明する。
Next, when the PWM converter 19 is started and when the load of the motor 7 fluctuates, the DC output voltage Vd from the PWM converter 19 is
The operation when c is larger than the command voltage Vdc * (when overshoot occurs) will be described with reference to FIGS. First, the PWM converter device 1
The operation at the time of startup of No. 9 will be described with reference to FIG.

【0039】この図4に示すように、PWMコンバータ
装置19を動作させると、直流出力電圧Vdcは、初期
電圧Vdc0(交流電源1の波高値またはピーク値)か
ら実線V2で示すように上昇し、指令電圧Vdc*を越
えて上昇する。そして、直流出力電圧Vdcが上限電圧
値Vdcmaxに達すると、図3のステップS1にて
「YES」へ進み、更に、ステップS2にて「YES」
へ進み、積分項Iip*の値をIip*=−Ipp*と
する(ステップS3)。
As shown in FIG. 4, when the PWM converter 19 is operated, the DC output voltage Vdc rises from the initial voltage Vdc0 (peak value or peak value of the AC power supply 1) as shown by a solid line V2. It rises beyond the command voltage Vdc *. When the DC output voltage Vdc reaches the upper limit voltage value Vdcmax, the process proceeds to “YES” in step S1 of FIG. 3, and further “YES” in step S2.
Then, the value of the integral term Iip * is set to Iip * =-Ipp * (step S3).

【0040】これにより、電圧制御増幅器14から出力
される電流指令値Ip*が零になるから、直流出力電圧
Vdcが上昇しなくなり、直流出力電圧Vdcは、図4
中破線で示すように、下降して、指令電圧Vdc*に速
やかに収束するようになる。従って、上記構成の場合、
直流出力電圧Vdcのオーバーシュートが上限電圧値V
dcmax程度となるから、従来構成(図4中の実線V
2のV2a部分で示すオーバーシュート)に比べて、直
流出力電圧Vdcの上昇(変動)を小さくすることがで
きる。
As a result, the current command value Ip * output from the voltage control amplifier 14 becomes zero, so that the DC output voltage Vdc does not increase and the DC output voltage Vdc is
As indicated by the middle broken line, the voltage drops and quickly converges to the command voltage Vdc *. Therefore, in the case of the above configuration,
The overshoot of the DC output voltage Vdc is the upper limit voltage value V
dcmax, the conventional configuration (solid line V in FIG. 4)
2, the rise (fluctuation) of the DC output voltage Vdc can be reduced as compared with the overshoot indicated by the V2a portion of FIG.

【0041】次に、図5を参照して、モータ7の負荷の
大きさが変動したとき、具体的には、PWMコンバータ
装置19に接続された負荷(インバータ装置29及びモ
ータ7)が大きくなって、該負荷に流れる電流がPWM
コンバータ装置19の電流制限値以上になった場合の動
作について説明する。この場合、負荷に流れる電流がP
WMコンバータ装置19の電流制限値以上なると、PW
Mコンバータ装置19の直流出力電圧Vdcが低下する
(図5の曲線V1のV1a部分参照)。
Next, referring to FIG. 5, when the magnitude of the load of the motor 7 fluctuates, specifically, the load (the inverter device 29 and the motor 7) connected to the PWM converter 19 increases. And the current flowing through the load is PWM
The operation of the converter device 19 when the current limit value is exceeded will be described. In this case, the current flowing through the load is P
When the current limit value of the WM converter device 19 is exceeded, PW
The DC output voltage Vdc of the M converter device 19 decreases (see the V1a portion of the curve V1 in FIG. 5).

【0042】そしてこの後、負荷が減少すると、PWM
コンバータ装置19は、直流出力電圧Vdcを指令電圧
Vdc*まで上昇させる制御を行う。これにより、直流
出力電圧Vdcが上昇、指令電圧Vdc*を越えて上昇
する。そして、直流出力電圧Vdcが上限電圧値Vdc
maxに達すると、図3のステップS1にて「YES」
へ進み、更に、ステップS2にて「YES」へ進み、積
分項Iip*の値をIip*=−Ipp*とする(ステ
ップS3)。これにより、電圧制御増幅器14から出力
される電流指令値Ip*が零になるから、直流出力電圧
Vdcが上昇しなくなり、直流出力電圧Vdcは、図5
中破線で示すように、下降して、指令電圧Vdc*に速
やかに収束するようになる。
Thereafter, when the load decreases, the PWM
Converter device 19 performs control to increase DC output voltage Vdc to command voltage Vdc *. As a result, the DC output voltage Vdc rises and exceeds the command voltage Vdc *. Then, the DC output voltage Vdc is equal to the upper limit voltage value Vdc.
When the maximum is reached, “YES” is determined in step S1 of FIG.
The process proceeds to “YES” in step S2, and the value of the integral term Iip * is set to Iip * = − Ipp * (step S3). As a result, the current command value Ip * output from the voltage control amplifier 14 becomes zero, so that the DC output voltage Vdc does not increase, and the DC output voltage Vdc is reduced as shown in FIG.
As indicated by the middle broken line, the voltage drops and quickly converges to the command voltage Vdc *.

【0043】この構成の場合、直流出力電圧Vdcのオ
ーバーシュートが上限電圧値Vdcmax程度となるか
ら、従来構成(図5中の実線V1のV1a部分で示すオ
ーバーシュート)に比べて、直流出力電圧Vdcの上昇
(変動)を小さくすることができる。
In this configuration, the overshoot of the DC output voltage Vdc is approximately equal to the upper limit voltage value Vdcmax. Therefore, the DC output voltage Vdc is lower than that of the conventional configuration (overshoot indicated by V1a of the solid line V1 in FIG. 5). Rise (fluctuation) can be reduced.

【0044】このような構成の本実施例によれば、PW
Mコンバータ装置19の起動時やモータ7の負荷が大き
くなったときに、PWMコンバータ装置19から出力さ
れる直流出力電圧Vdcが指令電圧Vdc*を越えて上
昇する場合、直流出力電圧Vdcのオーバーシュートは
上限電圧値Vdcmaxよりも大きくならないから、従
来構成に比べて、直流出力電圧Vdcの上昇量を小さく
することができる。この結果、PWMコンバータ装置1
9内のスイッチングトランジスタ3aや平滑コンデンサ
4等の耐圧を低く構成することが可能になり、その分だ
け製造コストを低減することができる。
According to this embodiment having such a structure, the PW
When the DC output voltage Vdc output from the PWM converter device 19 exceeds the command voltage Vdc * when the M converter device 19 is started or when the load on the motor 7 is increased, the DC output voltage Vdc overshoots. Is not higher than the upper limit voltage value Vdcmax, so that the amount of increase in the DC output voltage Vdc can be reduced as compared with the conventional configuration. As a result, the PWM converter device 1
9, the withstand voltage of the switching transistor 3a, the smoothing capacitor 4, and the like can be reduced, and the manufacturing cost can be reduced accordingly.

【0045】また、上記実施例では、直流出力電圧Vd
cの上昇量(オーバーシュート)が小さくなるから、直
流出力電圧Vdcが指令電圧Vdc*に戻る(収束す
る)までにかかる時間が短くなる。従って、PWMコン
バータ装置19のフィードバック制御の応答性が向上す
る。
In the above embodiment, the DC output voltage Vd
Since the rise amount (overshoot) of c is small, the time required for the DC output voltage Vdc to return to the command voltage Vdc * (convergence) is shortened. Therefore, the responsiveness of the feedback control of the PWM converter device 19 is improved.

【0046】尚、上記実施例においては、PWMコンバ
ータ装置19のコンバータ制御回路12のフィードバッ
ク制御機能を、図1及び図2に示すような機能ブロック
で実現するように構成したが、これに限られるものでは
なく、コンバータ制御回路12をマイクロコンピュータ
により構成すると共に、そのフィードバック制御機能を
制御プログラムにより実現するように構成しても良い。
In the above embodiment, the feedback control function of the converter control circuit 12 of the PWM converter device 19 is configured to be realized by the functional blocks as shown in FIGS. 1 and 2. However, the present invention is not limited to this. Instead, the converter control circuit 12 may be configured by a microcomputer, and the feedback control function thereof may be realized by a control program.

【0047】また、上記実施例では、図3のステップS
1において、Vdc≧Vdcmaxであるか否かを判断
するように構成したが、これに代えて、Vdc>Vdc
maxであるか否かを判断するように構成しても良い。
このように構成した場合も、実質的に同じ制御を実行す
ることができるから、同じ作用効果を得ることができ
る。
Further, in the above embodiment, step S in FIG.
1, it is determined whether or not Vdc ≧ Vdcmax. Instead, Vdc> Vdc
It may be configured to determine whether or not the value is max.
Even in the case of such a configuration, substantially the same control can be performed, so that the same operation and effect can be obtained.

【0048】図6及び図7は本発明の第2の実施例を示
すものであり、第1の実施例と異なるところを説明す
る。尚、第1の実施例と同じ部分には同じ符号を付して
いる。上記第2の実施例では、PI制御を行う電圧制御
演算器14に代えて、いわゆるIP制御を行う電圧制御
演算器30を使用し、この電圧制御演算器30から電流
指令値Ip*を出力するように構成している。
FIGS. 6 and 7 show a second embodiment of the present invention, and the differences from the first embodiment will be described. The same parts as those in the first embodiment are denoted by the same reference numerals. In the second embodiment, a voltage control calculator 30 that performs so-called IP control is used in place of the voltage control calculator 14 that performs PI control, and the voltage control calculator 30 outputs a current command value Ip *. It is configured as follows.

【0049】上記電圧制御増幅器30は、図6に示すよ
うに、積分演算回路21と加減算器31と比例演算回路
20と加減算器32と補正回路33とから構成されてい
る。上記積分演算回路21は、加減算器13から出力さ
れる電圧差(Vdc*−Vdc)を入力して、これを予
め決められた設定時間(積分区間)の間、時間積分する
積分演算を実行すると共に、この積分結果((Vdc*
−Vdc)/s)に積分ゲインKiを乗ずる演算を実行
し、この演算結果を電流指令値Ip*の積分項Iip*
として出力するように構成されている。
As shown in FIG. 6, the voltage control amplifier 30 comprises an integration circuit 21, an addition / subtraction unit 31, a proportional operation circuit 20, an addition / subtraction unit 32, and a correction circuit 33. The integration operation circuit 21 receives the voltage difference (Vdc * -Vdc) output from the adder / subtractor 13 and performs an integration operation for integrating the voltage difference for a predetermined set time (integration section). Together with this integration result ((Vdc *
-Vdc) / s) is multiplied by the integral gain Ki, and the result of this operation is represented by the integral term Iip * of the current command value Ip *.
It is configured to output as.

【0050】また、加減算器31は、電圧検出器9によ
り検出した直流出力電圧Vdcから交流電源1の波高値
またはピーク値である電圧Vdc0を減算し、減算結果
(Vdc−Vdc0)を比例演算回路20へ与えるよう
に構成されている。この比例演算回路20は、加減算器
31から出力される電圧差(Vdc−Vdc0)を入力
して、これに比例ゲインKpを乗ずる演算を実行し、こ
の演算結果を電流指令値Ip*の比例項Ipp*として
出力するように構成されている。この場合、電圧差(V
dc−Vdc0)において、Vdc0は交流電源1のピ
ーク値等の定数であるから、比例演算回路20は、実質
的に直流出力電圧Vdcに比例ゲインKpを乗ずる演算
を行う機能を実現しており、本発明の比例演算手段を構
成している。
The adder / subtractor 31 subtracts the voltage Vdc0, which is the peak value or peak value, of the AC power supply 1 from the DC output voltage Vdc detected by the voltage detector 9, and calculates the subtraction result (Vdc-Vdc0) as a proportional operation circuit. 20. The proportional operation circuit 20 receives the voltage difference (Vdc−Vdc0) output from the adder / subtractor 31 and performs an operation of multiplying the input voltage difference by a proportional gain Kp. This operation result is used as the proportional term of the current command value Ip *. It is configured to output as Ipp *. In this case, the voltage difference (V
dc−Vdc0), since Vdc0 is a constant such as the peak value of the AC power supply 1, the proportional operation circuit 20 realizes a function of substantially multiplying the DC output voltage Vdc by the proportional gain Kp, This constitutes the proportional operation means of the present invention.

【0051】そして、加減算器32は、積分演算回路2
1から出力される積分項Iip*から、比例演算回路2
0から出力される比例項Ipp*を減算する計算を行
い、この減算結果を電流指令値Ip*として出力するよ
うに構成されている。この場合、加減算器32が本発明
の減算手段を構成している。
The adder / subtractor 32 is provided by the integration operation circuit 2
From the integral term Iip * output from the first
The calculation is performed to subtract a proportional term Ipp * output from 0, and the result of the subtraction is output as a current command value Ip *. In this case, the adder / subtractor 32 constitutes the subtraction means of the present invention.

【0052】また、補正回路33は、電圧検出器9によ
り検出された直流出力電圧Vdcと上限電圧値Vdcm
axとを比較し、Vdc<Vdcmaxのときは、加減
算回路32から出力された電流指令値Ip*をそのまま
出力するように構成されている。そして、補正回路33
は、Vdc≧Vdcmax且つIp*>0のときは、加
減算回路32から出力された電流指令値Ip*を零にし
て(Ip*=0)出力すると共に、電流指令値Ip*が
零になるように積分項Iip*の値を変更する、具体的
には、積分演算回路21から出力される積分項Iip*
の値を「Ipp*」に変更するように構成されている。
Further, the correction circuit 33 includes a DC output voltage Vdc detected by the voltage detector 9 and an upper limit voltage value Vdcm.
ax, and when Vdc <Vdcmax, the current command value Ip * output from the addition / subtraction circuit 32 is output as it is. Then, the correction circuit 33
When Vdc ≧ Vdcmax and Ip *> 0, the current command value Ip * output from the addition / subtraction circuit 32 is set to zero (Ip * = 0) and output, and the current command value Ip * becomes zero. The value of the integral term Iip * is changed, specifically, the integral term Iip * output from the integral operation circuit 21.
Is changed to “Ipp *”.

【0053】ここで、上記補正回路33の制御内容をフ
ローチャートで表わすと、図7に示すようになってい
る。即ち、まず図7のステップS101において、直流
出力電圧Vdcが上限電圧値Vdcmax以上であるか
否か(Vdc≧Vdcmaxであるか否か)を判断す
る。ここで、Vdc≧Vdcmaxでなければ、ステッ
プS101にて「NO」へ進み、何もしないでリターン
する。
Here, the control contents of the correction circuit 33 are represented by a flowchart as shown in FIG. That is, first, in step S101 of FIG. 7, it is determined whether the DC output voltage Vdc is equal to or higher than the upper limit voltage value Vdcmax (whether Vdc ≧ Vdcmax). Here, if Vdc ≧ Vdcmax, the process proceeds to “NO” in step S101, and returns without doing anything.

【0054】一方、Vdc≧Vdcmaxであれば、ス
テップS101にて「YES」へ進み、電流指令値Ip
*が零より大きいか否か(Ip*>0であるか否か)を
判断する(ステップS102)。ここで、Ip*>0で
なければ、ステップS102にて「NO」へ進み、何も
しないでリターンする。これに対して、Ip*>0であ
れば、ステップS102にて「YES」へ進み、積分項
Iip*の値を、比例項Ipp*の値に変更する(Ii
p*=Ipp*)処理を行う(ステップS103)。こ
れにより、電流指令値Ip*が零に変更されるようにな
っている。上記ステップS103の処理の後は、リター
ンするように構成されている。
On the other hand, if Vdc ≧ Vdcmax, the process proceeds to "YES" in step S101, and the current command value Ip
It is determined whether or not * is greater than zero (whether or not Ip *> 0) (step S102). Here, unless Ip *> 0, the process proceeds to “NO” in step S102, and returns without doing anything. On the other hand, if Ip *> 0, the process proceeds to "YES" in step S102, and the value of the integral term Iip * is changed to the value of the proportional term Ipp * (Ii).
p * = Ipp *) processing is performed (step S103). As a result, the current command value Ip * is changed to zero. After the process in step S103, the process returns.

【0055】そして、上記した構成によれば、PWMコ
ンバータ装置19の起動時またはモータ7の負荷の大き
さが変動したときなどには、PWMコンバータ装置19
からの直流出力電圧Vdcが指令電圧Vdc*よりも大
きくなることがあり(図4及び図5参照)、このような
場合、補正回路33が図7に示すように動作する。これ
により、PWMコンバータ装置19からの直流出力電圧
Vdcは、上限電圧値Vdcmaxを越えることがなく
なり、図4及び図5中破線で示すように、下降して、指
令電圧Vdc*に速やかに収束するようになる。従っ
て、直流出力電圧Vdcのオーバーシュートを上限電圧
値Vdcmax程度、即ち、オーバーシュートを小さく
することができると共に、フィードバック制御の応答性
を早くすることができる。
According to the above configuration, when the PWM converter 19 is started or when the magnitude of the load of the motor 7 fluctuates, the PWM converter 19 is turned on.
May be higher than the command voltage Vdc * (see FIGS. 4 and 5). In such a case, the correction circuit 33 operates as shown in FIG. As a result, the DC output voltage Vdc from the PWM converter device 19 does not exceed the upper limit voltage value Vdcmax, and falls as shown by the broken lines in FIGS. 4 and 5 to quickly converge to the command voltage Vdc *. Become like Therefore, the overshoot of the DC output voltage Vdc can be reduced to about the upper limit voltage value Vdcmax, that is, the overshoot can be reduced, and the response of the feedback control can be quickened.

【0056】尚、上記第2の実施例においては、電圧制
御演算器30によりIP制御を実行するように構成した
ので、PWMコンバータ装置19の起動時に、PWMコ
ンバータ装置19からの直流出力電圧Vdcがオーバー
シュートすることはほとんどなくなる(オーバーシュー
トが極めて小さくなる)。
In the second embodiment, since the IP control is executed by the voltage control calculator 30, the DC output voltage Vdc from the PWM converter 19 is reduced when the PWM converter 19 is started. There is almost no overshoot (overshoot is extremely small).

【0057】また、上述した以外の第2の実施例の構成
は、第1の実施例と同じ構成となっている。従って、第
2の実施例においても、第1の実施例とほぼ同じ作用効
果を得ることができる。更に、第2の実施例において
も、第1の実施例と同様にして種々変形することができ
る。
The configuration of the second embodiment other than the above is the same as that of the first embodiment. Therefore, in the second embodiment, substantially the same operation and effect as in the first embodiment can be obtained. Further, in the second embodiment, various modifications can be made in the same manner as in the first embodiment.

【0058】図8ないし図10は本発明の第3の実施例
を示すものであり、第1の実施例と異なるところを説明
する。尚、第1の実施例と同じ部分には同じ符号を付し
ている。上記第3の実施例では、電圧制御演算器14の
補正回路23に次に述べる制御機能(図8のフローチャ
ート参照)を持たせ、PWMコンバータ装置19から出
力される直流出力電圧Vdcにいわゆるアンダーシュー
トが発生した場合に、そのアンダーシュートを小さくす
るように構成している。
FIGS. 8 to 10 show a third embodiment of the present invention, and the points different from the first embodiment will be described. The same parts as those in the first embodiment are denoted by the same reference numerals. In the third embodiment, the correction circuit 23 of the voltage control calculator 14 is provided with a control function described below (see the flowchart of FIG. 8), and the DC output voltage Vdc output from the PWM converter 19 is a so-called undershoot. When an occurrence occurs, the undershoot is reduced.

【0059】まず、モータ7を回生運転したときに発生
する上記直流出力電圧Vdcのアンダーシュートについ
て、図9に従って説明する。モータ7を回生運転する
と、図9に示すように、回生電力により、直流出力電圧
Vdcが一旦上昇した後、下降し、指令電圧Vdc*よ
りもかなり小さくなる現象、即ち、アンダーシュートが
発生する(図9において実線V3の部分V3a参照)。
そして、この後は、直流出力電圧Vdcは再び上昇して
指令電圧Vdc*に収束するようにフィードバック制御
される構成となっている。
First, the undershoot of the DC output voltage Vdc that occurs when the motor 7 performs the regenerative operation will be described with reference to FIG. When the motor 7 performs the regenerative operation, as shown in FIG. 9, a phenomenon that the DC output voltage Vdc temporarily rises and then falls due to the regenerative power and becomes considerably smaller than the command voltage Vdc *, that is, an undershoot occurs ( In FIG. 9, a solid line V3 indicates a portion V3a).
After that, the DC output voltage Vdc is feedback-controlled so as to rise again and converge on the command voltage Vdc *.

【0060】これに対して、第3の実施例では、補正回
路23内に、指令電圧Vdc*よりも少し低い下限電圧
Vdcminを設定しておくと共に、補正回路23によ
り図8のフローチャートで示す制御を実行するように構
成されている。即ち、まず図8のステップS201にお
いて、直流出力電圧Vdcが下限電圧値Vdcmin以
下であるか否か(Vdc≦Vdcminであるか否か)
を判断する。ここで、Vdc≦Vdcminでなけれ
ば、ステップS201にて「NO」へ進み、何もしない
でリターンする。
On the other hand, in the third embodiment, a lower limit voltage Vdcmin slightly lower than the command voltage Vdc * is set in the correction circuit 23, and the control shown in the flowchart of FIG. Is configured to execute. That is, first, in step S201 of FIG. 8, it is determined whether the DC output voltage Vdc is equal to or lower than the lower limit voltage value Vdcmin (whether Vdc ≦ Vdcmin).
Judge. Here, if Vdc ≦ Vdcmin, the process proceeds to “NO” in step S201, and returns without doing anything.

【0061】一方、Vdc≦Vdcminであれば、ス
テップS201にて「YES」へ進み、電流指令値Ip
*が零より大きいか否か(Ip*<0であるか否か)を
判断する(ステップS202)。ここで、Ip*<0で
なければ、ステップS202にて「NO」へ進み、何も
しないでリターンする。これに対して、Ip*<0であ
れば、ステップS202にて「YES」へ進み、電流指
令値Ip*が零になるように積分項Iip*の値を変更
する(ステップS203)。具体的には、積分項Iip
*の値を、比例項Ipp*の値に負を付けた値に変更す
る(Iip*=−Ipp*)処理を行う。これにより、
電流指令値Ip*が零に変更される。上記ステップS2
03の処理の後は、リターンするように構成されてい
る。
On the other hand, if Vdc≤Vdcmin, the process proceeds to "YES" in step S201, and the current command value Ip
It is determined whether * is greater than zero (whether Ip * <0) (step S202). Here, unless Ip * <0, the process proceeds to “NO” in step S202, and returns without doing anything. On the other hand, if Ip * <0, the process proceeds to "YES" in step S202, and the value of the integral term Iip * is changed so that the current command value Ip * becomes zero (step S203). Specifically, the integral term Iip
The value of * is changed to a value obtained by adding a negative value to the value of the proportional term Ipp * (Iip * =-Ipp *). This allows
Current command value Ip * is changed to zero. Step S2 above
It is configured to return after the process of 03.

【0062】これにより、PWMコンバータ装置19か
らの直流出力電圧Vdcは、下限電圧値Vdcminよ
りも小さくなることがなくなり、図9中破線で示すよう
に、上昇して、指令電圧Vdc*に速やかに収束するよ
うになる。従って、直流出力電圧Vdcのアンダーシュ
ートを下限電圧値Vdcmin程度、即ち、アンダーシ
ュートを小さくすることができ、フィードバック制御の
応答性を早くすることができる。
As a result, the DC output voltage Vdc from the PWM converter 19 does not become lower than the lower limit voltage value Vdcmin, but rises as shown by the broken line in FIG. It will converge. Therefore, the undershoot of the DC output voltage Vdc can be reduced to about the lower limit voltage value Vdcmin, that is, the undershoot can be reduced, and the response of the feedback control can be quickened.

【0063】また、直流出力電圧Vdcのアンダーシュ
ートが発生する場合として、例えば直流出力電圧Vdc
(指令電圧Vdc*)を下げる場合がある。この場合、
図10に示すように、指令電圧Vdc*を第2の指令電
圧Vdc1*に低下させると、直流出力電圧Vdcは指
令電圧Vdc1*よりもかなり小さくなる現象、即ち、
アンダーシュートが発生する(図10において実線V4
の部分V4a参照)。そしてこの後は、直流出力電圧V
dcは再び上昇して第2の指令電圧Vdc1*に収束す
るようにフィードバック制御される構成となっている。
As a case where the DC output voltage Vdc undershoots, for example, the DC output voltage Vdc
(Command voltage Vdc *) in some cases. in this case,
As shown in FIG. 10, when the command voltage Vdc * is reduced to the second command voltage Vdc1 *, the DC output voltage Vdc becomes considerably smaller than the command voltage Vdc1 *, that is,
An undershoot occurs (solid line V4 in FIG. 10).
Section V4a). After this, the DC output voltage V
The feedback control is performed so that dc rises again and converges to the second command voltage Vdc1 *.

【0064】これに対して、上記第3の実施例では、補
正回路23内に、下げた指令電圧Vdc1*よりも少し
低い電圧の第2の下限電圧Vdcmin1を設定してお
くと共に、補正回路23により図8のフローチャートで
示す制御とほぼ同じ制御を実行するように構成されてい
る。この場合、図8に記載された下限電圧Vdcmin
を上記第2の下限電圧Vdcmin1に置き換えて制御
を実行するように構成されている。
On the other hand, in the third embodiment, the second lower limit voltage Vdcmin1 which is slightly lower than the reduced command voltage Vdc1 * is set in the correction circuit 23, and the correction circuit 23 Thus, the control is executed substantially the same as the control shown in the flowchart of FIG. In this case, the lower limit voltage Vdcmin described in FIG.
Is replaced with the second lower limit voltage Vdcmin1 to execute the control.

【0065】これにより、電流指令値Ip*が零に変更
されるから、直流出力電圧Vdcは、第2の下限電圧値
Vdcmin1りも小さくなることがなくなり、図10
中破線で示すように、上昇して、第2の指令電圧Vdc
1*に速やかに収束するようになる。従って、直流出力
電圧Vdcのアンダーシュートを第2の下限電圧値Vd
cmin1程度、即ち、アンダーシュートを小さくする
ことができ、フィードバック制御の応答性を早くするこ
とができる。
As a result, the current command value Ip * is changed to zero, so that the DC output voltage Vdc does not become smaller than the second lower limit voltage value Vdcmin1.
As indicated by the middle broken line, the second command voltage Vdc increases.
It quickly converges to 1 *. Therefore, the undershoot of the DC output voltage Vdc is reduced to the second lower limit voltage value Vd.
Cin1 or the undershoot can be reduced, and the response of the feedback control can be accelerated.

【0066】尚、上記第3の実施例では、補正回路23
に、オーバーシュートを小さくする機能と、アンダーシ
ュートを小さくする機能とを持たせるように構成した
が、これに代えて、アンダーシュートを小さくする機能
だけを持たせるように構成しても良い。
In the third embodiment, the correction circuit 23
In addition, the function of reducing the overshoot and the function of reducing the undershoot are provided, but instead, only the function of reducing the undershoot may be provided.

【0067】また、第2の実施例の電圧制御演算器30
の補正回路33に、上述した第3の実施例のアンダーシ
ュートを小さくする機能(図8のフローチャート参照)
と同じ機能を持たせるように構成しても良い。更に、こ
の構成の場合、オーバーシュートを小さくする機能を持
たせることを止めて、アンダーシュートを小さくする機
能だけを持たせるように構成しても良い。
Further, the voltage control calculator 30 of the second embodiment
Function of reducing the undershoot of the third embodiment described above (see the flowchart of FIG. 8).
It may be configured to have the same function as. Further, in the case of this configuration, the function of reducing the overshoot may be stopped and only the function of reducing the undershoot may be provided.

【0068】[0068]

【発明の効果】本発明は以上の説明から明らかなよう
に、指令電圧及び直流出力電圧に基づいて電流指令値の
比例項及び積分項を演算すると共にこれら比例項及び積
分項に基づいて電流指令値を演算する演算手段と、直流
出力電圧が上限電圧値に達したときに電流指令値が零に
なるように電流指令値の積分項の値を補正する補正手段
とを備える構成としたので、PWMコンバータ装置から
出力される直流出力電圧の変動を小さくすることができ
ると共に、フィードバック制御を速やかに実行すること
ができるという優れた効果を奏する。
As is apparent from the above description, the present invention calculates the proportional term and the integral term of the current command value based on the command voltage and the DC output voltage, and executes the current command based on the proportional term and the integral term. Since it is configured to include a calculating means for calculating the value and a correcting means for correcting the value of the integral term of the current command value so that the current command value becomes zero when the DC output voltage reaches the upper limit voltage value, An excellent effect is obtained that the fluctuation of the DC output voltage output from the PWM converter device can be reduced and the feedback control can be executed quickly.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す電圧制御演算器及
びその周辺のブロック図
FIG. 1 is a block diagram showing a voltage control arithmetic unit and its periphery according to a first embodiment of the present invention;

【図2】PWMコンバータ装置及びインバータ装置全体
の電気的構成図
FIG. 2 is an electrical configuration diagram of the whole PWM converter device and inverter device.

【図3】フローチャートFIG. 3 is a flowchart.

【図4】モータ起動時の電圧の変化を示す図FIG. 4 is a diagram showing a change in voltage when the motor is started.

【図5】負荷に流れる電流がPWMコンバータ装置の電
流制限値以上になったときの電圧の変化を示す図
FIG. 5 is a diagram showing a change in voltage when a current flowing through a load becomes equal to or more than a current limit value of the PWM converter device.

【図6】本発明の第2の実施例を示す図1相当図FIG. 6 is a view corresponding to FIG. 1, showing a second embodiment of the present invention;

【図7】図3相当図FIG. 7 is a diagram corresponding to FIG. 3;

【図8】本発明の第3の実施例を示す図3相当図FIG. 8 is a view corresponding to FIG. 3, showing a third embodiment of the present invention.

【図9】モータ回生運転時の電圧の変化を示す図FIG. 9 is a diagram showing a change in voltage during motor regeneration operation.

【図10】PWMコンバータ装置の直流出力電圧を下げ
た場合の電圧の変化を示す図
FIG. 10 is a diagram illustrating a change in voltage when the DC output voltage of the PWM converter device is reduced.

【符号の説明】[Explanation of symbols]

1は3相交流電源、2a、2b、2cはリアクトル、3
はコンバータ回路、3aはスイッチングトランジスタ、
4は平滑コンデンサ、6はインバータ回路、6aはスイ
ッチングトランジスタ、7はモータ、9は電圧検出器、
12はコンバータ制御回路(コンバータ制御手段)、1
3は加減算器、14は電圧制御演算器、15a、15
b、15cは乗算器、16a、16b、16cは加減算
器、17a、17b、17cは電流制御演算器、18は
PWMベースドライブ回路、19はPWMコンバータ装
置、20は比例演算回路(比例演算手段)、21は積分
演算回路(積分演算手段)、22は加算回路(加算手
段)、23は補正回路(補正手段)、24はインバータ
制御回路、29はインバータ装置、30は電圧制御演算
器、31は加減算器、32は加減算器(減算手段)、3
3は補正回路(補正手段)を示す。
1 is a three-phase AC power supply, 2a, 2b and 2c are reactors, 3
Is a converter circuit, 3a is a switching transistor,
4 is a smoothing capacitor, 6 is an inverter circuit, 6a is a switching transistor, 7 is a motor, 9 is a voltage detector,
12 is a converter control circuit (converter control means), 1
3 is an adder / subtractor, 14 is a voltage control calculator, 15a, 15
b and 15c are multipliers, 16a, 16b and 16c are adders / subtracters, 17a, 17b and 17c are current control calculators, 18 is a PWM base drive circuit, 19 is a PWM converter device, and 20 is a proportional calculation circuit (proportional calculation means) , 21 is an integral operation circuit (integration operation means), 22 is an addition circuit (addition means), 23 is a correction circuit (correction means), 24 is an inverter control circuit, 29 is an inverter device, 30 is a voltage control operation unit, 31 is Adder / subtracter 32, adder / subtractor (subtraction means), 3
Reference numeral 3 denotes a correction circuit (correction means).

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 交流電力を入力して直流電力を出力する
PWMコンバータ装置と、このPWMコンバータ装置に
設けられ前記PWMコンバータ装置から出力される直流
出力電圧が指令電圧にほぼ等しくなるようにフィードバ
ック制御するコンバータ制御手段とを備えて成る電力変
換装置において、 前記コンバータ制御手段は、前記指令電圧及び前記直流
出力電圧に基づいて電流指令値の比例項及び積分項を演
算すると共に、これら比例項及び積分項に基づいて電流
指令値を演算する演算手段と、 前記直流出力電圧が上限電圧値に達したときに前記電流
指令値が零になるように前記電流指令値の積分項の値を
補正する補正手段とを備えて構成されていることを特徴
とする電力変換装置。
1. A PWM converter for inputting AC power and outputting DC power, and a feedback control provided in the PWM converter so that a DC output voltage output from the PWM converter is substantially equal to a command voltage. The converter control means calculates a proportional term and an integral term of a current command value based on the command voltage and the DC output voltage, and calculates the proportional term and the integral term. Calculating means for calculating a current command value based on the term, correction for correcting a value of an integral term of the current command value so that the current command value becomes zero when the DC output voltage reaches an upper limit voltage value. And a power conversion device.
【請求項2】 交流電力を入力して直流電力を出力する
PWMコンバータ装置と、このPWMコンバータ装置に
設けられ前記PWMコンバータ装置から出力される直流
出力電圧が指令電圧にほぼ等しくなるようにフィードバ
ック制御するコンバータ制御手段とを備えて成る電力変
換装置において、 前記コンバータ制御手段は、前記指令電圧と前記直流出
力電圧との差に比例ゲインを乗じて電流指令値の比例項
を演算する比例演算手段と、 前記指令電圧と前記直流出力電圧との差を積分すると共
にこの積分値に積分ゲインを乗じて電流指令値の積分項
を演算する積分演算手段と、 前記電流指令値の比例項と前記電流指令値の積分項を加
算して電流指令値を出力する加算手段と、 前記直流出力電圧が上限電圧値に達したときに前記電流
指令値が零になるように前記電流指令値の積分項の値を
補正する補正手段とを備えて構成されていることを特徴
とする電力変換装置。
2. A PWM converter for inputting AC power and outputting DC power, and a feedback control provided in the PWM converter so that a DC output voltage output from the PWM converter is substantially equal to a command voltage. A power conversion device comprising: a converter control means that performs a proportional gain on a difference between the command voltage and the DC output voltage by a proportional gain to calculate a proportional term of a current command value; An integration means for integrating a difference between the command voltage and the DC output voltage and multiplying the integrated value by an integration gain to calculate an integral term of the current command value; a proportional term of the current command value and the current command; Adding means for adding the integral term of the value to output a current command value, and when the DC output voltage reaches an upper limit voltage value, the current command value is Power conversion apparatus characterized by being constituted by a correcting means for correcting the value of the integral term of the current command value so that the.
【請求項3】 交流電力を入力して直流電力を出力する
PWMコンバータ装置と、このPWMコンバータ装置に
設けられ前記PWMコンバータ装置から出力される直流
出力電圧が指令電圧にほぼ等しくなるようにフィードバ
ック制御するコンバータ制御手段とを備えて成る電力変
換装置において、 前記コンバータ制御手段は、前記指令電圧と前記直流出
力電圧との差を積分すると共にこの積分値に積分ゲイン
を乗じて電流指令値の積分項を演算する積分演算手段
と、 前記直流出力電圧に比例ゲインを乗じて電流指令値の比
例項を演算する比例演算手段と、 前記電流指令値の積分項から前記電流指令値の比例項を
減算して電流指令値を出力する減算手段と、 前記直流出力電圧が上限電圧値に達したときに前記電流
指令値が零になるように前記電流指令値の積分項の値を
補正する補正手段とを備えていることを特徴とする電力
変換装置。
3. A PWM converter for inputting AC power and outputting DC power, and feedback control provided in the PWM converter so that a DC output voltage output from the PWM converter is substantially equal to a command voltage. The converter control means, wherein the converter control means integrates a difference between the command voltage and the DC output voltage, and multiplies the integrated value by an integration gain to obtain an integral term of the current command value. And a proportional operation means for multiplying the DC output voltage by a proportional gain to calculate a proportional term of the current command value, and subtracting the proportional term of the current command value from the integral term of the current command value. Subtracting means for outputting a current command value by means of the DC output voltage, so that the current command value becomes zero when the DC output voltage reaches an upper limit voltage value. Power conversion apparatus characterized by and a correcting means for correcting the value of the integral term of the flow command value.
【請求項4】 前記補正手段は、前記直流出力電圧が下
限電圧値に達したときに前記電流指令値が零になるよう
に前記電流指令値の積分項の値を補正するように構成さ
れていることを特徴とする請求項1ないし3のいずれか
に記載の電力変換装置。
4. The correction means is configured to correct a value of an integral term of the current command value so that the current command value becomes zero when the DC output voltage reaches a lower limit voltage value. The power converter according to any one of claims 1 to 3, wherein:
JP9059175A 1997-03-13 1997-03-13 Power converter Pending JPH10257773A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9059175A JPH10257773A (en) 1997-03-13 1997-03-13 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9059175A JPH10257773A (en) 1997-03-13 1997-03-13 Power converter

Publications (1)

Publication Number Publication Date
JPH10257773A true JPH10257773A (en) 1998-09-25

Family

ID=13105805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9059175A Pending JPH10257773A (en) 1997-03-13 1997-03-13 Power converter

Country Status (1)

Country Link
JP (1) JPH10257773A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011111739A1 (en) 2010-09-03 2012-03-15 Fanuc Corporation Motor driver device with a voltage regulation function for the DC intermediate circuit
JP2014042440A (en) * 2012-08-22 2014-03-06 Samsung Electro-Mechanics Co Ltd Motor driving device and motor control method
JP2014176186A (en) * 2013-03-08 2014-09-22 Meidensha Corp Converter controller
US9698692B2 (en) 2014-05-15 2017-07-04 Hyundai Motor Company Multi-phase interleaved converter and control method thereof
JP2017216810A (en) * 2016-05-31 2017-12-07 東芝三菱電機産業システム株式会社 Power conversion apparatus and DC voltage control apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011111739A1 (en) 2010-09-03 2012-03-15 Fanuc Corporation Motor driver device with a voltage regulation function for the DC intermediate circuit
JP2012055140A (en) * 2010-09-03 2012-03-15 Fanuc Ltd Motor drive device including stabilization function of dc link voltage
CN102386844A (en) * 2010-09-03 2012-03-21 发那科株式会社 Motor driving apparatus having DC link voltage regulating function
US8384335B2 (en) 2010-09-03 2013-02-26 Fanuc Corporation Motor driving apparatus having DC link voltage regulating function
JP2014042440A (en) * 2012-08-22 2014-03-06 Samsung Electro-Mechanics Co Ltd Motor driving device and motor control method
US9059654B2 (en) 2012-08-22 2015-06-16 Samsung Electro-Mechanics Co., Ltd. Motor driving device, and motor control method
JP2014176186A (en) * 2013-03-08 2014-09-22 Meidensha Corp Converter controller
US9698692B2 (en) 2014-05-15 2017-07-04 Hyundai Motor Company Multi-phase interleaved converter and control method thereof
JP2017216810A (en) * 2016-05-31 2017-12-07 東芝三菱電機産業システム株式会社 Power conversion apparatus and DC voltage control apparatus

Similar Documents

Publication Publication Date Title
US5747957A (en) Method of controlling vectors in motor and vector-controlling inverter device
US5050057A (en) Power source apparatus
JP2016063559A (en) Motor control device
JP3892804B2 (en) Power converter and control method thereof
CN1169618A (en) Voltage type inverter and control method thereof
JP2862322B2 (en) Power supply
JP3289618B2 (en) Motor control device
JPH10257773A (en) Power converter
US20050062451A1 (en) Stepping motor driver
JPH1127951A (en) PWM inverter control device
JP4201676B2 (en) Motor control device
JP2006191743A (en) 3-level PWM power converter
JPH11127600A (en) Control device for permanent magnet synchronous motor
JP3660255B2 (en) Method and apparatus for controlling power converter
JP4592155B2 (en) Electric motor control device
JP6816045B2 (en) Power converter controller
JP2017212869A (en) Control method for power conversion device, and power conversion device
JPH10146059A (en) Power converter
JP2000270559A (en) Variable speed device
JP3392939B2 (en) Voltage converter for power converter
JP2002034290A (en) Induction motor control device
JP2749271B2 (en) Power converter
JP3590195B2 (en) Control device for current source converter
JPH10146084A (en) Power converter
JPH10234195A (en) Method and apparatus for speed control of motor