JPH10261854A - プリント配線板及びその製造方法 - Google Patents
プリント配線板及びその製造方法Info
- Publication number
- JPH10261854A JPH10261854A JP9067574A JP6757497A JPH10261854A JP H10261854 A JPH10261854 A JP H10261854A JP 9067574 A JP9067574 A JP 9067574A JP 6757497 A JP6757497 A JP 6757497A JP H10261854 A JPH10261854 A JP H10261854A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- printed wiring
- land
- wiring board
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 従来のプリント配線板はチップ部品と半田ペ
ーストとの接着部に空隙ができやすく、接着強度が不十
分でプリント配線板の信頼性を低下させる要因になって
いた。 【解決手段】 一方の導体層を貫通し、他方の導体層の
裏面に通じる穴を形成し、この穴の内面に、メッキを施
してバイアホールを形成し、該バイアホールに面する前
記他方の導体層の部分に部品を設置するためのチップラ
ンドを形成することにより、チップランドの平滑性が高
まり、チップ部品とプリント配線板との接着強度を高め
ることができる。
ーストとの接着部に空隙ができやすく、接着強度が不十
分でプリント配線板の信頼性を低下させる要因になって
いた。 【解決手段】 一方の導体層を貫通し、他方の導体層の
裏面に通じる穴を形成し、この穴の内面に、メッキを施
してバイアホールを形成し、該バイアホールに面する前
記他方の導体層の部分に部品を設置するためのチップラ
ンドを形成することにより、チップランドの平滑性が高
まり、チップ部品とプリント配線板との接着強度を高め
ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器および、
電気機器等に使用されるプリント配線板及びその製造方
法に関するものである。
電気機器等に使用されるプリント配線板及びその製造方
法に関するものである。
【０００２】
【従来の技術】両面プリント配線板や、多層プリント配
線板では両面あるいは各層のパターンを電気的に接続す
るためのバイアホールが形成されている。近年、プリン
ト配線板の部品実装の高密度化の要求が強まる中、バイ
アホールはその上には部品が実装できないため基板のコ
ンパクト化の障害となっていた。そのため、従来より、
バイアホール上に加工を施すことにより部品をバイアホ
ール上に部品を実装することが提案されている。
線板では両面あるいは各層のパターンを電気的に接続す
るためのバイアホールが形成されている。近年、プリン
ト配線板の部品実装の高密度化の要求が強まる中、バイ
アホールはその上には部品が実装できないため基板のコ
ンパクト化の障害となっていた。そのため、従来より、
バイアホール上に加工を施すことにより部品をバイアホ
ール上に部品を実装することが提案されている。
【０００３】図５はそのような従来のプリント配線板の
略断面図である。プリント配線板はバイアホール５５お
よびチップランド５７、５８を形成した基板とチップラ
ンド５７、５８上に設置したチップ部品６０からなって
いる。
略断面図である。プリント配線板はバイアホール５５お
よびチップランド５７、５８を形成した基板とチップラ
ンド５７、５８上に設置したチップ部品６０からなって
いる。
【０００４】基板５１は絶縁板５２の両面に銅などの導
体層５３、５４を形成した両面銅張積層板で構成されて
いる。基板５１に形成されたバイアホール５５はその内
面にメッキ層５６を有しており、両面の導体層５３、５
４を導通させている。また、バイアホール５５は導体層
５４及び絶縁板５２、及び導体層５３を貫通している。
バイアホール５５内部にはエポキシ樹脂などの充填材６
２が充填されている。充填材６２の上面にメッキ層６３
が形成されており、チップランド５７を形成している。
導体層５３の一部はチップランド５８として構成されて
いる。チップ部品６０はチップランド５７及びチップラ
ンド５８と半田ペースト５９によって接着され、導通し
ている。チップ部品６０上の電極６１ａ及び６１ｂは、
半田ペースト５９によってチップランド５７、５８とそ
れぞれ接着され、導通している。
体層５３、５４を形成した両面銅張積層板で構成されて
いる。基板５１に形成されたバイアホール５５はその内
面にメッキ層５６を有しており、両面の導体層５３、５
４を導通させている。また、バイアホール５５は導体層
５４及び絶縁板５２、及び導体層５３を貫通している。
バイアホール５５内部にはエポキシ樹脂などの充填材６
２が充填されている。充填材６２の上面にメッキ層６３
が形成されており、チップランド５７を形成している。
導体層５３の一部はチップランド５８として構成されて
いる。チップ部品６０はチップランド５７及びチップラ
ンド５８と半田ペースト５９によって接着され、導通し
ている。チップ部品６０上の電極６１ａ及び６１ｂは、
半田ペースト５９によってチップランド５７、５８とそ
れぞれ接着され、導通している。
【０００５】図６は、図５の従来のプリント配線板の製
造工程を示す工程図である。図６（ａ）は基板５１を示
す図であり 、絶縁板５２の両側には導体層５３、５４が
形成されている。導体層５３、５４の厚さは１８〜３５
μｍ程度であり、絶縁板５２の厚みは約０．1ｍｍ〜
１．６ｍｍが標準である。
造工程を示す工程図である。図６（ａ）は基板５１を示
す図であり 、絶縁板５２の両側には導体層５３、５４が
形成されている。導体層５３、５４の厚さは１８〜３５
μｍ程度であり、絶縁板５２の厚みは約０．1ｍｍ〜
１．６ｍｍが標準である。
【０００６】図６（ｂ）において、基板５１にドリル等
により穴６５を形成する。穴６５は導体層５４、絶縁層
５２及び導体層５３を貫通している。
により穴６５を形成する。穴６５は導体層５４、絶縁層
５２及び導体層５３を貫通している。
【０００７】次に、図６（ｃ）において、穴６５の内面
をメッキ層５６で被覆してバイアホール５５を形成す
る。メッキ層５６は無電解メッキを施したあと電解メッ
キを行うことにより形成される。また、メッキ層は５６
導体層５３、５４上にも形成されている。メッキ層５６
を形成することにより導体層５３と導体層５４は電気的
に導通する。
をメッキ層５６で被覆してバイアホール５５を形成す
る。メッキ層５６は無電解メッキを施したあと電解メッ
キを行うことにより形成される。また、メッキ層は５６
導体層５３、５４上にも形成されている。メッキ層５６
を形成することにより導体層５３と導体層５４は電気的
に導通する。
【０００８】続いて、図６（ｄ）において両面の導体層
５３、５４をエッチングして、回路パターンを形成す
る。
５３、５４をエッチングして、回路パターンを形成す
る。
【０００９】図６（ｅ）において、回路パターン形成
後、バイアホール５５内部に絶縁物質で構成された充填
材６２を充填する。そして、回路パターン上面及び充填
材に６２上面に銅メッキ等を施してメッキ層６３を形成
し、チップランド５７及び５８を形成する。
後、バイアホール５５内部に絶縁物質で構成された充填
材６２を充填する。そして、回路パターン上面及び充填
材に６２上面に銅メッキ等を施してメッキ層６３を形成
し、チップランド５７及び５８を形成する。
【００１０】図６（ｆ）においてチップランド５７及び
５８に半田ペースト５９を塗布し、チップ部品６０を搭
載する。この後、赤外線若しくは熱風方式のリフロー炉
にプリント配線板を通して加熱することによりチップ部
品を定着させる。チップ部品６０は電極６１ａ、６１ｂ
により、チップランド５７及び５８に電気的に導通して
いる。このようにして図５に示される従来のプリント配
線板が完成する。
５８に半田ペースト５９を塗布し、チップ部品６０を搭
載する。この後、赤外線若しくは熱風方式のリフロー炉
にプリント配線板を通して加熱することによりチップ部
品を定着させる。チップ部品６０は電極６１ａ、６１ｂ
により、チップランド５７及び５８に電気的に導通して
いる。このようにして図５に示される従来のプリント配
線板が完成する。
【００１１】
【発明が解決しようとする課題】最近、チップ部品の小
型化が進み、１００５形（チップ部品のサイズが１．０
ｍｍ×０．５ｍｍであるチップ部品）等が登場してお
り、チップ部品を取付けるチップランド平滑性が重要と
なってきている。しかしながら、従来のプリント配線板
はバイアホールを充填材で充填し、その上面にメッキを
施して形成したチップランド５７を使用しているため、
平滑性が乏しい。図７にバイアホールに対応するチップ
ランド部分の拡大略断面図をしめす。図７（ａ）におい
て充填材６２が盛り上がっており、そのためにメッキ層
６３の表面は凹凸があり、チップランド５７は盛り上が
っている。また、図７（ｂ）において、充填材の量が少
ないためにチップランド５７のバイアホール５５に対応
する部分が窪んでいる。この凹凸はバイアホールの穴の
直径程度（０．４〜０．３ｍｍ）に及ぶ場合があり、図
７の様な状態でチップランド５７上にチップ部品６０を
搭載した場合、半田ペーストでは十分凹凸が吸収できな
いことがある。このような場合チップランド５７とチッ
プ部品６０との間に間隙が生じ、チップ部品との密着性
が悪くなることがあった。そのため、プリント配線板に
衝撃が加わるとチップ部品６０が欠落したり、チップ部
品６０とチップランド５７と導通が不良になったりする
可能性が高くなり、信頼性が低くなっていた。また、バ
イアホール充填材に導電性塗料を用い、メッキ層を形成
せずにチップランドを構成する技術も提案されている
が、その場合においてもバイアホール充填材にの凹凸が
生じるのでチップ部品の密着性は悪い。
型化が進み、１００５形（チップ部品のサイズが１．０
ｍｍ×０．５ｍｍであるチップ部品）等が登場してお
り、チップ部品を取付けるチップランド平滑性が重要と
なってきている。しかしながら、従来のプリント配線板
はバイアホールを充填材で充填し、その上面にメッキを
施して形成したチップランド５７を使用しているため、
平滑性が乏しい。図７にバイアホールに対応するチップ
ランド部分の拡大略断面図をしめす。図７（ａ）におい
て充填材６２が盛り上がっており、そのためにメッキ層
６３の表面は凹凸があり、チップランド５７は盛り上が
っている。また、図７（ｂ）において、充填材の量が少
ないためにチップランド５７のバイアホール５５に対応
する部分が窪んでいる。この凹凸はバイアホールの穴の
直径程度（０．４〜０．３ｍｍ）に及ぶ場合があり、図
７の様な状態でチップランド５７上にチップ部品６０を
搭載した場合、半田ペーストでは十分凹凸が吸収できな
いことがある。このような場合チップランド５７とチッ
プ部品６０との間に間隙が生じ、チップ部品との密着性
が悪くなることがあった。そのため、プリント配線板に
衝撃が加わるとチップ部品６０が欠落したり、チップ部
品６０とチップランド５７と導通が不良になったりする
可能性が高くなり、信頼性が低くなっていた。また、バ
イアホール充填材に導電性塗料を用い、メッキ層を形成
せずにチップランドを構成する技術も提案されている
が、その場合においてもバイアホール充填材にの凹凸が
生じるのでチップ部品の密着性は悪い。
【００１２】本発明は上記の問題に対して平滑性の高い
チップランドをバイアホール上に設けることにより、バ
イアホール上のチップランドとチップ部品との密着度を
高めたプリント配線板を提供することを目的とする。
チップランドをバイアホール上に設けることにより、バ
イアホール上のチップランドとチップ部品との密着度を
高めたプリント配線板を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の請求項１記載の
プリント配線板は、基板両面に導体層を有したプリント
配線板において、一方の導体層を貫通し、他方の導体層
の裏面に通じる穴を形成し、この穴の内面にメッキを施
してバイアホールを形成し、該バイアホールに面する前
記他方の導体層の部分に部品を設置するためのチップラ
ンドを形成したことを特徴とするものである。すなわ
ち、バイアホール上の平滑なチップランド上に部品を設
置できる。
プリント配線板は、基板両面に導体層を有したプリント
配線板において、一方の導体層を貫通し、他方の導体層
の裏面に通じる穴を形成し、この穴の内面にメッキを施
してバイアホールを形成し、該バイアホールに面する前
記他方の導体層の部分に部品を設置するためのチップラ
ンドを形成したことを特徴とするものである。すなわ
ち、バイアホール上の平滑なチップランド上に部品を設
置できる。
【００１４】また、本発明の請求項２記載のプリント配
線板は、前記プリント配線板は複数のプリント配線板を
積層してなることを特徴とするものである。すなわち、
バイアホール上の平滑なチップランド上にチップ部品を
設置できる。
線板は、前記プリント配線板は複数のプリント配線板を
積層してなることを特徴とするものである。すなわち、
バイアホール上の平滑なチップランド上にチップ部品を
設置できる。
【００１５】また、本発明の請求項３記載のプリント配
線板は、前記プリント配線板に設置される部品の底部が
前記バイアホール直上の前記チップランドに全面的に接
着されてなることを特徴とするものである。すなわち、
チップ部品の放熱性を高めることができる。
線板は、前記プリント配線板に設置される部品の底部が
前記バイアホール直上の前記チップランドに全面的に接
着されてなることを特徴とするものである。すなわち、
チップ部品の放熱性を高めることができる。
【００１６】また、本発明の請求項４記載のプリント配
線板は、複数の導体層を形成してなる基板に、一つの導
体層を貫通し、且つ、別の導体層を底部とする穴を開口
する工程と、該穴にメッキを施してバイアホールを形成
する工程と、該バイアホールの底部の直上の導体層にチ
ップランドを形成する工程とを含むことを特徴とするも
のである。すなわち、充填材を用いずにバイアホール上
にチップランドを形成することができる。
線板は、複数の導体層を形成してなる基板に、一つの導
体層を貫通し、且つ、別の導体層を底部とする穴を開口
する工程と、該穴にメッキを施してバイアホールを形成
する工程と、該バイアホールの底部の直上の導体層にチ
ップランドを形成する工程とを含むことを特徴とするも
のである。すなわち、充填材を用いずにバイアホール上
にチップランドを形成することができる。
【００１７】
【発明の実施の形態】図１は本発明の一実施の形態であ
るプリント配線板の略断面図である。絶縁板１２の両面
に導体層１３、１４を形成した両面銅張積層板等で構成
された基板１１にバイアホール１５が設けられている。
バイアホール１５はその内面にメッキ層１６を有してい
る。バイアホール１５によって、導体層１３から形成し
た回路と、導体層１４から形成した回路は電気的に接続
されている。また、バイアホール１５は導体層１４及び
絶縁板１２は貫通しているが、導体層１３は貫通してい
ない。導体層１３の一部はチップランド１７やチップラ
ンド１８として構成されている。チップランド１７は導
体層１３のバイアホール１５に対応する部分にあり、チ
ップランド１７の上にチップ部品２０を搭載している。
チップ部品２０とチップランド１７及びチップランド１
８は半田ペースト１９によって接着されている。チップ
部品２０上の電極２１ａ及び電極２１ｂは、半田ペース
ト１９によってチップランド１７、チップランド１８と
それぞれ電気的に導通している。
るプリント配線板の略断面図である。絶縁板１２の両面
に導体層１３、１４を形成した両面銅張積層板等で構成
された基板１１にバイアホール１５が設けられている。
バイアホール１５はその内面にメッキ層１６を有してい
る。バイアホール１５によって、導体層１３から形成し
た回路と、導体層１４から形成した回路は電気的に接続
されている。また、バイアホール１５は導体層１４及び
絶縁板１２は貫通しているが、導体層１３は貫通してい
ない。導体層１３の一部はチップランド１７やチップラ
ンド１８として構成されている。チップランド１７は導
体層１３のバイアホール１５に対応する部分にあり、チ
ップランド１７の上にチップ部品２０を搭載している。
チップ部品２０とチップランド１７及びチップランド１
８は半田ペースト１９によって接着されている。チップ
部品２０上の電極２１ａ及び電極２１ｂは、半田ペース
ト１９によってチップランド１７、チップランド１８と
それぞれ電気的に導通している。
【００１８】上記のように形成されたプリント配線板
は、導体層１３の表面を利用してチップランド１７を形
成しているため、表面が滑らかであり、チップ部品２０
を搭載したとき、チップランド１７とチップ部品２０の
あいだの隙間が従来に比べてできにくいので、半田ペー
スト１９を介してより確実にチップランド１７とチップ
部品２０を接着することができる。
は、導体層１３の表面を利用してチップランド１７を形
成しているため、表面が滑らかであり、チップ部品２０
を搭載したとき、チップランド１７とチップ部品２０の
あいだの隙間が従来に比べてできにくいので、半田ペー
スト１９を介してより確実にチップランド１７とチップ
部品２０を接着することができる。
【００１９】図２は本発明のプリント配線板の製造工程
を示す図である。図２（ａ）において基板１１を示す絶
縁板１２の両側には導体層１３、１４が形成されてい
る。導体層１３、１４の厚さは１８〜３５μｍ程度であ
り、絶縁板１２の厚みは約０．1ｍｍ〜１．６ｍｍが標
準である。
を示す図である。図２（ａ）において基板１１を示す絶
縁板１２の両側には導体層１３、１４が形成されてい
る。導体層１３、１４の厚さは１８〜３５μｍ程度であ
り、絶縁板１２の厚みは約０．1ｍｍ〜１．６ｍｍが標
準である。
【００２０】図２（ｂ）において、基板１１にドリル等
により穴２５を設ける。穴２５は導体層１４及び絶縁層
１２を貫通しているが、導体層１３は貫通していない。
穴２５を穿孔する方法として例えばステップ穴開け技法
を用いる。これは１つの穴を何回かに分割して少しずつ
穴を開けていく方法であり、被穿孔材が非常に硬く一度
に孔開けが困難な場合等に用いられる。一般のステップ
穴開け技法の場合には、最後には穴が貫通する迄開ける
ことになるが本発明においては導体層１３を残した段階
でその加工を終える。この穿孔工程はレーザー加工や、
座ぐりによって行うことも可能である。
により穴２５を設ける。穴２５は導体層１４及び絶縁層
１２を貫通しているが、導体層１３は貫通していない。
穴２５を穿孔する方法として例えばステップ穴開け技法
を用いる。これは１つの穴を何回かに分割して少しずつ
穴を開けていく方法であり、被穿孔材が非常に硬く一度
に孔開けが困難な場合等に用いられる。一般のステップ
穴開け技法の場合には、最後には穴が貫通する迄開ける
ことになるが本発明においては導体層１３を残した段階
でその加工を終える。この穿孔工程はレーザー加工や、
座ぐりによって行うことも可能である。
【００２１】次に、図２（ｃ）において、穴２５の内面
をメッキ層１６で被覆しバイアホール１５を形成する。
メッキ層１６は無電解メッキを施したあと電解メッキを
行うことにより形成される。バイアホール１５はメッキ
層１６を有しているので、導体層１３と導体層１４は電
気的に接続している。
をメッキ層１６で被覆しバイアホール１５を形成する。
メッキ層１６は無電解メッキを施したあと電解メッキを
行うことにより形成される。バイアホール１５はメッキ
層１６を有しているので、導体層１３と導体層１４は電
気的に接続している。
【００２２】このとき、導体層１３の平滑性がこのメッ
キ工程により多少損われる可能性があるが、メッキ工程
の前に、チップランドとなる部分にメッキレジストを施
し、チップランドを形成する部分ががメッキされないよ
うにして被覆して平滑性を保持することができる。本実
施例においては導体層１３側をメッキレジストで保護し
てメッキ層が形成されないようにしている。メッキレジ
ストはメッキ処理終了後除去される。
キ工程により多少損われる可能性があるが、メッキ工程
の前に、チップランドとなる部分にメッキレジストを施
し、チップランドを形成する部分ががメッキされないよ
うにして被覆して平滑性を保持することができる。本実
施例においては導体層１３側をメッキレジストで保護し
てメッキ層が形成されないようにしている。メッキレジ
ストはメッキ処理終了後除去される。
【００２３】続いて、図２（ｄ）において両面の導体層
１３、１４をエッチングして回路パターンを形成する。
ここで、１７、１８はチップランドであり、このエッチ
ング工程で形成される。
１３、１４をエッチングして回路パターンを形成する。
ここで、１７、１８はチップランドであり、このエッチ
ング工程で形成される。
【００２４】図２（ｅ）においてチップランド１７及び
チップランド１８に半田ペースト１９を塗布し、チップ
部品２０を搭載する。この後、赤外線若しくは熱風方式
のリフロー炉にプリント配線板を通して加熱することに
よりチップ部品を定着させる。チップ部品２０は電極２
１ａ、２１ｂにより、チップランド１７及びチップラン
ド１８にそれぞれ電気的に接続している。このようにし
て本発明の一実施の形態であるプリント配線板が完成す
る。
チップランド１８に半田ペースト１９を塗布し、チップ
部品２０を搭載する。この後、赤外線若しくは熱風方式
のリフロー炉にプリント配線板を通して加熱することに
よりチップ部品を定着させる。チップ部品２０は電極２
１ａ、２１ｂにより、チップランド１７及びチップラン
ド１８にそれぞれ電気的に接続している。このようにし
て本発明の一実施の形態であるプリント配線板が完成す
る。
【００２５】図３は本発明の別の実施の形態を示す略断
面図である。絶縁板１２の両面に導体層１３、１４を形
成した基板１１にバイアホール１５が設けられている。
バイアホール１５はその内面にメッキ層１６を有してお
り、導体層１３と導体層１４とを導通させている。ま
た、バイアホール１５は導体層１４及び絶縁層１２は貫
通しているが、導体層１３は貫通していない。
面図である。絶縁板１２の両面に導体層１３、１４を形
成した基板１１にバイアホール１５が設けられている。
バイアホール１５はその内面にメッキ層１６を有してお
り、導体層１３と導体層１４とを導通させている。ま
た、バイアホール１５は導体層１４及び絶縁層１２は貫
通しているが、導体層１３は貫通していない。
【００２６】導体層１３の一部はチップランド１７とし
て構成されている。チップランド１７は導体層１３のバ
イアホール１５に対応する部分にあり、チップランド１
７の上にチップ部品２２を搭載することができる。チッ
プ部品２２とチップランド１７は半田ペースト１９によ
って接着されている。チップ部品２２とチップランド１
７は導通していない。チップ部品２２上の電極２３ａ及
び２３ｂは、金線２４ａ、２４ｂによって導体層１３よ
り構成されたパターン２６ａ、２６ｂとそれぞれワイヤ
ーボンドされている。
て構成されている。チップランド１７は導体層１３のバ
イアホール１５に対応する部分にあり、チップランド１
７の上にチップ部品２２を搭載することができる。チッ
プ部品２２とチップランド１７は半田ペースト１９によ
って接着されている。チップ部品２２とチップランド１
７は導通していない。チップ部品２２上の電極２３ａ及
び２３ｂは、金線２４ａ、２４ｂによって導体層１３よ
り構成されたパターン２６ａ、２６ｂとそれぞれワイヤ
ーボンドされている。
【００２７】図３に示したプリント配線板のチップラン
ド１７は導体層１３の表面を使用しているため、表面が
滑らかであり、チップ部品２２を搭載したとき、チップ
ランド１７とチップ部品２０の間隙が従来に比べてでき
にくいので、半田ペースト１９を介してより確実にチッ
プランド１７とチップ部品２２を接着することができ
る。また、チップ部品２２の底部全面とチップランドが
確実に接着しているのでチップから発生する熱をチップ
ランド１７を介して確実に放熱でき、放熱性能を高める
ことができる。
ド１７は導体層１３の表面を使用しているため、表面が
滑らかであり、チップ部品２２を搭載したとき、チップ
ランド１７とチップ部品２０の間隙が従来に比べてでき
にくいので、半田ペースト１９を介してより確実にチッ
プランド１７とチップ部品２２を接着することができ
る。また、チップ部品２２の底部全面とチップランドが
確実に接着しているのでチップから発生する熱をチップ
ランド１７を介して確実に放熱でき、放熱性能を高める
ことができる。
【００２８】図１〜図３においては表裏面２層のプリン
ト配線板を実施例としてあげたが、プリント配線板を多
数積層して形成されたプリント配線板の一部または全部
に上記本発明のプリント配線板を用いることも可能であ
る。このとき、本発明のプリント配線板に設置されるチ
ップ部品をプリント配線板を多数積層して形成されたプ
リント配線板の内部に設置した構成をとることも可能で
ある。
ト配線板を実施例としてあげたが、プリント配線板を多
数積層して形成されたプリント配線板の一部または全部
に上記本発明のプリント配線板を用いることも可能であ
る。このとき、本発明のプリント配線板に設置されるチ
ップ部品をプリント配線板を多数積層して形成されたプ
リント配線板の内部に設置した構成をとることも可能で
ある。
【００２９】図４は本発明の別の実施の形態であるプリ
ント配線板を示す略断面図である。図４において、基板
１１は２つの基板１１ａおよび１１ｂからなり、プリプ
レグ３１で接着して一体化され、４層のプリント配線を
有している。基板１１ａは絶縁板２７と絶縁板２７の両
面にある導体層１３および導体層２９をからなり、導体
層１３、２９はエッチングされて回路パターンを形成し
ている。基板１１ｂは絶縁板２８と絶縁板２７の両面に
ある導体層１４および導体層３０をからなり、導体層１
４、３０はエッチングされて回路パターンを形成してい
る。
ント配線板を示す略断面図である。図４において、基板
１１は２つの基板１１ａおよび１１ｂからなり、プリプ
レグ３１で接着して一体化され、４層のプリント配線を
有している。基板１１ａは絶縁板２７と絶縁板２７の両
面にある導体層１３および導体層２９をからなり、導体
層１３、２９はエッチングされて回路パターンを形成し
ている。基板１１ｂは絶縁板２８と絶縁板２７の両面に
ある導体層１４および導体層３０をからなり、導体層１
４、３０はエッチングされて回路パターンを形成してい
る。
【００３０】バイアホール１５は導体層１４、絶縁層２
８、プリプレグ３１、導体層２７、を貫通しているが、
基板上面の導体層１３は貫通していない。バイアホール
１５はその内面がメッキ層１６で覆われており、導体層
１３、導体層１４が電気的に接続されている。
８、プリプレグ３１、導体層２７、を貫通しているが、
基板上面の導体層１３は貫通していない。バイアホール
１５はその内面がメッキ層１６で覆われており、導体層
１３、導体層１４が電気的に接続されている。
【００３１】導体層１３のバイアホール１５に対応する
部分にはチップランド１７が設けられている。チップ部
品２０はチップランド１７及びチップランド１８と、半
田ペースト１９を介して接着されており、電極２１ａ、
２１ｂによって電気的に接続されている。
部分にはチップランド１７が設けられている。チップ部
品２０はチップランド１７及びチップランド１８と、半
田ペースト１９を介して接着されており、電極２１ａ、
２１ｂによって電気的に接続されている。
【００３２】上記のような構成とすることにより、バイ
アホール５５に対応する部分であるチップランド１７を
平滑に構成することができ、チップ部品２０を確実に設
置することができる。
アホール５５に対応する部分であるチップランド１７を
平滑に構成することができ、チップ部品２０を確実に設
置することができる。
【００３３】
【発明の効果】本発明の請求項１記載のプリント配線板
によれば、プリント配線板は基板両面に導体層を有した
プリント配線板において、一方の導体層を貫通し、他方
の導体層の裏面に通じる穴を形成し、この穴の内面にメ
ッキを施してバイアホールを形成し、該バイアホールに
面する前記他方の導体層の部分に部品を設置するための
チップランドを形成したことを特徴とするものであり、
平滑な導体層のランド部にチップ部品を設置することが
できるため、導体層の平滑性により、チップ部品とプリ
ント配線板との間に間隙ができにくくなり、密着性を増
し、接着状態を向上させることができる。その結果、信
頼性の高いプリント配線板を得ることができる。
によれば、プリント配線板は基板両面に導体層を有した
プリント配線板において、一方の導体層を貫通し、他方
の導体層の裏面に通じる穴を形成し、この穴の内面にメ
ッキを施してバイアホールを形成し、該バイアホールに
面する前記他方の導体層の部分に部品を設置するための
チップランドを形成したことを特徴とするものであり、
平滑な導体層のランド部にチップ部品を設置することが
できるため、導体層の平滑性により、チップ部品とプリ
ント配線板との間に間隙ができにくくなり、密着性を増
し、接着状態を向上させることができる。その結果、信
頼性の高いプリント配線板を得ることができる。
【００３４】本発明の請求項２記載のプリント配線板に
よれば、前記プリント配線板は複数のプリント配線板を
積層してなることを特徴とするものであり、積層型のプ
リント配線板において、平滑な導体層のランド部にチッ
プ部品を設置することができるため、導体層の平滑性に
より、チップ部品とプリント配線板との間に間隙ができ
にくくなり、密着性を増し、接着状態を向上させること
ができる。その結果、信頼性の高いプリント配線板を得
ることができる。
よれば、前記プリント配線板は複数のプリント配線板を
積層してなることを特徴とするものであり、積層型のプ
リント配線板において、平滑な導体層のランド部にチッ
プ部品を設置することができるため、導体層の平滑性に
より、チップ部品とプリント配線板との間に間隙ができ
にくくなり、密着性を増し、接着状態を向上させること
ができる。その結果、信頼性の高いプリント配線板を得
ることができる。
【００３５】本発明の請求項３記載のプリント配線板に
よれば、前記プリント配線板に設置される部品の底部が
前記バイアホール直上の前記チップランドに全面的に接
着されてなることを特徴とするものであり、チップ部品
の放熱性を高めることができ、信頼性の高いプリント配
線板を得ることができる。
よれば、前記プリント配線板に設置される部品の底部が
前記バイアホール直上の前記チップランドに全面的に接
着されてなることを特徴とするものであり、チップ部品
の放熱性を高めることができ、信頼性の高いプリント配
線板を得ることができる。
【００３６】本発明の請求項４記載のプリント配線板に
よれば、複数の導体層を形成してなる基板に、一つの導
体層を貫通し、且つ、別の導体層を底部とする穴を開口
する工程と、該穴にメッキを施してバイアホールを形成
する工程と、該バイアホールの底部の直上の導体層にチ
ップランドを形成する工程とを含むことを特徴とするも
のであり、充填材を使用しないでバイアホール上にチッ
プランドを構成することができるので、充填材をバイア
ホールに注入する工程、および充填材のうえにメッキ層
をする工程を省くことができ、工数を減少させることが
できるのでコストダウンを図ることができる。
よれば、複数の導体層を形成してなる基板に、一つの導
体層を貫通し、且つ、別の導体層を底部とする穴を開口
する工程と、該穴にメッキを施してバイアホールを形成
する工程と、該バイアホールの底部の直上の導体層にチ
ップランドを形成する工程とを含むことを特徴とするも
のであり、充填材を使用しないでバイアホール上にチッ
プランドを構成することができるので、充填材をバイア
ホールに注入する工程、および充填材のうえにメッキ層
をする工程を省くことができ、工数を減少させることが
できるのでコストダウンを図ることができる。
【図１】本発明の一実施の形態であるプリント配線板の
略断面図である。
略断面図である。
【図２】本発明の一実施形態であるプリント配線板の製
造工程示す工程図である。
造工程示す工程図である。
【図３】本発明の別の実施の形態であるプリント配線板
を示す略断面図である。
を示す略断面図である。
【図４】本発明の別の実施の形態であるプリント配線板
を示す略断面図である。
を示す略断面図である。
【図５】従来のプリント配線板の略断面図である。
【図６】従来のプリント配線板の製造工程を示す工程図
である。
である。
【図７】バイアホールに対応するチップランド部分の拡
大略断面図である。
大略断面図である。
１１ 基板 １３、１４ 導体層 １５ バイアホール １６ メッキ層 １７ チップランド １８ チップランド ２０、２２ チップ部品
Claims (4)
- 【請求項１】 基板両面に導体層を有したプリント配線
板において、一方の導体層を貫通し、他方の導体層の裏
面に通じる穴を形成し、この穴の内面にメッキを施して
バイアホールを形成し、該バイアホールに面する前記他
方の導体層の部分に部品を設置するためのチップランド
を形成したことを特徴とするプリント配線板。 - 【請求項２】 請求項１記載のプリント配線板におい
て、前記プリント配線板は複数のプリント配線板を積層
してなることを特徴とするプリント配線板。 - 【請求項３】 請求項１または２記載のプリント配線板
において、前記プリント配線板に設置される部品の底部
が前記バイアホール直上の前記チップランドに全面的に
接着されてなることを特徴とするプリント配線板。 - 【請求項４】 複数の導体層を形成してなる基板に、一
つの導体層を貫通し、且つ、別の導体層を底部とする穴
を開口する工程と、該穴にメッキを施してバイアホール
を形成する工程と、該バイアホールの底部の直上の導体
層にチップランドを形成する工程とを含むことを特徴と
するプリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9067574A JPH10261854A (ja) | 1997-03-21 | 1997-03-21 | プリント配線板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9067574A JPH10261854A (ja) | 1997-03-21 | 1997-03-21 | プリント配線板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10261854A true JPH10261854A (ja) | 1998-09-29 |
Family
ID=13348862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9067574A Pending JPH10261854A (ja) | 1997-03-21 | 1997-03-21 | プリント配線板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10261854A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069233A (ja) * | 2001-08-30 | 2003-03-07 | Kyocera Corp | 多層配線基板 |
| JP2009244338A (ja) * | 2008-03-28 | 2009-10-22 | Dainippon Printing Co Ltd | 有機半導体素子、有機半導体素子の製造方法、および表示装置 |
| JP2015501451A (ja) * | 2011-10-28 | 2015-01-15 | アップル インコーポレイテッド | 隠蔽プリント回路及び構成要素取り付け部のためのビアを有するディスプレイ |
| US9214507B2 (en) | 2012-08-17 | 2015-12-15 | Apple Inc. | Narrow border organic light-emitting diode display |
| US9226347B2 (en) | 2012-06-25 | 2015-12-29 | Apple Inc. | Displays with vias |
| US9454025B2 (en) | 2012-08-31 | 2016-09-27 | Apple Inc. | Displays with reduced driver circuit ledges |
| US10261370B2 (en) | 2011-10-05 | 2019-04-16 | Apple Inc. | Displays with minimized border regions having an apertured TFT layer for signal conductors |
-
1997
- 1997-03-21 JP JP9067574A patent/JPH10261854A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069233A (ja) * | 2001-08-30 | 2003-03-07 | Kyocera Corp | 多層配線基板 |
| JP2009244338A (ja) * | 2008-03-28 | 2009-10-22 | Dainippon Printing Co Ltd | 有機半導体素子、有機半導体素子の製造方法、および表示装置 |
| US10261370B2 (en) | 2011-10-05 | 2019-04-16 | Apple Inc. | Displays with minimized border regions having an apertured TFT layer for signal conductors |
| US11137648B2 (en) | 2011-10-05 | 2021-10-05 | Apple Inc. | Displays with minimized border regions having an apertured TFT layer for signal conductors |
| US10877332B2 (en) | 2011-10-05 | 2020-12-29 | Apple Inc. | Displays with minimized border regions having an apertured TFT layer for signal conductors |
| US10620490B2 (en) | 2011-10-05 | 2020-04-14 | Apple Inc. | Displays with minimized border regions having an apertured TFT or other layer for signal conductors |
| JP2015501451A (ja) * | 2011-10-28 | 2015-01-15 | アップル インコーポレイテッド | 隠蔽プリント回路及び構成要素取り付け部のためのビアを有するディスプレイ |
| US9286826B2 (en) | 2011-10-28 | 2016-03-15 | Apple Inc. | Display with vias for concealed printed circuit and component attachment |
| US10522072B2 (en) | 2011-10-28 | 2019-12-31 | Apple Inc. | Display with vias for concealed printed circuit and component attachment |
| US9805643B2 (en) | 2011-10-28 | 2017-10-31 | Apple Inc. | Display with vias for concealed printed circuit and component attachment |
| US9226347B2 (en) | 2012-06-25 | 2015-12-29 | Apple Inc. | Displays with vias |
| US9974122B2 (en) | 2012-06-25 | 2018-05-15 | Apple Inc. | Displays with vias |
| US9780159B2 (en) | 2012-08-17 | 2017-10-03 | Apple Inc. | Narrow border organic light-emitting diode display |
| US9515131B2 (en) | 2012-08-17 | 2016-12-06 | Apple Inc. | Narrow border organic light-emitting diode display |
| US9214507B2 (en) | 2012-08-17 | 2015-12-15 | Apple Inc. | Narrow border organic light-emitting diode display |
| US9997578B2 (en) | 2012-08-31 | 2018-06-12 | Apple Inc. | Displays with reduced driver circuit ledges |
| US9454025B2 (en) | 2012-08-31 | 2016-09-27 | Apple Inc. | Displays with reduced driver circuit ledges |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4767269B2 (ja) | 印刷回路基板の製造方法 | |
| US7491896B2 (en) | Information handling system utilizing circuitized substrate with split conductive layer | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| JP2007184568A (ja) | 回路基板の製造方法 | |
| JP3684830B2 (ja) | プリント配線板 | |
| JP2006237637A (ja) | プリント配線板及びその製造方法 | |
| JP2924194B2 (ja) | 多層プリント配線板 | |
| KR100699240B1 (ko) | 소자 내장 인쇄회로기판 및 그 제조방법 | |
| JP4802402B2 (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
| JP3253886B2 (ja) | 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板 | |
| JP4485975B2 (ja) | 多層フレキシブル回路配線基板の製造方法 | |
| JP2003046226A (ja) | 配線基板およびその製造方法 | |
| JP2004063956A (ja) | プリント配線板及びその製造方法 | |
| JP3610769B2 (ja) | 多層電子部品搭載用基板 | |
| JP2005032739A (ja) | 電子部品埋込み用の窪みを備える多層プリント配線板及びその製造方法 | |
| JP3056899B2 (ja) | ブラインドスルーホールの形成方法 | |
| JP2001308532A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| JP2004253774A (ja) | 電子部品埋込み用の窪みを備える多層プリント配線板およびその製造方法 | |
| JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
| JP2508981B2 (ja) | 多層印刷配線板とその製造方法 | |
| JP2563815B2 (ja) | ブラインドスルーホール付プリント配線板 | |
| JP2005228946A (ja) | 多層配線板およびその製造方法 | |
| JP2001320169A (ja) | 多層回路基板およびその製造方法 | |
| JPH06350256A (ja) | 非貫通スルーホールを有するプリント配線板およびその製造方法 | |
| KR20160014432A (ko) | 절연 필름, 이를 이용한 인쇄회로기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050322 |