JPH1026560A - 測温用発振回路及びこれを具備する温度計 - Google Patents

Abstract

(57)【要約】 【課題】温度の基準値を決定する抵抗素子とサーミスタ
などの感温素子及びコンデンサを用いた温度測定に利用
する発振回路において、電池などの電源電圧の変動によ
りスイッチングトランジスタのＯＮ抵抗が変化し、ある
温度での測定結果が電源電圧により異なる。またオープ
ンドレインのため静電気耐圧が低い。 【解決手段】クロックドインバータなどを用いて、コン
デンサの充放電のスイッチングを行う。充電時、放電時
ともに、基準抵抗またはサーミスタを通して発振を行う
事で、基準抵抗またはサーミスタを駆動するクロックド
インバータのＯＮ抵抗の影響を小さくする事ができる。
また、ＩＣ上の回路として使用する場合、パッドに接続
されている出力はＣＭＯＳ構造になっているため、電荷
が一ヶ所に集中しなくなり、静電気耐圧も高い。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、サーミスタなどの
感温素子を用いた温度測定に利用する発振回路に関す
る。

【０００２】

【従来の技術】従来の測温用発振回路の一例を図３にて
説明する。図３にて、３０１は正極電極ＶＤＤ、３０２
は負極電極ＶＳＳ、３０３、３０４はＰ型ＭＯＳトラン
ジスタ、３０５はＮ型ＭＯＳトランジスタ、３０６は基
準温度におけるサーミスタの抵抗値と等しい抵抗値ＲＳ
を持つ基準抵抗、３０７はサーミスタ、３０８はコンデ
ンサ、３０９はシュミットトリガー、３１０〜３１２は
ＯＲゲート、３１３〜３１５は入力信号、３１６は出力
信号、３１７〜３１９はパッドである。

【０００３】３１３は、図３の発振回路を発振可能にす
る信号である。３１４はＶＳＳレベルの時、基準抵抗３
０６とコンデンサ３０８による発振を可能にするための
信号である。３１５は３１４の反転信号であり、ＶＳＳ
レベルの時、サーミスタ３０７とコンデンサ３０８によ
る発振を可能にするための信号である。

【０００４】スタンバイ時は、入力信号３１３をＶＤＤ
レベルにしておく。入力信号３１４がＶＳＳレベル、入
力信号３１５がＶＤＤレベルの時、入力信号３１３をＶ
ＳＳとすると、Ｐ型ＭＯＳトランジスタ３０３がＯＮ、
Ｐ型ＭＯＳトランジスタ３０４がＯＦＦ、Ｎ型ＭＯＳト
ランジスタ３０５がＯＦＦの状態となる。このとき基準
抵抗３０６の抵抗値ＲＳとＰ型ＭＯＳトランジスタ３０
３のＯＮ抵抗値ＲＰ１の和に比例する時定数でコンデン
サ３０８の正極側の電位が上昇する。コンデンサ３０８
の正極側の電位がシュミットトリガー３０９のロジック
レベルを上回ると、Ｐ型ＭＯＳトランジスタ３０３がＯ
ＦＦ、Ｐ型ＭＯＳトランジスタ３０４がＯＦＦ、Ｎ型Ｍ
ＯＳトランジスタ３０５がＯＮの状態となる。このとき
Ｎ型ＭＯＳトランジスタ３０５のＯＮ抵抗値ＲＮに比例
する時定数で、コンデンサ３０８の正極側の電位が下降
する。コンデンサ３０８の正極側の電位がシュミットト
リガー３０９のロジックレベルを下回るとＰ型ＭＯＳト
ランジスタ３０３がＯＮ、Ｐ型ＭＯＳトランジスタ３０
４がＯＦＦ、Ｎ型ＭＯＳトランジスタ３０５がＯＦＦの
状態となる。このようにしてコンデンサの充放電が繰り
返され発振が行われる。

【０００５】出力信号３１６にはカウンタ等を接続して
おき、基準抵抗３０６とコンデンサ３０８による発振が
規定回数Ｎに達したところで入力信号３１３をＶＤＤレ
ベルとし発振を止め、又同時に入力信号３１３がＶＳＳ
である発振時間Ｔを測定しておく。

【０００６】次に、入力信号３１４をＶＤＤレベル、入
力信号３１５をＶＳＳレベルにした後、入力信号３１３
をＶＳＳレベルにするとＰ型ＭＯＳトランジスタ３０３
がＯＦＦ、Ｐ型ＭＯＳトランジスタ３０４がＯＮ、Ｎ型
ＭＯＳトランジスタ３０５がＯＦＦの状態となる。この
ときサーミスタ３０７の抵抗値ＲＴとＰ型ＭＯＳトラン
ジスタ３０４のＯＮ抵抗値ＲＰ２の和に比例する時定数
でコンデンサ３０８の正極側の電位が上昇する。コンデ
ンサ３０８の正極側の電位がシュミットトリガー３０９
のロジックレベルを上回ると、Ｐ型ＭＯＳトランジスタ
３０３がＯＦＦ、Ｐ型ＭＯＳトランジスタ３０４がＯＦ
Ｆ、Ｎ型ＭＯＳトランジスタ３０５がＯＮの状態とな
る。このときＮ型ＭＯＳトランジスタ３０５のＯＮ抵抗
値ＲＮに比例する時定数で、コンデンサ３０８の正極側
の電位が下降する。コンデンサ３０８の正極側の電位が
シュミットトリガー３０９のロジックレベルを下回ると
Ｐ型ＭＯＳトランジスタ３０３がＯＦＦ、Ｐ型ＭＯＳト
ランジスタ３０４がＯＮ、Ｎ型ＭＯＳトランジスタ３０
５がＯＦＦの状態となる。このようにして発振が行わ
れ、入力信号３１３がＶＤＤレベルからＶＳＳレベルに
なってからの時間が発振時間Ｔに達すると入力信号３１
３がＶＤＤレベルに切り替わるようにする。

【０００７】このときの発振回数Ｎｘはサーミスタの抵
抗値ＲＴすなわちサーミスタのおかれている環境温度に
よる。この発振回数Ｎｘを温度の値に変換し、ＬＣＤパ
ネル等に表示する。

【０００８】Ｐ型ＭＯＳトランジスタ３０３、３０４と
Ｎ型ＭＯＳトランジスタ３０５が理想的なスイッチであ
れば、すなわちＰ型ＭＯＳトランジスタ３０３のＯＮ抵
抗値ＲＰ１、Ｐ型ＭＯＳトランジスタ３０４のＯＮ抵抗
値ＲＰ２そしてＮ型ＭＯＳトランジスタ３０５のＯＮ抵
抗値ＲＮが０Ωであるならば、発振回数Ｎｘはサーミス
タの抵抗値ＲＴすなわちサーミスタのおかれている環境
温度のみに依存する。

【０００９】しかし、実際にはＰ型ＭＯＳトランジスタ
３０３のＯＮ抵抗値ＲＰ１、Ｐ型ＭＯＳトランジスタ３
０４のＯＮ抵抗値ＲＰ２そしてＮ型ＭＯＳトランジスタ
３０５のＯＮ抵抗値ＲＮは０Ωではない。したがって、
発振回数Ｎｘは前記ＲＰ１、ＲＰ２、ＲＮとサーミスタ
の抵抗値ＲＴに依存する。ＲＰ１＝ＲＰ２としたとき、
ＮｘとＮの関係は以下の式で示される。

【００１０】 Nx=N・(RS+RP+(B/A)RN)/(RT+RP+(B/A)RN) …（式１） ここでＡ、Ｂは電源電圧及びシュミットトリガーの反転
電圧に関係する係数である。

【００１１】

【発明が解決しようとする課題】しかしながら従来技術
の場合は以下に示すような課題があった。

【００１２】前記（式１）において、前記ＲＰ１、ＲＰ
２、ＲＮは電源電圧に依存する。電源電圧ＶＤＤ−ＶＳ
Ｓが低い時は、電源電圧ＶＤＤ−ＶＳＳが高い場合に比
べ、前記ＲＰ１、ＲＰ２、ＲＮの値は大きくなる。これ
により、サーミスタの抵抗値が等しいとき、電源電圧Ｖ
ＤＤ−ＶＳＳが高い場合と低い場合とでは、発振回数Ｎ
ｘの値が異なる。とくにサンプルによるしきい値電圧の
ばらつきによりＰ型ＭＯＳトランジスタ３０３、３０４
およびＮ型ＭＯＳトランジスタ３０５のしきい値電圧の
絶対値が高い場合には、ＯＮ抵抗ＲＰ１、ＲＰ２、ＲＮ
は大きくなり、電源電圧ＶＤＤ−ＶＳＳの変化の影響を
受け易い。

【００１３】電源電圧の変化にともなう発振回数Ｎｘの
変化を小さくするため、前記ＲＰ１、ＲＰ２、ＲＮを
（サーミスタの抵抗値ＲＴ）／（温度精度）に比べて小
さくする必要がある。前記ＲＰ１、ＲＰ２、ＲＮを小さ
くするためには、Ｐ型ＭＯＳトランジスタ３０３、３０
４及びＮ型ＭＯＳトランジスタ３０５のチャネル幅はそ
のままで、チャネル長を短くするか、チャネル長はその
ままでチャネル幅を長くするかという方法が考えられ
る。しかしながら、チャネル長を短くするとトランジス
タのＯＦＦ時のリーク電流が増加してしまい、結果とし
て消費電力増加をもたらす事になる。また、この従来技
術が、ＩＣチップ上の回路の一部として使用した場合、
チャネル幅を長くするとチップ面積を増大させる事にな
り、チップコストの増加につながる。

【００１４】さらに、この従来技術が、ＩＣチップ上の
回路の一部として使用した場合、基準抵抗、サーミスタ
及びコンデンサは外付けであり、パッド３１７〜３１８
に接続される。パッド３１７〜３１９にはそれぞれＰ型
ＭＯＳトランジスタ３０３、３０４及びＮ型ＭＯＳトラ
ンジスタ３０５のドレインが接続されている。従って、
従来技術ではオープンドレイン形式の出力回路であるた
め、ＣＭＯＳ型の出力回路に比べ静電気の吸収経路が少
ないため、電荷が一ヶ所に集中してしまい、静電気耐圧
が低い。

【００１５】感温素子のおかれている温度が同じ場合、
電源電圧ＶＤＤ−ＶＳＳの変化により、表示温度が変わ
ってしまわないように、スイッチングトランジスタのＯ
Ｎ抵抗の影響を小さくし、静電気耐圧も高くなるための
新たな手段が必要である。

【００１６】

【課題を解決するための手段】本発明は、充電時には充
電時定数は駆動源の内部インピーダンスと基準抵抗、サ
ーミスタとに依存し、放電時には放電時定数が基準抵
抗、サーミスタに依存せずに駆動源の内部インピーダン
スに依存する従来の構成に換えて、本発明は、充電時定
数、放電時定数がともに基準抵抗、サーミスタに依存す
る構成とした。すなわち、請求項１に記載した測温用発
振回路は、第１の電源電極にコンデンサの第１の電極を
接続し、前記コンデンサの第２の電極を電位検出手段に
入力し、前記コンデンサの第２の電極を感温素子の一端
に接続し、該感温素子の他端に第１の駆動手段を接続し
た第１の測定回路と、前記コンデンサの第２の電極を抵
抗素子の一端に接続し、該抵抗素子の他端に第２の駆動
手段を接続した第２の測定回路を具備し、該コンデンサ
の充電と放電との切り換え及び該抵抗素子と該感温素子
との切り換えを前記第１及び第２の駆動手段により行
い、該感温素子を介する充電及び放電が前記第１の駆動
手段により行われ、該抵抗素子を介する充電及び放電が
前記第２の駆動手段により行われ、前記電位検出手段の
出力から測温用発振出力をえることを特徴とする。

【００１７】請求項２記載の測温用発振回路は、請求項
１記載の測温用発振回路において、前記第１又は第２の
駆動手段はクロックドインバータであることを特徴とす
る。

【００１８】請求項３記載の測温用発振回路は、第１の
電源電極にコンデンサの第１の電極を接続し、前記コン
デンサの第２の電極を電位検出手段へ入力し、前記コン
デンサの第２の電極を感温素子の一端に接続し、該感温
素子の他端に第１の第１導電型のトランジスタのドレイ
ン及び第１の第２導電型のトランジスタのドレインを接
続し、前記第１の第１導電型のトランジスタのソースを
第２の電源電極に接続し、前記第１の第２導電型のトラ
ンジスタのソースを第１の電源電極に接続した第１の測
定回路と、前記コンデンサの第２の電極を抵抗素子の一
端に接続し、該抵抗素子の他端に第２の第１導電型のト
ランジスタのドレイン及び第２の第２導電型のトランジ
スタのドレインを接続し、前記第２の第１導電型のトラ
ンジスタのソースを第２の電源電極に接続し、前記第２
の第２導電型のトランジスタのソースを第１の電源電極
に接続した第２の測定回路とを具備し、前記コンデンサ
の充電と放電との切り換え及び抵抗素子と感温素子との
切り換えを前記第１及び第２の第１導電型のトランジス
タ及び第２導電型のトランジスタで行い、充電時、放電
時ともに、前記抵抗素子または前記感温素子を通して前
記コンデンサの充放電を行い、前記電位検出手段の出力
から測温用発振出力をえることを特徴とする。

【００１９】請求項４記載の測温用発振回路は、請求項
１又は３記載の記載の測温用発振回路において、前記電
位検出手段はシュミットトリガー回路であることを特徴
とする。

【００２０】請求項５記載の温度計は、請求項１又は３
記載の測温用発振回路を具備することを特徴とする。

【００２１】

【作用】請求項１ないし３記載の発明では、充電時、放
電時ともに、基準抵抗またはサーミスタを通して発振を
行う事で、基準抵抗またはサーミスタを駆動するクロッ
クドインバータのＯＮ抵抗の影響を小さくする事ができ
る。従って、電源電圧が変動しても駆動手段が持つイン
ピーダンスの影響を少なくすることができる。また、Ｉ
Ｃ上の回路としてＣＭＯＳ構造を使用する場合、パッド
に接続されている出力はＣＭＯＳ構造になっているた
め、電荷が一ヶ所に集中しなくなり、静電気耐圧も高
い。

【００２２】請求項２記載の発明では、基準抵抗または
サーミスタを駆動するのは、クロックドインバータであ
る。基準抵抗またはサーミスタの駆動時以外は出力はハ
イインピーダンス状態であり、従来技術と同じチャネル
幅で、クロックドインバータのトランジスタのチャネル
長を従来技術の半分にすることで、リーク電流は従来技
術と同じレベルで、基準抵抗または感音素子であるサー
ミスタ等を駆動するＯＮ抵抗（導通抵抗）の影響を半減
させることができる。

【００２３】したがって請求項１ないし３記載の発明に
よれば、充電時、放電時ともに、基準抵抗またはサーミ
スタを用いた発振を行う事で、消費電流増加やチップサ
イズ拡大を伴うことなく、基準抵抗または感音素子であ
るサーミスタ等を駆動するＯＮ抵抗（導通抵抗）の影響
を半減させることができる。

【００２４】また、請求項１ないし３記載の発明をＩＣ
上の回路として使用する場合、パッドに接続されている
出力はＣＭＯＳ構造になっているため、電荷が一ヶ所に
集中しなくなり、静電気耐圧も高い。

【００２５】請求項３記載の発明では、充電時、放電時
ともに、基準抵抗またはサーミスタを通して発振を行う
事で、基準抵抗またはサーミスタを駆動する第１導電型
（たとえばＰ型）のトランジスタまたは第２導電型（た
とえばＮ型）トランジスタのＯＮ抵抗の影響を小さくす
る事ができる。さらに、トランジスタのＭＯＳトランジ
スタを用い、直列に接続したＰ型ＭＯＳトランジスタと
Ｎ型ＭＯＳトランジスタの入力信号のタイミングをずら
す事でＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジス
タに流れる貫通電流を削減する事ができる。また、ＩＣ
上の回路として使用する場合、パッドに接続されている
出力はＣＭＯＳ構造になっているため、電荷が一ヶ所に
集中しなくなり、静電気耐圧も高い。また、電位検出手
段にシュミットトリガ回路を用いれば、ヒステリシス作
用を持つため、変化の遅い信号を誤動作なく波形整形し
て出力できるため、測温の誤動作を生じない。

【００２６】請求項５に記載した温度計によれば、誤差
が少なく、使用温度範囲が広く、消費電力の少ない温度
計を得ることができる。

【００２７】

【発明の実施の形態】図１は請求項１記載の発明にかか
る測温用発振回路の一実施例を示すものである。図１に
て、１０１は負極電源ＶＳＳ、１０２、１０３はクロッ
クドインバータ、１０４は基準抵抗、１０５はサーミス
タ、１０６はコンデンサ、１０７はシュミットトリガ
ー、１０８、１０９はＮＯＲゲート、１１０〜１１２は
入力信号、１１３は出力信号、１１４〜１１６はパッド
である。また、図４は、クロックドインバータのトラン
ジスタレベルの回路図を示す。

【００２８】１１０は、図１の発振回路を発振可能にす
る信号である。１１１はＶＳＳレベルの時、基準抵抗１
０４とコンデンサ１０６による発振を可能にするための
信号である。１１２は１１１の反転信号であり、ＶＳＳ
レベルの時、サーミスタ１０５とコンデンサ１０６によ
る発振を可能にするための信号である。

【００２９】スタンバイ時は、入力信号１１０をＶＤＤ
レベルにしておく。この時、クロックドインバータ１０
２と１０３はハイインピーダンス状態である。入力信号
１１１がＶＳＳレベル、入力信号１１２がＶＤＤレベル
の時、入力信号１１０をＶＳＳとすると、クロックドイ
ンバータ１０２の出力はＶＤＤレベル、クロックドイン
バータ１０３はハイインピーダンスの状態となる。この
とき基準抵抗１０４の抵抗値ＲＳとクロックドインバー
タ１０２のＰ型ＭＯＳトランジスタのＯＮ抵抗値ＲＰ１
の和に比例する時定数でコンデンサ１０６の正極側の電
位が上昇する。コンデンサ１０６の正極側の電位がシュ
ミットトリガー１０７のロジックレベルを上回ると、ク
ロックドインバータ１０２がＶＳＳレベル、クロックド
インバータ１０３はハイインピーダンス状態となる。こ
のとき基準抵抗１０４の抵抗値ＲＳとクロックドインバ
ータ１０２のＮ型ＭＯＳトランジスタのＯＮ抵抗値ＲＮ
１に比例する時定数で、コンデンサ１０６の正極側の電
位が下降する。コンデンサ１０６の正極側の電位がシュ
ミットトリガー１０７のロジックレベルを下回るとクロ
ックドインバータ１０２がＶＤＤレベル、クロックドイ
ンバータ１０３はハイインピーダンス状態となる。この
ようにしてコンデンサの充放電が繰り返され発振が行わ
れる。

【００３０】出力信号１１３にはカウンタ等を接続して
おき、基準抵抗１０４とコンデンサ１０６による発振が
規定回数Ｎに達したところで入力信号１１０をＶＤＤレ
ベルとし発振を止め、又同時に入力信号１１０がＶＳＳ
である発振時間Ｔを測定しておく。

【００３１】次に、入力信号１１１をＶＤＤレベル、入
力信号１１２をＶＳＳレベルにした後、入力信号１１０
をＶＳＳレベルにするとクロックドインバータ１０２の
出力がハイインピーダンス、クロックドインバータ１０
３の出力がＶＤＤレベルの状態となる。このときサーミ
スタ１０５の抵抗値ＲＴとクロックドインバータ１０３
のＰ型ＭＯＳトランジスタのＯＮ抵抗値ＲＰ２の和に比
例する時定数でコンデンサ１０６の正極側の電位が上昇
する。コンデンサ１０６の正極側の電位がシュミットト
リガー１０７のロジックレベルを上回ると、クロックド
インバータ１０２の出力がハイインピーダンス、クロッ
クドインバータ１０３の出力がＶＳＳレベルの状態とな
る。このときサーミスタ１０５の抵抗値ＲＴとクロック
ドインバータ１０３のＮ型ＭＯＳトランジスタのＯＮ抵
抗値ＲＮ２に比例する時定数で、コンデンサ１０６の正
極側の電位が下降する。コンデンサ１０６の正極側の電
位がシュミットトリガー１０７のロジックレベルを下回
るとクロックドインバータ１０２の出力がハイインピー
ダンス、クロックドインバータ１０３の出力がＶＤＤレ
ベルの状態となる。このようにして発振が行われ、入力
信号１１０がＶＤＤレベルからＶＳＳレベルになってか
らの時間が前記発振時間Ｔに達すると入力信号１１０が
ＶＤＤレベルに切り替わるようにする。そしてこのとき
の発振回数Ｎｘを温度の値に変換し、ＬＣＤパネル等に
表示する。温度範囲を体温の範囲とすれば電子体温計と
なり、温度範囲を特に限定しなければ温度計となる。

【００３２】図２は請求項２記載の発明にかかる測温用
発振回路の一実施例を示すものである。図２にて、２０
１は正極電源ＶＤＤ、２０２は負極電源ＶＳＳ、２０
３、２０４はＰ型ＭＯＳトランジスタ、２０５、２０６
はＮ型ＭＯＳトランジスタ、２０７は基準抵抗、２０８
はサーミスタ、２０９はコンデンサ、２１０はシュミッ
トトリガー、２１１、２１２はＯＲゲート、２１３、２
１４はインバータ、２１５、２１６はＯＲゲート、２１
６、２１７はＡＮＤゲート、２１９〜２２１は入力信
号、２２２は出力信号、２２３〜２２５はパッドであ
る。

【００３３】２１９は、図２の発振回路を発振可能にす
る信号である。２２０は基準抵抗２０７とコンデンサ２
０９による発振を可能にするための信号である。２２１
は２２０の反転信号であり、サーミスタ２０８とコンデ
ンサ２０９による発振を可能にするための信号である。

【００３４】スタンバイ時は、入力信号２１９をＶＤＤ
レベルにしておく。入力信号２２０がＶＳＳレベル、入
力信号２２１がＶＤＤレベルの時、入力信号２１９をＶ
ＳＳとすると、Ｐ型ＭＯＳトランジスタ２０３がＯＮ、
Ｐ型ＭＯＳトランジスタ２０４がＯＦＦ、Ｎ型ＭＯＳト
ランジスタ２０５がＯＦＦ、Ｎ型ＭＯＳトランジスタ２
０６がＯＦＦの状態となる。このとき基準抵抗２０７の
抵抗値ＲＳとＰ型ＭＯＳトランジスタ２０３のＯＮ抵抗
値ＲＰ１の和に比例する時定数でコンデンサ２０９の正
極側の電位が上昇する。コンデンサ２０９の正極側の電
位がシュミットトリガー２１０のロジックレベルを上回
ると、Ｐ型ＭＯＳトランジスタ２０３がＯＦＦ、Ｐ型Ｍ
ＯＳトランジスタ２０４がＯＦＦ、Ｎ型ＭＯＳトランジ
スタ２０５がＯＮ、Ｎ型ＭＯＳトランジスタ２０６がＯ
ＦＦの状態となる。このとき基準抵抗２０７の抵抗値Ｒ
ＳとＮ型ＭＯＳトランジスタ２０５のＯＮ抵抗値ＲＮ１
の和に比例する時定数で、コンデンサ２０９の正極側の
電位が下降する。コンデンサ２０９の正極側の電位がシ
ュミットトリガー２１０のロジックレベルを下回るとＰ
型ＭＯＳトランジスタ２０３がＯＮ、Ｐ型ＭＯＳトラン
ジスタ２０４がＯＦＦ、Ｎ型ＭＯＳトランジスタ２０５
がＯＦＦ、Ｎ型ＭＯＳトランジスタ２０６がＯＦＦの状
態となる。このようにしてコンデンサの充放電が繰り返
され発振が行われる。

【００３５】出力信号２２２にはカウンタ等を接続して
おき、基準抵抗２０７とコンデンサ２０９による発振が
規定回数Ｎに達したところで入力信号２１９をＶＤＤレ
ベルとし発振を止め、又同時に入力信号２１９がＶＳＳ
である発振時間Ｔを測定しておく。

【００３６】次に、入力信号２２０をＶＤＤレベル、入
力信号２２１をＶＳＳレベルにした後、入力信号２１９
をＶＳＳレベルにするとＰ型ＭＯＳトランジスタ２０３
がＯＦＦ、Ｐ型ＭＯＳトランジスタ２０４がＯＮ、Ｎ型
ＭＯＳトランジスタ２０５がＯＦＦ、Ｎ型ＭＯＳトラン
ジスタ２０６がＯＦＦの状態となる。このときサーミス
タ２０８の抵抗値ＲＴとＰ型ＭＯＳトランジスタ２０４
のＯＮ抵抗値ＲＰ２の和に比例する時定数でコンデンサ
２０９の正極側の電位が上昇する。コンデンサ２０９の
正極側の電位がシュミットトリガー２１０のロジックレ
ベルを上回ると、Ｐ型ＭＯＳトランジスタ２０３がＯＦ
Ｆ、Ｐ型ＭＯＳトランジスタ２０４がＯＦＦ、Ｎ型ＭＯ
Ｓトランジスタ２０５がＯＦＦ、Ｎ型ＭＯＳトランジス
タ２０６がＯＮの状態となる。このときサーミスタ２０
８の抵抗値ＲＴとＮ型ＭＯＳトランジスタ２０６のＯＮ
抵抗値ＲＮ２に比例する時定数で、コンデンサ２０９の
正極側の電位が下降する。コンデンサ２０９の正極側の
電位がシュミットトリガー２１０のロジックレベルを下
回るとＰ型ＭＯＳトランジスタ２０３がＯＦＦ、Ｐ型Ｍ
ＯＳトランジスタ２０４がＯＮ、Ｎ型ＭＯＳトランジス
タ２０５がＯＦＦ、Ｎ型ＭＯＳトランジスタ２０６がＯ
ＦＦの状態となる。このようにして発振が行われ、入力
信号２１９がＶＤＤレベルからＶＳＳレベルになってか
らの時間が発振時間Ｔに達すると入力信号２１９がＶＤ
Ｄレベルに切り替わるようにする。そしてこのときの発
振回数Ｎｘを温度の値に変換し、ＬＣＤパネル等に表示
する。

【００３７】発振回数Ｎｘは前記ＲＰ１、ＲＰ２、ＲＮ
１、ＲＮ２とサーミスタの抵抗値ＲＴに依存する。ＲＰ
１＝ＲＰ２、ＲＮ１＝ＲＮ２としたとき、ＮｘとＮの関
係は以下の式で示される。

【００３８】 Nx=N・(RS+(A/(A+B))・RP+(B/(A+B))・RN)/(RT+(A/(A+B))・RP+(B/(A+B))・RN) …（ 式２） ここでＡ、Ｂは式１と同様、電源電圧及びシュミットト
リガーの反転電圧に関係する係数である。

【００３９】かりにＡ＝Ｂであるとすると、式１は、 Nx=N・(RS+RP+RN)/(RT+RP+RN) …（式３） 式２は、 Nx=N・(RS+(RP/2)+(RN/2))/(RT+(RP/2)+(RN/2)) …（式４） となる。

【００４０】

【発明の効果】以上のように、本発明によれば、電源電
圧の変動の影響の少ない等の効果を有する測温発振回路
及び温度計を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図。

【図２】本発明の他の実施例を示す回路図。

【図３】従来の記述例を示す回路図。

【図４】クロックドインバータの回路図。

【符号の説明】

２０１、３０１、４０１ 正
極電極 １０１、２０２、３０２、４０２ 負
極電極 １０２、１０３ ク
ロックドインバータ ２０３、２０４、３０３、３０４、４０３、４０４ Ｐ
型ＭＯＳトランジスタ ２０５、２０６、３０５、４０５、４０６ Ｎ
型ＭＯＳトランジスタ １０４、２０７、３０６ 基
準抵抗 １０５、２０８、３０７ サ
ーミスタ １０６、２０９、３０８ コ
ンデンサ １０７、２１０、３０９ シ
ュミットトリガー １０８、１０９ Ｎ
ＯＲゲート ２１１、２１２、２１５、２１６、３１０〜３１２ Ｏ
Ｒゲート ２１３、２１４ イ
ンバータ ２１６、２１７ Ａ
ＮＤゲート １１０〜１１２、２１９〜２２１、３１３〜３１５ 入
力信号 １１３、２２２、３１６ 出
力信号 １１４〜１１６、２２３〜２２５、３１７〜３１９ パ
ッド

Claims (5)

【特許請求の範囲】
1. 【請求項１】第１の電源電極にコンデンサの第１の電極
   を接続し、前記コンデンサの第２の電極を電位検出手段
   に入力し、前記コンデンサの第２の電極を感温素子の一
   端に接続し、該感温素子の他端に第１の駆動手段を接続
   した第１の測定回路と、前記コンデンサの第２の電極を
   抵抗素子の一端に接続し、該抵抗素子の他端に第２の駆
   動手段を接続した第２の測定回路を具備し、該コンデン
   サの充電と放電との切り換え及び該抵抗素子と該感温素
   子との切り換えを前記第１及び第２の駆動手段により行
   い、該感温素子を介する充電及び放電が前記第１の駆動
   手段により行われ、該抵抗素子を介する充電及び放電が
   前記第２の駆動手段により行われ、前記電位検出手段の
   出力から測温用発振出力をえることを特徴とする測温用
   発振回路。
2. 【請求項２】請求項１記載の測温用発振回路において、
   前記第１又は第２の駆動手段はクロックドインバータで
   あることを特徴とする測温用発振回路。
3. 【請求項３】第１の電源電極にコンデンサの第１の電極
   を接続し、前記コンデンサの第２の電極を電位検出手段
   へ入力し、前記コンデンサの第２の電極を感温素子の一
   端に接続し、該感温素子の他端に第１の第１導電型のト
   ランジスタのドレイン及び第１の第２導電型のトランジ
   スタのドレインを接続し、前記第１の第１導電型のトラ
   ンジスタのソースを第２の電源電極に接続し、前記第１
   の第２導電型のトランジスタのソースを第１の電源電極
   に接続した第１の測定回路と、前記コンデンサの第２の
   電極を抵抗素子の一端に接続し、該抵抗素子の他端に第
   ２の第１導電型のトランジスタのドレイン及び第２の第
   ２導電型のトランジスタのドレインを接続し、前記第２
   の第１導電型のトランジスタのソースを第２の電源電極
   に接続し、前記第２の第２導電型のトランジスタのソー
   スを第１の電源電極に接続した第２の測定回路とを具備
   し、前記コンデンサの充電と放電との切り換え及び抵抗
   素子と感温素子との切り換えを前記第１及び第２の第１
   導電型のトランジスタ及び第２導電型のトランジスタで
   行い、充電時、放電時ともに、前記抵抗素子または前記
   感温素子を通して前記コンデンサの充放電を行い、前記
   電位検出手段の出力から測温用発振出力をえることを特
   徴とする測温用発振回路。
4. 【請求項４】請求項１又は３記載の記載の測温用発振回
   路において、前記電位検出手段はシュミットトリガー回
   路であることを特徴とする測温用発振回路。
5. 【請求項５】請求項１又は３記載の測温用発振回路を具
   備することを特徴とする温度計。