JPH10268977A - カード間の信号の接続方法及び複数基板の接続構造 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、カードを組合わせた場合のカード
間の信号の接続方法において、組合わせて使用されるカ
ードの枚数を、ラック内の使用効率をさげることなく、
自由に変更することができる方法を提供することを目的
とする。 【解決手段】 ベースボードに複数のオプションボード
を組合わせて、ラック内に入れて使用する場合のカード
間の信号の接続方法において、（Ａ）オプションボード
１９の枚数が変わっても、ラック１１内に挿入可能なカ
ード枚数が最大となるようにカード間の信号取合いを行
なうために、隣のカードと接続する信号ライン５とカー
ド検出ライン６を設け、（Ｂ）隣にカードが挿入されて
いれば、カード間のバッファ７を開き、信号ライン５を
接続することを繰返し、信号の受渡しを行なうことを特
徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

（１）本発明は、ラック内に種々のカードを挿入するこ
とにより構成されるコンピュータシステムに利用される
カード間の信号の接続方法、および （２）ＣＰＵ基板とＩＯ基板を組み合わせて構成するプ
ラント等の制御モジュールを構成するＣＰＵ基板とＩＯ
基板間の接続構造に関する。 （用語の説明） （１）ボードには、ベースボードと、オプションボード
と、マザーボードがある。 （２）ベースボード（以下、ベースカードとも言う）と
は、機能の基本を担うボードであり、カードを組み合わ
せて使用する場合において、必ず１枚は使用する必要が
ある機能の基本を担うボードのことを言う。 （３）オプションボード（以下、オプションカードとも
言う）とは、必要に応じて使用するボードであり、その
数は場合によって異なる。 （４）マザーボードとは、ベースボードとオプションボ
ードの間に介在し、その間の信号を接続するものを言
う。通常、ラックの背面にマザーボードを設置する。 （５）ラックとは、基本的には、ボード類を入れて支持
するための箱であり、ラックの正面からベースボード／
オプションボードを挿入する場合、ラックの背面にマザ
ーボードを設置する。 （６）バッファとは、信号を伝達する場合に使用する信
号の増幅器を言うが、信号の伝達をしたり、そこで止め
たりする機能も有する。

【０００２】

【従来の技術】従来の技術を図５〜図８に示す。図５
は、従来の技術の図６、図７の外形図、図６は、従来の
カード構成のブロック線図（その１）、図７は、従来の
カード構成のブロック線図（その２）、図８は、従来の
カード構成のブロック線図（その３）である。 （１）カード間の信号の接続方法 従来の方法におけるラック１１内のボード配置を図５に
示す。

【０００３】図５において、１１はカードを挿入するラ
ックであって、その内部には、組合せて使用されるカー
ド群０１２が配置されている。このカード群０１２は、
３枚または４枚のＩＯ基板で構成され、その横に空き１
８がある。

【０００４】これらのカード群０１２の一端側はベース
ボード０３となっている。図５のようなラック１１内に
種々のカードを挿入することにより構成されるコンピュ
ータシステムにおいて、複数のカードを組合わせて機能
を実現する場合には、通常、カード間の信号取合いはコ
ネクタ支持台（マザーボード）経由にて行なわれる。

【０００５】マザーボード経由で信号を取合うため、信
号は固定となり、ベースとなるカード（ベースカード、
または、ベースボード）のラック１１内での位置、およ
び、オプションカード（オプションボード）の最大枚数
が制限される。

【０００６】そのため、ラック１１内で構成される機能
の数が制限され、オプションボードの使用数が少ない場
合は、ラック１１内に空き１８が発生し、利用効率が下
がることになる。

【０００７】図５は、コネクタが４個づつ結線されてい
る場合を示す。（３個づつの場合も５個づつ以上の場合
もある）。なお、この図では、電源、ＣＰＵ基盤内のプ
ロセッサ等は図示省略している。

【０００８】従来のカード構成のブロック線図（その
１）を示す図６は、コネクタが４個づつ結線されている
場合を示す。（３個づつの場合も５個づつ以上の場合も
ある）。

【０００９】ＣＰＵ基盤とＩＯ基盤が１個づつの場合は
２個の空き１８ができ、１個のＣＰＵ基盤と３個のＩＯ
基盤の場合は空きがない。（２）ＣＰＵ基板とＩＯ基板
間の接続装置と接続方法ＣＰＵ基板とＩＯ基板からなる
制御モジュールで、異なる制御モジュール間で電気的絶
縁が求められる場合に、従来のバス接続方法を用いて構
成した構造の構成を図７、図８に示す。

【００１０】従来のカード構成のブロック線図（その
２）を示す図７は、コネクタが３個用のコネクタ支持台
と２個用のコネクタ支持台が並べて配置されている場合
を示す。（３個づつ以上の場合もある）。

【００１１】各コネクタ支持台内の全コネクタは結線さ
れている。空き１８は無くてもよい。制御モジュール１
２毎に必要なカード数に応じて専用のコネクタ支持台が
必要である。

【００１２】ＩＯ基盤は１種類である。図７の方法は、
ＶＭＥやマルチバスシステム等で用いられるが、絶縁が
必要な制御モジュール同士は別々のマザーボードを用い
てバス接続を行う必要がある。

【００１３】従来のカード構成のブロック線図（その
３）を示す図８では、コネクタ支持台上のすべてのコネ
クタ間は結線されている。空き１８は無くてもよい。

【００１４】ただし、ＣＰＵ基盤とＩＯ基盤に、光絶縁
素子１９を設ける必要がある。図８の方法は、各基板上
にＰ／Ｃと示した光絶縁素子を搭載し、基板用電源に絶
縁電源を用いることで、制御モジュール間の電気的絶縁
を確保している。

【００１５】

【発明が解決しようとする課題】しかし、従来の技術に
は、次のような問題がある。 （１）カード間の信号の接続方法についての問題 （ａ）従来の方法では、マザーボード１により、ラック
１１内のベースボード０３の位置が固定されている。

【００１６】（ｂ）そのため、ラック１１内の使用効率
が下がる場合（空きが発生する場合）があった。 （２）ＣＰＵ基板とＩＯ基板間の接続装置についての問
題 （ａ）図７の装置では、制御モジュール毎に、別のマザ
ーボードを使用する必要があることから、省スペース、
低コスト化が図れない。

【００１７】（ｂ）図８の装置では、基板上に多数の光
絶縁素子を搭載しなければならないこと、及び、バスマ
スタとなるＣＰＵ基板が同一データバス上に複数存在す
る為にデータバスの調停回路をＣＰＵ基板に追加する必
要があることから、部品点数が増えて基板サイズも大き
くなり、やはり省スペース、低コスト化を図ることがで
きない。本発明は、これらの問題を解決することができ
る複数基板の接続構造を提供することを目的とする。

【００１８】

【課題を解決するための手段】

（第１の手段）本発明に係るカードを組合わせた場合の
カード間の信号の接続方法は、ベースボードに複数のオ
プションボードを組合わせて、ラック内に入れて使用す
る場合において、（Ａ）オプションボード４の枚数が変
わっても、ラック１１内に挿入可能なカード枚数が最大
となるようにカード間の信号取合いを行なうため、隣の
カードと接続する信号ライン５とカード検出ライン６を
設け、（Ｂ）隣にカードが挿入されていれば、カード間
のバッファ７を開き、信号ライン５を接続することを繰
返し、信号の受渡しを行なうことを特徴とする。

【００１９】すなわち、第１の手段の発明は、（１）組
合わせられるカードについて、カード自身の隣に、さら
にそのカード自身と組合わせられるカードが挿入されて
いるか、否かを検出するための信号を設け、（２）その
カード自身と組合わせられるカードが挿入されていれ
ば、カード間のバッファ７を開き、信号ラインを接続
し、（３）組合わせられるカード間では、これを繰返す
ことにより、信号の受渡しを行なう。

【００２０】したがって、次のように作用する。 （１）本発明では、マザーボード１上での配線は、単に
カード間のコネクタ２を結ぶために一律に設けられてお
り、信号を伝達するかどうかは、カード内のバッファ７
を開けるかによる。

【００２１】隣接してオプションカードが挿入された場
合にのみ、カード検出信号が有効となり、バッファ７が
開く。これを繰返すことにより、ベースボード３に、任
意の数のオプションカード４を接続でき、かつ、ベース
ボード３の位置を自由に決めることができる。 （第２の手段）本発明に係る複数基板の接続構造は、複
数基板の接続構造において、（Ａ）隣接する基板間のみ
を接続する信号ラインと、（Ｂ）隣接した基板からの信
号を前記信号ラインを介して受信し、且つ隣接するもう
一方の基板に信号ラインを通じて該信号を送る手段を設
けた基板とを備えたことを特徴とする。 （第３の手段）本発明に係る複数基板の接続構造は、複
数基板の接続構造において、（Ａ）隣接する基板間のみ
を接続する信号ラインと、（Ｂ）隣接した基板からの信
号を前記信号ラインを介して受信し、且つ隣接するもう
一方の基板に該信号を送る手段を設けた基板と、（Ｃ）
隣接するどちらか一方の基板に接続した信号ラインのみ
と信号の送信または受信を行う手段を設けた基板とを備
えたこどを特徴とする。 （第４の手段）本発明に係る複数基板の接続構造は、複
数基板の接続構造において、（Ａ）隣接する基板間のみ
を接続する検出信号ラインと、（Ｂ）隣接する基板間の
みを接続するデータ信号ラインと、（Ｃ）（ｉ）自らが
存在していることを示す信号を前記検出信号ラインに伝
える第１の手段と、（ｉｉ）隣接する基板上の前記第１
の手段から前記検出信号ラインを介して送られた信号を
受信した場合にのみ、データ信号ラインを介して該隣接
する基板とのデータの送受信を行う手段の両手段を設け
ている基板とを備えたことを特徴とする。 （第５の手段）本発明に係る複数基板の接続構造は、複
数基板の接続構造において、（Ａ）隣接する基板間のみ
を接続する検出信号ラインと、（Ｂ）隣接する基板間の
みを接続するデータ信号ラインと、（Ｃ）（ｉ）自らが
存在していることを示す信号を前記検出信号ラインに伝
える第１の手段と、（ｉｉ）隣接する基板上の前記第１
の手段から前記検出信号ラインを介して送られた信号を
受信した場合にのみ、データ信号ラインを介して該隣接
する基板とのデータの送受信を行う手段の両手段を設け
ている基板と、（Ｄ）隣接する基板上の前記第１の手段
から前記検出信号ラインを介して送られた信号を受信し
た場合にのみ、データ信号ラインを介して該隣接する基
板とのデータの送受信を行う手段だけを設けているが、
上記（Ｃ）の（ｉ）の手段は設けていない基板と、を備
えたことを特徴とする。

【００２２】すなわち、第２の手段〜第５の手段の発明
は、図４に示すように、ＣＰＵ基板３ｂとＩＯ基板４ｂ
をコネクタ支持台（マザーボード）１上の信号線５、６
で接続して、制御モジュールを構成する。

【００２３】５はデータバス、６はバス制御信号ライン
であり、６にはＩＯ基板４ｂ上のアドレス信号中、７ｂ
のゲートＩＣの方向を切替える信号等も含まれる。各基
板への電源は、電源供給ライン１６から一括して行い、
各基板に搭載した絶縁電源１３で基板内部回路の動作電
源を生成する。

【００２４】コネクタ支持台（マザーボード）１と各基
板間の電源、信号の接続はコネクタ２ｂ経由で行う。デ
ータバス５とバス制御信号ライン６のマザーボード上の
配線は、図７、図８のように全コネクタをバス上に１本
の線でつなぐ方法ではなく、図４のように隣接するコネ
クタ間のみを接続するように配線する。

【００２５】いずれかのコネクタにＩＯ基板を取付ける
と、ＩＯ基板内の５のデータバス、６のバス制御信号ラ
インの配線パターンにより、そのコネクタの両側のマザ
ーボード１上のデータバス、バス制御信号ラインがバイ
パスして接続される。

【００２６】ＣＰＵ基板３ｂには、このバイパス機能は
なく、ＣＰＵ基板３ｂをマザーボード１に取付けると、
両側から来たマザーボードの信号ラインの片側にのみ、
ＣＰＵ基板内のデータバス５、バス制御信号ライン６が
つながる。

【００２７】１つの制御モジュールを構成するＣＰＵ基
板３ｂとＩＯ基板４ｂの配置は、ＣＰＵ基板を端に置
き、その隣からＩＯ基板を連続して配置し、図４のとお
りデータバス、バス制御信号ラインがＩＯ基板経由で延
長されるようにする。

【００２８】したがって、次のように作用する。図４の
制御モジュール１２は、ＣＰＵ基板３ｂを起点に隣接す
るコネクタに連続してＩＯ基板４ｂを取付けていくこと
で、制御モジュール内の５のデータバスと６のバス制御
信号ラインが延長されて、ＣＰＵ基板３ｂとＩＯ基板４
ｂ間のデータのやり取りが可能になる。

【００２９】複数の制御モジュールを１枚のマザーボー
ド１を用いて構成する場合、ある制御モジュールを構成
する一番端のＩＯ基板４ｂの隣に、次の制御モジュール
のＣＰＵ基板３ｂを配置し、その隣からその制御モジュ
ールのＩＯ基板４ｂを連続して配置する。

【００３０】ＣＰＵ基板３ｂからのデータバス、バス制
御信号ラインは片側にしか接続されていない為、図４に
示すように、前の制御モジュールのデータバス５とバス
制御信号ライン６は、次の制御モジュールのＣＰＵ基板
３ｂが取付けられたコネクタまでで一度切れて、次の制
御モジュールについては、全く別のデータバス５とバス
制御信号ライン６が構成される。

【００３１】制御モジュール毎に、別々のデータバス５
とバス制御信号ライン６が構成されること、及び、制御
モジュールを構成するＣＰＵ基板３ｂとＩＯ基板４ｂに
絶縁電源を搭載することでデータバスの調整回路や絶縁
素子を追加することなく、１枚のマザーボードを使っ
て、電気的に絶縁された複数の制御モジュールを構成す
ることができる。

【００３２】また、マザーボード１上のコネクタ２ｂに
は、ＣＰＵ基板用、ＩＯ基板用の区別がなく、全て共通
の信号をアサインする為、制御モジュールの構成に必要
な基板数に応じて、任意のコネクタを起点に基板のマザ
ーボードへの配置が可能になる。

【００３３】

【発明の実施の形態】

（第１の実施の形態）第１の実施の形態は、カード間の
信号の接続方法および接続装置に関する。本発明の第１
の実施の形態を図１〜図３に示す。

【００３４】図１は、本発明の実施の形態の外形図、図
２は、第１の実施の形態のカード構成のブロック線図
（その１）、（ＩＯ基盤が各々１個の場合）、図３は、
第１の実施の形態のカード構成のブロック線図（その
２）、（ＩＯ基盤が１個以上の場合）、を示す。

【００３５】図１〜図３において、１はコネクタ支持台
（マザーボード）、 ２はマザーボードとカードを接続するコネクタ、 ３はＣＰＵ基盤（ベースボード or ベースカード） ４はＩＯ基盤（入出力基盤 or オプションカード） ５は信号ライン（信号線 or データバス） ６はカード検出ライン（バス制御信号ライン） ７はバッファであり、カード検出ラインを介して、グラ
ンドに接続されると開放（通電）状態となる。

【００３６】８はグランド、９は接続ピンである。前記
３、４、は、組合わせで構成されるカードとなる。

【００３７】前記マザーボード１には、多数のコネクタ
２が備えられる。そのコネクタ２には４個の端子が設け
られ、４個の端子のうち２個の端子は隣のコネクタ２の
端子と接続され、残りの端子２個の１方は信号ライン５
となり、他方はカード検出ライン６となっている。

【００３８】また、それぞれのカードの内、ベースボー
ド３はバッファ７に接続された２個の端子を備えたもの
となっている。これとは別に、カード４は、バッファ７
に接続された２個の端子を備えた他に、グランド８に接
続しカード検出ライン６からの信号を受ける端子、およ
びバッファ７に信号を受ける端子の合計４個が備えられ
ている。

【００３９】図１に本発明方法におけるラック１１内の
ボード配置を示す。図１において、１１はカードを挿入
するラック、１２は組合て使用されるカード群、３はカ
ード群の中のベースボードである。

【００４０】図２のカード２枚で構成したマザーボード
１には、図２の左側からベースボード３ａ、オプション
カード４ａ、ベースボード３ａ、オプションカード４ａ
と繰返し配置されることになる。

【００４１】図３のカード３枚で構成したマザーボード
１には、図３の左側からベースボード３ａ、オプション
カード４ａ、オプションカード４ａ、次にベースボード
３ａ、オプションカード４ａ、オプションカード４ａと
繰返し配置されることになる。

【００４２】ＩＯ基盤は１種類でよい（中間用、終端用
と２種類設ける必要はない）。 （第２の実施の形態）第２の実施の形態は、ＣＰＵ基板
とＩＯ基板間の接続装置に関する。

【００４３】図４は、第２の実施の形態に係る基板の接
続構造の構成を示す図である。第２の実施の形態は、
（Ａ）データ処理や制御演算を実行するプロセッサをプ
リント基板上に搭載したＣＰＵ基板１枚と信号入出力を
行う回路をプリント基板上に搭載したＩＯ基板１枚とで
構成し、（Ｂ）ＣＰＵ基板とＩＯ基板間の信号を基板挿
入用ラックに取付けたマザーボードと呼ぶプリント基板
上の配線を介して接続した制御モジュールを備え、
（Ｃ）個々に機能の独立したプラント等の制御モジュー
ルにおいて、複数の制御モジュールのＣＰＵ基板とＩＯ
基板間の信号が１枚のマザーボードで接続可能で、ＣＰ
Ｕ基板３ｂとＩＯ基板４ｂのマザーボード１上の配置に
制限を設けず、かつ各制御モジュール間の電気的絶縁を
確保する為のバス接続構造であることを特徴とする。

【００４４】図４に示すように、制御モジュール１２
は、プロセッサ１４を搭載したＣＰＵ基板３ｂの１枚
と、入出力回路１５を搭載したＩＯ基板４ｂの数枚から
構成される。

【００４５】各基板への電源供給は、マザーボード１の
電源供給ライン１６からコネクタ２ｂ経由で一括して行
い、各基板上の絶縁電源１３で基板内部回路の動作電源
を生成する。

【００４６】ＣＰＵ基板３ｂとＩＯ基板４ｂ間の信号の
やり取りを行うデータバス５と、アドレス信号やゲート
ＩＣ７ｂの方向切り替え信号等を含むバス制御信号ライ
ン６は、マザーボード１上では、隣接するコネクタ間の
みを接続し、そのコネクタにＩＯ基板４ｂを取付けてい
くことで、データバス５とバス制御信号ライン６が延長
されていく。

【００４７】ＣＰＵ基板３ｂには、データバス５、バス
制御信号ライン６の延長機能は持たせない。第２の実施
の形態では、制御モジュールを構成する際に、ＣＰＵ基
板３ｂを起点にして、その隣から連続してＩＯ基板４ｂ
を配置している。

【００４８】図４の上側の制御モジュールのデータバス
５、バス制御信号ライン６は、下側のＣＰＵ基板を取付
けたコネクタ２ｂまでで切れて、そのＣＰＵ基板を起点
に、次の制御モジュール用のデータバス５、バス制御信
号ライン６がのびている。ＩＯ基盤は１種類でよい（中
間用、終端用と２種類設ける必要はない）。

【００４９】

【発明の効果】本発明は前述のように構成されているの
で、以下に記載するような効果を奏する。 （１）本発明方法により、組合わせて使用されるカード
の枚数を、ラック内の使用効率をさげることなく、自由
に変更することができる。（２）また、同じラック内
に、複数のユニットを挿入できるようになる。 （３）本発明の複数基板の接続構造により、ＣＰＵ基板
１枚と、ＩＯ基板数枚から成る制御モジュールについ
て、新しく電子回路や、部品を追加することなく、１枚
のマザーボードを用いて、複数の制御モジュールのＣＰ
Ｕ基板とＩＯ基板間の信号が接続でき、各制御モジュー
ル間の電気的絶縁を確保することが出来る。 （４）また、各制御モジュールをマザーボード上のいず
れのコネクタを起点に配置してもよい為、各制御モジュ
ールの小型化、低コスト化、及び、全体システムの省ス
ペース化、低コスト化を計ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態の外形図。

【図２】第１の実施の形態のカード構成のブロック線図
（ＩＯ基盤が各々１個の場合）。

【図３】第１の実施の形態のカード構成のブロック線図
（ＩＯ基盤が１個以上の場合）。

【図４】第２の実施の形態に係る基板の接続構造の構成
を示す図。

【図５】従来の技術のラック内のボード配置を示す図。

【図６】従来のカード構成のブロック線図（その１）。

【図７】従来のカード構成のブロック線図（その２）。

【図８】従来のカード構成のブロック線図（その３）。

【符号の説明】

０２ａ、０２ｂ…コネクタ ０３ａ、０３ｂ、０３ｃ…ＣＰＵ基盤（ベースボード o
r ベースカード） ０５…信号ライン（信号線 or データバス） ０６…カード検出ライン（バス制御信号ライン） ０７ａ、０７ｂ、０７ｃ…バッファ（ゲートＩＣ or ゲ
ート回路） ０１２…カード群（制御モジュール） １、１ａ…コネクタ支持台（マザーボード） ２ａ、２ｂ…コネクタ ３、３ａ、３ｂ…ＣＰＵ基盤（ベースボード or ベース
カード） ４、４ａ、４ｂ…ＩＯ基盤（入出力基盤 or オプション
カード） ５…信号ライン（信号線 or データバス） ６…カード検出ライン（バス制御信号ライン） ７ａ、７ｂ…バッファ（ゲートＩＣ or ゲート回路） ８…グランド ９ａ、９ｂ、９ｃ、９ｄ、９ｅ…接続ピン １１…ラック １２…カード群（制御モジュール） １３…絶縁電源 １４…プロセッサ １５…入出力回路 １６、１６ａ…電源供給ライン １８…空き １９…光絶縁素子 ２１、２１ａ、２１ｂ…ＩＯ基板（入出力基盤 or オプ
ションカード）

Claims (5)

【特許請求の範囲】
1. 【請求項１】ベースボードに複数のオプションボードを
   組合わせてラック内に入れて使用する場合のカード間の
   信号の接続方法において、（Ａ）オプションボード
   （４）の枚数が変わっても、ラック（１１）内に挿入可
   能なカード枚数が最大となるようにカード間の信号取合
   いを行なうため、隣のカードと接続する信号ライン
   （５）とカード検出ライン（６）を設け、（Ｂ）隣にカ
   ードが挿入されていればカード間のバッファ（７）を開
   き、信号ライン（５）を接続することを繰返し、信号の
   受渡しを行なうことを特徴とするカードを組合わせた場
   合のカード間の信号の接続方法。
2. 【請求項２】複数基板の接続構造において、（Ａ）隣接
   する基板間のみを接続する信号ラインと、（Ｂ）隣接し
   た基板からの信号を前記信号ラインを介して受信し、且
   つ隣接するもう一方の基板に信号ラインを通じて該信号
   を送る手段を設けた基板と、を備えたことを特徴とする
   複数基板の接続構造。
3. 【請求項３】複数基板の接続構造において、（Ａ）隣接
   する基板間のみを接続する信号ラインと、（Ｂ）隣接し
   た基板からの信号を前記信号ラインを介して受信し、且
   つ隣接するもう一方の基板に該信号を送る手段を設けた
   基板と、（Ｃ）隣接するどちらか一方の基板に接続した
   信号ラインのみと信号の送信または受信を行う手段を設
   けた基板と、を備えたこどを特徴とする複数基板の接続
   構造。
4. 【請求項４】複数基板の接続構造において、（Ａ）隣接
   する基板間のみを接続する検出信号ラインと、（Ｂ）隣
   接する基板間のみを接続するデータ信号ラインと、
   （Ｃ）（ｉ）自らが存在していることを示す信号を前記
   検出信号ラインに伝える第１の手段と、（ｉｉ）隣接す
   る基板上の前記第１の手段から前記検出信号ラインを介
   して送られた信号を受信した場合にのみ、データ信号ラ
   インを介して該隣接する基板とのデータの送受信を行う
   手段の両手段を設けている基板と、を備えたことを特徴
   とする複数基板の接続構造。
5. 【請求項５】複数基板の接続構造において、（Ａ）隣接
   する基板間のみを接続する検出信号ラインと、（Ｂ）隣
   接する基板間のみを接続するデータ信号ラインと、
   （Ｃ）（ｉ）自らが存在していることを示す信号を前記
   検出信号ラインに伝える第１の手段と、（ｉｉ）隣接す
   る基板上の前記第１の手段から前記検出信号ラインを介
   して送られた信号を受信した場合にのみ、データ信号ラ
   インを介して該隣接する基板とのデータの送受信を行う
   手段の両手段を設けている基板と、（Ｄ）隣接する基板
   上の前記第１の手段から前記検出信号ラインを介して送
   られた信号を受信した場合にのみ、データ信号ラインを
   介して該隣接する基板とのデータの送受信を行う手段だ
   けを設けているが、自らが存在していることを示す信号
   を前記検出信号ラインに伝える第１の手段は設けていな
   い基板と、を備えたことを特徴とする複数基板の接続構
   造。