JPH10269103A - 製造テスト・システム - Google Patents

Abstract

(57)【要約】 【課題】ウェファ・レベル、パッケージ・レベル、基板
レベルなどコンピュータ・システムのすべての製造テス
ト段階において使用可能なマイクロプログラム型機能テ
ストを提供する。 【解決手段】コンピュータ装置周辺のシステム・ファー
ムウェアの開発／デバッグのため本来的に使用されるエ
ミュレーション・デバッグ・ハードウェアを製造段階の
マイクロプログラム型機能テストの実行を制御するため
に活用する。エミュレーション・デバッグ・ポートを経
由してアクセス可能なエミュレーション・デバッグ機能
を持つコンピュータ装置をテストの対象とし、本発明の
製造テスト・システムに含まれるコンピュータ・システ
ム探針機構が、エミュレーション・デバッグ・ポートを
経由してテスト対象コンピュータ装置へマイクロプログ
ラム型機能テストを送信しその実行を制御することによ
って、各レベルでのテストが実行される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的にコンピュ
ータ援助型電子回路テスト方法の分野に関するものであ
り、特に、装置自体の内部に配置されるエミュレーショ
ン・デバッグ・ポートを経由して適用されるマイクロプ
ログラム型機能テストを使用して、コンピュータ装置の
製造機能テストを行うシステムおよび方法に関するもの
である。

【０００２】

【従来の技術】ＶＬＳＩ回路技術は、より高い性能とよ
り小さいサイズを求める要求に結びついたＶＬＳＩ回路
の複雑性の増大によって、急速に変化している。ＶＬＳ
Ｉ集積のすべてのレベルにおける製造テスト技術を改善
する重要性は、より新しい技術、より高い製造歩留まり
および一層短い製造から販売までの所要時間の必要性の
ため、ますます増加しつつある。本発明は、製造段階に
おけるコンピュータ装置のテストを行う技術に焦点をあ
てる。本発明の対象となるコンピュータ装置は、マイク
ロプロセッサ、マイクロコントローラまたはプロセッサ
・コアを実現するアプリケーション固有集積回路(appli
cation specific integrated circuitの頭文字をとって
ＡＳＩＣとも呼ばれる)を含む。コンピュータ装置は、
コンピュータ、自動車、通信、制御またはその他のアプ
リケーションにおいて使用されるコンピュータ・システ
ムにおいて使用される。

【０００３】製造段階の間、電子回路テストは、種々の
テスト技術を使用して回路集積の各レベルにおいて行わ
れる。従って、テストは、一般的に、ウェファ・レベ
ル、パッケージ・レベル、マルチチップ・モジュール
(ＭＣＭ）レベル、基板レベルおよびシステム・レベル
において実施される。各レベルでのテストの目標は、次
のレベルのテストへ進む前に、可能な限り多くの欠陥回
路を検出することである。

【０００４】次のレベルの集積に欠陥回路を渡すこと
は、製品コストを増加させる。効果的なテストは、高い
故障カバレージを生む。故障カバレージは、１つのテス
トが検出する故障の数と回路の故障の総数の間の比率と
して定義できる。低い故障カバレージを持つテストは、
次のテスト段階のテスト効率がその段階より高いと仮定
すると、次の集積レベルでの歩留まりが低下することを
意味する。

【０００５】現在、産業界で使用されているテスト技術
は、テストの各レベルにおいて異なる。これは、部分的
には、テストされる対象の相違、および、各テスト・レ
ベルにおいて故障を引き起こす原因の相違による。ウェ
ファおよびパッケージ・レベルでは、マイクロプロセッ
サ、マイクロコントローラまたはＡＳＩＣのような単一
のコンポーネントがテストされる。ウェファまたはパッ
ケージ・レベルでの故障は、例えばショートを引き起こ
している粒子のような製作エラーに起因するかもしれな
い。対照的に、基板およびシステム・レベルでは、コン
ポーネントが組み込まれているシステムがテストされ
る。これらのレベルでの故障は、例えばコンポーネント
上の機能欠陥またはハンダ欠陥による。

【０００６】ウェファ・レベルでは、テスト目標は、切
断およびコンポーネント・パッケージングの前に悪いダ
イ接着と良好なダイ接着を分離することである。高い故
障カバレージを持つテストは、理想的にはすべての製造
エラーを除去する。ウェファ・レベルのテスト技術は、
電流監視(ＩＤＤＱ)テスト含むパラメータ・テスト、縮
退テスト、構造的組み込み自己テスト(ＢＩＳＴ)、内部
走査経路テストおよび高速並列ベクトル・テストを含
む。パラメータ・テストは、入力レシーバおよび出力ド
ライバがしきい値およびバイアス電圧のような最小限の
電気的必要条件および漏電仕様を満たすか否かをテスト
する。ＩＤＤＱテスト技術は、回路のＣＭＯＳ論理部を
静止状態に置き供給電力を測定する。測定された電流が
事前設定されたしきい値を上回れば、テストは欠陥を持
ち、ダイ接着が拒絶される。

【０００７】パラメータ・テストは、製作エラーを検出
する上で効果的であるが、測定を行うために長いテスト
時間を必要とする。縮退テストは、論理ゲートの内部入
力および出力が高レベルまたは低レベル論理部分で永久
に縮退状態にあるか否かを判定する。製作欠陥は縮退故
障としてモデル化される。縮退した論理レベルは、回路
の論理機能に悪影響を及ぼす。縮退テスト技術の有効性
は、テストの縮退故障カバレージによって測定される。
これは、回路における実際の可能な縮退故障の数に対す
るテストされた縮退故障の数の比率として定義すること
ができる。高い縮退故障カバレージが望ましい。ウェフ
ァ・レベルでの構造的組み込み自己テスト(ＢＩＳＴ)技
術は、回路の自己テストを可能にする部分に保持され、
自動化されたハードウェア型テストを使用する。非稼働
状態の間のチップの通常動作の間にオンラインで、また
は回路が特別のテストに置かれる場合のようにオフライ
ンで、ＢＩＳＴは実施される。ウェファ・レベルのテス
トの間、オンラインＢＩＳＴが使用され、この場合ＢＩ
ＳＴは、疑似ランダム・ベクトル生成機構(ハードウェ
ア)および署名分析ハードウェアを一般に含む。ＢＩＳ
Ｔ技術は、縮退および遅延タイプ故障を検出する上で効
果的な方法ではあるが、長いテスト時間および大きい接
着空間を必要とするのでコストがかさむ。

【０００８】内部走査経路テストは、順次回路テスト生
成問題を組合せ回路テスト生成問題に対応づけるために
使用される技術である。回路は、分離または組み込みさ
れた走査またはシャドウ・レジスタを含む走査経路テス
ト・ハードウェアを含むように事前設計されなければな
らない。順次回路に関して非常に高い縮退テスト・カバ
レージを達成するため自動テスト・パターン生成機能が
使用される。走査経路技術は、テストされるラッチ間経
路に存在する遅延故障を検出する高速機能テストを含
む。遅延故障は回路のタイミングに影響を及ぼす。遅延
故障は、回路におけるゲートまたは経路の反応を非常に
遅くさせ、そのため所望の速度仕様を充足させない欠陥
として定義できる。遅延故障が回路を通して伝播される
とコンポーネントが誤動作する。高速並列ベクトル機能
テスト技術においては、設計段階の電子回路のシミュレ
ーションにおいて使用されるテスト・ベクトルが、装置
の稼働速度においてテスター上の電子回路装置の入力と
して利用される。次に、装置の動作が正しいか否かを判
断するため装置の出力が観察される。高速機能テストが
遅延故障の検出に効果的であるとはいえ、この技術は、
コンポーネントの目標速度より若干速い速度で動作する
テスト設備を必要とする。高速機能テストを実行するこ
とができるＩＣテスタは高価であり、現行技術の装置に
よって必要とされる周波数で不可能でないとしても、シ
リコン・ウェファへのウェファ探針接続におけるバンド
幅制限のためウェファへの物理的接続は難しくなる。

【０００９】パッケージされたＩＣレベルでのテスト
は、通常、ウェファ・レベルで実行されたものと同じテ
スト技術を使用する。しかしながら、パッケージされた
ＩＣレベルではテスタからパッケージのピンまでの相互
接続を作成し、テスト・ベクトルの率をコンポーネント
稼働周波数と同じまたはそれより高くすることが可能で
あるため、ウェファ探針バンド幅によって課せられるい
かなる性能上の制限も除去される。この結果、高速並列
ベクトルを使用する機能テストは、このレベルで一層効
果的となる。

【００１０】基板レベルでのテストは、アセンブリ・プ
ロセス・テストおよび基板機能テストを含む２つの独立
したステップで典型的に実行される。アセンブリ・プロ
セス・テストは、ハンダのショートまたは接合不良およ
びコンポーネントの逆とりつけのような基板製造段階に
発生する欠陥を検出する。基板機能テストは、基板がそ
の仕様に従って実行することを検証する。コンピュータ
・システム基板においては、基板機能テストは、一般
に、マイクロプログラムに基づく機能テストおよびソフ
トウェア診断テストを含む。本明細書で引用するマイク
ロプログラムは、コンピュータ装置動作に対応し、その
実行がコンピュータ装置の命令レジスタへのコンピュー
タ装置命令のロードによって始動される基礎的機械レベ
ル命令のシーケンである。本明細書におけるマイクロプ
ログラム型機能テストは、コンピュータ装置の機能的動
作をテストするために設計されたマイクロプログラムで
ある。

【００１１】マイクロプログラム型機能テスト技術によ
って、コンピュータ装置の動作周波数で自動的に機械レ
ベル命令を実行することによってコンピュータ装置がテ
ストされることが可能とされる。マイクロプログラム型
機能テストの例は、コンピュータ・システムが電力投入
時にＲＯＭから実行する組み込み自己テスト(ＢＩＳＴ)
である。基板機能テストのソフトウェア診断テスト部分
は、システムがオペレーティング・システム・レベルか
ら起動され稼働状態にされることを必要とする。マイク
ロプログラム型機能テストは、回路の動作速度で稼働で
きる能力およびコンピュータ装置が実行するように設計
されている動作を実行できる能力のため、基板レベルで
機能欠陥の大多数を検出する効果的方法を提供する。

【００１２】しかしながら、欠陥の原因の分離は難し
く、熟練した専門家の助けを必要とする。ＲＯＭ型ＢＩ
ＳＴにおいても、また、マイクロプログラム型機能テス
トは、製品が製造に進む前の設計段階で研究開発者によ
って開発され凍結される。ＲＯＭ型ＢＩＳＴのカバレー
ジおよび分離が静的であるので、テストの変更や新しい
テストの追加、失敗に関するループのようなテスト制御
は非常に難しい。マイクロプログラム型機能テストのも
っと柔軟な制御がなければ、通常、故障カバレージは製
品の故障分布に完全に一致しないので、その故障カバレ
ージは一層低くなる可能性がある。

【００１３】マルチチップ・モジュール(ＭＣＭ)レベル
のテストには、２つの選択肢がある。テストの１つの選
択肢では、ＭＣＭは基板とみなされる。この場合、基板
レベルのアセンブリおよび機能テスト技術がＭＣＭに適
用できる。しかし、組み込み起動ＲＯＭのようなＢＩＳ
Ｔタイプのマイクロプログラム型機能テストを必要とす
る臨界的コンポーネントが備わっていないので、基板レ
ベル・テストは簡単ではない。別の選択肢においては、
ＭＣＭは集積回路(ＩＣ)とみなされる。この場合、パッ
ケージ・レベルのテスト技術がＭＣＭに適用できる。Ｍ
ＣＭレベルでのパッケージ・レベル・テストは、その複
雑性の増大のため困難となる。

【００１４】最終的システムが組み立てられると、シス
テム・テストが実行される。システムは複数の基板を含
む場合がある。システム・テストは、基板レベル機能テ
ストに類似しているが、ＲＯＭに基づくマイクロプログ
ラム型機能テストに加えて、オペレーティング・システ
ム診断に一層依存する。

【００１５】

【発明が解決しようとする課題】各々のテスト・レベル
に関して上述したテスト技術の各々は、管理問題をそれ
ぞれ伴う。ウェファ・レベルでの回路テストは、高価な
テスト時間、ダイ接着空間および高い故障カバレージを
設計する際のエンジニアリング時間を必要とする。更
に、高速機能テストが実行される場合、ウェファ・レベ
ルのテストは、高速機能テスト設備のための高いコスト
を伴い、テスト設備の限られた探針バンド幅(現行のウ
ェファ探針機構に関する限り約１５０−２００ＭＨｚ)
のためテスト適用における困難性を伴う。パッケージさ
れたレベルの回路テストも、また、高故障カバレージ・
テストを生成する困難性と費用、および、高速機能テス
ト設備の高いコストに苦しめられる。基板レベル・テス
トは、マイクロプログラム型ＢＩＳＴによって検出され
る故障を診断することの管理上の困難さ、それに付随す
る高いコストの技術者のデバッグ時間、および、ＢＩＳ
Ｔ故障カバレージの変更や改善の困難性を伴う。ＭＣＭ
レベルでのテストは、回路複雑性の増大、および、先行
テスト・レベルで検出を逃した可能性のある欠陥コンポ
ーネントを正確に指摘することの困難性に苦しむ。この
ように、上記の諸問題を解決する必要性が存在する。

【００１６】コンピュータ・システム開発技術における
関連分野は、最終製品としてのコンピュータ・システム
の開発者によって必要とされるコンピュータ装置エミュ
レーションである。最近の技術革新は、コンピュータ装
置自体の内部にエミュレーションに関するデバッグ・ポ
ートおよび内部エミュレーション・デバッグ・ハードウ
ェアを実現している。ここでいうエミュレーションは、
コンピュータ装置の実行を制御し、そのレジスタ、メモ
リおよびＩ／Ｏへの読み書きを行う能力を含む。エミュ
レーション・デバッグ・ハードウェアへのアクセスは、
コンピュータ装置のエミュレーション・デバッグ・ポー
トを通して提供される。大部分の新しいマイクロプロセ
ッサおよびマイクロコントローラは、現在、標準機構と
してエミュレーション・デバッグ・ポートを含む。エミ
ュレーション・デバッグ・ポートの目的は、システム開
発者がコンピュータ装置周辺のシステム・ファームウェ
アを開発する際、使用されるエミュレーション・デバッ
グ・プロセスにおいて開発者を援助することである。最
近までのシステムにおいては、開発者は、システム・フ
ァームウェアをデバッグし開発するため、システム・エ
ミュレータおよびエミュレーションさやを使用したが、
最近のＶＬＳＩへの物理的アクセスにおける複雑性と困
難性のため、業界は、コンピュータ装置の内側にエミュ
レーション・ハードウェアを実装し、デバッグ・ポート
を経由してそれにアクセスすることができる構成の実施
へ移行してきている。コンピュータ装置またはコンピュ
ータ装置を組み込んだシステムを製造段階でテストする
際に、コンピュータ装置の内部エミュレーション・デバ
ッグ・ハードウェアの利点を活用するシステムおよび方
法を提供することが望まれている。

【００１７】

【課題を解決するための手段】本発明は、コンピュータ
装置、および、コンピュータ装置を組み込んだ基板、Ｍ
ＣＭならびにシステムを、製造段階の間に、テストする
改善されたシステムおよび方法を提供することによっ
て、上記の課題を解決する。本発明のシステムおよび方
法は、稼働速度で動作する効果的マイクロプログラム型
機能テストが装置集積のあらゆるレベルでコンピュータ
装置に適用されることを可能にする。本発明は、テスト
のあらゆるレベルで稼働速度で動作するマイクロプログ
ラム型機能テストを、場合によっては対話モードで、変
更し、改良することを可能にする。従って、故障カバレ
ージは、テストの各レベルで向上する。ウェファ・レベ
ルでの故障カバレージの顕著な向上は、テスト・プロセ
スの初期レベルにおける欠陥回路を捕捉し、それによ
り、後段のテストにおける技術者の時間のような比較的
割高なテストの間接経費を削減することによって、製造
コストを大幅に低減させる。本発明のシステムおよび方
法は、同じまたは同等の高速機能テストをテストの各レ
ベルで回路に適用することを可能にすることによって、
テスト・プロセスを単純化する。

【００１８】本発明は、エミュレーション・デバッグ・
ポート経由でアクセス可能な内部エミュレーション・デ
バッグ・ハードウェアを有するコンピュータ装置へマイ
クロプログラム型機能テストを適用するシステムおよび
方法を提供する。本発明のシステムおよび方法におい
て、マイクロプログラム型機能テストは、エミュレーシ
ョン・デバッグ・ポートを経由してコンピュータ装置と
通信するコンピュータ・システム探針機構に送られる。
コンピュータ・システム探針機構は、コンピュータ装置
へマイクロプログラム型機能テストを適用し、エミュレ
ーション・デバッグ・ポートを経由して送信されるエミ
ュレーション・デバッグ・コマンドを介してその実行を
制御する。マイクロプログラム型機能テストからの結果
は、エミュレーション・デバッグ・ポートを経由してコ
ンピュータ装置から取り出されるか、あるいは、Ｉ／Ｏ
バスまたはその他のＩ／Ｏ装置を経由して観察される。
このコンピュータ・システム探針エミュレーション技術
は、コンピュータ・システム集積の各レベルにおいて実
行されることができる。エミュレーション・デバッグ・
ポートを経由してコンピュータ・システム探針機構から
テスト対象コンピュータ装置へ一度に１つのマイクロプ
ログラム型機能テスト・コマンドが送信され、そのコマ
ンドがエミュレーション・デバッグ実行コマンドの形態
で実行されることによって、マイクロプログラム型機能
テストの実行は達成される。別の代替的形態として、エ
ミュレーション・デバッグ・ダウンロード・コマンドを
介して当該コンピュータ・システムにとって内部のメモ
リへマイクロプログラム型機能テストをダウンロードし
て、その後メモリから直接実行させることも可能であ
る。上記メモリは内部または外部キャッシュ・メモリ、
あるいはメインＲＡＭメモリを含む。

【００１９】製造テストにおいて使用されるマイクロプ
ログラム型機能テストは、起動ＲＯＭコードを修正する
か、コードを加えるかまたは一部のコードを削除するこ
とによって、起動ＲＯＭから導出することも可能であ
る。コンピュータ・システム探針機構は、一般的には、
シリアル・ポート、通信ローカル・エリア・ネットワー
ク(ＬＡＮ)またはその他の機構を経由して、テスト・ホ
スト・コンピュータによって制御される。テスト・ホス
トは、マイクロプログラム型機能テストの結果を分析す
るソフトウェアあるいはマイクロプログラム型テストを
自動的に生成するソフトウェアを含むことができる。マ
イクロプログラム型機能テストの結果に基づいて、所与
のマイクロプログラム型機能テストを修正および改良し
て、製造テストとしてバッチ・モードで使用されるべき
高故障カバレージのテストを生成することもできる。

【００２０】

【発明の実施の形態】図１は、コンピュータ装置の初期
製造テスト経路を示す。製造プロセスの間、多数のコン
ピュータ装置が単一のウェファ上に組み立てられる。初
期テストはウェファ・レベルから始まる。ウェファ・テ
ストおよび分類段階１０において、ウェファは、半導体
テスタに接続されるウェファ探針機構上に置かれ、半導
体テスタが、ウェファ上の個々のコンピュータ装置の各
々に対して種々のパラメータおよび機能テストを実行す
る。ウェファ上の個々のコンピュータ装置は、ウェファ
・レベルのテストの結果に従って分類され、既知の欠陥
を持つコンピュータ装置は破棄される。伝統的には、ウ
ェファ・テストを通過する個々のコンピュータ装置は、
次のパッケージ段階１２でパッケージされる。パッケー
ジの後、個々のコンピュータ装置の各々はパッケージ・
テスト段階１４において更にテストされる。典型的に
は、パッケージ・レベル・テストは、ウェファ・レベル
・テストと同様である。しかしながら、パッケージ・レ
ベル・テストは、ウェファ・テスト探針のバンド幅制限
がなくなるので、ウェファ・レベルで実行されたテスト
より一層広範囲の機能テストを含む場合がある。ウェフ
ァまたはパッケージあるいは両方のレベルで実行される
可能性のある種々のテスト技術には、パラメータ・テス
ト、走査経路テスト、ハードウェア組み込み自己テスト
およびベクトル型機能テストが含まれる。これらの技術
は当業者には既知のものである。これらテスト技術の詳
細は、M. Abramovici, M. A. BreuerおよびA. D. Fried
man氏共著の"Digital Systems Testing and Testable D
esign", New York: W. H. Freeman and Company, Compu
ter Science Press, 1990, ISBN 0-7167-8179-4、およ
びV. D. AgrawalおよびS. C. Seth氏著の"Test Generat
ion for VLSI Chips", Washington D.C.: IEEE Compute
r Society Press, 1988, ISBN 0-8186- 8786-Xに記載さ
れている。

【００２１】最近、業界はマルチチップ・モジュール
(すなわちＭＣＭ)の製造へ向かっている。マルチチップ
・モジュールは、パッケージされる前に、複数のパッケ
ージ前のコンピュータ装置を単一の固定基板上へ集積す
る。ある１つのコンピュータ装置がＭＣＭの部品になる
べきものであるとすれば、ウェファ・テスト１０を通過
する個々のコンピュータ装置は、ＭＣＭ集積段階１６へ
送られ、そこで、コンピュータ装置はダイスされＭＣＭ
に集積される。

【００２２】集積されたコンピュータ装置は、ＭＣＭテ
スト段階１８の間ＭＣＭレベルでテストされる。ＭＣＭ
レベルでのテストは、ＭＣＭの欠陥コンポーネントを正
確に指摘する場合およびそのような欠陥コンポーネント
に対する修理を行う場合の両方において、非常に厄介と
なることがある。ウェファ・レベルでの欠陥コンピュー
タ装置の摘出の重要性が、ＭＣＭ取り扱いに際して一層
重要になる。ＭＣＭが欠陥コンピュータ装置のため破棄
または修理されなければならない場合、コンピュータ装
置以外のハードウェアも破棄されることもあるし、テス
ト、デバッグおよび修理は高価な専門家の時間を消費す
るので、製造コストが増加する。ＭＣＭに組み込まれる
コンピュータ装置の追加によって、機能的に正しいＭＣ
Ｍを生産する可能性が減少するので、問題は複雑化す
る。ＭＣＭテストに関する詳細は、D. A. Doaneおよび
P. D. Franzon氏著の "Multichip Module Technologies
andAlternatives - The Basics", New York:Van Nostr
and Reinhold, 1993, ISBN 0-442-01236-5に記載されて
いる。

【００２３】図２は、組立から出荷準備完了までのコン
ピュータ・システムの標準的製造テスト経路２０を図示
している。図２の製造テスト経路２０は、コンピュータ
装置がＭＣＭに組み込まれるのではなく、直接パッケー
ジ段階へ進むことを仮定している。図２に示されるよう
に、コンピュータ装置は組立段階２１の間に組み立てら
れる。組立ての後、コンピュータ装置はウェファ・テス
ト段階２２へ進む。ウェファ・テストを通過する個々の
コンピュータ装置はダイスおよびパッケージされ、次に
パッケージ・テスト段階２３へ送られる。パッケージ・
レベル・テストを通過するパッケージされたコンピュー
タ装置は、次に、基板組立段階２４において回路基板に
集積される。基板集積の後、基板は、基板レベル組立テ
スト段階２５へ進み、ハンダ付けショートまたはコンポ
ーネント反転のような組立故障が検出される。基板は、
基板レベル組立テストを通過すれば、基板レベル機能テ
スト段階２６へ送られる。

【００２４】基板レベル機能テストは、基板における機
能的欠陥を検出するが、その欠陥の原因がテスト対象の
オリジナのコンピュータ装置にある場合もある。基板が
基板レベル機能テストを通過すれば、製造テストは完了
するか、または、基板が一層大きなシステムの部品であ
れば一層高いレベルのテストへと進められる。基板が一
層大きなシステムの部品となるものであれば、基板は、
システム組立段階２７の間にシステムに組み込まれ、シ
ステム・レベル・テスト段階２８で更にテストを受け
る。テスト対象のオリジナルのコンピュータ装置を含む
システムがシステム・レベルのテストを通過すれば、製
造テストは完了する。

【００２５】可能な限り早期のテスト・レベルで欠陥コ
ンピュータ装置を検出することがきわめて重要であるこ
とは、上述から明らかである。欠陥コンピュータ装置の
検出は、欠陥が検出されるテスト経路が長くなるほど、
テスト時間は増加しコンピュータ装置に組み込まれ除去
されなければならなくなるハードウェアが増加するの
で、次第にコスト高となる。

【００２６】前述のように、マイクロプログラム型機能
テスト技術は、コンピュータ装置の機能欠陥を検出する
際に非常に有効であることが判明している。しかしなが
ら、やはり前述のように、ＲＯＭに基づくＢＩＳＴタイ
プのマイクロプログラム型機能テストは、それらが静的
であり設計段階において開発されるという点において制
約される。本発明は、マイクロプログラム型機能テスト
が柔軟でありバッチ・モードまたは対話モードのいずれ
のモードでも製造テストに対して使用できる能力を提供
する。前述のように、多くの最近のコンピュータ装置
は、アクセスするためのエミュレーション・デバッグ・
ポートを備えた内部エミュレーション・デバッグ・ハー
ドウェアを有する。内部エミュレーション・デバッグ・
ハードウェアは、システム開発者がコンピュータ装置の
周辺のシステム・ファームウェアを開発するのを援助す
るために使用されるものである。

【００２７】図３は、本発明に従うコンピュータ装置機
能テスト・システム３０を示している。コンピュータ装
置機能テスト・システム３０は、製造テストの一部とし
て使用され、システムの稼働速度で動作し、回路集積の
すべてのレベルでコンピュータ・システム３９内のコン
ピュータ装置３６に適用される効果的マイクロプログラ
ム型機能テストを使用して、コンピュータ・システム３
９をテストする。

【００２８】ウェファ・レベルでは、コンピュータ・シ
ステム３９はコンピュータ装置そのものに縮小する。比
較的高いレベルのテストでは、コンピュータ・システム
３９は、複数の回路コンポーネントおよびコンポーネン
ト装置を含むこともできる。本発明のコンピュータ装置
機能テスト・システム３０は、テスト対象コンピュータ
・システム３９がエミュレーション・デバッグ・ポート
３８を経由してアクセスできる内部エミュレーション・
デバッグ・ハードウェア３７を備えるコンピュータ装置
３６を含むことを必要とする。本発明において使用され
るマイクロプログラム型機能テストは、コンピュータ・
システム探針エミュレーション技術を使用するコンピュ
ータ装置自体のエミュレーション・デバッグ・ポート３
８を経由してコンピュータ装置３６に適用される。コン
ピュータ装置のエミュレーション・デバッグ・ポート３
８は、コンピュータ装置３６にとって内部のエミュレー
ション・デバッグ・ハードウェア３７へのアクセスを提
供する。コンピュータ装置機能テスト・システム３０お
よびそれが教示する方法は、ウェファ・レベル・テス
ト、パッケージ・レベル・テスト、基板レベル・テス
ト、ＭＣＭレベル・テストおよびシステム・レベル・テ
ストを含む種々のレベルの機能テストの各々において実
施することができる。

【００２９】図３に示されるように、コンピュータ装置
機能テスト・システム３０は、コンピュータ・システム
探針機構３４にインタフェースするテスト・ホストコン
ピュータ３２を含む。コンピュータ・システム探針機構
は、コンピュータ装置の実行を制御し、コンピュータ装
置のエミュレーション・デバッグ・ポートを経由してそ
のメモリ、レジスタおよびＩ／Ｏの内容を修正する能力
を持つ。本発明の好ましい実施形態において、通信はロ
ーカル・エリア・ネットワーク(ＬＡＮ)またはシリアル
・ポートの使用によって提供されるが、通信方法はＬＡ
Ｎまたはシリアル・ポートに限定されることなく、どの
ような通信手段を使用してもテスト・ホストコンピュー
タ３２とコンピュータ・システム探針機構３４を接続さ
せることができる。前述のように、コンピュータ装置３
６は、コンピュータ装置の内部エミュレーション・デバ
ッグ・ハードウェア３７への外部アクセスのためのエミ
ュレーション・デバッグ・ポート３８を備える。コンピ
ュータ・システム探針機構３４は、ハードウェア・イン
タフェースを介してテスト対象コンピュータ装置３６の
エミュレーション・デバッグ・ポート３８を経由してエ
ミュレーション・デバッグ・ハードウェア３７を制御す
るように構成することができる。

【００３０】本発明のコンピュータ・システム探針機構
３４は、コンピュータ装置の実行を制御し、コンピュー
タ装置のエミュレーション・デバッグ・ポートを経由し
てそのメモリ、レジスタおよびＩ／Ｏの内容を修正する
能力を持つ。本発明の好ましい実施形態において、コン
ピュータ・システム探針機構３４は、また、高速コード
・ダウンロード、フラッシュ・メモリの目標システム・
プログラミング、および目標コンピュータ装置のメモリ
ならびにレジスタを表示／修正する能力を含むデバッグ
・エミュレーション機能を好ましくは提供する。

【００３１】モトローラ６８３ｘｘ系マイクロコントロ
ーラを組み込むコンピュータ装置３６に関しては、ヒュ
ーレット・パッカードＨＰ Ｅ３４９０Ａプロセッサ探
針機構を使用してコンピュータ・システム探針機構３４
を実施することができる。コンピュータ装置３６を全速
力で実行させ、コードをダウンロードしソフトウェアお
よび外部的に生成されるハードウェア・ブレークポイン
トを設定するため、ＬＡＮを経由してＨＰ Ｅ３４９０
Ａを使用することができる。インテル・ペンティアム・
プロセッサを組み込むコンピュータ装置３６に関して
は、ヒューレット・パッカードＨＰ Ｅ３４９１Ａペン
ティアム・プロセッサ探針機構を使用してコンピュータ
・システム探針機構３４を実施することができる。

【００３２】従来のコンピュータ・システム探針エミュ
レーション技術は、チップ搭載デバッグ機能を持つプロ
セッサに関して埋め込みソフトウェアをデバッグする廉
価な方法として使用されていた点に注意することは重要
である。この技術は、今まで、製造テスト装置において
活用されたことはなかった。コンピュータ・システム探
針機構３４は、コンピュータ装置３６のデバッグ・ポー
ト３８に接続し、内部エミュレーションを制御するため
コンピュータ装置３６と通信する。コンピュータ・シス
テム探針機構３４の使用によって、外部のテスト探針機
構を使用せずに、コンピュータ装置３６の内側のデバッ
グ機能を制御することによってシステム・メモリ・アク
セスおよびＩ／Ｏ装置通信の動作をテストすることが可
能となった。

【００３３】前述のように、マイクロプログラム型機能
テストは、部品の動作周波数で自動的形態で機械レベル
命令を実行することによってテスト対象コンピュータ装
置がテストされるテスト技術である。マイクロプログラ
ム型機能テストは、典型的には、コンピュータ装置、メ
モリおよびＩ／Ｏ装置の機能性をテストする。このテス
トの典型的な方法は、電力投入／起動シーケンスの間に
このテストを実行する。しかしながら、本発明において
は、マイクロプログラム型機能テストは、製造プロセス
において欠陥コンポーネントを検出するために使用され
る製造テストとして実行される。マイクロプログラム型
機能テスト３５は、実行されるべき所望のマイクロプロ
グラム型機能テストおよびテスト対象コンピュータ・シ
ステム３９の構成に従って、内部キャッシュ、外部キャ
ッシュまたは外部ＲＯＭのようなメモリに該テストをロ
ードすることによって提供されることも、あるいは、テ
スト・ホストコンピュータ３２を介してコンピュータ・
システム探針機構３４に対話型で提供されることもでき
る。例えば、マイクロプログラム型機能テストは、テス
ト・ホスト３２から対話型で実行させることができる
し、また、コンピュータ・システム探針機構３４とデバ
ッグ・ポート３８の間のハンドシェーキング動作を使用
して１度に１つの命令をコンピュータ・システム探針機
構３４から実行することもできる。

【００３４】更に、テスト対象コンピューティング・シ
ステム３９は、内部または外部のキャッシュ・メモリま
たは外部ＲＯＭを含む場合もある。この場合、マイクロ
プログラム型機能テストは、コンピュータ・システム探
針機構３４およびデバッグ・ポート３８を経由してテス
ト・ホスト３２からメモリへダウンロードされ、その後
メモリから取り出されてバッチ・モードで稼働速度で実
行される。代替的形態では、コンピュータ・システム探
針機構３４が、コンピュータ装置３６のＩ／Ｏピンを探
り出すメモリ・エミュレータを含むコンピュータ・シス
テム・テストの一部とすることもできる。その場合、マ
イクロプログラム型機能テストは、コンピュータ・シス
テム探針機構３４のメモリ・エミュレータにダウンロー
ドされ、そこから取り出されて稼働速度で実行される。

【００３５】マイクロプログラム型機能テストの生成
は、以下の３つの形態の１つによって実行される。最も
基本的実施形態は、ユーザが、テスト・ホスト３２上で
実行されるユーザ自身のマイクロプログラム型機能テス
トおよびテスト・スクリプト・ファイルを書くことを可
能にするものである。テスト・スクリプト・ファイルか
らコンピュータ・システム探針機構３４へのコマンドを
介する呼び出しによって、マイクロプログラム型機能テ
ストは、デバッグ・ポート３８を経由してコンピュータ
・システム探針機構３４から直接対話モードで実行され
ることができるし、あるいは、コンピュータ装置３６の
メモリへダウンロードされ、その後メモリから取り出さ
れバッチ・モードで実行されることもできる。マイクロ
プログラム型機能テストの結果は、コンピュータ・シス
テム探針機構からテスト・ホスト３２に返されるか、ま
たは適切なＩ／Ｏ装置を介して観察することもできる。
更に一層進歩した実施形態では、メモリおよびＩ／Ｏを
テストするテスト・ファイルを自動的に生成して、実行
することも可能である。第３の実施形態は、起動ＲＯＭ
マイクロプログラム型機能テスト・コードをテスト・ホ
スト３２上のファイルに変換し、コンピュータ・システ
ム探針機構３４によって実行されるようにするユーティ
リティを提供するものである。

【００３６】従来技術の製造テスト・システムにおいて
は、マイクロプログラム型ＢＩＳＴテスト・カバレージ
は、コードが研究開発によって書かれる時点で決定さ
れ、テスト・プログラムはＲＯＭに組み込まれ、そこか
ら実行される。しかし、コンピュータ装置故障分布は静
的ではないので、自己テストのカバレージを変更し、可
能なら必要に応じてテストを追加し、削除することがで
きれば役に立つ。従来技術の静的ＲＯＭ自己テストのア
プローチでは、テストを修正するためには、研究開発グ
ループの開発ツールおよびエンジニアリング時間が製造
段階で使用されなければならないので、上記は不可能で
ある。研究開発資源は、典型的には、将来の生産設計に
投入されるので、大量生産段階では利用できない。上述
のように、内部の静的ＲＯＭマイクロプログラム型機能
テストではないマイクロプログラム型機能テスト３５を
コンピュータ装置３６上で稼働速度で実行することを可
能にする本発明の機能は、製造技術者が種々のマイクロ
プログラム型機能テストを実行しそれらを修正し改善す
ることによって所与のテスト・レベルにおけるマイクロ
プログラム型機能テストの故障カバレージを向上させる
ことを可能にする。加えて、マイクロプログラム型機能
テスト３５は、顕著なバンド幅制限を持つ高価なテスト
探針形態を介するのではなく、コンピュータ装置３６の
デバッグ・ポート３８を介して実行されるため、マイク
ロプログラム型機能テスト３５は、ウェファ・レベルを
含むどのようなテスト・レベルでもコンピュータ装置上
で実行できる。マイクロプログラム型機能テスト３５を
修正する場合およびいかなるテスト・レベルにおいてで
もコンピュータ装置３６にテストを適用する際の柔軟性
は、ウェファ・レベルのテストの故障カバレージを増加
させ、後続の段階でのコンポーネントの無駄とテスト時
間にかかわる生産コストを大幅に削減することを可能に
する。

【００３７】コンピュータ・システム探針機構３４は、
バッチ・モードでも対話モードでもマイクロプログラム
型機能テストを実行させることができる。対話モードで
コンピュータ・システム探針機構３４を実行させる利点
は、製造テスト技術者がマイクロプログラム型機能テス
ト３５を修正し改善することを可能にする点である。マ
イクロプログラム型機能テスト３５は、高い故障カバレ
ージ水準を達成するように改善されることができる。こ
れは、オペレーティング・システムを起動し、基板レベ
ルで長い実行時間を必要とする診断プログラムを実行さ
せる必要性を潜在的に除去する。対話モードは、また、
故障の処理を援助するため使用される。

【００３８】一旦高い故障カバレージのマイクロプログ
ラム型機能テスト３５が開発されれば、製造テスト・ラ
インは、コンピュータ・システム探針機構３４のバッチ
・モードの利点を活用して、マイクロプログラム型機能
テスト３５を生産ラインで実行させることができる。バ
ッチ・テストがテスト対象コンピュータ・システム３９
内のメモリにロードされ、そこから取り出され高速で実
行される。アセンブルされたコードまたはアセンブリ原
始コードの形態のオリジナルのバッチ・テストのセット
を、研究開発起動ＲＯＭ自己テストから取り出して、必
要に応じて製造エンジニアによって取捨選択することが
できる。マイクロプログラム型機能テスト３５のテスト
結果は、コンピュータ・システム探針機構３４からテス
ト・ホストコンピュータ３２へ送り戻すか、またはＩ／
Ｏ装置を介して観察するか、あるいはレジスタにロード
して観察するか、どのようにでも利用することができ
る。診断の判別は、テスト結果に基づいて実行される。
バッチ・テストのライブラリをいくつもの製品にわたっ
て開発することもできる。

【００３９】本発明の１つの実施形態において、コンピ
ュータ・システム探針機構３４のドライバに関する開発
環境の役目を果たすテスト・ホスト３２として、ヒュー
レット・パッカードＨＰ９０００シリーズ７００ワーク
ステーションが使用される。この実施形態におけるテス
ト対象コンピュータ・システム３９は、エミュレーショ
ン・デバッグ・ハードウェアおよびアクセスのためのエ
ミュレーション・デバッグ・ポートを含むモトローラ６
８３３２において実施されるコンピュータ装置３６を組
込む。ＨＰ９０００ワークステーションは、モトローラ
ＢＤＭ(背景デバッグ・モード)ＣＰＵ３２ソフトウェア
探針ドライバを構築するために必要なソースおよびツー
ルを含む。加えて、ＨＰ９０００ワークステーション
は、ヒューレット・パッカードＨＰ６４７８２ ６８３
３２のエミュレータを含む。エミュレータ探針は、ヒュ
ーレット・パッカードＨＰ Ｅ３４９０Ａで実施された
コンピュータ・システム探針機構３４に接続する。エミ
ュレータは、実行制御、コード・ロードならびにメモリ
・アクセス、およびコード実行トレースのため使用され
る。

【００４０】ＡＸＬＳ Ｃ ６８ｘｘｘコンパイラ、アセ
ンブラおよびリンカを含むヒューレット・パッカード製
品のＢ３６４０およびＢ３６４１が、ＨＰ９０００ワー
クステーションにロードされる。更に、モトローラ６８
３ｘｘワークステーション・ユーザ・インタフェース、
モトローラ・デバッガ・ユーザ・インタフェースおよび
ソフトウェア性能分析機構インタフェースを含むヒュー
レット・パッカード製品のＢ３０９２，Ｂ１４７３およ
びＢ１４８７がロードされる。ＨＰ Ｂ３０９２、Ｂ１
４７３およびＢ１４８７は、ＨＰ６４７８２ ６８３３
２のエミュレータと連係して、種々の測定および制御能
力を提供する。ソフトウェア性能分析機構カードが、ま
た、ソフトウェア性能分析機構を使用するためエミュレ
ータ・フレームに含められる。

【００４１】本発明のＨＰ９０００テスト・ホスト上で
バッチ・モードで実行する単純なＵｎｉｘシェルに基づ
くマイクロプログラム型機能テストの一例を以下に記述
する。以下に示されるマイクロプログラム型機能テスト
は、モトローラ６８３３２目標コンピュータ装置システ
ムのメイン・メモリのアドレス範囲の活動テストであ
る。

【００４２】シェル・スクリプトこのシェル・スクリプ
トは、ループ内でファイルrt1にテストを書き込み、フ
ァイルtst1.outに戻された結果をファイルtest1.goodの
期待結果とつきあわせる。

【００４３】

【表１】test1.good while true do # テスト・ファイルrt1を実行 # rt1 # 結果を出力ファイルに集める # cat tst1.out # 実際の結果を期待結果と比較する # diff tst1.out tst1.good >/dev/null if [ $? -eq 1 ] then echo "テスト不合格" else echo "テスト合格" fi echo " 次のテストを求める ..." done

【００４４】テスト・ファイルrt1によって、テスト・
ファイルtst1.cmdが実行される。結果は解析され、出力
ファイルtst1.outに戻される。この例において、"lanlo
ad"は、ＬＡＮを経由してコンピュータ・システム探針
機構３４上でバッチ・テストを実行するテスト・ホスト
３２上で実行されるＵｎｉｘシェルからのコマンドであ
る。 以下の例におけるＬＡＮの値15.11.8.210は、ipア
ドレスである。

【００４５】

【表２】rt1.cmd lanload -c 15.11.8.210 < tst1.cmd > tst1.lst cat tst1.lst | out_clean >tst1.out

【００４６】下記は、tst1.cmdファイルの１例であっ
て、実際のコンピュータ・システム探針コマンドを含
む。下記のコマンドは、ヒューレット・パッカードＨＰ
Ｅ３４９０Ａ製品のために開発された構文で書かれて
いる。これらのコマンドは、また、デバッグのため対話
モードで実行することもできる。コマンド"m"はメモリ
・コマンドを意味する。

【００４７】

【表３】tst1.cmd m0 -d1 #fill 0 #walk 1 addr m 3000 ..ffff=5555 #期待値 data=S5 addr=3000 m 3000 m 3000=AA #期待値 data=55 addr=3001 m 3001 m 3001=AA #期待値 data=55 addr=3003 m 3003 m 3003=AA #期待値 data=55 addr=3007 m 3007 m 3007=AA #期待値 data=55 addr=300f m 300f m 300f=AA #期待値 data=55 addr=301f m 301f m 301f=AA

【００４８】test1.cmdファイルにおいて使用されたメ
モリ・コマンド"m"は、以下のようにプロセッサ・メモ
リ空間を表示または修正するため使用される。 m <addr>：addressにおけるメモリを表示する m -d<size> <addr>：addressにおけるメモリをsizeだけ
表示する m <addr>..<addr>：指定されたaddress範囲のメモリを
表示する m <addr>..：addressで開始する１２８バイト・ブロッ
クを表示する m <addr>=<value>：addressのメモリをvalueに修正する m <addr>.. <addr> = <value >,<value >：反復する順
序で範囲に値を埋める。

【００４９】下記は、期待される応答ファイルtest1.go
odのサンプルである。それは、メモリ位置および読み込
まれるメモリからの期待されるデータを含む。

【００５０】

【表４】tst1.good 00003000 55 00003001 55 00003003 55 00003007 55 0000300f 55 0000301f 55

【００５１】図４は、ウェファまたはパッケージ・テス
ト・レベルにあるコンピュータ装置に対してマイクロプ
ログラム型機能テストを実行する本発明の１つの実施形
態に従うシステム４０のブロック図である。システム４
０は、コンピュータ装置テスタ４１、および、エミュレ
ーション・デバッグ・ポートならびに関連ハードウェア
４８を含むテスト対象コンピュータ装置４７を備える。
ウェファまたはパッケージ・レベルにおいては、テスト
対象は、テスト対象コンピュータ装置４７そのものであ
る。従って、コンピュータ装置テスタ４１は、一般的
に、メモリおよび入出力装置をエミュレートする手段を
含む。図４に示されるように、コンピュタ装置テスタ４
１は、図３の実施形態において使用されたものと同様な
テスト・ホスト４２およびコンピュータ・システム探針
機構４３を含み、また、メモリ・エミュレータ４５およ
びＩ／Ｏ装置エミュレータ４６を含むこともある。Ｉ／
Ｏ装置エミュレータ４６は、適切なバス・プロトコルを
使用してテスト対象コンピュータ装置４７とのバス・ハ
ンドシェイクを実行する。テスト対象コンピュータ装置
４７が埋め込みキャッシュ・メモリ４９を含むとすれ
ば、マイクロプログラム型機能テストは、コンピュータ
・システム探針機構４３を経由してテスト・ホスト４２
からキャッシュ４９へダウンロードされ、そこから直接
実行されるようにすることもできる。代替的形態とし
て、テスト対象コンピュータ装置４７がキャッシュ・メ
モリ４９を含まない場合、マイクロプログラム型機能テ
ストは、テスト対象コンピュータ装置４７のＩ／Ｏピン
を探針するメモリ・エミュレータ４５にダウンロードさ
れ、コンピュータ・システム探針機構４３が、テスト対
象コンピュータ装置４７のエミュレーション・デバッグ
・ポート４８を通して、実行制御コマンドを使用して、
テストの実行を制御することができる。また、図４に示
されるように、コンピュータ装置テスタ４１は、テスト
・セットを完了させるための走査経路、電流監視などの
その他のテスト方法４４を含むこともある。

【００５２】マイクロプログラム型機能テストは、実際
には、製造過程において、最初はバッチ・モードで実行
されるであろう。次に、もしテストが失敗すれば、操作
員は対話モードでテストを実行するかもしれない。図５
は、図４のウェファ・レベルのコンピュータ装置テスト
・システム４０に関してバッチ・モードで実行される本
発明の方法を示す流れ図である。図５において、テスト
対象コンピュータ装置４７をテストする方法は、バッチ
・テストを始動する最初のステップ５１を必要とする。
方法５０は、テストが完了したか否かを判断する第２の
ステップを含む。もしそうであれば、バッチ・テストは
終了する。さもなければ、ステップ５３において、実行
されるべきマイクロプログラム型機能テストが、コンピ
ュータ装置テスタ４１のメモリ・エミュレータ４５にロ
ードされる。

【００５３】テストされるコンピュータ装置４７が埋め
込みメモリ４９を含むとすれば、マイクロプログラム型
機能テストはそこにロードされる。さもなければ、マイ
クロプログラム型機能テストは、コンピュータ装置テス
タ４１のメモリ・エミュレータ４５にロードされる。マ
イクロプログラム型機能テストは、ユーザによって開発
されることも、自動的に生成されることも、あるいはＲ
ＯＭに基づくマイクロプログラム型機能テストから導出
されることもできる。ステップ５４において、コンピュ
ータ・システム探針機構４３は、マイクロプログラム型
機能テストがテスト対象コンピュータ装置によって高速
で実行されるように制御する。マイクロプログラム型機
能テストの結果がステップ５５において検査される。こ
こで、別のマイクロプログラム型機能テストをロードす
ることも可能である。次に、当該バッチ・テストが完了
したか否かを判断するためステップ５２が繰り返され
る。バッチ・テストが完了してなければ、最後のマイク
ロプログラム型機能テストが実行され、バッチ・テスト
が完了するまで、ステップ５３乃至ステップ５５および
ステップ５２が繰り返される。

【００５４】図６は、図４のウェファー・レベルのコン
ピュータ装置テスト・システム４０に関して対話モード
で実行される本発明の方法を示す流れ図である。図６に
示されるように、テスト対象コンピュータ装置をテスト
する方法は、テスト・ホストにマイクロプログラム型機
能テストをロードするオプションとしての第１のステッ
プ６１を含む。マイクロプログラム型機能テストは、ユ
ーザによって開発されることも、自動的に生成されるこ
とも、あるいはＲＯＭに基づくマイクロプログラム型機
能テストから導出されることもできる。ステップ６１が
実行されないとすれば、操作員は、マイクロプログラム
型機能テスト命令をキーボードからテスト・ホスト４２
へ入力する場合もある。ステップ６２において、コンピ
ュータ・システム探針機構４３は、更にマイクロプログ
ラム型機能テスト命令が実行されるべきであるか否か判
断する。そうであれば、ステップ６３において、次のマ
イクロプログラム型機能テスト命令がテスト・ホスト４
２からコンピュータ・システム探針機構４３に送信され
る。ステップ６４において、そのマイクロプログラム型
機能テスト命令が、コンピュータ・システム探針機構４
３からテスト対象コンピュータ装置４７へそのエミュレ
ーション・デバッグ・ポート４８を経由して送られ、実
行される。ステップ６５において、結果が選択的に取り
出される。実行されるべきマイクロプログラム型機能テ
スト命令がなくなるまで、ステップ６２乃至ステップ６
４が繰り返される。テスト対象コンピュータ装置４７の
デバッグ・ポート４８と連係するコンピュータ・システ
ム探針機構４３を使用するか、別のタイプのＩ／Ｏ装置
を使用するか、あるいはレジスタの観察を通してか、い
ずれかの方法で結果が取り出される。結果は、テスト・
ホスト４２上に駐在するデバッグおよび性能解析ツール
を使用して分析されることができる。

【００５５】図７は、基板／ＭＣＭテスト・レベルにあ
るコンピュータ装置に対するマイクロプログラム型機能
テストを実行する本発明の１つの実施形態に従うシステ
ム７０のブロック図である。システム７０は、基板テス
タ７１、および、エミュレーション・デバッグ・ポート
ならびに関連ハードウェア７６を持つコンピュータ装置
を含むテスト対象基板／ＭＣＭ７５を備える。基板／Ｍ
ＣＭレベルでは、エミュレーション・デバッグ・ポート
ならびに関連ハードウェア７６を持つコンピュータ装置
を組み込むテスト対象基板／ＭＣＭ７５がテストされる
ものである。

【００５６】一般的には、テスト対象基板／ＭＣＭ７５
は、メモリ７８およびＩ／Ｏ装置７９を含み、従って、
基板テスタ７１はメモリまたは入出力装置をエミュレー
トする必要はない。しかしながら、テスト対象基板／Ｍ
ＣＭ７５が、一層大規模なシステムの部品となるべきも
のである場合には、基板テスタ７１は、他の装置エミュ
レータ８１を含まなければならないかもしれない。図７
に示されるように、基板テスタ７１は、図３の実施形態
において使用されたようなテスト・ホスト７２およびコ
ンピュータ・システム探針機構７３を含み、また、他の
装置エミュレータ８１を含む場合もある。テスト対象基
板／ＭＣＭ７５がメモリ７８を含む場合は、マイクロプ
ログラム型機能テストは、コンピュータ・システム探針
機構７３およびデバッグ・ポート７６を経由して、テス
ト・ホスト７２からメモリ７８へダウンロードされ、そ
こから直接実行される。基板テスタ７１は、境界走査、
回路内テスト、ベクトルレス・テスト、機能テストなど
のような他のテスト方法を含むこともある。

【００５７】図８は、テスト対象基板／ＭＣＭ７５がメ
モリ７８を含み、マイクロプログラム型機能テストがメ
モリ７８にダウンロードされそこから実行されるという
仮定の下で、図７の基板／ＭＣＭレベルのコンピュータ
装置テスト・システム７０に関してバッチ・モードで実
行される本発明の方法を示す流れ図である。図８に示さ
れるように、テスト対象基板／ＭＣＭをテストする方法
８２は、テスト・ホストにマイクロプログラム型機能テ
ストをロードする最初のステップ８３を必要とする。マ
イクロプログラム型機能テストは、ユーザによって開発
されることも、自動的に生成されることも、あるいはＲ
ＯＭに基づくマイクロプログラム型機能テストから導出
されることもできる。ステップ８４において、マイクロ
プログラム型機能テストはコンピュータ・システム探針
機構７３に送られ、エミュレーション・デバッグ・ポー
ト７６に送られたダウンロード・コマンドによってテス
ト対象基板／ＭＣＭ７５のメモリ７８にダウンロードさ
れる。ステップ８５において、操作員またはテスト・ホ
スト７２上で動作するテスト・スクリプトが、コンピュ
ータ・システム探針機構７３に指示を与えて、テスト対
象基板／ＭＣＭ７５上のデバッグ・ポートに送られた実
行コマンドを介して基板／ＭＣＭメモリ７８から直接マ
イクロプログラム型機能テストを実行させる。マイクロ
プログラム型機能テストが完了すると、ステップ８６に
おいて、マイクロプログラム型機能テストの結果は、デ
バッグ・ポート７６を使用するか、別のタイプのＩ／Ｏ
装置を使用するか、あるいはレジスタの観察を通して
か、いずれかの方法で取り出される。結果が、デバッグ
および性能解析ツールを使用して分析されることもあ
る。テスト結果によっては、テストを繰り返すループを
実行したり、結果に応じて別のテストの実行へ分岐した
り、対話モードのテストへ移行したりするようにスクリ
プト・ファイルを設計することができる。

【００５８】当業者によって認められるように、本発明
はいくつかの点で従来技術と相違する。第１に、本発明
のシステムおよび方法は、コンピュータ・システム探針
機構を経由してテスト対象コンピュータ装置へマイクロ
プログラム型機能テストを適用する場合コンピュータ装
置のエミュレーション・デバッグを使用するように動作
する。本発明において、エミュレーション・デバッグ・
ポートおよび関連エミュレーション・デバッグ・ハード
ウェアが、それが本来意図された機能でないとしても、
製造テスト道具の一部として活用される。コンピュータ
装置周辺のシステム・ファームウェアを開発しデバッグ
するために使用されるのではなく、エミュレーション・
デバッグ・ハードウェアは、製造段階マイクロプログラ
ム型機能テストの実行を制御するために使用される。加
えて、本発明は、ウェファおよびパッケージ・レベルを
含む回路集積のすべてのレベルにおける機械レベル・コ
ード自己テストの方法を実施しているが、このような形
態は従来技術では見られない。本発明の方法論が使用さ
れない限り、ウェファ・レベルでの集積においてマイク
ロプログラム型機能テストを適用することは実質的に不
可能である。

【００５９】以上、本発明を特定の実施形態を参照して
記述したが、本発明の理念は、上記以外の実施形態にお
いても実施し使用することができる点は理解されるべき
である。

【００６０】本発明には、例として次のような実施様態
が含まれる。 （１）エミュレーション・デバッグ・ポートを経由して
アクセス可能なエミュレーション・デバッグ機能を持つ
コンピュータ装置を含むコンピュータ・システムをテス
トする製造テスト・システムであって、上記テストは上
記エミュレーション・デバッグ・ポートを経由して上記
コンピュータ装置へマイクロプログラム型機能テストを
適用することによって実行され、該製造テスト・システ
ムが、マイクロプログラム型機能テストと、上記エミュ
レーション・デバッグ・ポートを経由して上記コンピュ
ータ装置と通信して実行を制御し、内部コンピュータ・
システム状態値の修正および取り出しを行うコンピュー
タ・システム探針機構と、を備え、上記コンピュータ・
システム探針機構が、ウェファ・レベル、パッケージ・
レベル、基板レベル、マルチチップ・モジュール・レベ
ルおよびシステム・レベルを含むコンピュータ・システ
ム集積テストの各レベルにおいて、上記エミュレーショ
ン・デバッグ・ポートを経由して上記マイクロプログラ
ム型機能テストを上記コンピュータ装置へ適用し、その
マイクロプログラム型機能テストの実行を制御するよう
にした製造テスト・システム。 （２）上記製造テスト・システムが更にテスト・ホスト
コンピュータを備え、上記マイクロプログラム型機能テ
ストが、上記テスト・ホストコンピュータから上記コン
ピュータ・システム探針機構へ送信される、上記（１）
に記載の製造テスト・システム。 （３）一度に１つの命令を送り、その一度に１つの命令
が上記コンピュータによって実行されるように上記コン
ピュータ・システム探針機構が上記エミュレーション・
デバッグ・ポートを経由して制御することによって、上
記マイクロプログラム型機能テストが上記一度に１つの
マイクロプログラム型機能テスト命令に従って実行され
る、上記（１）または（２）のいずれかに記載の製造テ
スト・システム。

【００６１】（４）上記コンピュータ装置がメモリを含
み、エミュレーション・デバッグ・ダウンロード・コマ
ンドを介して上記マイクロプログラム型機能テストを上
記メモリへダウンロードし、該メモリから上記マイクロ
プログラム型機能テストを実行させることによって、上
記コンピュータ・システム探針機構が上記マイクロプロ
グラム型機能テストを実行する、上記（１）または
（２）のいずれかに記載の製造テスト・システム。 （５）上記マイクロプログラム型機能テストが、上記コ
ンピュータ装置のため開発されたＲＯＭ組み込み自己テ
スト用コードの修正、追加または削除によって導出され
る、上記（１）乃至（４）のいずれかに記載の製造テス
ト・システム。 （６）上記テストの結果が、上記エミュレーション・デ
バッグ・ポートを経由して上記コンピュータ装置から取
り出される、上記（１）乃至（５）のいずれかに記載の
製造テスト・システム。 （７）上記テストの結果が入出力装置を経由して取り出
される、上記（１）乃至（５）のいずれかに記載の製造
テスト・システム。 （８）上記コンピュータ・システムの内部レジスタの内
容を調べることによって上記テストの結果が取り出され
る、上記（１）乃至（５）のいずれかに記載の製造テス
ト・システム。 （９）上記マイクロプログラム型機能テストを修正する
ことによって、修正マイクロプログラム型機能テストが
作成される、上記（１）乃至（８）のいずれかに記載の
製造テスト・システム。 （１０）上記修正マイクロプログラム型機能テストが上
記マイクロプログラム型機能テストとして使用される、
上記（９）に記載の製造テスト・システム。

【００６２】

【発明の効果】コンピュータ装置周辺のシステム・ファ
ームウェアを開発しデバッグするために使用されるエミ
ュレーション・デバッグ・ハードウェアを製造段階マイ
クロプログラム型機能テストの実行を制御するために使
用することによって、本発明は、ウェファおよびパッケ
ージ・レベルを含む回路集積のすべてのレベルにおける
製造テストにおいて、故障カバレージを向上させ、特
に、ウェファ・レベルでの故障カバレージの顕著な向上
は、テスト・プロセスの初期レベルにおける欠陥回路を
捕捉し、それにより、後段のテストにおける技術者の時
間のような比較的割高なテストの間接経費を削減するこ
とによって、製造コストを大幅に低減させる。

【図面の簡単な説明】

【図１】コンピュータ装置の初期製造テスト経路を示す
ブロック図である。

【図２】ウェファ・レベルからシステム・レベルまでの
標準的コンピュータ装置のテスト経路を示すブロック図
である。

【図３】本発明に従うコンピュータ装置機能テスト・シ
ステムを示すブロック図である。

【図４】ウェファまたはパッケージ・レベルにおけるコ
ンピュータ装置に対するマイクロプログラム型機能テス
トを実行する本発明の１つの実施形態に従うシステムの
ブロック図である。

【図５】図４のウェファ・レベルのテスト・システムに
関してバッチ・モードで実行される本発明の方法を示す
流れ図である。

【図６】図４のウェファ・レベルのテスト・システムに
関して対話モードで実行される本発明の方法を示す流れ
図である。

【図７】基板／ＭＣＭレベルにおいてコンピュータ装置
に対するマイクロプログラム型機能テストを実行する本
発明のに従うシステムのブロック図である。

【図８】図７の基板／ＭＣＭレベルのコンピュータ装置
テスト・システムに関する本発明の方法を示す流れ図で
ある。

【符号の説明】

２０ 製造テスト経路 ３０ コンピュータ装置機能テスト・システム ４０ ウェファー・レベルのコンピュータ装置テスト
・システム ７０ 基板／ＭＣＭレベルのコンピュータ装置テスト
・システム

Claims (1)

【特許請求の範囲】
1. 【請求項１】エミュレーション・デバッグ・ポートを経
   由してアクセス可能なエミュレーション・デバッグ機能
   を持つコンピュータ装置を含むコンピュータ・システム
   をテストする製造テスト・システムであって、 上記テストは上記エミュレーション・デバッグ・ポート
   を経由して上記コンピュータ装置へマイクロプログラム
   型機能テストを適用することによって実行され、 該製造テスト・システムが、 マイクロプログラム型機能テストと、 上記エミュレーション・デバッグ・ポートを経由して上
   記コンピュータ装置と通信して実行を制御し、内部コン
   ピュータ・システム状態値の修正および取り出しを行う
   コンピュータ・システム探針機構と、 を備え、 上記コンピュータ・システム探針機構が、ウェファ・レ
   ベル、パッケージ・レベル、基板レベル、マルチチップ
   ・モジュール・レベルおよびシステム・レベルを含むコ
   ンピュータ・システム集積テストの各レベルにおいて、
   上記エミュレーション・デバッグ・ポートを経由して上
   記マイクロプログラム型機能テストを上記コンピュータ
   装置へ適用し、そのマイクロプログラム型機能テストの
   実行を制御するようにした製造テスト・システム。