JPH10269351A - 情報処理装置および方法 - Google Patents
情報処理装置および方法Info
- Publication number
- JPH10269351A JPH10269351A JP9074931A JP7493197A JPH10269351A JP H10269351 A JPH10269351 A JP H10269351A JP 9074931 A JP9074931 A JP 9074931A JP 7493197 A JP7493197 A JP 7493197A JP H10269351 A JPH10269351 A JP H10269351A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- data
- meta
- transferring
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/5021—Priority
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/509—Offload
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Image Generation (AREA)
- Advance Control (AREA)
- Controls And Circuits For Display Device (AREA)
- Multi Processors (AREA)
- Image Processing (AREA)
- Processing Or Creating Images (AREA)
Abstract
(57)【要約】
【課題】 複数の処理装置に優先順位を設定し、優先順
位に応じて優先的に描画命令を描画装置に転送する。 【解決手段】 マスタＣＰＵ（Geometry SubSystem0）
がディスプレイリストList#0-1を作成中であり、描画装
置（Rendering System）がアイドル状態のとき、スレー
ブＣＰＵ（Geometry SubSystem1）はList#1-1を描画装
置に供給する。描画装置は、List#1-1に従って描画処理
を開始する。マスタＣＰＵによるList#0-1の作成が終了
すると、スレーブＣＰＵは、描画装置へのアクセス権を
マスタＣＰＵに返し、描画装置にList#0-1が供給され、
List#0-1に従って描画処理が開始される。以下同様にし
て、マスタＣＰＵが処理中でありかつ描画装置が待機中
である間だけ、スレーブＣＰＵがディスプレイリストを
描画装置に供給し、実行させる。
位に応じて優先的に描画命令を描画装置に転送する。 【解決手段】 マスタＣＰＵ（Geometry SubSystem0）
がディスプレイリストList#0-1を作成中であり、描画装
置（Rendering System）がアイドル状態のとき、スレー
ブＣＰＵ（Geometry SubSystem1）はList#1-1を描画装
置に供給する。描画装置は、List#1-1に従って描画処理
を開始する。マスタＣＰＵによるList#0-1の作成が終了
すると、スレーブＣＰＵは、描画装置へのアクセス権を
マスタＣＰＵに返し、描画装置にList#0-1が供給され、
List#0-1に従って描画処理が開始される。以下同様にし
て、マスタＣＰＵが処理中でありかつ描画装置が待機中
である間だけ、スレーブＣＰＵがディスプレイリストを
描画装置に供給し、実行させる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、情報処理装置およ
び方法に関し、例えば、複数のＣＰＵがそれぞれ並列に
描画命令を生成し、生成された描画命令をＣＰＵの優先
順位に従って描画装置に転送することにより、効率的に
描画処理を行うようにした情報処理装置および方法に関
する。
び方法に関し、例えば、複数のＣＰＵがそれぞれ並列に
描画命令を生成し、生成された描画命令をＣＰＵの優先
順位に従って描画装置に転送することにより、効率的に
描画処理を行うようにした情報処理装置および方法に関
する。
【０００２】
【従来の技術】近年のＬＳＩの集積度の向上により、１
つのＬＳＩに同一の回路を複数個並列に並べて、処理速
度を向上させることができるようなった。また、近年の
ビデオゲームシステムは、中央処理装置と描画装置から
構成され、ＣＰＵはコントローラからの入力データに基
づいて、表示すべき所定のポリゴンを表すデータに対し
て２次元や３次元の座標変換処理を行い、そのポリゴン
を２次元のフレームバッファに描画するための描画命令
列（ディスプレイリスト）を作成する。そして、描画装
置は、受け取った描画命令列に従って、フレームバッフ
ァへのポリゴンの描画を行う。
つのＬＳＩに同一の回路を複数個並列に並べて、処理速
度を向上させることができるようなった。また、近年の
ビデオゲームシステムは、中央処理装置と描画装置から
構成され、ＣＰＵはコントローラからの入力データに基
づいて、表示すべき所定のポリゴンを表すデータに対し
て２次元や３次元の座標変換処理を行い、そのポリゴン
を２次元のフレームバッファに描画するための描画命令
列（ディスプレイリスト）を作成する。そして、描画装
置は、受け取った描画命令列に従って、フレームバッフ
ァへのポリゴンの描画を行う。
【０００３】
【発明が解決しようとする課題】しかしながら、並列化
による処理能力の向上という効果は、単純操作の繰り返
しが多い描画装置により多く働く。そのため、近年で
は、描画装置による処理に比べて、ＣＰＵによる処理の
方が相対的に遅くなってきている。さらに、３次元モデ
ルデータの容量を削減するためには、少ない頂点データ
（コントロールポイント）から、曲面などの複雑な図形
をその都度生成する必要があるが、その処理はＣＰＵ側
の負荷となる。そのため、描画処理を効率的に行わせる
ことができない課題があった。
による処理能力の向上という効果は、単純操作の繰り返
しが多い描画装置により多く働く。そのため、近年で
は、描画装置による処理に比べて、ＣＰＵによる処理の
方が相対的に遅くなってきている。さらに、３次元モデ
ルデータの容量を削減するためには、少ない頂点データ
（コントロールポイント）から、曲面などの複雑な図形
をその都度生成する必要があるが、その処理はＣＰＵ側
の負荷となる。そのため、描画処理を効率的に行わせる
ことができない課題があった。
【０００４】本発明はこのような状況に鑑みてなされた
ものであり、複数のＣＰＵに優先順位を設定し、それら
を並列に動作させ、優先順位の高いＣＰＵが生成した描
画命令列を優先的に処理することにより、効率的に処理
を行うことができるようにするものである。
ものであり、複数のＣＰＵに優先順位を設定し、それら
を並列に動作させ、優先順位の高いＣＰＵが生成した描
画命令列を優先的に処理することにより、効率的に処理
を行うことができるようにするものである。
【０００５】
【課題を解決するための手段】請求項１に記載の情報処
理装置は、第１の命令を生成する処理を行う第１の生成
手段と、第２の命令を生成する処理を行う第２の生成手
段と、第１の命令、および第２の命令を所定のタイミン
グで切り替えて実行する実行手段と、第１の命令を実行
手段に転送する第１の転送手段と、第２の命令を実行手
段に転送する第２の転送手段とを備え、第２の転送手段
は、第１の生成手段が処理中であり、かつ実行手段が待
機中であるとき、第２の命令を実行手段に供給し、実行
手段は、第２の命令の供給を受けたとき、第２の命令を
実行することを特徴とする。
理装置は、第１の命令を生成する処理を行う第１の生成
手段と、第２の命令を生成する処理を行う第２の生成手
段と、第１の命令、および第２の命令を所定のタイミン
グで切り替えて実行する実行手段と、第１の命令を実行
手段に転送する第１の転送手段と、第２の命令を実行手
段に転送する第２の転送手段とを備え、第２の転送手段
は、第１の生成手段が処理中であり、かつ実行手段が待
機中であるとき、第２の命令を実行手段に供給し、実行
手段は、第２の命令の供給を受けたとき、第２の命令を
実行することを特徴とする。
【０００６】請求項５に記載の情報処理方法は、第２の
転送手段は、第１の生成手段が処理中であり、かつ実行
手段が待機中であるとき、第２の命令を実行手段に供給
し、実行手段は、第２の命令の供給を受けたとき、第２
の命令を実行することを特徴とする。
転送手段は、第１の生成手段が処理中であり、かつ実行
手段が待機中であるとき、第２の命令を実行手段に供給
し、実行手段は、第２の命令の供給を受けたとき、第２
の命令を実行することを特徴とする。
【０００７】請求項１に記載の情報処理装置において
は、第１の生成手段が、第１の命令を生成する処理を行
い、第２の生成手段が、第２の命令を生成する処理を行
い、実行手段が、第１の命令、および第２の命令を所定
のタイミングで切り替えて実行し、第１の転送手段が、
第１の命令を実行手段に転送し、第２の転送手段が、第
２の命令を実行手段に転送するとき、第２の転送手段
は、第１の生成手段が処理中であり、かつ実行手段が待
機中であるとき、第２の命令を実行手段に供給し、実行
手段は、第２の命令の供給を受けたとき、第２の命令を
実行する。
は、第１の生成手段が、第１の命令を生成する処理を行
い、第２の生成手段が、第２の命令を生成する処理を行
い、実行手段が、第１の命令、および第２の命令を所定
のタイミングで切り替えて実行し、第１の転送手段が、
第１の命令を実行手段に転送し、第２の転送手段が、第
２の命令を実行手段に転送するとき、第２の転送手段
は、第１の生成手段が処理中であり、かつ実行手段が待
機中であるとき、第２の命令を実行手段に供給し、実行
手段は、第２の命令の供給を受けたとき、第２の命令を
実行する。
【０００８】請求項５に記載の情報処理装置において
は、第２の転送手段は、第１の生成手段が処理中であ
り、かつ実行手段が待機中であるとき、第２の命令を実
行手段に供給し、実行手段は、第２の命令の供給を受け
たとき、第２の命令を実行する。
は、第２の転送手段は、第１の生成手段が処理中であ
り、かつ実行手段が待機中であるとき、第２の命令を実
行手段に供給し、実行手段は、第２の命令の供給を受け
たとき、第２の命令を実行する。
【０００９】
【発明の実施の形態】図１乃至図３は、本発明の情報処
理装置を応用した家庭用ＴＶゲーム機の一例を示してい
る。この家庭用ＴＶゲーム機は、ゲーム機本体２と、こ
のゲーム機本体２に接続可能な操作装置１７および記録
装置３８で構成されている。
理装置を応用した家庭用ＴＶゲーム機の一例を示してい
る。この家庭用ＴＶゲーム機は、ゲーム機本体２と、こ
のゲーム機本体２に接続可能な操作装置１７および記録
装置３８で構成されている。
【００１０】ゲーム機本体２は、図１乃至図３に示すよ
うに、略四角形状に形成され、その中央の位置に、図４
に示すような光ディスクの一種であるＣＤ−ＲＯＭ（co
mpact disc-read only memory）４０（ゲーム用媒体に
相当するディスク）を装着するディスク装着部３と、ゲ
ーム機本体の適宜位置にゲームを任意にリセットするリ
セットスイッチ４と、電源のオン／オフをする電源スイ
ッチ５と、ディスクの装着を操作するディスク操作スイ
ッチ６と、所謂ゲームにおける操作を行う操作装置１７
および所謂ゲームの設定などを記録しておく記録装置３
８を接続する接続部７Ａ，７Ｂを有している。
うに、略四角形状に形成され、その中央の位置に、図４
に示すような光ディスクの一種であるＣＤ−ＲＯＭ（co
mpact disc-read only memory）４０（ゲーム用媒体に
相当するディスク）を装着するディスク装着部３と、ゲ
ーム機本体の適宜位置にゲームを任意にリセットするリ
セットスイッチ４と、電源のオン／オフをする電源スイ
ッチ５と、ディスクの装着を操作するディスク操作スイ
ッチ６と、所謂ゲームにおける操作を行う操作装置１７
および所謂ゲームの設定などを記録しておく記録装置３
８を接続する接続部７Ａ，７Ｂを有している。
【００１１】接続部７Ａ，７Ｂは、図２および図３に示
すように、２段に形成されている。接続部７Ａ，７Ｂの
上段部には、記録装置３８を接続する記録挿入部８が設
けられ、下段部には、操作装置１７を接続する接続端子
挿入部１２が設けられている。
すように、２段に形成されている。接続部７Ａ，７Ｂの
上段部には、記録装置３８を接続する記録挿入部８が設
けられ、下段部には、操作装置１７を接続する接続端子
挿入部１２が設けられている。
【００１２】記録挿入部８は、横方向に長い長方形状の
挿入孔と、その内部に記録装置３８が挿入されるメモリ
用接続端子部（図示せず）を有している。また、図２に
示すように、記録挿入部８には、記録装置３８が接続さ
れていないときに、メモリ用接続端子部を埃などから保
護するシャッタ９が設けられている。なお、記録装置３
８は、電気的に書換え可能なＲＯＭを有しており、所謂
ゲームに関連するデータを記録するようになされてい
る。
挿入孔と、その内部に記録装置３８が挿入されるメモリ
用接続端子部（図示せず）を有している。また、図２に
示すように、記録挿入部８には、記録装置３８が接続さ
れていないときに、メモリ用接続端子部を埃などから保
護するシャッタ９が設けられている。なお、記録装置３
８は、電気的に書換え可能なＲＯＭを有しており、所謂
ゲームに関連するデータを記録するようになされてい
る。
【００１３】記録装置３８を装着する場合、ユーザは、
記録装置３８の先端でシャッタ９を内側方向に押し、さ
らに、記録装置３８を挿入孔に押し込み、メモリ用接続
端子部に接続させる。
記録装置３８の先端でシャッタ９を内側方向に押し、さ
らに、記録装置３８を挿入孔に押し込み、メモリ用接続
端子部に接続させる。
【００１４】接続端子挿入部１２は、図２に示すよう
に、横方向に長い長方形形状の挿入孔と、操作装置１７
の接続端子部２６を接続する接続端子１２Ａを有してい
る。
に、横方向に長い長方形形状の挿入孔と、操作装置１７
の接続端子部２６を接続する接続端子１２Ａを有してい
る。
【００１５】操作装置１７は、図１に示すように、両手
の掌で挟持して５本の指が自由自在に動いて操作できる
構造をしており、左右対称に配置された操作部１８，１
９と、操作部１８，１９の中間部に設けたセレクトスイ
ッチ２２およびスタートスイッチ２３と、操作部１８，
１９の前面側に配置された操作部２４，２５と、ゲーム
機本体２に接続するための接続端子部２６およびケーブ
ル２７を有している。
の掌で挟持して５本の指が自由自在に動いて操作できる
構造をしており、左右対称に配置された操作部１８，１
９と、操作部１８，１９の中間部に設けたセレクトスイ
ッチ２２およびスタートスイッチ２３と、操作部１８，
１９の前面側に配置された操作部２４，２５と、ゲーム
機本体２に接続するための接続端子部２６およびケーブ
ル２７を有している。
【００１６】図５は、上述のゲーム機本体２の内部の電
気的構成の一例を示している。
気的構成の一例を示している。
【００１７】ゲーム機本体２は、メインバス４１とサブ
バス４２の２本のバスを有している。これらのバスは、
サブバスインタフェース（ＳＢＵＳＩＦ）４３を介して
接続されている。
バス４２の２本のバスを有している。これらのバスは、
サブバスインタフェース（ＳＢＵＳＩＦ）４３を介して
接続されている。
【００１８】メインバス４１には、マイクロプロセッサ
や第１ベクトル処理装置（ＶＰＥ（vector processing
engine）０）などで構成されるメインＣＰＵ（central
processing unit）４４（第２の生成手段）と、ＲＡＭ
（random access memory）で構成されるメインメモリ４
５（記憶手段）、メインダイレクトメモリアクセスコン
トローラ（メインＤＭＡＣ（direct memory access con
troller））４６（第１の転送手段、第２の転送手
段）、ＭＰＥＧ（Moving Picture Experts Group）デコ
ーダ（ＭＤＥＣ）４７、第２ベクトル処理装置（ＶＰＥ
１）４８（第１の生成手段）、およびＧＰＵＩＦ（grap
hical processing unit interface）７２を介して画像
処理装置（ＧＰＵ）４９（実行手段）が接続されてい
る。ＧＰＵ４９には、ＣＲＴＣ（CRT controller）８４
が設けられている。
や第１ベクトル処理装置（ＶＰＥ（vector processing
engine）０）などで構成されるメインＣＰＵ（central
processing unit）４４（第２の生成手段）と、ＲＡＭ
（random access memory）で構成されるメインメモリ４
５（記憶手段）、メインダイレクトメモリアクセスコン
トローラ（メインＤＭＡＣ（direct memory access con
troller））４６（第１の転送手段、第２の転送手
段）、ＭＰＥＧ（Moving Picture Experts Group）デコ
ーダ（ＭＤＥＣ）４７、第２ベクトル処理装置（ＶＰＥ
１）４８（第１の生成手段）、およびＧＰＵＩＦ（grap
hical processing unit interface）７２を介して画像
処理装置（ＧＰＵ）４９（実行手段）が接続されてい
る。ＧＰＵ４９には、ＣＲＴＣ（CRT controller）８４
が設けられている。
【００１９】一方、サブバス４２には、マイクロプロセ
ッサなどで構成されるサブＣＰＵ５０、ＲＡＭで構成さ
れるサブメモリ５１、サブＤＭＡＣ５２、オペレーティ
ングシステムなどのプログラムが記憶されているＲＯＭ
５３、音声処理装置（ＳＰＵ（sound processing uni
t））５４、通信制御部（ＡＴＭ）５５、ディスク装着
部３を兼ねるＣＤ−ＲＯＭドライブ５６、入力部５７が
接続されている。そして、入力部５７の接続端子１２Ａ
には、操作装置１７が接続される。
ッサなどで構成されるサブＣＰＵ５０、ＲＡＭで構成さ
れるサブメモリ５１、サブＤＭＡＣ５２、オペレーティ
ングシステムなどのプログラムが記憶されているＲＯＭ
５３、音声処理装置（ＳＰＵ（sound processing uni
t））５４、通信制御部（ＡＴＭ）５５、ディスク装着
部３を兼ねるＣＤ−ＲＯＭドライブ５６、入力部５７が
接続されている。そして、入力部５７の接続端子１２Ａ
には、操作装置１７が接続される。
【００２０】ＳＢＵＳＩＦ４３は、メインバス４１とサ
ブバス４２を接続し、メインバス４１からのデータをサ
ブバス４２に出力するとともに、サブバス４２からのデ
ータをメインバス４１に出力するようになされている。
ブバス４２を接続し、メインバス４１からのデータをサ
ブバス４２に出力するとともに、サブバス４２からのデ
ータをメインバス４１に出力するようになされている。
【００２１】メインＣＰＵ４４は、ゲーム機本体２の起
動時に、サブバス４２に接続されているＲＯＭ５３か
ら、ＳＢＵＳＩＦ４３を介して起動プログラムを読み込
み、その起動プログラムを実行し、オペレーティングシ
ステムを動作させるようになされている。
動時に、サブバス４２に接続されているＲＯＭ５３か
ら、ＳＢＵＳＩＦ４３を介して起動プログラムを読み込
み、その起動プログラムを実行し、オペレーティングシ
ステムを動作させるようになされている。
【００２２】また、メインＣＰＵ４４は、ＣＤ−ＲＯＭ
ドライブ５６を制御し、ＣＤ−ＲＯＭドライブ５６にセ
ットされたＣＤ−ＲＯＭ４０からアプリケーションプロ
グラムやデータを読み出し、メインメモリ４５に記憶さ
せるようになされている。
ドライブ５６を制御し、ＣＤ−ＲＯＭドライブ５６にセ
ットされたＣＤ−ＲＯＭ４０からアプリケーションプロ
グラムやデータを読み出し、メインメモリ４５に記憶さ
せるようになされている。
【００２３】また、メインＣＰＵ４４は、ＣＤ−ＲＯＭ
４０から読み出した、複数の基本図形（ポリゴン）で構
成された３次元オブジェクトのデータ（ポリゴンの頂点
（代表点）の座標値など）に対して、第１ベクトル処理
装置（ＶＰＥ０）７１（第２の生成手段）と共同して、
非定型処理用のデータ（ポリゴン定義情報）を生成する
ようになされている。第１ベクトル処理装置（ＶＰＥ
０）７１は、浮動小数点の実数を演算する複数の演算素
子を有し、並列に浮動小数点演算を行うようになされて
いる。
４０から読み出した、複数の基本図形（ポリゴン）で構
成された３次元オブジェクトのデータ（ポリゴンの頂点
（代表点）の座標値など）に対して、第１ベクトル処理
装置（ＶＰＥ０）７１（第２の生成手段）と共同して、
非定型処理用のデータ（ポリゴン定義情報）を生成する
ようになされている。第１ベクトル処理装置（ＶＰＥ
０）７１は、浮動小数点の実数を演算する複数の演算素
子を有し、並列に浮動小数点演算を行うようになされて
いる。
【００２４】即ち、メインＣＰＵ４４と、第１ベクトル
処理装置７１は、ジオメトリ処理のうちのポリゴン単位
での細かな操作を必要とする処理、例えば、木の葉が風
で揺れる様子や、自動車のフロントウィンドウの雨の滴
等を表すポリゴンのデータを生成するような処理を行う
ようになされている。そして、演算された頂点情報やシ
ェーディングモード情報等のポリゴン定義情報をパケッ
トとして、メインバス４１を介してメインメモリ４５に
供給するようになされている。
処理装置７１は、ジオメトリ処理のうちのポリゴン単位
での細かな操作を必要とする処理、例えば、木の葉が風
で揺れる様子や、自動車のフロントウィンドウの雨の滴
等を表すポリゴンのデータを生成するような処理を行う
ようになされている。そして、演算された頂点情報やシ
ェーディングモード情報等のポリゴン定義情報をパケッ
トとして、メインバス４１を介してメインメモリ４５に
供給するようになされている。
【００２５】ポリゴン定義情報は、描画領域設定情報と
ポリゴン情報とからなる。そして、描画領域設定情報
は、描画領域のフレームバッファアドレスにおけるオフ
セット座標と、描画領域の外部にポリゴンの座標があっ
た場合に、描画をキャンセルするための描画クリッピン
グ領域の座標からなる。また、ポリゴン情報は、ポリゴ
ン属性情報と頂点情報とからなり、ポリゴン属性情報
は、シェーディングモード、αブレンディングモード、
およびテクスチャマッピングモード等を指定する情報で
あり、頂点情報は、頂点描画領域内座標、頂点テクスチ
ャ領域内座標、および頂点色等の情報である。
ポリゴン情報とからなる。そして、描画領域設定情報
は、描画領域のフレームバッファアドレスにおけるオフ
セット座標と、描画領域の外部にポリゴンの座標があっ
た場合に、描画をキャンセルするための描画クリッピン
グ領域の座標からなる。また、ポリゴン情報は、ポリゴ
ン属性情報と頂点情報とからなり、ポリゴン属性情報
は、シェーディングモード、αブレンディングモード、
およびテクスチャマッピングモード等を指定する情報で
あり、頂点情報は、頂点描画領域内座標、頂点テクスチ
ャ領域内座標、および頂点色等の情報である。
【００２６】一方、第２ベクトル処理装置（ＶＰＥ１）
４８は、第１ベクトル処理装置７１の場合と同様に、浮
動小数点の実数を演算する複数の演算素子を有し、並列
に浮動小数点演算を行うようになされている。そして、
操作装置１７の操作とマトリクスの操作で画像を生成で
きるもの、即ち、ＶＰＥ１においてプログラムが可能な
程度の比較的簡単な処理（定型処理）用のデータ（ポリ
ゴン定義情報）を生成するようになされている。例え
ば、ビルや車等の簡単な形状の物体に対する透視変換、
平行光源計算、２次元曲面生成等の処理を行うようにな
されている。そして、生成したポリゴン定義情報をＧＰ
ＵＩＦ７２に供給するようになされている。
４８は、第１ベクトル処理装置７１の場合と同様に、浮
動小数点の実数を演算する複数の演算素子を有し、並列
に浮動小数点演算を行うようになされている。そして、
操作装置１７の操作とマトリクスの操作で画像を生成で
きるもの、即ち、ＶＰＥ１においてプログラムが可能な
程度の比較的簡単な処理（定型処理）用のデータ（ポリ
ゴン定義情報）を生成するようになされている。例え
ば、ビルや車等の簡単な形状の物体に対する透視変換、
平行光源計算、２次元曲面生成等の処理を行うようにな
されている。そして、生成したポリゴン定義情報をＧＰ
ＵＩＦ７２に供給するようになされている。
【００２７】ＧＰＵＩＦ７２は、メインメモリ４５より
メインバス４１を介して供給されるメインＣＰＵ４４か
らのポリゴン定義情報と、第２ベクトル処理装置４８よ
り供給されるポリゴン定義情報とを、衝突しないように
調停しながら、ＧＰＵ４９に供給するようになされてい
る。
メインバス４１を介して供給されるメインＣＰＵ４４か
らのポリゴン定義情報と、第２ベクトル処理装置４８よ
り供給されるポリゴン定義情報とを、衝突しないように
調停しながら、ＧＰＵ４９に供給するようになされてい
る。
【００２８】ＧＰＵ４９は、ＧＰＵＩＦ７２を介して供
給されたポリゴン定義情報に基づいて、フレームメモリ
５８にポリゴンを描画するようになされている。ＧＰＵ
４９は、フレームメモリ５８をテクスチャメモリとして
も使用できるため、フレームメモリ上のピクセルイメー
ジをテクスチャとして、描画するポリゴンに貼り付ける
ことができる。
給されたポリゴン定義情報に基づいて、フレームメモリ
５８にポリゴンを描画するようになされている。ＧＰＵ
４９は、フレームメモリ５８をテクスチャメモリとして
も使用できるため、フレームメモリ上のピクセルイメー
ジをテクスチャとして、描画するポリゴンに貼り付ける
ことができる。
【００２９】メインＤＭＡＣ４６は、メインバス４１に
接続されている各回路を対象として、ＤＭＡ転送などの
制御を行うようになされている。また、メインＤＭＡＣ
４６は、ＳＢＵＳＩＦ４３の状態に応じて、サブバス４
２に接続されている各回路を対象としてＤＭＡ転送など
の制御を行うこともできる。また、ＭＤＥＣ４７は、メ
インＣＰＵ４４と並列に動作し、ＭＰＥＧ（Moving Pic
ture Experts Group）方式あるいはＪＰＥＧ（Joint Ph
otographic Experts Group）方式等で圧縮されたデータ
を伸張するようになされている。
接続されている各回路を対象として、ＤＭＡ転送などの
制御を行うようになされている。また、メインＤＭＡＣ
４６は、ＳＢＵＳＩＦ４３の状態に応じて、サブバス４
２に接続されている各回路を対象としてＤＭＡ転送など
の制御を行うこともできる。また、ＭＤＥＣ４７は、メ
インＣＰＵ４４と並列に動作し、ＭＰＥＧ（Moving Pic
ture Experts Group）方式あるいはＪＰＥＧ（Joint Ph
otographic Experts Group）方式等で圧縮されたデータ
を伸張するようになされている。
【００３０】サブＣＰＵ５０は、ＲＯＭ５３に記憶され
ているプログラムに従って各種動作を行うようになされ
ている。サブＤＭＡＣ５２は、ＳＢＵＳＩＦ４３がメイ
ンバス４１とサブバス４２を切り離している状態におい
てのみ、サブバス４２に接続されている各回路を対象と
してＤＭＡ転送などの制御を行うようになされている。
ているプログラムに従って各種動作を行うようになされ
ている。サブＤＭＡＣ５２は、ＳＢＵＳＩＦ４３がメイ
ンバス４１とサブバス４２を切り離している状態におい
てのみ、サブバス４２に接続されている各回路を対象と
してＤＭＡ転送などの制御を行うようになされている。
【００３１】ＳＰＵ５４は、サブＣＰＵ５０やサブＤＭ
ＡＣ５２から供給されるサウンドコマンドに対応して、
サウンドメモリ５９から音声データを読み出してオーデ
ィオ出力として出力するようになされている。
ＡＣ５２から供給されるサウンドコマンドに対応して、
サウンドメモリ５９から音声データを読み出してオーデ
ィオ出力として出力するようになされている。
【００３２】通信制御部（ＡＴＭ）５５は、公衆回線等
に接続され、その回線を介してデータの送受信を行うよ
うになされている。
に接続され、その回線を介してデータの送受信を行うよ
うになされている。
【００３３】入力部５７は、操作装置１７を接続する接
続端子部１２Ａ、他の装置（図示せず）からの画像デー
タを受け取るビデオ入力回路８２、および他の装置から
の音声データを受け取るオーディオ入力回路８３を有し
ている。
続端子部１２Ａ、他の装置（図示せず）からの画像デー
タを受け取るビデオ入力回路８２、および他の装置から
の音声データを受け取るオーディオ入力回路８３を有し
ている。
【００３４】図６は、図５に示したメインＣＰＵ４４、
メインメモリ４５、第２ベクトル処理装置（ＶＰＥ１）
４８、およびＧＰＵ４９の詳細な構成を示すブロック図
である。
メインメモリ４５、第２ベクトル処理装置（ＶＰＥ１）
４８、およびＧＰＵ４９の詳細な構成を示すブロック図
である。
【００３５】メインＣＰＵ４４を構成するＣＰＵコア
（ＣＯＲＥ）９４は、所定の命令を実行するようになさ
れている。命令（Instruction）キャッシュ（Ｉ＄）
は、ＣＰＵコア９４に供給する命令を一時的に保持する
ようになされている。高速なメモリであるＳＰＲ（スク
ラッチメモリ（scratch pad ram））９６は、ＣＰＵコ
ア９４による処理結果を記憶するようになされている。
データキャッシュ（Ｄ＄）は、ＣＰＵコア９４が処理を
実行するために用いるデータを一時的に記憶するように
なされている。
（ＣＯＲＥ）９４は、所定の命令を実行するようになさ
れている。命令（Instruction）キャッシュ（Ｉ＄）
は、ＣＰＵコア９４に供給する命令を一時的に保持する
ようになされている。高速なメモリであるＳＰＲ（スク
ラッチメモリ（scratch pad ram））９６は、ＣＰＵコ
ア９４による処理結果を記憶するようになされている。
データキャッシュ（Ｄ＄）は、ＣＰＵコア９４が処理を
実行するために用いるデータを一時的に記憶するように
なされている。
【００３６】第１ベクトル処理装置（ＶＰＥ０）７１を
構成する浮動小数点ベクトルプロセッサユニットおよび
内蔵メモリ（ＶＵ−ＭＥＭ）１０１は、６４ビット長の
マイクロプログラムで動作する浮動小数点ベクトルプロ
セッサユニット（ＶＵ）および内蔵メモリ（ＭＥＭ）よ
り構成され、後述するマイクロメモリ（microMEM）９８
に記憶されているプログラムに従って、内部レジスタと
内蔵メモリに記憶されたデータを高速演算するようにな
されている。
構成する浮動小数点ベクトルプロセッサユニットおよび
内蔵メモリ（ＶＵ−ＭＥＭ）１０１は、６４ビット長の
マイクロプログラムで動作する浮動小数点ベクトルプロ
セッサユニット（ＶＵ）および内蔵メモリ（ＭＥＭ）よ
り構成され、後述するマイクロメモリ（microMEM）９８
に記憶されているプログラムに従って、内部レジスタと
内蔵メモリに記憶されたデータを高速演算するようにな
されている。
【００３７】ＰＫＥ１０２は、後述するメインＤＭＡＣ
４６の制御により、転送されてくるＶＵのマイクロコー
ドをマイクロメモリ９８に展開したり、パックされたデ
ータのパケットをＶＵ−ＭＥＭ１０１の内蔵メモリ（Ｍ
ＥＭ）に展開するようになされている。ＦＭＡＣ（Floa
ting Maltiple Adder Calculation Unit）９９は、浮動
小数点演算を実行するようになされている。ＤＩＶ（わ
り算器（Divider））１００は、わり算を実行するよう
になされている。そして、上述したように、メインＣＰ
Ｕ４４には、第１ベクトル処理装置（ＶＰＥ０）が内蔵
されており、共同して非定型処理を行うようになされて
いる。
４６の制御により、転送されてくるＶＵのマイクロコー
ドをマイクロメモリ９８に展開したり、パックされたデ
ータのパケットをＶＵ−ＭＥＭ１０１の内蔵メモリ（Ｍ
ＥＭ）に展開するようになされている。ＦＭＡＣ（Floa
ting Maltiple Adder Calculation Unit）９９は、浮動
小数点演算を実行するようになされている。ＤＩＶ（わ
り算器（Divider））１００は、わり算を実行するよう
になされている。そして、上述したように、メインＣＰ
Ｕ４４には、第１ベクトル処理装置（ＶＰＥ０）が内蔵
されており、共同して非定型処理を行うようになされて
いる。
【００３８】第２ベクトル処理装置４８を構成する浮動
小数点ベクトルプロセッサユニットおよび内蔵メモリ
（ＶＵ−ＭＥＭ）１０７は、６４ビット長のマイクロプ
ログラムで動作する浮動小数点ベクトルプロセッサユニ
ット（ＶＵ）および内蔵メモリ（ＭＥＭ）より構成さ
れ、後述するマイクロメモリ（microMEM）１０３に記憶
されているプログラムに従って、内部レジスタと内蔵メ
モリに記憶されたデータを高速演算するようになされて
いる。
小数点ベクトルプロセッサユニットおよび内蔵メモリ
（ＶＵ−ＭＥＭ）１０７は、６４ビット長のマイクロプ
ログラムで動作する浮動小数点ベクトルプロセッサユニ
ット（ＶＵ）および内蔵メモリ（ＭＥＭ）より構成さ
れ、後述するマイクロメモリ（microMEM）１０３に記憶
されているプログラムに従って、内部レジスタと内蔵メ
モリに記憶されたデータを高速演算するようになされて
いる。
【００３９】ＰＫＥ１０８は、メインＤＭＡＣ４６の制
御により、転送されてくるＶＵのマイクロコードをマイ
クロメモリ１０３に展開したり、パックされたデータの
パケットをＶＵ−ＭＥＭ１０７の内蔵メモリに展開する
ようになされている。ＦＭＡＣ（Floating Maltiple Ad
der Calculation Unit）１０４は、浮動小数点演算を実
行するようになされている。ＤＩＶ（わり算器（Divide
r））１０６は、わり算を実行するようになされてい
る。そして、メインメモリ４５より供給されたデータに
対して、定型処理を施し、処理結果をＧＰＵＩＦ７２を
介してＧＰＵ４９に供給するようになされている。
御により、転送されてくるＶＵのマイクロコードをマイ
クロメモリ１０３に展開したり、パックされたデータの
パケットをＶＵ−ＭＥＭ１０７の内蔵メモリに展開する
ようになされている。ＦＭＡＣ（Floating Maltiple Ad
der Calculation Unit）１０４は、浮動小数点演算を実
行するようになされている。ＤＩＶ（わり算器（Divide
r））１０６は、わり算を実行するようになされてい
る。そして、メインメモリ４５より供給されたデータに
対して、定型処理を施し、処理結果をＧＰＵＩＦ７２を
介してＧＰＵ４９に供給するようになされている。
【００４０】メインメモリ４５は、３次元オブジェクト
のデータを記憶し、必要に応じて、第１ベクトル処理装
置７１，第２ベクトル処理装置４８にそれぞれ供給する
ようになされている。また、メインＣＰＵ４４と第１ベ
クトル処理装置（ＶＰＥ０）７１とが共同して作成した
ディスプレイリストを、メインメモリ４５が内蔵するＭ
ＦＩＦＯ（MemoryFIFO）に一旦、記憶させ、メインバス
４１を介してＧＰＵＩＦ７２に供給するようになされて
いる。これは、メインＣＰＵ４４および第１ベクトル処
理装置７１の方が、第２ベクトル処理装置４８より優先
順位が低いため、第２ベクトル処理装置４８がアイドル
状態になるまでディスプレイリストを保持しておく必要
があるからである。
のデータを記憶し、必要に応じて、第１ベクトル処理装
置７１，第２ベクトル処理装置４８にそれぞれ供給する
ようになされている。また、メインＣＰＵ４４と第１ベ
クトル処理装置（ＶＰＥ０）７１とが共同して作成した
ディスプレイリストを、メインメモリ４５が内蔵するＭ
ＦＩＦＯ（MemoryFIFO）に一旦、記憶させ、メインバス
４１を介してＧＰＵＩＦ７２に供給するようになされて
いる。これは、メインＣＰＵ４４および第１ベクトル処
理装置７１の方が、第２ベクトル処理装置４８より優先
順位が低いため、第２ベクトル処理装置４８がアイドル
状態になるまでディスプレイリストを保持しておく必要
があるからである。
【００４１】また、ＣＰＵ４４および第１ベクトル処理
装置７１は、共同して第２ベクトル処理装置４８が処理
するためのマトリクスを作成し、メインメモリ４５に記
憶させるようになされている。そして、第２ベクトル処
理装置４８は、このマトリクスを用いて、ディスプレイ
リストを作成するようになされている。
装置７１は、共同して第２ベクトル処理装置４８が処理
するためのマトリクスを作成し、メインメモリ４５に記
憶させるようになされている。そして、第２ベクトル処
理装置４８は、このマトリクスを用いて、ディスプレイ
リストを作成するようになされている。
【００４２】ＧＰＵ４９は、第１ベクトル処理装置７１
よりＧＰＵＩＦ７２を介して供給されれる非定型処理用
のディスプレイリストと、第２ベクトル処理装置４８よ
り供給される定型処理用のディスプレイリストを処理す
るために、それぞれに対応する描画時のクリップ範囲や
描画オフセット等のコンテクスト（描画設定条件）を保
持するようになされている。ＣＧ０は非定型処理用のグ
ラフィックコンテクストであり、ＣＧ１は、定型処理用
のグラフィックコンテクストである。
よりＧＰＵＩＦ７２を介して供給されれる非定型処理用
のディスプレイリストと、第２ベクトル処理装置４８よ
り供給される定型処理用のディスプレイリストを処理す
るために、それぞれに対応する描画時のクリップ範囲や
描画オフセット等のコンテクスト（描画設定条件）を保
持するようになされている。ＣＧ０は非定型処理用のグ
ラフィックコンテクストであり、ＣＧ１は、定型処理用
のグラフィックコンテクストである。
【００４３】例えば、ＤＭＡＣ１０９の制御により、メ
インメモリ４５からメインバス４１を介して第１ベクト
ル処理装置７１に供給されたマイクロコードやパックさ
れたデータ（３次元オブジェクトのデータなど）のパケ
ットは、ＰＫＥ１０２により、マイクロメモリ９８や内
蔵メモリに展開される。そして、ＦＭＡＣ９９およびＤ
ＩＶ１００により、３次元オブジェクトのデータに対し
て、マトリクス演算、座標変換、透視変換等の演算が施
される。また、このとき、ＣＰＵコア９４と共に、より
複雑な処理が施される。例えば、木の葉が風に揺れる様
子や、自動車のフロントウィンドウを雨の滴が垂れる様
子を描画するためのディスプレイリストが作成される。
インメモリ４５からメインバス４１を介して第１ベクト
ル処理装置７１に供給されたマイクロコードやパックさ
れたデータ（３次元オブジェクトのデータなど）のパケ
ットは、ＰＫＥ１０２により、マイクロメモリ９８や内
蔵メモリに展開される。そして、ＦＭＡＣ９９およびＤ
ＩＶ１００により、３次元オブジェクトのデータに対し
て、マトリクス演算、座標変換、透視変換等の演算が施
される。また、このとき、ＣＰＵコア９４と共に、より
複雑な処理が施される。例えば、木の葉が風に揺れる様
子や、自動車のフロントウィンドウを雨の滴が垂れる様
子を描画するためのディスプレイリストが作成される。
【００４４】このようにして作成された２次元のオブジ
ェクトを画面に描画するためのディスプレイリスト（Co
mplex Stream）は、メインバス４１を介して一旦メイン
メモリ４５のＭＦＩＦＯに記憶され、ＧＰＵＩＦ７２に
供給される。
ェクトを画面に描画するためのディスプレイリスト（Co
mplex Stream）は、メインバス４１を介して一旦メイン
メモリ４５のＭＦＩＦＯに記憶され、ＧＰＵＩＦ７２に
供給される。
【００４５】一方、メインＤＭＡＣ４６の制御により、
メインメモリ４５からメインバス４１を介して第２ベク
トル処理装置４８に供給されたマイクロコードやパック
されたデータ（３次元オブジェクトのデータなど）のパ
ケットは、ＰＫＥ１０８により、マイクロメモリ１０３
や内蔵メモリに展開される。そして、ＦＭＡＣ１０４お
よびＤＩＶ１０６により、メインメモリ４５よりメイン
バス４１を介して供給される、メインＣＰＵ４４および
第１ベクトル処理装置７１が作成したマトリクスやコン
テクストに基づいて、３次元オブジェクトのデータに対
して、マトリクス演算、座標変換、透視変換等の演算が
施される。ここでは、比較的簡単な定型処理が施され
る。
メインメモリ４５からメインバス４１を介して第２ベク
トル処理装置４８に供給されたマイクロコードやパック
されたデータ（３次元オブジェクトのデータなど）のパ
ケットは、ＰＫＥ１０８により、マイクロメモリ１０３
や内蔵メモリに展開される。そして、ＦＭＡＣ１０４お
よびＤＩＶ１０６により、メインメモリ４５よりメイン
バス４１を介して供給される、メインＣＰＵ４４および
第１ベクトル処理装置７１が作成したマトリクスやコン
テクストに基づいて、３次元オブジェクトのデータに対
して、マトリクス演算、座標変換、透視変換等の演算が
施される。ここでは、比較的簡単な定型処理が施され
る。
【００４６】そして、このようにして作成された２次元
のオブジェクトを画面に描画するためのディスプレイリ
スト（Simple Stream）は、メインバス４１を介してＧ
ＰＵＩＦ７２に供給される。ＧＰＵＩＦ７２は、これら
２つのストリームを調停し、それらを時分割でＧＰＵ４
９に転送する。
のオブジェクトを画面に描画するためのディスプレイリ
スト（Simple Stream）は、メインバス４１を介してＧ
ＰＵＩＦ７２に供給される。ＧＰＵＩＦ７２は、これら
２つのストリームを調停し、それらを時分割でＧＰＵ４
９に転送する。
【００４７】そして、ＧＰＵ４９により、ＧＰＵＩＦ７
２より供給されたディスプレイリストに基づいて、描画
処理が実行され、フレームメモリ５８にポリゴンが描画
される。ここで、ディスプレイリストがメインＣＰＵ４
４および第１ベクトル処理装置７１によってメインメモ
リ４５上に作成され、メインバス４１を介して供給され
たものである場合、ＧＰＵ４９においては、グラフィッ
クコンテクスト（ＧＣ）０を用いて描画処理が行われ、
ディスプレイリストが第２ベクトル処理装置４８によっ
て作成されたものである場合、グラフィックコンテクス
ト（ＧＣ）１を用いて描画処理が行われる。
２より供給されたディスプレイリストに基づいて、描画
処理が実行され、フレームメモリ５８にポリゴンが描画
される。ここで、ディスプレイリストがメインＣＰＵ４
４および第１ベクトル処理装置７１によってメインメモ
リ４５上に作成され、メインバス４１を介して供給され
たものである場合、ＧＰＵ４９においては、グラフィッ
クコンテクスト（ＧＣ）０を用いて描画処理が行われ、
ディスプレイリストが第２ベクトル処理装置４８によっ
て作成されたものである場合、グラフィックコンテクス
ト（ＧＣ）１を用いて描画処理が行われる。
【００４８】フレームメモリ５８に描画されたポリゴン
は、ＣＲＴＣ８４の制御により、対応するビデオ信号に
変換された後、出力される。
は、ＣＲＴＣ８４の制御により、対応するビデオ信号に
変換された後、出力される。
【００４９】図７は、２つのディスプレイリストが処理
されるタイミングを示す図である。図７におけるGeomet
ry Subsystem0は、図６のブロック図においては第２ベ
クトル処理装置４８に対応し、Geometry Subsystem1は
メインＣＰＵ４４および第１ベクトル処理装置７１に対
応している。そして、Rendering SubsystemはＧＰＵ４
９に対応している。
されるタイミングを示す図である。図７におけるGeomet
ry Subsystem0は、図６のブロック図においては第２ベ
クトル処理装置４８に対応し、Geometry Subsystem1は
メインＣＰＵ４４および第１ベクトル処理装置７１に対
応している。そして、Rendering SubsystemはＧＰＵ４
９に対応している。
【００５０】図７（Ａ）は、プロセッサが１つの場合の
処理手順を示している。即ち、Geometry Subsystem0が
ディスプレイリスト（List#0-1）を作成すると、それを
Rendering Subsystemに供給し、次のディスプレイリス
ト（List#0-2以降のディスプレイリスト）の作成を続け
る。Rendering Subsystemは、供給されたディスプレイ
リスト（List#0-1）に従って、描画処理を実行する。描
画処理が終了した時点で、Geometry Subsystem0が次の
ディスプレイリスト（List#0-2）の作成をまだ行ってい
る場合、Rendering SubsystemはGeometry Subsystem0が
ディスプレイリスト（List#0-2）の作成を終了し、その
供給を受けるまでの間、アイドル状態となる。
処理手順を示している。即ち、Geometry Subsystem0が
ディスプレイリスト（List#0-1）を作成すると、それを
Rendering Subsystemに供給し、次のディスプレイリス
ト（List#0-2以降のディスプレイリスト）の作成を続け
る。Rendering Subsystemは、供給されたディスプレイ
リスト（List#0-1）に従って、描画処理を実行する。描
画処理が終了した時点で、Geometry Subsystem0が次の
ディスプレイリスト（List#0-2）の作成をまだ行ってい
る場合、Rendering SubsystemはGeometry Subsystem0が
ディスプレイリスト（List#0-2）の作成を終了し、その
供給を受けるまでの間、アイドル状態となる。
【００５１】以下同様にして、Rendering Subsystemに
よる描画処理が終了しても、Geometry Subsystem0によ
る次のディスプレイリストの作成が終了していない場
合、Rendering Subsystemは、次のディスプレイリスト
がGeometry Subsystem0から供給されるまでの間、アイ
ドル状態となる。
よる描画処理が終了しても、Geometry Subsystem0によ
る次のディスプレイリストの作成が終了していない場
合、Rendering Subsystemは、次のディスプレイリスト
がGeometry Subsystem0から供給されるまでの間、アイ
ドル状態となる。
【００５２】図７（Ｂ）は、プロセッサが２つの場合の
処理手順を示している。即ち、Geometry Subsystem0が
ディスプレイリスト（List#0-1）を作成する間、Render
ing Subsystemはアイドル状態であるので、Geometry Su
bsystem1が既に作成し、メインメモリ４５に記憶させて
おいたディスプレイリスト（List#1-1）をRenderingSub
systemに供給する。Geometry Subsystem1からのディス
プレイリスト（List#1-1）の供給を受けたRendering Su
bsystemは、ディスプレイリストに付加されて供給され
たGeometry Subsystem1に対応するコンテクストに基づ
いて、描画処理を実行する。
処理手順を示している。即ち、Geometry Subsystem0が
ディスプレイリスト（List#0-1）を作成する間、Render
ing Subsystemはアイドル状態であるので、Geometry Su
bsystem1が既に作成し、メインメモリ４５に記憶させて
おいたディスプレイリスト（List#1-1）をRenderingSub
systemに供給する。Geometry Subsystem1からのディス
プレイリスト（List#1-1）の供給を受けたRendering Su
bsystemは、ディスプレイリストに付加されて供給され
たGeometry Subsystem1に対応するコンテクストに基づ
いて、描画処理を実行する。
【００５３】Geometry Subsystem0によるディスプレイ
リスト（List#0-1）の作成が終了すると、Geometry Sub
system1は、次のディスプレイリスト（List#1-2）のRen
dering Subsystemへの供給を中止する。これにより、Ge
ometry Subsystem0は、作成したディスプレイリスト（L
ist#0-1）をRendering Subsystemに供給するとともに、
次のディスプレイリスト（List#0-2）の作成を開始す
る。そして、Rendering Subsystemは、供給されたディ
スプレイリスト（List#0-1）に従って、描画処理を実行
する。
リスト（List#0-1）の作成が終了すると、Geometry Sub
system1は、次のディスプレイリスト（List#1-2）のRen
dering Subsystemへの供給を中止する。これにより、Ge
ometry Subsystem0は、作成したディスプレイリスト（L
ist#0-1）をRendering Subsystemに供給するとともに、
次のディスプレイリスト（List#0-2）の作成を開始す
る。そして、Rendering Subsystemは、供給されたディ
スプレイリスト（List#0-1）に従って、描画処理を実行
する。
【００５４】Rendering Subsystemによるディスプレイ
リスト（List#0-1）の描画処理が終了したとき、Geomet
ry Subsystem0は、まだ、次のディスプレイリスト（Lis
t#0-2）を作成中であり、Rendering Subsystemはアイド
ル状態であるので、GeometrySubsystem1は、次のディス
プレイリスト（List#1-2）をRendering Subsystemに供
給する。Geometry Subsystem1からのディスプレイリス
ト（List#1-2）の供給を受けたRendering Subsystem
は、そのディスプレイリスト（List#1-2）に従って、描
画処理を開始する。
リスト（List#0-1）の描画処理が終了したとき、Geomet
ry Subsystem0は、まだ、次のディスプレイリスト（Lis
t#0-2）を作成中であり、Rendering Subsystemはアイド
ル状態であるので、GeometrySubsystem1は、次のディス
プレイリスト（List#1-2）をRendering Subsystemに供
給する。Geometry Subsystem1からのディスプレイリス
ト（List#1-2）の供給を受けたRendering Subsystem
は、そのディスプレイリスト（List#1-2）に従って、描
画処理を開始する。
【００５５】以下同様にして、Geometry Subsystem1
は、Geometry Subsystem0が処理中であり、Rendering S
ubsystemがアイドル中のときだけ、作成したディスプレ
イリストをRendering Subsystemに供給する。これによ
り、複数のプロセッサが作成したディスプレイリスト
を、Rendering Subsystemに効率的に処理させることが
可能となる。
は、Geometry Subsystem0が処理中であり、Rendering S
ubsystemがアイドル中のときだけ、作成したディスプレ
イリストをRendering Subsystemに供給する。これによ
り、複数のプロセッサが作成したディスプレイリスト
を、Rendering Subsystemに効率的に処理させることが
可能となる。
【００５６】例えば、座標変換処理を補強するために、
ＣＰＵとは別のサブプロセッサや座標変換装置を設け
て、複数の処理装置が共同して１つの描画装置（ＧＰＵ
４９）にディスプレイリストを送出するようにした場
合、描画装置に送出するディスプレイリストの容量は膨
大なため、短い時間間隔で、描画装置を使用するＣＰＵ
を切り替えるようにしないと、各ＣＰＵのローカルメモ
リがオーバフローする。そのため、図７（Ｂ）に示した
ように、各ＣＰＵに予め優先順位を設定し、高い優先順
位のＣＰＵ（マスタＣＰＵ）（図６においては、第２ベ
クトル処理装置４８）が描画装置へ送出するリストがな
くなったら、直ちにアクセス権を次のＣＰＵ（スレーブ
ＣＰＵ）（図６においては、メインＣＰＵ４４と第１ベ
クトル処理装置７１）へ譲るようにする。
ＣＰＵとは別のサブプロセッサや座標変換装置を設け
て、複数の処理装置が共同して１つの描画装置（ＧＰＵ
４９）にディスプレイリストを送出するようにした場
合、描画装置に送出するディスプレイリストの容量は膨
大なため、短い時間間隔で、描画装置を使用するＣＰＵ
を切り替えるようにしないと、各ＣＰＵのローカルメモ
リがオーバフローする。そのため、図７（Ｂ）に示した
ように、各ＣＰＵに予め優先順位を設定し、高い優先順
位のＣＰＵ（マスタＣＰＵ）（図６においては、第２ベ
クトル処理装置４８）が描画装置へ送出するリストがな
くなったら、直ちにアクセス権を次のＣＰＵ（スレーブ
ＣＰＵ）（図６においては、メインＣＰＵ４４と第１ベ
クトル処理装置７１）へ譲るようにする。
【００５７】スレーブＣＰＵは、マスタＣＰＵがディス
プレイリストを作成して、それを描画装置に転送する準
備ができた時点で、まだ、送出すべきディスプレイリス
トが残っていても、すぐに処理を中断し、描画装置への
アクセス権をマスタＣＰＵに返す。
プレイリストを作成して、それを描画装置に転送する準
備ができた時点で、まだ、送出すべきディスプレイリス
トが残っていても、すぐに処理を中断し、描画装置への
アクセス権をマスタＣＰＵに返す。
【００５８】マスタＣＰＵには、高速に処理を実行する
がローカルメモリの容量が比較的小さいものが割り当て
られ、スレーブＣＰＵにはローカルメモリの容量は比較
的大きいが、処理速度が比較的遅いものが割り当てられ
る。
がローカルメモリの容量が比較的小さいものが割り当て
られ、スレーブＣＰＵにはローカルメモリの容量は比較
的大きいが、処理速度が比較的遅いものが割り当てられ
る。
【００５９】図８に示すように、スレーブＣＰＵのさら
にスレーブとなるＣＰＵが接続される場合もある。この
ような場合、特に低次のスレーブＣＰＵは、大きなディ
スプレイリストを記憶するためのさらに大きな容量のロ
ーカルメモリを必要とする。このため、低次のスレーブ
ＣＰＵは、通常、メインメモリを抱えるメインＣＰＵが
受け持つようにしている。
にスレーブとなるＣＰＵが接続される場合もある。この
ような場合、特に低次のスレーブＣＰＵは、大きなディ
スプレイリストを記憶するためのさらに大きな容量のロ
ーカルメモリを必要とする。このため、低次のスレーブ
ＣＰＵは、通常、メインメモリを抱えるメインＣＰＵが
受け持つようにしている。
【００６０】描画装置が描画を行うためには、ディスプ
レイリストに記述された頂点情報と同時に、上述したよ
うに、描画時のクリップ範囲や描画オフセット等のコン
テクストと呼ばれる環境パラメータ(描画設定条件）が
必要である。Rendering Subsystemは、各Geometry Subs
ystemより供給されたディスプレイリストに基づいた描
画処理を、そのディスプレイリストを供給したGeometry
Subsystemに対応するコンテクストに従って行う。しか
しながら、ディスプレイリストを供給するGeometry Sub
systemが切り替わる度に、コンテクストを再設定するこ
とは非常に面倒である。そこで、Rendering Subsystem
側が、Geometry Subsystemの個数分のコンテクストを保
持するようにしている。
レイリストに記述された頂点情報と同時に、上述したよ
うに、描画時のクリップ範囲や描画オフセット等のコン
テクストと呼ばれる環境パラメータ(描画設定条件）が
必要である。Rendering Subsystemは、各Geometry Subs
ystemより供給されたディスプレイリストに基づいた描
画処理を、そのディスプレイリストを供給したGeometry
Subsystemに対応するコンテクストに従って行う。しか
しながら、ディスプレイリストを供給するGeometry Sub
systemが切り替わる度に、コンテクストを再設定するこ
とは非常に面倒である。そこで、Rendering Subsystem
側が、Geometry Subsystemの個数分のコンテクストを保
持するようにしている。
【００６１】図７に示したように、コンテクストは、デ
ィスプレイリストに付加され、例えば、描画するオブジ
ェクト毎にＧＰＵ４９に供給される。従って、ＧＰＵ４
９は、オブジェクト毎に、そのオブジェクトに対応する
コンテクストに基づいて、描画処理を行うことができ
る。
ィスプレイリストに付加され、例えば、描画するオブジ
ェクト毎にＧＰＵ４９に供給される。従って、ＧＰＵ４
９は、オブジェクト毎に、そのオブジェクトに対応する
コンテクストに基づいて、描画処理を行うことができ
る。
【００６２】Geometry SubsystemとRendering Subsyste
mは、メインバス４１を構成するデータバスとアドレス
バスを共有し、アドレスバスを介して現在アクセスして
いるGeometry SubsystemのＩＤを、またデータバスを介
して現在アクセスしているGeometry Subsystemが作成し
たディスプレイリストをそれぞれRendering Subsystem
に供給する。Rendering Subsystemは、供給されたＩＤ
に対応するコンテクストを選択し、このコンテクストに
基づいてディスプレイリストを解釈し、フレームバッフ
ァへの描画を行う。
mは、メインバス４１を構成するデータバスとアドレス
バスを共有し、アドレスバスを介して現在アクセスして
いるGeometry SubsystemのＩＤを、またデータバスを介
して現在アクセスしているGeometry Subsystemが作成し
たディスプレイリストをそれぞれRendering Subsystem
に供給する。Rendering Subsystemは、供給されたＩＤ
に対応するコンテクストを選択し、このコンテクストに
基づいてディスプレイリストを解釈し、フレームバッフ
ァへの描画を行う。
【００６３】以上のように、複数のプロセッサがその優
先順位に従って描画装置を制御するようにすることによ
り、ディスプレイリストを保持するローカルメモリの容
量を、プロセッサ毎に最小限にすることができる。これ
により、ローカルメモリにコストをかけることなく、デ
ィスプレイリストの作成処理を並列化することができ
る。また、コンテクストを各描画処理装置に保持させる
ことにより、コンテクストの切り替え時におけるオーバ
ヘッドを減少させることができる。
先順位に従って描画装置を制御するようにすることによ
り、ディスプレイリストを保持するローカルメモリの容
量を、プロセッサ毎に最小限にすることができる。これ
により、ローカルメモリにコストをかけることなく、デ
ィスプレイリストの作成処理を並列化することができ
る。また、コンテクストを各描画処理装置に保持させる
ことにより、コンテクストの切り替え時におけるオーバ
ヘッドを減少させることができる。
【００６４】次に、複数のプロセッサがデータバスとメ
インメモリを時分割で共有し、データの転送を行う場合
において、データの制御を、転送するデータ自身に埋め
込まれたメタ命令に従って行う方法について説明する。
インメモリを時分割で共有し、データの転送を行う場合
において、データの制御を、転送するデータ自身に埋め
込まれたメタ命令に従って行う方法について説明する。
【００６５】図９は、メタ命令のフォーマット例を示し
ている。メタ命令は１２８ビットで構成され、そのうち
の６４ビットのみが有効とされる。最初の１６ビットに
は、転送すべきデータのサイズがセットされる。２４ビ
ット目乃至３１ビット目には、メタ命令のＩＤがセット
される。そして、３２ビット目乃至６３ビット目には、
転送すべきデータが記憶されているアドレス、または、
次に読み出すべきメタ命令が記憶されているアドレスが
セットされる。
ている。メタ命令は１２８ビットで構成され、そのうち
の６４ビットのみが有効とされる。最初の１６ビットに
は、転送すべきデータのサイズがセットされる。２４ビ
ット目乃至３１ビット目には、メタ命令のＩＤがセット
される。そして、３２ビット目乃至６３ビット目には、
転送すべきデータが記憶されているアドレス、または、
次に読み出すべきメタ命令が記憶されているアドレスが
セットされる。
【００６６】データの転送は、データに埋め込まれたメ
タ命令のＩＤに応じて、以下のように制御される。
タ命令のＩＤに応じて、以下のように制御される。
【００６７】ＩＤが「ｃｎｔ」である場合、メタ命令の
次のＱＷＣワードを転送した後、パケットの次の番地の
メタ命令を実行する。ＩＤが「ｃｎｔｓ」である場合、
メタ命令の次のＱＷＣワードをストール制御をしながら
転送した後、パケットの次の番地のメタ命令を実行す
る。ＩＤが「ｎｅｘｔ」の場合、メタ命令に続くＱＷＣ
ワードを転送した後、アドレスで示される番地に記憶さ
れているメタ命令が実行される。
次のＱＷＣワードを転送した後、パケットの次の番地の
メタ命令を実行する。ＩＤが「ｃｎｔｓ」である場合、
メタ命令の次のＱＷＣワードをストール制御をしながら
転送した後、パケットの次の番地のメタ命令を実行す
る。ＩＤが「ｎｅｘｔ」の場合、メタ命令に続くＱＷＣ
ワードを転送した後、アドレスで示される番地に記憶さ
れているメタ命令が実行される。
【００６８】また、ＩＤが「ｒｅｆ」の場合、アドレス
で表される番地からＱＷＣワードを転送した後、メタ命
令の次の番地のメタ命令を実行する。ＩＤが「ｒｅｆ
ｓ」の場合、ＡＤＤＲ番地からＱＷＣワードをストール
制御を行いながら転送した後、メタ命令の次の番地のメ
タ命令を実行する。
で表される番地からＱＷＣワードを転送した後、メタ命
令の次の番地のメタ命令を実行する。ＩＤが「ｒｅｆ
ｓ」の場合、ＡＤＤＲ番地からＱＷＣワードをストール
制御を行いながら転送した後、メタ命令の次の番地のメ
タ命令を実行する。
【００６９】ＩＤが「ｃａｌｌ」の場合、メタ命令に続
くＱＷＣワードを転送した後、パケットの次の番地をレ
ジスタにプッシュして、アドレスで示される番地に記憶
されているメタ命令を実行する。ＩＤが「ｒｅｔ」の場
合、メタ命令に続くＱＷＣワードを転送した後、レジス
タからポップした番地に記憶されているメタ命令を実行
する。ＩＤが「ｅｎｄ」の場合、メタ命令に続くＱＷＣ
ワードを転送した後、処理を終了する。
くＱＷＣワードを転送した後、パケットの次の番地をレ
ジスタにプッシュして、アドレスで示される番地に記憶
されているメタ命令を実行する。ＩＤが「ｒｅｔ」の場
合、メタ命令に続くＱＷＣワードを転送した後、レジス
タからポップした番地に記憶されているメタ命令を実行
する。ＩＤが「ｅｎｄ」の場合、メタ命令に続くＱＷＣ
ワードを転送した後、処理を終了する。
【００７０】図１０は、メタ命令のＩＤが「ｎｅｘｔ」
の場合の動作を示している。最初に、メインＤＭＡＣ４
６は、レジスタＤｎ＿ＴＡＤＲ（Tag Address）によっ
て指定されたアドレスから、１ワードをメタ命令ワード
として読み出す。この例の場合、そのメタ命令は「ＮＥ
ＸＴ ＡＤＤＲ＝ＡＤＤＲ２，ＬＥＮ＝８」であるの
で、続く８ｑｗｏｒｄ（quadlet word）（１ｑｗｏｒｄ
＝１２８ビット）のデータが転送された後、アドレスＡ
ＤＤＲ２に記憶されているメタ命令「ＮＥＸＴＡＤＤＲ
＝ＡＤＤＲ１，ＬＥＮ＝２」が実行される。
の場合の動作を示している。最初に、メインＤＭＡＣ４
６は、レジスタＤｎ＿ＴＡＤＲ（Tag Address）によっ
て指定されたアドレスから、１ワードをメタ命令ワード
として読み出す。この例の場合、そのメタ命令は「ＮＥ
ＸＴ ＡＤＤＲ＝ＡＤＤＲ２，ＬＥＮ＝８」であるの
で、続く８ｑｗｏｒｄ（quadlet word）（１ｑｗｏｒｄ
＝１２８ビット）のデータが転送された後、アドレスＡ
ＤＤＲ２に記憶されているメタ命令「ＮＥＸＴＡＤＤＲ
＝ＡＤＤＲ１，ＬＥＮ＝２」が実行される。
【００７１】これにより、続く２ｑｗｏｒｄのデータが
ＤＭＡＣの制御により転送された後、アドレスＡＤＤＲ
１に記憶されているメタ命令「ＥＮＤ ＡＤＤＲ＝−，
ＬＥＮ＝８」が実行される。即ち、続く８ｑｗｏｒｄの
データが転送された後、処理を終了する。
ＤＭＡＣの制御により転送された後、アドレスＡＤＤＲ
１に記憶されているメタ命令「ＥＮＤ ＡＤＤＲ＝−，
ＬＥＮ＝８」が実行される。即ち、続く８ｑｗｏｒｄの
データが転送された後、処理を終了する。
【００７２】図１１は、メタ命令のＩＤが「ＲＥＦ」の
場合の動作を示している。最初に、メインＤＭＡＣ４６
は、レジスタＤｎ＿ＴＡＤＲによって指定されたアドレ
スから、１ワードをメタ命令ワードとして読み出す。こ
の例の場合、「ＲＥＦ ＡＤＤＲ＝ＡＤＤＲ２，ＬＥＮ
＝２」であるので、アドレス２より以降に記憶されてい
る２ｑｗｏｒｄのデータが転送され、次のメタ命令が実
行される。
場合の動作を示している。最初に、メインＤＭＡＣ４６
は、レジスタＤｎ＿ＴＡＤＲによって指定されたアドレ
スから、１ワードをメタ命令ワードとして読み出す。こ
の例の場合、「ＲＥＦ ＡＤＤＲ＝ＡＤＤＲ２，ＬＥＮ
＝２」であるので、アドレス２より以降に記憶されてい
る２ｑｗｏｒｄのデータが転送され、次のメタ命令が実
行される。
【００７３】即ち、メタ命令「ＲＥＦ ＡＤＤＲ＝ＡＤ
ＤＲ１，ＬＥＮ＝８」が実行され、ＡＤＤＲ１より以降
に記憶されている８ｑｗｏｒｄのデータが転送され、次
のメタ命令が実行される。即ち、メタ命令「ＥＮＤ Ａ
ＤＤＲ＝−，ＬＥＮ＝８」が実行され、続く８ｑｗｏｒ
ｄのデータが転送される。
ＤＲ１，ＬＥＮ＝８」が実行され、ＡＤＤＲ１より以降
に記憶されている８ｑｗｏｒｄのデータが転送され、次
のメタ命令が実行される。即ち、メタ命令「ＥＮＤ Ａ
ＤＤＲ＝−，ＬＥＮ＝８」が実行され、続く８ｑｗｏｒ
ｄのデータが転送される。
【００７４】図１２は、メタ命令のＩＤが「ＣＡＬＬ」
の場合の動作を示している。最初に、メインＤＭＡＣ４
６は、レジスタＤｎ＿ＴＡＤＲによって指定されたアド
レスから、１ワードをメタ命令ワードとして読み出す。
この例の場合、「ＣＡＬＬＡＤＤＲ＝ＡＤＤＲ１，ＬＥ
Ｎ＝０」であるので、アドレス１に記憶されているメタ
命令が実行される。即ち、メタ命令「ＣＡＬＬ ＡＤＤ
Ｒ＝ＡＤＤＲ２，ＬＥＮ＝８」が実行され、続く８ｑｗ
ｏｒｄのデータが転送された後、ＡＤＤＲ２に記憶され
ているメタ命令が実行される。
の場合の動作を示している。最初に、メインＤＭＡＣ４
６は、レジスタＤｎ＿ＴＡＤＲによって指定されたアド
レスから、１ワードをメタ命令ワードとして読み出す。
この例の場合、「ＣＡＬＬＡＤＤＲ＝ＡＤＤＲ１，ＬＥ
Ｎ＝０」であるので、アドレス１に記憶されているメタ
命令が実行される。即ち、メタ命令「ＣＡＬＬ ＡＤＤ
Ｒ＝ＡＤＤＲ２，ＬＥＮ＝８」が実行され、続く８ｑｗ
ｏｒｄのデータが転送された後、ＡＤＤＲ２に記憶され
ているメタ命令が実行される。
【００７５】即ち、メタ命令「ＲＥＴ ＡＤＤＲ＝−，
ＬＥＮ＝８」が実行され、続く８ｑｗｏｒｄのデータが
転送された後、リターンし、メタ命令「ＲＥＴ ＡＤＤ
Ｒ＝−，ＬＥＮ＝０」が実行される。これにより、次の
メタ命令「ＣＡＬＬ ＡＤＤＲ＝ＡＤＤＲ２，ＬＥＮ＝
８」が実行され、続く８ｑｗｏｒｄのデータが転送され
た後、ＡＤＤＲ２に記憶されているメタ命令が再度実行
される。
ＬＥＮ＝８」が実行され、続く８ｑｗｏｒｄのデータが
転送された後、リターンし、メタ命令「ＲＥＴ ＡＤＤ
Ｒ＝−，ＬＥＮ＝０」が実行される。これにより、次の
メタ命令「ＣＡＬＬ ＡＤＤＲ＝ＡＤＤＲ２，ＬＥＮ＝
８」が実行され、続く８ｑｗｏｒｄのデータが転送され
た後、ＡＤＤＲ２に記憶されているメタ命令が再度実行
される。
【００７６】即ち、「ＲＥＴ ＡＤＤＲ＝−，ＬＥＮ＝
８」が実行され、続く８ｑｗｏｒｄのデータが転送され
た後、リターンし、次にメタ命令「ＥＮＤ ＡＤＤＲ＝
−，ＬＥＮ＝０」が実行され、処理を終了する。
８」が実行され、続く８ｑｗｏｒｄのデータが転送され
た後、リターンし、次にメタ命令「ＥＮＤ ＡＤＤＲ＝
−，ＬＥＮ＝０」が実行され、処理を終了する。
【００７７】このように、データに埋め込まれたメタ命
令に従って、データ転送が制御される。
令に従って、データ転送が制御される。
【００７８】図１３は、上述したメタ命令によって、デ
ータの転送が制御される様子を示す図である。ＣＰＵ４
４がディスプレイリスト（DisplayList0）を作成してい
る間に、１フレーム前に作成されたディスプレイリスト
（DisplayList1）が第２ベクトル処理装置（ＶＰＥ１）
４８に転送される。
ータの転送が制御される様子を示す図である。ＣＰＵ４
４がディスプレイリスト（DisplayList0）を作成してい
る間に、１フレーム前に作成されたディスプレイリスト
（DisplayList1）が第２ベクトル処理装置（ＶＰＥ１）
４８に転送される。
【００７９】まず、メインＣＰＵ４４および第１ベクト
ル処理装置７１が、図１３に示すように、ＩＤが「ＮＥ
ＸＴ」のメタ命令、コンテクスト、ＩＤが「ＲＥＦ」の
メタ命令、ＩＤが「ＲＥＦ」のメタ命令、マトリクス、
ＩＤが「ＲＥＦ」のメタ命令、マトリクス、ＩＤが「Ｒ
ＥＦ」のメタ命令、マトリクス、ＩＤが「ＲＥＦ」のメ
タ命令、ＩＤが「ＲＥＦ」のメタ命令、ＩＤが「ＲＥ
Ｆ」のメタ命令、マトリクス、ＩＤが「ＲＥＴ」のマト
リクスからなるディスプレイリストを作成する。
ル処理装置７１が、図１３に示すように、ＩＤが「ＮＥ
ＸＴ」のメタ命令、コンテクスト、ＩＤが「ＲＥＦ」の
メタ命令、ＩＤが「ＲＥＦ」のメタ命令、マトリクス、
ＩＤが「ＲＥＦ」のメタ命令、マトリクス、ＩＤが「Ｒ
ＥＦ」のメタ命令、マトリクス、ＩＤが「ＲＥＦ」のメ
タ命令、ＩＤが「ＲＥＦ」のメタ命令、ＩＤが「ＲＥ
Ｆ」のメタ命令、マトリクス、ＩＤが「ＲＥＴ」のマト
リクスからなるディスプレイリストを作成する。
【００８０】その間、１フレーム前に作成されたディス
プレイリスト（DisplayList1）が第２ベクトル処理装置
４８に転送される。即ち、ＩＤが「ＮＥＸＴ」のメタ命
令が実行され、続くコンテクストが第２ベクトル処理装
置４８に転送される。次に、ＩＤが「ＲＥＦ」のメタ命
令が実行され、メインメモリ４５内のオブジェクトデー
タベースの中のProgram0が参照される。このように、フ
レーム間で内容が変わらないデータは、ディスプレイリ
ストからメタ命令を使用して参照され、ディスプレイリ
スト間で共有される。このため、ディスプレイリストの
作成においては、フレーム毎に変化する位置データ（マ
トリクス）の更新だけとなる。
プレイリスト（DisplayList1）が第２ベクトル処理装置
４８に転送される。即ち、ＩＤが「ＮＥＸＴ」のメタ命
令が実行され、続くコンテクストが第２ベクトル処理装
置４８に転送される。次に、ＩＤが「ＲＥＦ」のメタ命
令が実行され、メインメモリ４５内のオブジェクトデー
タベースの中のProgram0が参照される。このように、フ
レーム間で内容が変わらないデータは、ディスプレイリ
ストからメタ命令を使用して参照され、ディスプレイリ
スト間で共有される。このため、ディスプレイリストの
作成においては、フレーム毎に変化する位置データ（マ
トリクス）の更新だけとなる。
【００８１】なお、オブジェクトデータベースには、３
次元物体を記述するための３次元データ（Vertex of Ob
ject）、オブジェクトデータを解釈するためのプログラ
ム、およびオブジェクトの装飾にテクスチャマッピング
を行う場合に、テクスチャとなる画像データ（Texture
Image）が格納されている。
次元物体を記述するための３次元データ（Vertex of Ob
ject）、オブジェクトデータを解釈するためのプログラ
ム、およびオブジェクトの装飾にテクスチャマッピング
を行う場合に、テクスチャとなる画像データ（Texture
Image）が格納されている。
【００８２】次に、ＩＤが「ＲＥＦ」の次のメタ命令が
実行され、３次元座標データ（オブジェクトの頂点座標
データ）（Vertex of Object0）が参照される。次に、
マトリクスが第２ベクトル処理装置４８に転送され、Ｉ
Ｄが「ＲＥＦ」の次のメタ命令が実行され、３次元座標
データ（Vertex of Object1）が参照される。次に、マ
トリクスが第２ベクトル処理装置４８に転送される。
実行され、３次元座標データ（オブジェクトの頂点座標
データ）（Vertex of Object0）が参照される。次に、
マトリクスが第２ベクトル処理装置４８に転送され、Ｉ
Ｄが「ＲＥＦ」の次のメタ命令が実行され、３次元座標
データ（Vertex of Object1）が参照される。次に、マ
トリクスが第２ベクトル処理装置４８に転送される。
【００８３】そして、ＩＤが「ＲＥＦ」の次のメタ命令
が実行され、再び３次元座標データ（Vertex of Object
1）が参照され、マトリクスが第２ベクトル処理装置４
８に転送される。そして、ＩＤが「ＲＥＦ」の次のメタ
命令が実行され、プログラム（Program3）が参照され
る。次に、ＩＤが「ＲＥＦ」の次のメタ命令が実行さ
れ、テクスチャとなる画像データが転送される。
が実行され、再び３次元座標データ（Vertex of Object
1）が参照され、マトリクスが第２ベクトル処理装置４
８に転送される。そして、ＩＤが「ＲＥＦ」の次のメタ
命令が実行され、プログラム（Program3）が参照され
る。次に、ＩＤが「ＲＥＦ」の次のメタ命令が実行さ
れ、テクスチャとなる画像データが転送される。
【００８４】テクスチャとなる画像データがフレームメ
モリ５８に記憶されていない場合、オブジェクトデータ
（Vertex of Object4）の転送に先立って、テクスチャ
となる画像データがフレームメモリ５８に転送される。
テクスチャとなる画像データがＭＤＥＣ４７からの解凍
データやサブバス４２からの転送データであり、フレー
ム毎に変化するものである場合、後述するように、スト
ール機能が用いられ、データ転送の同期が取られる。
モリ５８に記憶されていない場合、オブジェクトデータ
（Vertex of Object4）の転送に先立って、テクスチャ
となる画像データがフレームメモリ５８に転送される。
テクスチャとなる画像データがＭＤＥＣ４７からの解凍
データやサブバス４２からの転送データであり、フレー
ム毎に変化するものである場合、後述するように、スト
ール機能が用いられ、データ転送の同期が取られる。
【００８５】画像データが転送される間、第２ベクトル
処理装置４８の処理が一旦停止するので、この期間を最
小にするために、画像データの転送期間は、他のＤＭＡ
チャンネルを停止する。この指定もメタ命令の所定の制
御ビットにより行うことができる。例えば、図９に示し
たメタ命令の２４ビット目および２５ビット目にこの制
御ビットをセットすることができる。
処理装置４８の処理が一旦停止するので、この期間を最
小にするために、画像データの転送期間は、他のＤＭＡ
チャンネルを停止する。この指定もメタ命令の所定の制
御ビットにより行うことができる。例えば、図９に示し
たメタ命令の２４ビット目および２５ビット目にこの制
御ビットをセットすることができる。
【００８６】次に、ＩＤが「ＲＥＦ」の次のメタ命令が
実行され、３次元座標データ（Vertex of Object4）が
参照される。次に、マトリクスが第２ベクトル処理装置
４８に転送され、ＩＤが「ＲＥＴ」のメタ命令が実行さ
れ、処理を終了する。
実行され、３次元座標データ（Vertex of Object4）が
参照される。次に、マトリクスが第２ベクトル処理装置
４８に転送され、ＩＤが「ＲＥＴ」のメタ命令が実行さ
れ、処理を終了する。
【００８７】図１４は、ストール機能を説明するための
図である。デバイス０（DEV0）からメインメモリにデー
タの転送が行われ、メインメモリからデバイス１（DEV
1）にデータの転送が行われる場合、メインメモリから
デバイス１にデータが転送されるときのメインメモリ上
での転送アドレスが、デバイス０からメインメモリにデ
ータが転送されるときのメインメモリ上での転送アドレ
スを越える間、メインメモリからデバイス１へのデータ
の転送をストールする。
図である。デバイス０（DEV0）からメインメモリにデー
タの転送が行われ、メインメモリからデバイス１（DEV
1）にデータの転送が行われる場合、メインメモリから
デバイス１にデータが転送されるときのメインメモリ上
での転送アドレスが、デバイス０からメインメモリにデ
ータが転送されるときのメインメモリ上での転送アドレ
スを越える間、メインメモリからデバイス１へのデータ
の転送をストールする。
【００８８】図１３に示した例の場合、メインメモリ４
５から第２ベクトル処理装置４８にテクスチャとなる画
像データを転送するときのメインメモリ４５上での転送
アドレスが、ＭＤＥＣ４７からメインメモリ４５にテク
スチャとなる画像データの転送が行われるときのメイン
メモリ４５上での転送アドレスを越える間、メインメモ
リ４５から第２ベクトル処理装置４８へのテクスチャと
なる画像データの転送をストールする。このようにし
て、データの同期が取られる。
５から第２ベクトル処理装置４８にテクスチャとなる画
像データを転送するときのメインメモリ４５上での転送
アドレスが、ＭＤＥＣ４７からメインメモリ４５にテク
スチャとなる画像データの転送が行われるときのメイン
メモリ４５上での転送アドレスを越える間、メインメモ
リ４５から第２ベクトル処理装置４８へのテクスチャと
なる画像データの転送をストールする。このようにし
て、データの同期が取られる。
【００８９】以上のように、メインＤＭＡＣ４６が、リ
ストを構成するメタ命令を読み出し、それに従って、デ
ータを各プロセッサに分配する。従って、データを生成
する時点で、転送の順序や形態、あるいは転送の優先順
位を予めデータの中にプログラムすることにより、デー
タの性質に依存して、最適な転送を行うことができる。
また、データの転送順序をリスト形式で予め記述してお
くことにより、メモリ内に無駄な作業用のコピーデータ
を持つ必要がなく、無駄なメモリアクセスを軽減すると
ともに、ディスプレイリストのサイズを削減することが
できる。
ストを構成するメタ命令を読み出し、それに従って、デ
ータを各プロセッサに分配する。従って、データを生成
する時点で、転送の順序や形態、あるいは転送の優先順
位を予めデータの中にプログラムすることにより、デー
タの性質に依存して、最適な転送を行うことができる。
また、データの転送順序をリスト形式で予め記述してお
くことにより、メモリ内に無駄な作業用のコピーデータ
を持つ必要がなく、無駄なメモリアクセスを軽減すると
ともに、ディスプレイリストのサイズを削減することが
できる。
【００９０】また、ディスプレイリストのうち、フレー
ム毎に変更する部分だけを２重化して個別に記憶し、そ
の他の部分は共通のメモリ領域に記憶させるようにする
ことにより、ディスプレイリストを記憶するためのメモ
リ容量を削減することができる。従って、少ないメモリ
容量で多くのディスプレイリストを記憶することができ
る。
ム毎に変更する部分だけを２重化して個別に記憶し、そ
の他の部分は共通のメモリ領域に記憶させるようにする
ことにより、ディスプレイリストを記憶するためのメモ
リ容量を削減することができる。従って、少ないメモリ
容量で多くのディスプレイリストを記憶することができ
る。
【００９１】さらに、データに埋め込まれたメタ命令に
従ってデータの転送が行われるため、複数のプロセッサ
間でのデータの読み出しおよび書き込みの同期を取るこ
とを容易にすることができ、メモリ内にダブルバッファ
を構成することなく、複数のプロセッサがメモリを共有
するようにすることができる。
従ってデータの転送が行われるため、複数のプロセッサ
間でのデータの読み出しおよび書き込みの同期を取るこ
とを容易にすることができ、メモリ内にダブルバッファ
を構成することなく、複数のプロセッサがメモリを共有
するようにすることができる。
【００９２】なお、上記実施の形態においては、ＣＤ−
ＲＯＭにデータを記憶させるようにしたが、他の記録媒
体を用いるようにすることも可能である。
ＲＯＭにデータを記憶させるようにしたが、他の記録媒
体を用いるようにすることも可能である。
【００９３】
【発明の効果】請求項１に記載の情報処理装置、および
請求項５に記載の情報処理方法によれば、第２の転送手
段は、第１の生成手段が処理中であり、かつ実行手段が
待機中であるとき、第２の命令を実行手段に供給し、実
行手段は、第２の命令の供給を受けたとき、第２の命令
を実行するようにしたので、複数のプロセッサが効率的
に実行手段を制御することができる。
請求項５に記載の情報処理方法によれば、第２の転送手
段は、第１の生成手段が処理中であり、かつ実行手段が
待機中であるとき、第２の命令を実行手段に供給し、実
行手段は、第２の命令の供給を受けたとき、第２の命令
を実行するようにしたので、複数のプロセッサが効率的
に実行手段を制御することができる。
【図１】本発明の情報処理装置を応用した家庭用ゲーム
機の一例を示す平面図である。
機の一例を示す平面図である。
【図２】図１の家庭用ゲーム機１の正面図である。
【図３】図１の家庭用ゲーム機１の側面図である。
【図４】図１の家庭用ゲーム機１で再生されるＣＤ−Ｒ
ＯＭの一例を示す平面図である。
ＯＭの一例を示す平面図である。
【図５】図１の家庭用ゲーム機１の内部の電気的構成例
を示すブロック図である。
を示すブロック図である。
【図６】図５のメインＤＭＡＣ４６、メインＣＰＵ４
４、第２ベクトル処理装置４８、メインメモリ４５、Ｇ
ＰＵ４９の詳細な構成例を示すブロック図である。
４、第２ベクトル処理装置４８、メインメモリ４５、Ｇ
ＰＵ４９の詳細な構成例を示すブロック図である。
【図７】複数のプロセッサが生成するディスプレイリス
トの処理手順を示す図である。
トの処理手順を示す図である。
【図８】３つのプロセッサがＧＰＵ４９を制御するよう
にした場合の家庭用ゲーム機１の他の構成例を示すブロ
ック図である。
にした場合の家庭用ゲーム機１の他の構成例を示すブロ
ック図である。
【図９】メタ命令のフォーマット例を示す図である。
【図１０】メタ命令に従って、データ転送が行われる手
順を説明する図である。
順を説明する図である。
【図１１】メタ命令に従って、データ転送が行われる手
順を説明する図である。
順を説明する図である。
【図１２】メタ命令に従って、データ転送が行われる手
順を説明する図である。
順を説明する図である。
【図１３】ディスプレイリストに従って、データ転送が
行われる手順を説明する図である。
行われる手順を説明する図である。
【図１４】ストール制御を説明する図である。
１ 家庭用ゲーム機， ２ ゲーム機本体， ３ ディ
スク装着部， １７操作装置， ４０ ＣＤ−ＲＯＭ，
４１ メインバス， ４２ サブバス，４３ ＳＢＵ
ＳＩＦ， ４４ メインＣＰＵ， ４５ メインメモ
リ， ４６メインＤＭＡＣ， ４７ ＭＰＥＧデコー
ダ， ４８ 第２ベクトル処理装置，４９ 画像処理装
置（ＧＰＵ）， ５０ サブＣＰＵ， ５１ サブメモ
リ，５２ サブＤＭＡＣ， ５３ ＲＯＭ， ５６ Ｃ
Ｄ−ＲＯＭドライブ， ５８ フレームメモリ， ９４
ＣＰＵコア， ９８，１０３ マイクロメモリ，９
９，１０４ ＦＭＡＣ， １００，１０６ ＤＩＶ，
１０１，１０７ ＶＵ−ＭＥＭ， １０２，１０８ Ｐ
ＫＥ
スク装着部， １７操作装置， ４０ ＣＤ−ＲＯＭ，
４１ メインバス， ４２ サブバス，４３ ＳＢＵ
ＳＩＦ， ４４ メインＣＰＵ， ４５ メインメモ
リ， ４６メインＤＭＡＣ， ４７ ＭＰＥＧデコー
ダ， ４８ 第２ベクトル処理装置，４９ 画像処理装
置（ＧＰＵ）， ５０ サブＣＰＵ， ５１ サブメモ
リ，５２ サブＤＭＡＣ， ５３ ＲＯＭ， ５６ Ｃ
Ｄ−ＲＯＭドライブ， ５８ フレームメモリ， ９４
ＣＰＵコア， ９８，１０３ マイクロメモリ，９
９，１０４ ＦＭＡＣ， １００，１０６ ＤＩＶ，
１０１，１０７ ＶＵ−ＭＥＭ， １０２，１０８ Ｐ
ＫＥ
Claims (5)
- 【請求項１】 第１の命令を生成する処理を行う第１の
生成手段と、 第２の命令を生成する処理を行う第２の生成手段と、 前記第１の命令、および前記第２の命令を所定のタイミ
ングで切り替えて実行する実行手段と、 前記第１の命令を前記実行手段に転送する第１の転送手
段と、 前記第２の命令を前記実行手段に転送する第２の転送手
段とを備え、 前記第２の転送手段は、前記第１の生成手段が処理中で
あり、かつ前記実行手段が待機中であるとき、前記第２
の命令を前記実行手段に供給し、前記実行手段は、前記
第２の命令の供給を受けたとき、前記第２の命令を実行
することを特徴とする情報処理装置。 - 【請求項２】 前記実行手段は、前記第１の命令および
前記第２の命令を実行するためのパラメータを、前記第
１の生成手段および前記第２の生成手段の個数分だけ保
持し、 前記第１の生成手段から前記第１の命令が転送されてき
たとき、前記第１の命令に対応するパラメータを用いて
前記第１の命令を実行し、前記第２の生成手段から前記
第２の命令が転送されてきたとき、前記第２の命令に対
応するパラメータを用いて前記第２の命令を実行するこ
とを特徴とする請求項１に記載の情報処理装置。 - 【請求項３】 前記第２の生成手段より供給された前記
第２の命令を記憶する記憶手段をさらに備え、 前記第２の転送手段は、前記記憶手段に記憶された前記
第２の命令を前記実行手段に転送することを特徴とする
請求項１に記載の情報処理装置。 - 【請求項４】 前記第１の命令は定型処理に対応し、前
記第２の命令は非定型処理に対応することを特徴とする
請求項１に記載の情報処理装置。 - 【請求項５】 第１の命令を生成する処理を行う第１の
生成手段と、 第２の命令を生成する処理を行う第２の生成手段と、 前記第１の命令、および前記第２の命令を所定のタイミ
ングで切り替えて実行する実行手段と、 前記第１の命令を前記実行手段に転送する第１の転送手
段と、 前記第２の命令を前記実行手段に転送する第２の転送手
段とを備える情報処理装置における情報処理方法であっ
て、 前記第２の転送手段は、前記第１の生成手段が処理中で
あり、かつ前記実行手段が待機中であるとき、前記第２
の命令を前記実行手段に供給し、 前記実行手段は、前記第２の命令の供給を受けたとき、
前記第２の命令を実行することを特徴とする情報処理方
法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07493197A JP3681026B2 (ja) | 1997-03-27 | 1997-03-27 | 情報処理装置および方法 |
| TW087104313A TW389879B (en) | 1997-03-27 | 1998-03-23 | Information processing apparatus and information processing method |
| AU59464/98A AU730714B2 (en) | 1997-03-27 | 1998-03-23 | Information processing apparatus and information processing method |
| DE69827544T DE69827544T2 (de) | 1997-03-27 | 1998-03-25 | Datenverarbeitungsgerät und -Verfahren |
| US09/048,140 US6119217A (en) | 1997-03-27 | 1998-03-25 | Information processing apparatus and information processing method |
| EP98302259A EP0867809B1 (en) | 1997-03-27 | 1998-03-25 | Information processing apparatus and methods |
| CA002233391A CA2233391A1 (en) | 1997-03-27 | 1998-03-26 | Information processing apparatus and information processing method |
| KR10-1998-0010672A KR100466903B1 (ko) | 1997-03-27 | 1998-03-27 | 정보처리장치및정보처리방법 |
| CN98108283A CN1107287C (zh) | 1997-03-27 | 1998-03-27 | 信息处理装置和信息处理方法 |
| US09/613,493 US6304952B1 (en) | 1997-03-27 | 2000-07-11 | Information processing apparatus and information processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07493197A JP3681026B2 (ja) | 1997-03-27 | 1997-03-27 | 情報処理装置および方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005091502A Division JP4088297B2 (ja) | 2005-03-28 | 2005-03-28 | プロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10269351A true JPH10269351A (ja) | 1998-10-09 |
| JP3681026B2 JP3681026B2 (ja) | 2005-08-10 |
Family
ID=13561604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07493197A Expired - Fee Related JP3681026B2 (ja) | 1997-03-27 | 1997-03-27 | 情報処理装置および方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6119217A (ja) |
| EP (1) | EP0867809B1 (ja) |
| JP (1) | JP3681026B2 (ja) |
| KR (1) | KR100466903B1 (ja) |
| CN (1) | CN1107287C (ja) |
| AU (1) | AU730714B2 (ja) |
| CA (1) | CA2233391A1 (ja) |
| DE (1) | DE69827544T2 (ja) |
| TW (1) | TW389879B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002342783A (ja) * | 2001-05-15 | 2002-11-29 | Namco Ltd | 画像生成システム、画像生成方法および情報記憶媒体 |
| US7079146B2 (en) | 2000-03-02 | 2006-07-18 | Sony Computer Entertainment Inc. | Image producing device |
| US8621256B2 (en) | 2008-12-26 | 2013-12-31 | Sony Corporation | Signal processing device, signal processing method, and program |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3681026B2 (ja) * | 1997-03-27 | 2005-08-10 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理装置および方法 |
| US6389527B1 (en) * | 1999-02-08 | 2002-05-14 | Kabushiki Kaisha Toshiba | Microprocessor allowing simultaneous instruction execution and DMA transfer |
| US7111155B1 (en) | 1999-05-12 | 2006-09-19 | Analog Devices, Inc. | Digital signal processor computation core with input operand selection from operand bus for dual operations |
| US7107302B1 (en) | 1999-05-12 | 2006-09-12 | Analog Devices, Inc. | Finite impulse response filter algorithm for implementation on digital signal processor having dual execution units |
| US6859872B1 (en) | 1999-05-12 | 2005-02-22 | Analog Devices, Inc. | Digital signal processor computation core with pipeline having memory access stages and multiply accumulate stages positioned for efficient operation |
| US6820189B1 (en) | 1999-05-12 | 2004-11-16 | Analog Devices, Inc. | Computation core executing multiple operation DSP instructions and micro-controller instructions of shorter length without performing switch operation |
| US6452600B1 (en) * | 1999-10-28 | 2002-09-17 | Nintendo Co., Ltd. | Graphics system interface |
| US6807620B1 (en) | 2000-02-11 | 2004-10-19 | Sony Computer Entertainment Inc. | Game system with graphics processor |
| US6606689B1 (en) | 2000-08-23 | 2003-08-12 | Nintendo Co., Ltd. | Method and apparatus for pre-caching data in audio memory |
| US6643744B1 (en) | 2000-08-23 | 2003-11-04 | Nintendo Co., Ltd. | Method and apparatus for pre-fetching audio data |
| US6526491B2 (en) * | 2001-03-22 | 2003-02-25 | Sony Corporation Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
| US7233998B2 (en) * | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
| JP4542308B2 (ja) * | 2002-12-16 | 2010-09-15 | 株式会社ソニー・コンピュータエンタテインメント | 信号処理用デバイス及び情報処理機器 |
| US7739479B2 (en) * | 2003-10-02 | 2010-06-15 | Nvidia Corporation | Method for providing physics simulation data |
| US7895411B2 (en) | 2003-10-02 | 2011-02-22 | Nvidia Corporation | Physics processing unit |
| US8224639B2 (en) | 2004-03-29 | 2012-07-17 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
| US20050251644A1 (en) * | 2004-05-06 | 2005-11-10 | Monier Maher | Physics processing unit instruction set architecture |
| US8446417B2 (en) * | 2004-06-25 | 2013-05-21 | Nvidia Corporation | Discrete graphics system unit for housing a GPU |
| US8941668B2 (en) * | 2004-06-25 | 2015-01-27 | Nvidia Corporation | Method and system for a scalable discrete graphics system |
| US8411093B2 (en) * | 2004-06-25 | 2013-04-02 | Nvidia Corporation | Method and system for stand alone graphics independent of computer system form factor |
| US9087161B1 (en) * | 2004-06-28 | 2015-07-21 | Nvidia Corporation | Asymmetrical scaling multiple GPU graphics system for implementing cooperative graphics instruction execution |
| US7227201B2 (en) * | 2004-08-27 | 2007-06-05 | Texas Instruments Incorporated | CMOS device having different amounts of nitrogen in the NMOS gate dielectric layers and PMOS gate dielectric layers |
| US7650266B2 (en) * | 2005-05-09 | 2010-01-19 | Nvidia Corporation | Method of simulating deformable object using geometrically motivated model |
| US8893016B2 (en) * | 2005-06-10 | 2014-11-18 | Nvidia Corporation | Using a graphics system to enable a multi-user computer system |
| US10026140B2 (en) | 2005-06-10 | 2018-07-17 | Nvidia Corporation | Using a scalable graphics system to enable a general-purpose multi-user computer system |
| WO2008088109A1 (en) * | 2007-01-16 | 2008-07-24 | Tes Co., Ltd | A loadlock chamber having dual-arm and a transportation system for processing semiconductor material using a loadlock chamber having dual-arm |
| US7627744B2 (en) * | 2007-05-10 | 2009-12-01 | Nvidia Corporation | External memory accessing DMA request scheduling in IC of parallel processing engines according to completion notification queue occupancy level |
| JP2012003618A (ja) * | 2010-06-18 | 2012-01-05 | Sony Corp | 情報処理システム、情報処理方法、情報処理装置 |
| CN103984669A (zh) | 2013-02-07 | 2014-08-13 | 辉达公司 | 一种用于图像处理的系统和方法 |
| US9734546B2 (en) | 2013-10-03 | 2017-08-15 | Nvidia Corporation | Split driver to control multiple graphics processors in a computer system |
| EP3113169B1 (en) * | 2015-07-02 | 2018-11-14 | OpenSynergy GmbH | Method for controlling a graphic processing unit in a control unit, in particular of a vehicle, computer program product and system for an embedded control unit |
| JP7180516B2 (ja) * | 2019-04-16 | 2022-11-30 | 株式会社デンソー | 車両用装置、車両用装置の制御方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4631674A (en) * | 1985-02-05 | 1986-12-23 | International Business Machines Corporation | Active wait |
| US5101341A (en) * | 1988-08-25 | 1992-03-31 | Edgcore Technology, Inc. | Pipelined system for reducing instruction access time by accumulating predecoded instruction bits a FIFO |
| US5239654A (en) * | 1989-11-17 | 1993-08-24 | Texas Instruments Incorporated | Dual mode SIMD/MIMD processor providing reuse of MIMD instruction memories as data memories when operating in SIMD mode |
| US5335322A (en) * | 1992-03-31 | 1994-08-02 | Vlsi Technology, Inc. | Computer display system using system memory in place or dedicated display memory and method therefor |
| US5301324A (en) * | 1992-11-19 | 1994-04-05 | International Business Machines Corp. | Method and apparatus for dynamic work reassignment among asymmetric, coupled processors |
| US5706478A (en) * | 1994-05-23 | 1998-01-06 | Cirrus Logic, Inc. | Display list processor for operating in processor and coprocessor modes |
| US5787241A (en) * | 1995-12-18 | 1998-07-28 | Integrated Device Technology, Inc. | Method and apparatus for locating exception correction routines |
| JP3681026B2 (ja) * | 1997-03-27 | 2005-08-10 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理装置および方法 |
-
1997
- 1997-03-27 JP JP07493197A patent/JP3681026B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-23 AU AU59464/98A patent/AU730714B2/en not_active Expired
- 1998-03-23 TW TW087104313A patent/TW389879B/zh not_active IP Right Cessation
- 1998-03-25 US US09/048,140 patent/US6119217A/en not_active Expired - Lifetime
- 1998-03-25 EP EP98302259A patent/EP0867809B1/en not_active Expired - Lifetime
- 1998-03-25 DE DE69827544T patent/DE69827544T2/de not_active Expired - Lifetime
- 1998-03-26 CA CA002233391A patent/CA2233391A1/en not_active Abandoned
- 1998-03-27 KR KR10-1998-0010672A patent/KR100466903B1/ko not_active Expired - Fee Related
- 1998-03-27 CN CN98108283A patent/CN1107287C/zh not_active Expired - Lifetime
-
2000
- 2000-07-11 US US09/613,493 patent/US6304952B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7079146B2 (en) | 2000-03-02 | 2006-07-18 | Sony Computer Entertainment Inc. | Image producing device |
| JP2002342783A (ja) * | 2001-05-15 | 2002-11-29 | Namco Ltd | 画像生成システム、画像生成方法および情報記憶媒体 |
| US8621256B2 (en) | 2008-12-26 | 2013-12-31 | Sony Corporation | Signal processing device, signal processing method, and program |
| US8949640B2 (en) | 2008-12-26 | 2015-02-03 | Sony Corporation | Signal processing device, signal processing method, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1197969A (zh) | 1998-11-04 |
| KR19980080759A (ko) | 1998-11-25 |
| AU5946498A (en) | 1998-10-01 |
| CN1107287C (zh) | 2003-04-30 |
| EP0867809A2 (en) | 1998-09-30 |
| EP0867809A3 (en) | 1999-11-17 |
| AU730714B2 (en) | 2001-03-15 |
| DE69827544T2 (de) | 2005-11-10 |
| DE69827544D1 (de) | 2004-12-23 |
| TW389879B (en) | 2000-05-11 |
| EP0867809B1 (en) | 2004-11-17 |
| CA2233391A1 (en) | 1998-09-27 |
| JP3681026B2 (ja) | 2005-08-10 |
| US6119217A (en) | 2000-09-12 |
| KR100466903B1 (ko) | 2005-06-22 |
| US6304952B1 (en) | 2001-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3681026B2 (ja) | 情報処理装置および方法 | |
| JP3739888B2 (ja) | 情報処理装置および方法 | |
| US7196710B1 (en) | Method and apparatus for buffering graphics data in a graphics system | |
| KR100527324B1 (ko) | 정보처리장치 | |
| US6559854B2 (en) | Image creation device | |
| JP2002189629A (ja) | 機能拡張型メモリコントローラを備えるグラフィックス処理システム | |
| JP2001243481A (ja) | 画像生成装置 | |
| EP1255227A1 (en) | Vertices index processor | |
| EP1326204B1 (en) | Data processing system and method, computer program, and recorded medium | |
| CN101023445A (zh) | 图形处理器的存储器控制方法 | |
| JP4088297B2 (ja) | プロセッサ | |
| JP3468985B2 (ja) | グラフィック描画装置、グラフィック描画方法 | |
| AU5012001A (en) | Information processing apparatus and information processing method | |
| JP2000172867A (ja) | 動画データの生成・転送制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050512 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050512 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |