JPH10269767A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10269767A
JPH10269767A JP9066359A JP6635997A JPH10269767A JP H10269767 A JPH10269767 A JP H10269767A JP 9066359 A JP9066359 A JP 9066359A JP 6635997 A JP6635997 A JP 6635997A JP H10269767 A JPH10269767 A JP H10269767A
Authority
JP
Japan
Prior art keywords
circuits
alu
power
semiconductor device
power evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9066359A
Other languages
English (en)
Inventor
Hideki Ando
秀樹 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9066359A priority Critical patent/JPH10269767A/ja
Priority to US08/873,768 priority patent/US6021502A/en
Publication of JPH10269767A publication Critical patent/JPH10269767A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【課題】 どの回路がどの程度電力を消費しているのか
の情報を得ることにより、熱に敏感な回路をより精度良
く制御する技術を提供する。 【解決手段】 デコーダ６ａは操作コードがＡＬＵ操作
コードでない場合に、ＡＬＵ電力評価カウンタ７ａにカ
ウント動作を行わせる。即ちＡＬＵ電力評価カウンタ７
ａは、操作コードがＡＬＵ５ａを動作させないものであ
る場合をカウントする。ＡＬＵ電力評価カウンタ７ａの
出力は乗算器１４によって所定の数が乗じられ、その結
果が加算器１０に与えられる。加算器１０は、乗算器１
４〜１６の結果を加算し、その結果を全電力評価レジス
タ１１に格納する。全電力評価レジスタ１１の格納する
値が小さい程、発熱量も大きくなるので、ＤＲＡＭ１３
のリフレッシュを頻繁に行うべく、ＤＲＡＭリフレッシ
ュ制御回路１２はリフレッシュサイクルを短くする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は消費電力の情報を
収集し、これに基づいて動作が制御される半導体装置に
関する。
【０００２】
【従来の技術】半導体装置は、消費電力量に応じて熱を
発生する。回路によっては、熱によって性能などが大き
く影響を受けるものがある。このような回路に対して
は、従来は、装置全体が放つ熱量の最大値を想定して設
計されていた。熱に敏感な回路の例としては、ＤＲＡＭ
が挙げられる。ＤＲＡＭは温度が上昇するとそれに応じ
て記憶内容を保持する時間が短くなるので、リフレッシ
ュ・サイクルを短くして頻繁にリフレッシュを行う必要
がある。従って、ＤＲＡＭを他の半導体装置と集積して
設計する場合、ＤＲＡＭのリフレッシュ・サイクルは、
その装置が放つ最大熱量を想定して決定する必要があっ
た。
【０００３】このような想定は最悪のケースに対応した
ものである。実際の使用状態では、常に最悪のケースが
生じている訳ではないために、上記のようにしてリフレ
ッシュ・サイクルを決定することはオーバースペックで
ある。例えばＤＲＡＭではリフレッシュ期間においては
データにアクセスできず、またセンスアンプの全てが一
斉に動作するので、かかるオーバースペックは不必要に
性能を劣化させ、また不要な電力の消費を招来すること
になる。
【０００４】消費電力を低下させるためには、動作の必
要がない場合には必要最低限の電力のみを与える手法が
よく採られている。この手法は、多くの場合、ソフトウ
ェアで実現される。例えばコンピュータでは、ＯＳが、
現在プログラムが何も実行されておらず（アイドル状
態）、かつ一定の時間キーボードやマウスからの入力が
無いときにはその後しばらくは動作する必要はないと判
断し、ＣＰＵのクロック速度を低くしたり、モニタの輝
度を低下させるなどの処置をおこなう。
【０００５】
【発明が解決しようとする課題】上記の手法は容易に実
現することができるものの、半導体装置の一部しか動く
必要がない時、あるいは、一部でも停止させることが可
能な場合でも、全てを通常通り動作させる必要がある。
即ち、半導体装置全体がアイドル状態である必要があ
り、消費電力を最小にすることはできないという問題点
があった。
【０００６】この発明は上記問題点を解消するためにな
されたもので、消費電力量に関するより細かい情報、即
ち、どの回路がどの程度電力を消費しているのかの情報
を得ることにより、熱に敏感な回路をより精度良く制御
する技術を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明のうち請求項１
にかかるものは、複数の回路と、前記複数の回路の消費
電力量を個別に見積もる個別電力評価部と、前記個別電
力評価部からの結果に基づいて前記複数の回路の全ての
消費電力量の総和を求める全電力評価部とを備える半導
体装置である。
【０００８】この発明のうち請求項２にかかるものは、
請求項１記載の半導体装置であって、前記個別電力評価
部は前記複数の回路に対応して設けられ、対応する前記
複数の回路が動作するか否かに基づいてカウント動作を
行うカウンタを有する。
【０００９】この発明のうち請求項３にかかるものは、
請求項２記載の半導体装置であって、前記個別電力評価
部は前記複数の回路に対応して設けられ、対応する前記
カウンタの出力に対して、対応する前記複数の回路に固
有の値を乗じる乗算器を更に有する。
【００１０】この発明のうち請求項４にかかるものは、
請求項２記載の半導体装置であって、前記カウンタは、
前記複数の回路が動作するか否かに基づいて、対応する
前記複数の回路に固有の値を累加する加算器で構成され
る。
【００１１】この発明のうち請求項５にかかるものは、
請求項２記載の半導体装置であって、ＤＲＡＭと、前記
全電力評価部からの結果に基づいて前記ＤＲＡＭのリフ
レッシュ動作を制御する制御部を更に備える。
【００１２】この発明のうち請求項６にかかるものは、
請求項１記載の半導体装置であって、前記複数の回路の
一つである特定回路に対応して設けられ、前記個別電力
評価部からの結果に基づいて、前記特定回路へ供給する
電力を制御する電力スイッチを更に備える。
【００１３】この発明のうち請求項７にかかるものは、
請求項６記載の半導体装置であって、前記電力スイッチ
の導通／非導通を制御し、前記電力スイッチを導通させ
た後から所定の時間だけ活性化する待機信号を出力する
電力スイッチ制御部を更に備える。
【００１４】この発明のうち請求項８にかかるものは、
請求項６記載の半導体装置であって、前記個別電力評価
部は前記複数の回路の対応して設けられ、対応する前記
複数の回路が動作するか否かに基づいてカウント動作を
行うカウンタを有する。
【００１５】
【発明の実施の形態】
実施の形態１．図１は、この発明の実施の形態１にかか
る半導体装置の構成を示すブロック図である。命令デコ
ーダ２は命令レジスタ１に格納された命令をデコードし
て操作コードを得る。操作コードは、ＡＬＵ５ａを操作
する信号の集合であるＡＬＵ操作コードであったり、デ
ータキャッシュ５ｂを操作する信号の集合であるデータ
キャッシュ操作コードであったり、あるいは他の回路を
操作する信号の集合であったりする。
【００１６】操作コードはＡＬＵ操作コードレジスタ３
ａ、データキャッシュ操作コードレジスタ３ｂ、及びそ
の他の回路に対応して設けられた操作コードレジスタに
与えられる。ＡＬＵ５ａ、データキャッシュ５ｂ、及び
その他の回路は、与えられた操作コードに基づいて動作
し、命令を実行する。但し、操作コードがデータキャッ
シュ操作コードであれば、ＡＬＵ５ａは動作しない。同
様に、操作コードがＡＬＵ操作コードであれば、データ
キャッシュ５ｂは動作しない。
【００１７】デコーダ６ａは操作コードがＡＬＵ操作コ
ードでない場合に、ＡＬＵ電力評価カウンタ７ａにカウ
ント動作を行わせる。即ちＡＬＵ電力評価カウンタ７ａ
は、操作コードがＡＬＵ５ａを動作させないものである
場合をカウントする。同様にして、デコーダ６ｂは、操
作コードがデータキャッシュ操作コードでない場合に、
データキャッシュ電力評価カウンタ７ｂにカウント動作
を行わせる。上記のカウント動作によって、ＡＬＵ電力
評価カウンタ７ａ、データキャッシュ電力評価カウンタ
７ｂの出力は、それぞれ対応する回路が停止する頻度を
示している。ＡＬＵ電力評価カウンタ７ａ、データキャ
ッシュ電力評価カウンタ７ｂは一定時間毎に自動的にリ
セットされる機能を有して、その出力から見積もられる
電力量を、電力として採用することができる。
【００１８】ＡＬＵ電力評価カウンタ７ａ、データキャ
ッシュ電力評価カウンタ７ｂの出力は、それぞれ乗算器
１４，１５によって所定の数、例えば図１に示されるよ
うに２進数の“１”，“１０”などが乗じられて、その
結果が加算器１０に与えられる。これらの所定の数は、
対応する回路が１つの操作毎に消費する電力量に対応し
ている。図１に示される所定の数は、例えばＡＬＵ５ａ
が１つの操作で消費する電力量が、データキャッシュ５
ｂのそれの半分であることを示している。このように乗
算を行うことにより、各回路の消費電力量を正確に把握
することができる。同様の処理は、他の回路においても
行われ、例えば乗算器１６では他の回路が停止している
頻度に対して２進数の“１００”が乗じられ、当該他の
回路が１つの操作あたりに消費する電力量が、ＡＬＵ５
ａのそれの４倍であることを例示している。
【００１９】加算器１０は、乗算器１４〜１６の結果を
加算し、その結果を全電力評価レジスタ１１に格納す
る。ＤＲＡＭリフレッシュ制御回路１２は全電力評価レ
ジスタ１１の格納する値に応じて、ＤＲＡＭ１３のリフ
レッシュサイクルの長さを制御する。ＤＲＡＭ１３はＡ
ＬＵ５ａ、データキャッシュ５ｂと共に集積化されてい
てもよい。
【００２０】全電力評価レジスタ１１の格納する値が小
さい程、ＡＬＵ５ａ、データキャッシュ５ｂ等が消費す
る電力が大きく、よって発熱量も大きくなるので、ＤＲ
ＡＭ１３のリフレッシュを頻繁に行うべく、リフレッシ
ュサイクルを短くする。勿論、消費電力を抑制するとい
う観点では全電力評価レジスタ１１の格納する値が小さ
い程、リフレッシュサイクルを長くする制御を行っても
良い。いずれの場合においても、ＡＬＵ５ａ、データキ
ャッシュ５ｂ等の消費電力についての情報を個別に集計
しているので、精度の良い制御を行うことができる。
【００２１】ＤＲＡＭリフレッシュ制御回路１２は、タ
イマ８によって一定の時間毎にリセットされるカウンタ
１２ａと、カウンタ１２ａの出力及び全電力評価レジス
タ１１の出力を受ける検出回路１２ｂと、検出回路１２
ｂの指令を受けてＤＲＡＭ１３に対してリフレッシュを
行わせるリフレッシュ制御部１２ｃとを備えている。
【００２２】全電力評価レジスタ１１の格納する値が小
さい程、リフレッシュサイクルを短くする制御を行う場
合には、カウンタ１２ａはカウントアップ動作を行う。
カウンタ１２ａの出力する値と全電力評価レジスタ１１
の出力する値とが一致した場合、検出回路１２ｂはリフ
レッシュ制御部１２ｃに対してリフレッシュ制御を行う
ように指令する。つまり、全電力評価レジスタ１１の格
納する値が小さい程、カウンタ１２ａがカウントアップ
した値が全電力評価レジスタ１１の格納する値と一致す
る期間は短くなる。逆に全電力評価レジスタ１１の格納
する値が小さい程、リフレッシュサイクルを長くする制
御を行う場合には、カウンタ１２ａはカウントダウン動
作を行う。
【００２３】図２は、実施の形態１の変形を示すブロッ
ク図である。図２に示された半導体装置は、図１に示さ
れた半導体装置に比較して、乗算器１４〜１６が省略さ
れ、加算器１０が加算器１０ａに置換された構成を有し
ている。
【００２４】ＡＬＵ電力評価カウンタ７ａ，データキャ
ッシュ電力評価カウンタ７ｂの出力に乗じられるべき所
定の数を２の羃乗にすれば、加算器１０ａにおいて、Ａ
ＬＵ電力評価カウンタ７ａ，データキャッシュ電力評価
カウンタ７ｂの出力を２進数で表現し、これらの桁を互
いにずらして加算することにより、実質的に乗算を行う
ことができる。従って、加算器１０ａが被加算数の桁を
シフトさせる機能を有していれば、乗算器１４〜１６を
削減することができる。
【００２５】なお、上記の動作の代わりに、ＡＬＵ電力
評価カウンタ７ａ及びデータキャッシュ電力評価カウン
タ７ｂが、それぞれＡＬＵ５ａ及びデータキャッシュ５
ｂが操作されない場合をカウントするのではなく、操作
する場合をカウントしてもよい。その場合には、ＤＲＡ
Ｍリフレッシュ制御回路１２の制御を逆にすればよい。
【００２６】実施の形態２．図３は、この発明の実施の
形態２にかかる半導体装置の構成を示すブロック図であ
る。図３に示された半導体装置は、図１に示された半導
体装置に比較して、乗算器１４〜１６が省略され、ＡＬ
Ｕ電力評価カウンタ７ａ、データキャッシュ電力評価カ
ウンタ７ｂがＡＬＵ電力評価加算器１７ａ、データキャ
ッシュ電力評価加算器１７ｂにそれぞれ置換された構成
を有している。
【００２７】ＡＬＵ電力評価カウンタ７ａ，データキャ
ッシュ電力評価カウンタ７ｂの出力に所定の数を乗算す
るかわりに、ＡＬＵ電力評価加算器１７ａ、データキャ
ッシュ電力評価加算器１７ｂにおいて、デコーダ６ａ、
デコーダ６ｂからカウント指令が出る度に、所定の数が
累加される。これにより、ＡＬＵ電力評価加算器１７
ａ、データキャッシュ電力評価加算器１７ｂの出力は、
実施の形態１における乗算器１４〜１６の出力として機
能する。従って、乗算器１４〜１６を削減することがで
きる。
【００２８】実施の形態３．図４は、この発明の実施の
形態３にかかる半導体装置の構成を示すブロック図であ
る。実施の形態１で示されたＡＬＵ操作コードレジスタ
３ａは実施の形態１と同様にしてＡＬＵ５ａの動作を司
るので、ＡＬＵ操作コードレジスタ３ａに入力される部
分は略記している。
【００２９】ＡＬＵ操作コードレジスタ３ａの出力はデ
コーダ６ａに与えられ、デコーダ６ａは実施の形態１に
おける動作と同様に、操作コードがＡＬＵ５ａを操作さ
せないものであるか否かについて検出する。
【００３０】デコーダ６ａの出力はＡＬＵ電力評価カウ
ンタ７ａに与えられ、ＡＬＵ電力評価カウンタ７ａは実
施の形態１における動作と同様に、操作コードがＡＬＵ
５ａを操作させないものである場合にカウント動作、例
えばカウントアップを行う。但し、実施の形態１とは異
なり、実施の形態３においてはＡＬＵ電力評価カウンタ
７ａの出力は論理回路２０に与えられる。論理回路２０
はＡＬＵ電力評価カウンタ７ａの値が所定の値（以下
「停止値」）に達したか否かを検出する。
【００３１】デコーダ６ａの出力及び論理回路２０の出
力は電力スイッチ制御回路２１に与えられる。電力スイ
ッチ制御回路２１はこれらの値に基づいて待機命令ＷＴ
及びスイッチ制御信号ＳＣを出力する。
【００３２】スイッチ制御信号ＳＣはスイッチ２２ａの
導通／非導通を制御する。スイッチ２２ａはＡＬＵ５ａ
の電源経路に挿入され、その導通／非導通はＡＬＵ５ａ
への電力の供給／停止を招来する。
【００３３】図５は電力スイッチ制御回路２１の構成を
例示する回路図である。インバータ２１ａがデコーダ６
ａの出力を受け、これを反転させてリセットセットフリ
ップフロップ２１ｂのセット端Ｓへ与える。一方、リセ
ットセットフリップフロップ２１ｂのリセット端Ｒには
論理回路２０の出力が与えられる。つまり、操作コード
がＡＬＵ５ａを操作させるものであればインバータ２１
ａがセットされ、ＡＬＵ５ａを操作させるものではない
操作コードが停止値に対応する回数に達した場合にはイ
ンバータ２１ａがリセットされる。
【００３４】このようなセット／リセットがリセットセ
ットフリップフロップ２１ｂに対して行われるので、リ
セットセットフリップフロップ２１ｂの出力端Ｑからス
イッチ制御信号ＳＣを得ることにより、ＡＬＵ５ａを操
作させるものではない操作コードが所定の回数に達した
場合にはスイッチ２２ａを非導通にしてＡＬＵ５ａへの
電力供給を停止し、ＡＬＵ５ａを操作させる操作コード
が出現した場合にはスイッチ２２ａを導通させてＡＬＵ
５ａへ電力を供給させる制御が可能となる。
【００３５】このような制御を行うことにより、ＡＬＵ
５ａの使用頻度が低い場合にはその後も頻繁にはＡＬＵ
５ａが使用されないであろうとの予測を以て電力の供給
が停止され、ＡＬＵ５ａに定常的に流れ得るリーク電流
がカットでき、消費電力を抑制することができる。
【００３６】スイッチ２２ａは具体的にはトランジスタ
で実現することができる。ＡＬＵ５ａの全体に対して通
電しなければならないので寸法がかなり大きな（チャネ
ル幅の広い）トランジスタを用いることが望ましい。し
かし、トランジスタの寸法が大きい程、これが導通／非
導通するのに要する時間は長い。従って、スイッチ２２
ａが導通し始めても、過渡期においてはＡＬＵ５ａに十
分な電力が供給されないので、かかる過渡期に次のＡＬ
Ｕ操作コードをＡＬＵ５ａに与えるのは誤動作を招くお
それがあり望ましくない。
【００３７】そこで、待機命令ＷＴによってＡＬＵ操作
コードレジスタ３ａへのＡＬＵ操作コードの書き込みを
待機させることが望ましい。この待機命令ＷＴはスイッ
チ制御信号ＳＣがスイッチ２２ａを導通させ始めてから
過渡期の間活性化する。このようなＡＬＵ５ａの動作の
待機は性能を低下させるが、停止値に達するような使用
頻度の低いＡＬＵ５ａは稀にしか使用されないのである
から、その低下量は小さい。
【００３８】待機命令ＷＴの生成のため、電力スイッチ
制御回路２１はスイッチ制御信号ＳＣを入力するワンシ
ョットパルス発生器２１ｃ、及びワンショットパルス発
生器２１ｃの出力と待機時間に対応する固定値ＣＮＴと
を入力するカウンタ２１ｄを更に有している。
【００３９】ワンショットパルス発生器２１ｃはスイッ
チ制御信号ＳＣの立ち上がりエッジに反応して適当な幅
のパルスを１つ発生させ、これをカウンタ２１ｄのロー
ド端Ｌに与える。カウンタ２１ｄはロード端Ｌに一旦パ
ルスが与えられれば、その入力端Ｉに与えられた固定値
ＣＮＴから所定の値、例えば“０”となるまで自走でカ
ウントダウンする。カウント値が“０”になれば、カウ
ンタ２１ｄはその出力端Ｚから出力される待機命令ＷＴ
を活性化させる。これにより、上記特性を有する待機命
令ＷＴを生成することができる。
【００４０】実施の形態４．実施の形態３ではＡＬＵ５
ａへの電力の供給／停止を行う場合について説明された
が、データキャッシュ５ｂに対しての電力の供給／停止
を行うこともできる。但し、係る技術をデータキャッシ
ュ５ｂに適用する場合には、データキャッシュ５ｂに対
して完全に電力の供給を停止することは望ましくない。
データキャッシュ５ｂには、常時の通電を必要とする記
憶セルが含まれているためである。
【００４１】図６は、本発明の実施の形態４にかかる態
様を示す回路図である。記憶セルＣＥＬＬには電力の供
給／停止を行うためのスイッチは設けられていない一
方、センスアンプＳＡ、アドレスデコーダＡＤには共通
して電力の供給／停止を行うためのスイッチ２２ｄが設
けられている。このように、電力供給を停止して良い部
分に対してのみスイッチ２２ｄを設けることにより、誤
動作を回避しつつデータキャッシュ５ｂの消費電力を抑
制することができる。
【００４２】
【発明の効果】この発明のうち請求項１にかかる半導体
装置によれば、複数の回路の消費電力量が個別に見積も
られるので、消費電力量を精度良く知ることができる。
【００４３】この発明のうち請求項２にかかる半導体装
置によれば、回路の動作の有無が個別にカウンタによっ
て累積されるので、複数の回路の消費電力量を個別に見
積もることができる。
【００４４】この発明のうち請求項３にかかる半導体装
置によれば、複数の回路の各々の動作に伴う消費電力の
大きさを正確に見積もることができる。
【００４５】この発明のうち請求項４にかかる半導体装
置によれば、複数の回路毎に異なる、動作毎の消費電力
の大きさを、乗算器を用いること無く正確に見積もるこ
とができる。
【００４６】この発明のうち請求項５にかかる半導体装
置によれば、精度良く知られた消費電力量に基づいてＤ
ＲＡＭのリフレッシュ動作を制御するので、複数の回路
の消費する電力に起因する発熱がＤＲＡＭのリフレッシ
ュ動作へ与える悪影響に対抗するように、ＤＲＡＭのリ
フレッシュ動作を精度良く制御することができる。
【００４７】この発明のうち請求項６にかかる半導体装
置によれば、複数の回路の内、使用頻度の低い特定回路
への電力供給を制御することにより、消費電力を抑制す
ることができる。
【００４８】この発明のうち請求項７にかかる半導体装
置によれば、電力供給開始後の過渡期において動作が不
安定となっている回路への動作命令を待機させることが
でき、誤動作を回避することができる。
【００４９】この発明のうち請求項８にかかる半導体装
置によれば、回路の動作の有無が個別にカウンタによっ
て累積されるので、複数の回路毎に使用頻度が高いか否
かを見積もることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１にかかる半導体装置
の構成を示すブロック図である。
【図２】 実施の形態１の変形を示すブロック図であ
る。
【図３】 この発明の実施の形態２にかかる半導体装置
の構成を示すブロック図である。
【図４】 この発明の実施の形態３にかかる半導体装置
の構成を示すブロック図である。
【図５】 電力スイッチ制御回路２１の構成を例示する
回路図である。
【図６】 本発明の実施の形態４にかかる態様を示す回
路図である。
【符号の説明】
３ａ ＡＬＵ操作コードレジスタ、３ｂ データキャッ
シュ操作コードレジスタ、５ａ ＡＬＵ、５ｂ データ
キャッシュ、６ａ デコーダ、７ａ ＡＬＵ電力評価カ
ウンタ、７ｂ データキャッシュ電力評価カウンタ、１
０ 加算器、１１ 全電力評価レジスタ、１２ ＤＲＡ
Ｍリフレッシュ制御回路、１３ ＤＲＡＭ、１４〜１６
乗算器、１７ａ ＡＬＵ電力評価加算器、１７ｂ デ
ータキャッシュ電力評価加算器、２１ 電力スイッチ制
御回路、２２ａ，２２ｂ スイッチ、ＳＣ スイッチ制
御信号、ＷＴ 待機命令。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 複数の回路と、 前記複数の回路の消費電力量を個別に見積もる個別電力
    評価部と、 前記個別電力評価部からの結果に基づいて前記複数の回
    路の全ての消費電力量の総和を求める全電力評価部とを
    備える半導体装置。
  2. 【請求項２】 前記個別電力評価部は前記複数の回路に
    対応して設けられ、対応する前記複数の回路が動作する
    か否かに基づいてカウント動作を行うカウンタを有す
    る、請求項１記載の半導体装置。
  3. 【請求項３】 前記個別電力評価部は前記複数の回路に
    対応して設けられ、対応する前記カウンタの出力に対し
    て、対応する前記複数の回路に固有の値を乗じる乗算器
    を更に有する、請求項２記載の半導体装置。
  4. 【請求項４】 前記カウンタは、前記複数の回路が動作
    するか否かに基づいて、対応する前記複数の回路に固有
    の値を累加する加算器で構成される、請求項２記載の半
    導体装置。
  5. 【請求項５】 ＤＲＡＭと、 前記全電力評価部からの結果に基づいて前記ＤＲＡＭの
    リフレッシュ動作を制御する制御部を更に備える、請求
    項２記載の半導体装置。
  6. 【請求項６】 前記複数の回路の一つである特定回路に
    対応して設けられ、前記個別電力評価部からの結果に基
    づいて、前記特定回路へ供給する電力を制御する電力ス
    イッチを更に備える、請求項１記載の半導体装置。
  7. 【請求項７】 前記電力スイッチの導通／非導通を制御
    し、前記電力スイッチを導通させた後から所定の時間だ
    け活性化する待機信号を出力する電力スイッチ制御部を
    更に備える、請求項６記載の半導体装置。
  8. 【請求項８】 前記個別電力評価部は前記複数の回路に
    対応して設けられ、対応する前記複数の回路が動作する
    か否かに基づいてカウント動作を行うカウンタを有す
    る、請求項６記載の半導体装置。
JP9066359A 1997-03-19 1997-03-19 半導体装置 Pending JPH10269767A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9066359A JPH10269767A (ja) 1997-03-19 1997-03-19 半導体装置
US08/873,768 US6021502A (en) 1997-03-19 1997-06-12 System for monitoring power consumption of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9066359A JPH10269767A (ja) 1997-03-19 1997-03-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH10269767A true JPH10269767A (ja) 1998-10-09

Family

ID=13313591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9066359A Pending JPH10269767A (ja) 1997-03-19 1997-03-19 半導体装置

Country Status (2)

Country Link
US (1) US6021502A (ja)
JP (1) JPH10269767A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009163585A (ja) * 2008-01-09 2009-07-23 Spansion Llc メモリシステム、メモリコントローラ及びメモリコントローラのリフレッシュ動作制御方法
JP2009266262A (ja) * 2008-04-22 2009-11-12 Spansion Llc メモリシステム、該メモリシステムに搭載されるリフレッシュ動作が必要なメモリ、および該メモリシステムに搭載されるリフレッシュ動作が不要なメモリ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330639B1 (en) * 1999-06-29 2001-12-11 Intel Corporation Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices
JP3438693B2 (ja) * 2000-02-03 2003-08-18 日本電気株式会社 表示部付き電子機器
US6542958B1 (en) * 2000-05-10 2003-04-01 Elan Research Software control of DRAM refresh to reduce power consumption in a data processing system
US7430672B2 (en) * 2004-10-27 2008-09-30 Intel Corporation Method and apparatus to monitor power consumption of processor
WO2012001779A1 (ja) * 2010-06-30 2012-01-05 富士通株式会社 情報処理装置の使用量解析方法、情報処理システム及びそのプログラム
KR102257823B1 (ko) * 2014-05-20 2021-05-28 삼성전자 주식회사 연산 장치의 동작 제어 방법 및 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3373759D1 (en) * 1982-06-09 1987-10-22 Fujitsu Ltd One-chip semiconductor device incorporating a power-supply-potential detecting circuit with reset function
US5261082A (en) * 1987-11-20 1993-11-09 Hitachi, Ltd. Semiconductor integrated circuit having a plurality of oscillation circuits
JPH01292416A (ja) * 1988-05-19 1989-11-24 Fuji Facom Corp プロセッサの消費電力低減方式
JP3381929B2 (ja) * 1990-12-27 2003-03-04 株式会社東芝 半導体装置
US5432944A (en) * 1991-08-05 1995-07-11 Motorola, Inc. Data processing system having a dynamically enabled input synchronizer for selectively minimizing power consumption
WO1993007557A1 (fr) * 1991-10-02 1993-04-15 Kabushiki Kaisha Toshiba Appareil electronique controlant automatiquement le courant electrique consomme par des composants en reaction a une duree de fonctionnement introduite par l'utilisateur
JPH05100777A (ja) * 1991-10-09 1993-04-23 Nec Corp 電力供給制御装置
US5365487A (en) * 1992-03-24 1994-11-15 Texas Instruments Incorporated DRAM power management with self-refresh
US5404543A (en) * 1992-05-29 1995-04-04 International Business Machines Corporation Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes
US5483656A (en) * 1993-01-14 1996-01-09 Apple Computer, Inc. System for managing power consumption of devices coupled to a common bus
US5452277A (en) * 1993-12-30 1995-09-19 International Business Machines Corporation Adaptive system for optimizing disk drive power consumption
JPH0876875A (ja) * 1994-09-07 1996-03-22 Hitachi Ltd マイクロコンピュータ応用システム
US5515302A (en) * 1994-11-07 1996-05-07 Motorola, Inc. Method for identifying excessive power consumption sites within a circuit
EP0799443A4 (en) * 1994-12-22 1998-06-03 Intel Corp POWER CONSUMPTION MONITORING AND REPORTING SYSTEM
US5771345A (en) * 1996-04-25 1998-06-23 Tektronix, Inc. Integrated digital processing device and method for examining the operation thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009163585A (ja) * 2008-01-09 2009-07-23 Spansion Llc メモリシステム、メモリコントローラ及びメモリコントローラのリフレッシュ動作制御方法
JP2009266262A (ja) * 2008-04-22 2009-11-12 Spansion Llc メモリシステム、該メモリシステムに搭載されるリフレッシュ動作が必要なメモリ、および該メモリシステムに搭載されるリフレッシュ動作が不要なメモリ

Also Published As

Publication number Publication date
US6021502A (en) 2000-02-01

Similar Documents

Publication Publication Date Title
EP1023656B1 (en) Localized performance throttling to reduce ic power consumption
JP4515093B2 (ja) Ｃｐｕのパワーダウン方法及びそのための装置
US7036030B1 (en) Computer system and method of using temperature measurement readings to detect user activity and to adjust processor performance
US20050132239A1 (en) Almost-symmetric multiprocessor that supports high-performance and energy-efficient execution
JP4191488B2 (ja) 複数のパフォーマンス状態対応のマイクロプロセッサで移行点を決定するための方法
US5539681A (en) Circuitry and method for reducing power consumption within an electronic circuit
US7370216B2 (en) Conserving power by reducing voltage supplied to an instruction-processing portion of a processor
US7941683B2 (en) Data processing device with low-power cache access mode
CN100401232C (zh) 多核处理器的处理器模式自动控制装置及其方法
US8171319B2 (en) Managing processor power-performance states
CN101105711B (zh) 用于在主处理器与副处理器间分配处理功能的系统和方法
US6795781B2 (en) Method and apparatus for compiler assisted power management
US8762757B2 (en) Power management method and device thereof
US20050044429A1 (en) Resource utilization mechanism for microprocessor power management
US20090327656A1 (en) Efficiency-based determination of operational characteristics
US20110040995A1 (en) Predictive Power Gating with Optional Guard Mechanism
KR100974972B1 (ko) 저전력 디바이스의 대기 전력 제어를 위한 방법, 장치 및 시스템
CN101755250A (zh) 动态性处理器电源管理装置及方法
US6694442B2 (en) Method for saving power in a computer by idling system controller and reducing frequency of host clock signal used by system controller
US6848055B1 (en) Integrated circuit having various operational modes and a method therefor
US20040073826A1 (en) Clock frequency control method and electronic apparatus
US8219833B2 (en) Two-level guarded predictive power gating
JP4689087B2 (ja) 情報処理装置及び省電力移行制御方法
JPH10269767A (ja) 半導体装置
US7903502B2 (en) Automatic read of current time when exiting low-power state utility