JPH10269780A - バッテリバックアップ構成が可能な出力バッファ - Google Patents
バッテリバックアップ構成が可能な出力バッファInfo
- Publication number
- JPH10269780A JPH10269780A JP31354497A JP31354497A JPH10269780A JP H10269780 A JPH10269780 A JP H10269780A JP 31354497 A JP31354497 A JP 31354497A JP 31354497 A JP31354497 A JP 31354497A JP H10269780 A JPH10269780 A JP H10269780A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- transistor
- power supply
- channel
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
- H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
- H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
- H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
Landscapes
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
- Electronic Switches (AREA)
- Static Random-Access Memory (AREA)
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 バッテリ電源動作時でさえ、明確に規定され
た信号を供給するバッテリバックアップ出力バッファを
提供することを目的とする。 【解決手段】 このバッファは、主電源３０による動作
中に出力データを供給するための及びバッテリ３２の動
作中にトライステートに切り換えるための標準出力バッ
ファ１６を含む。このバッファは、更に、バッテリ動作
中は予め決められた出力信号を供給し且つ主電源動作中
はトライステートとされるバッテリバックアップ出力バ
ッファ１８も含む。
た信号を供給するバッテリバックアップ出力バッファを
提供することを目的とする。 【解決手段】 このバッファは、主電源３０による動作
中に出力データを供給するための及びバッテリ３２の動
作中にトライステートに切り換えるための標準出力バッ
ファ１６を含む。このバッファは、更に、バッテリ動作
中は予め決められた出力信号を供給し且つ主電源動作中
はトライステートとされるバッテリバックアップ出力バ
ッファ１８も含む。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的に出力バッ
ファに係わり、更に特に、バッテリ切換え電源信号によ
って動作する出力バッファに係わる。
ファに係わり、更に特に、バッテリ切換え電源信号によ
って動作する出力バッファに係わる。
【０００２】
【従来の技術】プログラマブルシステムデバイス（ＰＳ
Ｄ）、例えば、本発明の譲受人であるＷａｆｅｒｓｃａ
ｌｅ Ｉｎｔｅｇｒａｔｉｏｎ Ｉｎｃ．によって生産
されるＰＳＤは、揮発性ランダムアクセスメモリ（ＲＡ
Ｍ）（「スタティックＲＡＭ」即ちＳＲＡＭとしても知
られる）アレイと、プログラマブル論理（ロジック）デ
バイス（ＰＬＤ）と、電気的にプログラム可能な読出し
専用メモリ（ＥＰＲＯＭ）アレイと、各論理ブロックと
を単一チップ上に組み合わせる。
Ｄ）、例えば、本発明の譲受人であるＷａｆｅｒｓｃａ
ｌｅ Ｉｎｔｅｇｒａｔｉｏｎ Ｉｎｃ．によって生産
されるＰＳＤは、揮発性ランダムアクセスメモリ（ＲＡ
Ｍ）（「スタティックＲＡＭ」即ちＳＲＡＭとしても知
られる）アレイと、プログラマブル論理（ロジック）デ
バイス（ＰＬＤ）と、電気的にプログラム可能な読出し
専用メモリ（ＥＰＲＯＭ）アレイと、各論理ブロックと
を単一チップ上に組み合わせる。
【０００３】ＳＲＡＭは、そのメモリ内に格納された情
報を維持するために、電源を必要とする。こうした電源
は、ＶＬＳＩ回路全体用の主電源であることが典型的で
ある。しかし、そのＶＬＳＩ回路が、場合に応じて電源
が遮断されるタイプである場合には、ＳＲＡＭアレイ内
に格納された情報が失われることになる。ＳＲＡＭアレ
イを使用するが情報の維持を必要とするこれらの回路
は、主電源の故障時又はパワーダウン時に起動されるバ
ッテリバックアップ電源を備えている。バッテリバック
アップ電源の電圧レベルは、典型的には、情報維持に必
要な最低電圧レベルであり、主電源の電圧レベルよりも
著しく低い。
報を維持するために、電源を必要とする。こうした電源
は、ＶＬＳＩ回路全体用の主電源であることが典型的で
ある。しかし、そのＶＬＳＩ回路が、場合に応じて電源
が遮断されるタイプである場合には、ＳＲＡＭアレイ内
に格納された情報が失われることになる。ＳＲＡＭアレ
イを使用するが情報の維持を必要とするこれらの回路
は、主電源の故障時又はパワーダウン時に起動されるバ
ッテリバックアップ電源を備えている。バッテリバック
アップ電源の電圧レベルは、典型的には、情報維持に必
要な最低電圧レベルであり、主電源の電圧レベルよりも
著しく低い。
【０００４】バックアップ電源を使用するためには、該
２つの電源の電圧レベルを連続的に比較し、主電源の電
圧レベルがバックアップ電源の電圧レベルよりも降下す
る時にバックアップ電源に電源を切り換える切換えスイ
ッチング回路が必要である。このスイッチング回路の出
力が切換え電源信号である。出力バッファは出力信号を
出力ピンに供給し、一方、出力ピンは信号を外部に供給
する。主電源が遮断される場合に動作は生じず、従来技
術では、スタンバイ電力時に出力ピンによって供給され
る信号は無視される。従って、従来技術では、出力バッ
ファには電力供給されず、出力ピンがフローティング又
は不確定の信号を供給する。
２つの電源の電圧レベルを連続的に比較し、主電源の電
圧レベルがバックアップ電源の電圧レベルよりも降下す
る時にバックアップ電源に電源を切り換える切換えスイ
ッチング回路が必要である。このスイッチング回路の出
力が切換え電源信号である。出力バッファは出力信号を
出力ピンに供給し、一方、出力ピンは信号を外部に供給
する。主電源が遮断される場合に動作は生じず、従来技
術では、スタンバイ電力時に出力ピンによって供給され
る信号は無視される。従って、従来技術では、出力バッ
ファには電力供給されず、出力ピンがフローティング又
は不確定の信号を供給する。
【０００５】
【発明が解決しようとする課題】本発明は、バッテリ電
源動作中でさえ明確に規定された信号を供給する、バッ
テリバックアップ構成が可能な出力バッファ（ｂａｔｔ
ｅｒｙ ｂａｃｋｅｄ，ｃｏｎｆｉｇｕｒａｂｌｅ ｏ
ｕｔｐｕｔ ｂｕｆｆｅｒ）を提供する。
源動作中でさえ明確に規定された信号を供給する、バッ
テリバックアップ構成が可能な出力バッファ（ｂａｔｔ
ｅｒｙ ｂａｃｋｅｄ，ｃｏｎｆｉｇｕｒａｂｌｅ ｏ
ｕｔｐｕｔ ｂｕｆｆｅｒ）を提供する。
【０００６】
【課題を解決するための手段】本発明のバッファは、主
電源による動作中に出力データを供給し且つバッテリ電
源動作中にトライステート（ｔｒｉ−ｓｔａｔｅ）に切
り換わるための標準的な出力バッファを含む。本発明の
バッファは、更に、少なくともバッテリ動作中に作動し
て予め決められた出力信号を供給するバッテリバックア
ップ構成が可能な出力バッファも含む。
電源による動作中に出力データを供給し且つバッテリ電
源動作中にトライステート（ｔｒｉ−ｓｔａｔｅ）に切
り換わるための標準的な出力バッファを含む。本発明の
バッファは、更に、少なくともバッテリ動作中に作動し
て予め決められた出力信号を供給するバッテリバックア
ップ構成が可能な出力バッファも含む。
【０００７】本発明の好ましい実施様態の１つでは、こ
のバッテリバックアップ構成が可能な出力バッファは、
出力ユニットと構成ユニットとを含む。バッテリ電源に
よって電力供給される出力ユニットは、バッテリバック
アップ動作中は予め規定された出力信号を生じさせ、主
電源動作中はトライステート信号を生じさせる。構成ユ
ニットは、予め決められた構成信号に従って出力ユニッ
トを活性化又は非活性化させる。
のバッテリバックアップ構成が可能な出力バッファは、
出力ユニットと構成ユニットとを含む。バッテリ電源に
よって電力供給される出力ユニットは、バッテリバック
アップ動作中は予め規定された出力信号を生じさせ、主
電源動作中はトライステート信号を生じさせる。構成ユ
ニットは、予め決められた構成信号に従って出力ユニッ
トを活性化又は非活性化させる。
【０００８】更に、本発明の好ましい実施様態の１つで
は、構成ユニットがｐチャネルトランジスタとｎチャネ
ルトランジスタとを含む。ｐチャネルトランジスタはバ
ッテリ電源と出力ユニットとの間に接続され、予め決め
られた構成信号によって活性化される。ｎチャネルトラ
ンジスタは出力ユニットと接地ソースとの間に接続さ
れ、上記予め決められた構成信号の相補によって活性化
される。構成ユニットは、構成信号によってそのように
示される場合にだけ出力ユニットをイネーブルする。
は、構成ユニットがｐチャネルトランジスタとｎチャネ
ルトランジスタとを含む。ｐチャネルトランジスタはバ
ッテリ電源と出力ユニットとの間に接続され、予め決め
られた構成信号によって活性化される。ｎチャネルトラ
ンジスタは出力ユニットと接地ソースとの間に接続さ
れ、上記予め決められた構成信号の相補によって活性化
される。構成ユニットは、構成信号によってそのように
示される場合にだけ出力ユニットをイネーブルする。
【０００９】これに加えて、本発明の好ましい実施様態
の１つでは、上記構成可能な出力バッファが、バッテリ
オフ信号によって制御される第２のｐチャネルトランジ
スタと、バッテリオン信号によって制御される第２のｎ
チャネルトランジスタとを含む。バッテリオフ信号及び
バッテリオン信号は、バッテリがオンである時にだけ出
力ユニットをイネーブルする。
の１つでは、上記構成可能な出力バッファが、バッテリ
オフ信号によって制御される第２のｐチャネルトランジ
スタと、バッテリオン信号によって制御される第２のｎ
チャネルトランジスタとを含む。バッテリオフ信号及び
バッテリオン信号は、バッテリがオンである時にだけ出
力ユニットをイネーブルする。
【００１０】更に、本発明の好ましい実施様態の１つで
は、上記構成可能な出力バッファが、バッテリ電源と構
成ユニットとの間に接続されたダイオードを含む。更
に、本発明の好ましい実施様態の１つでは、出力ライ
ン、プルアップブランチ（ｐｕｌｌ−ｕｐ ｂｒａｎｃ
ｈ）、プルダウンブランチ（ｐｕｌｌ−ｄｏｗｎ ｂｒ
ａｎｃｈ）、及び、バッテリ操作ユニットを含む、バッ
テリ切替え可能な出力バッファも提供される。プルアッ
プブランチは、送出されるべきデータを受け取り、その
データがハイ電圧レベルを有する場合に出力ラインの電
圧をプルアップする。プルダウンブランチは、送出され
るべきデータを受け取り、そのデータがロウ電圧レベル
を有する場合に出力ラインの電圧をプルダウンする。バ
ッテリ動作中は、バッテリ操作ユニットが各該ブランチ
の両方をオフ位置にし、それによってトライステート出
力を供給する。
は、上記構成可能な出力バッファが、バッテリ電源と構
成ユニットとの間に接続されたダイオードを含む。更
に、本発明の好ましい実施様態の１つでは、出力ライ
ン、プルアップブランチ（ｐｕｌｌ−ｕｐ ｂｒａｎｃ
ｈ）、プルダウンブランチ（ｐｕｌｌ−ｄｏｗｎ ｂｒ
ａｎｃｈ）、及び、バッテリ操作ユニットを含む、バッ
テリ切替え可能な出力バッファも提供される。プルアッ
プブランチは、送出されるべきデータを受け取り、その
データがハイ電圧レベルを有する場合に出力ラインの電
圧をプルアップする。プルダウンブランチは、送出され
るべきデータを受け取り、そのデータがロウ電圧レベル
を有する場合に出力ラインの電圧をプルダウンする。バ
ッテリ動作中は、バッテリ操作ユニットが各該ブランチ
の両方をオフ位置にし、それによってトライステート出
力を供給する。
【００１１】更に、本発明による好ましい実施様態の１
つでは、出力ライン、プルアップブランチ、プルダウン
ブランチ、出力ラインにその出力側において接続された
ｐチャネルプルアップトランジスタ、出力ラインにその
入力側において接続されたｎチャネルプルダウントラン
ジスタ、及び、バッテリ操作ユニットを含む、バッテリ
切換え可能な出力バッファが提供される。プルアップブ
ランチは、データがハイ電圧レベルを有する場合にプル
アップトランジスタのゲートを活性化し、プルダウンブ
ランチは、データがロウ電圧レベルを有する時にプルダ
ウントランジスタのゲートを活性化する。バッテリ操作
ユニットは、バッテリオン時にハイであるバッテリオン
信号によって制御され、上記各ブランチの両方をバッテ
リ動作中に非活性化し、それによって、上記トランジス
タの両方を非活性化し、トライステート出力信号を出力
ライン上に供給する。
つでは、出力ライン、プルアップブランチ、プルダウン
ブランチ、出力ラインにその出力側において接続された
ｐチャネルプルアップトランジスタ、出力ラインにその
入力側において接続されたｎチャネルプルダウントラン
ジスタ、及び、バッテリ操作ユニットを含む、バッテリ
切換え可能な出力バッファが提供される。プルアップブ
ランチは、データがハイ電圧レベルを有する場合にプル
アップトランジスタのゲートを活性化し、プルダウンブ
ランチは、データがロウ電圧レベルを有する時にプルダ
ウントランジスタのゲートを活性化する。バッテリ操作
ユニットは、バッテリオン時にハイであるバッテリオン
信号によって制御され、上記各ブランチの両方をバッテ
リ動作中に非活性化し、それによって、上記トランジス
タの両方を非活性化し、トライステート出力信号を出力
ライン上に供給する。
【００１２】更に、本発明による好ましい実施様態の１
つでは、バッテリ操作ユニットが、プルアップブランチ
非活性器（ｐｕｌｌ−ｕｐ ｂｒａｎｃｈ ｄｅａｃｔ
ｉｖａｔｏｒ）とプルダウンブランチ非活性器（ｐｕｌ
ｌ−ｄｏｗｎ ｂｒａｎｃｈｄｅａｃｔｉｖａｔｏｒ）
とを含む。プルアップブランチ非活性器は、ｎチャネル
パストランジスタ、ｐチャネルパストランジスタ、及
び、第２のｐチャネルプルアップトランジスタを含む。
ｐチャネルパストランジスタはバッテリオン信号によっ
て制御され、その出力は第１のｐチャネルプルアップト
ランジスタのゲートに接続される。ｎチャネルパストラ
ンジスタは、ｐチャネルパストランジスタに並列に接続
され、バッテリオン信号の相補によって制御される。第
２のｐチャネルプルアップトランジスタはバッテリオン
信号の相補によって制御され、その出力も同様にｐチャ
ネルプルアップトランジスタのゲートに接続される。バ
ッテリオン信号がハイである時には、上記各パストラン
ジスタが非活性化され、且つ、第２のｐチャネルプルア
ップトランジスタが活性化され、その結果として、第１
のｐチャネルプルアップトランジスタのゲートの電圧レ
ベルが上昇させられ、第１のｐチャネルプルアップトラ
ンジスタが非活性化される。
つでは、バッテリ操作ユニットが、プルアップブランチ
非活性器（ｐｕｌｌ−ｕｐ ｂｒａｎｃｈ ｄｅａｃｔ
ｉｖａｔｏｒ）とプルダウンブランチ非活性器（ｐｕｌ
ｌ−ｄｏｗｎ ｂｒａｎｃｈｄｅａｃｔｉｖａｔｏｒ）
とを含む。プルアップブランチ非活性器は、ｎチャネル
パストランジスタ、ｐチャネルパストランジスタ、及
び、第２のｐチャネルプルアップトランジスタを含む。
ｐチャネルパストランジスタはバッテリオン信号によっ
て制御され、その出力は第１のｐチャネルプルアップト
ランジスタのゲートに接続される。ｎチャネルパストラ
ンジスタは、ｐチャネルパストランジスタに並列に接続
され、バッテリオン信号の相補によって制御される。第
２のｐチャネルプルアップトランジスタはバッテリオン
信号の相補によって制御され、その出力も同様にｐチャ
ネルプルアップトランジスタのゲートに接続される。バ
ッテリオン信号がハイである時には、上記各パストラン
ジスタが非活性化され、且つ、第２のｐチャネルプルア
ップトランジスタが活性化され、その結果として、第１
のｐチャネルプルアップトランジスタのゲートの電圧レ
ベルが上昇させられ、第１のｐチャネルプルアップトラ
ンジスタが非活性化される。
【００１３】プルダウンブランチは、プルアップ部分と
プルダウン部分とを有し、プルダウンブランチ非活性器
は、第２のｐチャネルパストランジスタと第２のｎチャ
ネルプルダウントランジスタを含む。第２のｐチャネル
パストランジスタは電圧源とプルアップ部分との間に直
列に接続され、バッテリオン信号によって制御される。
第２のｎチャネルプルダウントランジスタは第１のｎチ
ャネルプルダウントランジスタのゲートにその入力側に
おいて接続され、バッテリオン信号によって制御され
る。バッテリオン信号がハイである時には、第２のｐチ
ャネルパストランジスタが非活性化され、且つ、第２の
ｎチャネルプルダウントランジスタが活性化され、その
結果として、第１のｎチャネルプルダウントランジスタ
のゲートの電圧レベルが低下させられ、第１のｎチャネ
ルプルダウントランジスタが非活性化される。
プルダウン部分とを有し、プルダウンブランチ非活性器
は、第２のｐチャネルパストランジスタと第２のｎチャ
ネルプルダウントランジスタを含む。第２のｐチャネル
パストランジスタは電圧源とプルアップ部分との間に直
列に接続され、バッテリオン信号によって制御される。
第２のｎチャネルプルダウントランジスタは第１のｎチ
ャネルプルダウントランジスタのゲートにその入力側に
おいて接続され、バッテリオン信号によって制御され
る。バッテリオン信号がハイである時には、第２のｐチ
ャネルパストランジスタが非活性化され、且つ、第２の
ｎチャネルプルダウントランジスタが活性化され、その
結果として、第１のｎチャネルプルダウントランジスタ
のゲートの電圧レベルが低下させられ、第１のｎチャネ
ルプルダウントランジスタが非活性化される。
【００１４】最後に、本発明による好ましい実施様態の
１つでは、ｐチャネルトランジスタのｎウェル（ｎ−ｗ
ｅｌｌ）が、主電源がアクティブである時には主電源電
圧レベルを供給し且つバッテリ電源電圧がアクティブで
ある時にはバッテリ電源電圧レベルを供給する切換え可
能な電源によって給電される。
１つでは、ｐチャネルトランジスタのｎウェル（ｎ−ｗ
ｅｌｌ）が、主電源がアクティブである時には主電源電
圧レベルを供給し且つバッテリ電源電圧がアクティブで
ある時にはバッテリ電源電圧レベルを供給する切換え可
能な電源によって給電される。
【００１５】
【発明の実施の形態】図１を参照すると、この図は、本
発明の好ましい実施例の１つに従って構成され動作させ
られるバッテリバックアップ構成が可能な出力バッファ
をブロック図の形で示している。本発明の出力バッファ
とその様々な素子は、ＳＲＡＭ、ＰＳＤ、及び、他の構
成可能なデバイスの一部を形成することが可能である。
発明の好ましい実施例の１つに従って構成され動作させ
られるバッテリバックアップ構成が可能な出力バッファ
をブロック図の形で示している。本発明の出力バッファ
とその様々な素子は、ＳＲＡＭ、ＰＳＤ、及び、他の構
成可能なデバイスの一部を形成することが可能である。
【００１６】図１は、切換え電源１０、構成ユニット１
４、及び、２つの出力バッファ１６、１８を示す。切換
え電源１０は、その他のユニットの少なくとも幾つかに
対して切換え電源信号Ｖｃｃｏを供給し、一方、バッテ
リがオフである時には上記２つの出力バッファ１６、１
８に対してｂａｔ−ｏｎｂ信号を供給する。構成ユニッ
ト１４は、図１のユニットがその一部を形成するデバイ
スの様々な素子に構成情報を連続的に供給する。図１
は、構成ユニット１４が構成ビットＣ１をバッファ１８
に供給することを示している。バッテリ動作中に構成情
報を供給する適切な構成ユニット１４は、同一日付で出
願され且つ本発明の共通譲受人に譲渡された、標題
「“Ａ Ｕｎｉｔ ｆｏｒ Ｍａｉｎｔａｉｎｉｎｇ
Ｉｎｆｏｒｍａｔｉｏｎ Ｒｅｇａｒｄｉｎｇ ｔｈｅ
Ｓｔａｔｅ ｏｆ ａ ＤｅｖｉｃｅＤｕｒｉｎｇ
Ｂａｔｔｅｒｙ Ｐｏｗｅｒ”（バッテリ電力供給中に
デバイスの状態に関する情報を保持するための装置）」
の米国特許出願に開示されている。この出願の開示内容
を本明細書に引用して組み入れている。
４、及び、２つの出力バッファ１６、１８を示す。切換
え電源１０は、その他のユニットの少なくとも幾つかに
対して切換え電源信号Ｖｃｃｏを供給し、一方、バッテ
リがオフである時には上記２つの出力バッファ１６、１
８に対してｂａｔ−ｏｎｂ信号を供給する。構成ユニッ
ト１４は、図１のユニットがその一部を形成するデバイ
スの様々な素子に構成情報を連続的に供給する。図１
は、構成ユニット１４が構成ビットＣ１をバッファ１８
に供給することを示している。バッテリ動作中に構成情
報を供給する適切な構成ユニット１４は、同一日付で出
願され且つ本発明の共通譲受人に譲渡された、標題
「“Ａ Ｕｎｉｔ ｆｏｒ Ｍａｉｎｔａｉｎｉｎｇ
Ｉｎｆｏｒｍａｔｉｏｎ Ｒｅｇａｒｄｉｎｇ ｔｈｅ
Ｓｔａｔｅ ｏｆ ａ ＤｅｖｉｃｅＤｕｒｉｎｇ
Ｂａｔｔｅｒｙ Ｐｏｗｅｒ”（バッテリ電力供給中に
デバイスの状態に関する情報を保持するための装置）」
の米国特許出願に開示されている。この出願の開示内容
を本明細書に引用して組み入れている。
【００１７】出力バッファ１６は、主電源給電中に動作
し且つ可変出力データを供給することが可能な標準的な
出力バッファ１６であり、出力バッファ１８は、少なく
ともバッテリ給電中は明確に規定された定常出力信号を
供給することが可能なバッテリバックアップ出力バッフ
ァ１８である。切換え電源１０は、主電源電圧Ｖｃｃを
供給する主電源３０、バッテリ電源電圧Ｖｂａｔを供給
するバッテリ３２、及び、最高電圧レベルを有する電源
を常に選択するように主電源電圧Ｖｃｃとバッテリ電源
電圧Ｖｂａｔの間の切換えを行うバッテリバックアップ
スイッチ３４を含む。スイッチ３４は、従来公知である
ような任意の適切なスイッチであることが可能である。
例えば、スイッチ３４は、米国特許第４，９０８，７９
０号（Ｌｉｔｔｌｅ他）に開示されているスイッチ、又
は、同一日付で出願され且つ本発明の共通譲受人に譲渡
された、標題「“Ｂａｔｔｅｒｙ Ｂａｃｋｕｐ Ｓｗ
ｉｔｃｈ”（バッテリバックアップスイッチ）」の米国
特許出願に開示されているスイッチであることが可能で
あり、これらの開示内容は本明細書に引用して組み入れ
ている。
し且つ可変出力データを供給することが可能な標準的な
出力バッファ１６であり、出力バッファ１８は、少なく
ともバッテリ給電中は明確に規定された定常出力信号を
供給することが可能なバッテリバックアップ出力バッフ
ァ１８である。切換え電源１０は、主電源電圧Ｖｃｃを
供給する主電源３０、バッテリ電源電圧Ｖｂａｔを供給
するバッテリ３２、及び、最高電圧レベルを有する電源
を常に選択するように主電源電圧Ｖｃｃとバッテリ電源
電圧Ｖｂａｔの間の切換えを行うバッテリバックアップ
スイッチ３４を含む。スイッチ３４は、従来公知である
ような任意の適切なスイッチであることが可能である。
例えば、スイッチ３４は、米国特許第４，９０８，７９
０号（Ｌｉｔｔｌｅ他）に開示されているスイッチ、又
は、同一日付で出願され且つ本発明の共通譲受人に譲渡
された、標題「“Ｂａｔｔｅｒｙ Ｂａｃｋｕｐ Ｓｗ
ｉｔｃｈ”（バッテリバックアップスイッチ）」の米国
特許出願に開示されているスイッチであることが可能で
あり、これらの開示内容は本明細書に引用して組み入れ
ている。
【００１８】本発明の好ましい実施例の１つでは、バッ
テリ電源電圧Ｖｂａｔが、Ｖｂａｔ＿ｉｎとしてバッテ
リバックアップスイッチ３４に供給され、一方、Ｖｂａ
ｔ＿ｅとしてバッテリバックアップ出力バッファ１８に
供給される。これら２つの電源電圧Ｖｂａｔ−ｉｎ及び
Ｖｂａｔ−ｅの各々がダイオード３６によってバッテリ
３２からアイソレートされ、このダイオード３６は、短
絡回路（特に、出力ピンを経由した外部的に生ずる短
絡）がバッテリ３２に達してバッテリの放電（消費）を
生じさせないことを保障する。
テリ電源電圧Ｖｂａｔが、Ｖｂａｔ＿ｉｎとしてバッテ
リバックアップスイッチ３４に供給され、一方、Ｖｂａ
ｔ＿ｅとしてバッテリバックアップ出力バッファ１８に
供給される。これら２つの電源電圧Ｖｂａｔ−ｉｎ及び
Ｖｂａｔ−ｅの各々がダイオード３６によってバッテリ
３２からアイソレートされ、このダイオード３６は、短
絡回路（特に、出力ピンを経由した外部的に生ずる短
絡）がバッテリ３２に達してバッテリの放電（消費）を
生じさせないことを保障する。
【００１９】出力バッファ１６は、出力ピンを通して外
部にデータを供給し且つバッテリ動作中はトライステー
トとされることが可能な任意の出力バッファである。図
２及び図３及び図４に関して下記で説明する出力バッフ
ァの一例は、本発明の共通譲受人に譲渡され本明細書に
引用して組み入れている米国特許第５，５５７，２２９
号に開示されている出力バッファに基づいている。出力
バッファ１８は、明確に規定された信号をバッテリ電源
動作時に供給するバッテリバックアップ構成が可能な出
力バッファであり、下記で図５に関連付けて説明され
る。最も一般的な実施例では、バッテリバックアップ出
力バッファ１８は正規の動作中はトライステートとされ
る。
部にデータを供給し且つバッテリ動作中はトライステー
トとされることが可能な任意の出力バッファである。図
２及び図３及び図４に関して下記で説明する出力バッフ
ァの一例は、本発明の共通譲受人に譲渡され本明細書に
引用して組み入れている米国特許第５，５５７，２２９
号に開示されている出力バッファに基づいている。出力
バッファ１８は、明確に規定された信号をバッテリ電源
動作時に供給するバッテリバックアップ構成が可能な出
力バッファであり、下記で図５に関連付けて説明され
る。最も一般的な実施例では、バッテリバックアップ出
力バッファ１８は正規の動作中はトライステートとされ
る。
【００２０】例えば、標準出力バッファ１６は、主電源
電圧Ｖｃｃで動作中はその入力データ信号から出力信号
を生じさせ、一方、バッテリ動作中は、バッテリバック
アップ出力バッファ１８がその論理入力信号Ｌ−ｏｎか
ら出力信号を供給する。典型的には、データ信号が時間
の経過と共に大きく変化し、一方、論理入力信号Ｌ−ｏ
ｎがバッテリ動作中は一定不変のままであることに留意
されたい。上記のように、一方のバッファはトライステ
ート（即ち、そのバッファが電流を生じさせず、従って
出力ラインを駆動しない状態）にあり、他方のバッファ
は動作状態にある。
電圧Ｖｃｃで動作中はその入力データ信号から出力信号
を生じさせ、一方、バッテリ動作中は、バッテリバック
アップ出力バッファ１８がその論理入力信号Ｌ−ｏｎか
ら出力信号を供給する。典型的には、データ信号が時間
の経過と共に大きく変化し、一方、論理入力信号Ｌ−ｏ
ｎがバッテリ動作中は一定不変のままであることに留意
されたい。上記のように、一方のバッファはトライステ
ート（即ち、そのバッファが電流を生じさせず、従って
出力ラインを駆動しない状態）にあり、他方のバッファ
は動作状態にある。
【００２１】本発明の構成可能な出力バッファは、例え
ばプログラム可能論理（ロジック）デバイス（ＰＬＤ）
のような任意の適切なデータソースのための出力バッフ
ァを形成することが可能である。この実施例では、ＰＬ
Ｄが論理信号Ｌ−ｏｎとデータ信号の両方を供給する。
上記説明から明らかなように、標準出力バッファ１６
は、主電源電圧Ｖｃｃによって給電され、バッテリバッ
クアップ出力バッファ１８は、バッテリ電源電圧Ｖｂａ
ｔ−ｅによって給電される。この両方のバッファは、更
に、切換え電源信号Ｖｃｃｏも受け取る。
ばプログラム可能論理（ロジック）デバイス（ＰＬＤ）
のような任意の適切なデータソースのための出力バッフ
ァを形成することが可能である。この実施例では、ＰＬ
Ｄが論理信号Ｌ−ｏｎとデータ信号の両方を供給する。
上記説明から明らかなように、標準出力バッファ１６
は、主電源電圧Ｖｃｃによって給電され、バッテリバッ
クアップ出力バッファ１８は、バッテリ電源電圧Ｖｂａ
ｔ−ｅによって給電される。この両方のバッファは、更
に、切換え電源信号Ｖｃｃｏも受け取る。
【００２２】次に、出力バッファ１６を概略的に示す図
２と、標準出力バッファ１６を詳細に示す図３及び図４
と、バッテリバックアップ出力バッファ１８を詳細に示
す図５とを参照する。図２を参照すると、標準出力バッ
ファ１６は、２つのブランチ６０、６２を含む。米国特
許第５，５５７，２２９号に開示されているように、ブ
ランチ６０は、一連の連結されたｎチャネルプルダウン
トランジスタ６４、ライン６７に並列に接続された一連
のｐチャネルプルアップトランジスタ６６、及び、ｐチ
ャネル出力プルアップトランジスタ７０を含む。ブラン
チ６２は、一連の連結された殆どがｐチャネルのプルア
ップトランジスタ７４、ライン７７に並列に接続された
一連のｎチャネルプルダウントランジスタ７６、及び、
ｎチャネル出力プルダウントランジスタ８０を含む。出
力トランジスタ７０と出力トランジスタ８０は両方とも
出力ライン９２に接続されている。
２と、標準出力バッファ１６を詳細に示す図３及び図４
と、バッテリバックアップ出力バッファ１８を詳細に示
す図５とを参照する。図２を参照すると、標準出力バッ
ファ１６は、２つのブランチ６０、６２を含む。米国特
許第５，５５７，２２９号に開示されているように、ブ
ランチ６０は、一連の連結されたｎチャネルプルダウン
トランジスタ６４、ライン６７に並列に接続された一連
のｐチャネルプルアップトランジスタ６６、及び、ｐチ
ャネル出力プルアップトランジスタ７０を含む。ブラン
チ６２は、一連の連結された殆どがｐチャネルのプルア
ップトランジスタ７４、ライン７７に並列に接続された
一連のｎチャネルプルダウントランジスタ７６、及び、
ｎチャネル出力プルダウントランジスタ８０を含む。出
力トランジスタ７０と出力トランジスタ８０は両方とも
出力ライン９２に接続されている。
【００２３】後述するように、主電源電圧Ｖｃｃでの動
作中に、２つのブランチ６０、６２が制御信号に対して
反対方向に応答する。データ信号（図２には示されてい
ない）が値「１」を示す時は、ブランチ６０のｐチャネ
ル出力プルアップトランジスタ７０が出力信号ＯＵＴを
主電源電圧Ｖｃｃにプルアップする。データ信号が値
「０」を示す時には、ブランチ６２のｎチャネル出力プ
ルダウントランジスタ８０が出力信号ＯＵＴをグラウン
ド側にプルダウンする。
作中に、２つのブランチ６０、６２が制御信号に対して
反対方向に応答する。データ信号（図２には示されてい
ない）が値「１」を示す時は、ブランチ６０のｐチャネ
ル出力プルアップトランジスタ７０が出力信号ＯＵＴを
主電源電圧Ｖｃｃにプルアップする。データ信号が値
「０」を示す時には、ブランチ６２のｎチャネル出力プ
ルダウントランジスタ８０が出力信号ＯＵＴをグラウン
ド側にプルダウンする。
【００２４】本発明の好ましい実施例の１つでは、標準
出力バッファ１６が、バッテリ電源電圧Ｖｂａｔが動作
中である時にトライステートであるように、プルアップ
ブランチ非活性器（ｐｕｌｌ−ｕｐ ｂｒａｎｃｈ ｄ
ｅａｃｔｉｖａｔｏｒ）とプルダウンブランチ非活性器
（ｐｕｌｌ−ｄｏｗｎ ｂｒａｎｃｈ ｄｅａｃｔｉｖ
ａｔｏｒ）とを含む。ブランチ６０の場合では、プルア
ップブランチ非活性器が、２つのパストランジスタ８
２、８４と、バッテリオン、ｐチャネルプルアップトラ
ンジスタ８６とを含む。ブランチ６２では、プルダウン
ブランチ非活性器が、スイッチトランジスタ８８と、バ
ッテリオン、プルダウントランジスタ９０を含む。
出力バッファ１６が、バッテリ電源電圧Ｖｂａｔが動作
中である時にトライステートであるように、プルアップ
ブランチ非活性器（ｐｕｌｌ−ｕｐ ｂｒａｎｃｈ ｄ
ｅａｃｔｉｖａｔｏｒ）とプルダウンブランチ非活性器
（ｐｕｌｌ−ｄｏｗｎ ｂｒａｎｃｈ ｄｅａｃｔｉｖ
ａｔｏｒ）とを含む。ブランチ６０の場合では、プルア
ップブランチ非活性器が、２つのパストランジスタ８
２、８４と、バッテリオン、ｐチャネルプルアップトラ
ンジスタ８６とを含む。ブランチ６２では、プルダウン
ブランチ非活性器が、スイッチトランジスタ８８と、バ
ッテリオン、プルダウントランジスタ９０を含む。
【００２５】パストランジスタ８２は、ライン６７に接
続されたｐチャネルトランジスタであり、（バッテリが
オンである時にアクティブである）相補のｂａｔ−ｏｎ
信号によって制御される。パストランジスタ８２の出力
側は、プルアップトランジスタ７０を制御するライン６
７’である。パストランジスタ８４は、ｂａｔ−ｏｎ信
号のｂａｔ−ｏｎｂによって制御されるｎチャネルトラ
ンジスタであり、パストランジスタ８２に並列に接続さ
れている。バッテリオン、プルアップトランジスタ８６
は、ｂａｔ−ｏｎｂ信号によって制御され、ライン６
７’に接続され、ライン６７’を切換え電源信号電圧Ｖ
ｃｃｏにプルアップする。
続されたｐチャネルトランジスタであり、（バッテリが
オンである時にアクティブである）相補のｂａｔ−ｏｎ
信号によって制御される。パストランジスタ８２の出力
側は、プルアップトランジスタ７０を制御するライン６
７’である。パストランジスタ８４は、ｂａｔ−ｏｎ信
号のｂａｔ−ｏｎｂによって制御されるｎチャネルトラ
ンジスタであり、パストランジスタ８２に並列に接続さ
れている。バッテリオン、プルアップトランジスタ８６
は、ｂａｔ−ｏｎｂ信号によって制御され、ライン６
７’に接続され、ライン６７’を切換え電源信号電圧Ｖ
ｃｃｏにプルアップする。
【００２６】主電源電圧Ｖｃｃによる動作中は、ｂａｔ
−ｏｎ信号はロウであり、従って、パストランジスタ８
２、８４は両方ともオンであり、ライン６７上の信号が
ライン６７’へと送られる。これと同時に、（ｂａｔ−
ｏｎｂ信号がハイであるので）ｐチャネルプルアップト
ランジスタ８６がオフであり、従って、ライン６７’に
影響を与えない。その結果として、プルアップトランジ
スタ７０に対する制御信号は、（そうであるべきよう
に）ライン６７上の信号である。
−ｏｎ信号はロウであり、従って、パストランジスタ８
２、８４は両方ともオンであり、ライン６７上の信号が
ライン６７’へと送られる。これと同時に、（ｂａｔ−
ｏｎｂ信号がハイであるので）ｐチャネルプルアップト
ランジスタ８６がオフであり、従って、ライン６７’に
影響を与えない。その結果として、プルアップトランジ
スタ７０に対する制御信号は、（そうであるべきよう
に）ライン６７上の信号である。
【００２７】バッテリ動作中は、ｂａｔ−ｏｎ信号がハ
イであり、従って、パストランジスタ８２、８４が両方
ともオフであり、ライン６７上の信号がライン６７’に
送られない。更に、（ｂａｔ−ｏｎｂ信号がロウなの
で）バッテリオン、ｐチャネルプルアップトランジスタ
８６がオンであり、従って、Ｖｃｃｏのバッテリ信号電
圧にライン６７’をプルアップする。従って、ライン６
７はハイの値であり、ｐチャネルプルアップトランジス
タ７０をオフにする。
イであり、従って、パストランジスタ８２、８４が両方
ともオフであり、ライン６７上の信号がライン６７’に
送られない。更に、（ｂａｔ−ｏｎｂ信号がロウなの
で）バッテリオン、ｐチャネルプルアップトランジスタ
８６がオンであり、従って、Ｖｃｃｏのバッテリ信号電
圧にライン６７’をプルアップする。従って、ライン６
７はハイの値であり、ｐチャネルプルアップトランジス
タ７０をオフにする。
【００２８】当業者で公知であるように、ｐチャネルト
ランジスタのｎウェルは常に最大の利用可能な電力を供
給されなければならない。上記説明から理解できるよう
に、全てのｐチャネルトランジスタ８２、８６、７０の
全てのｎウェルに切換え電源信号Ｖｃｃｏが供給され
る。或いは、これらのｐチャネルトランジスタに順方向
バイアスを加えることが可能である。
ランジスタのｎウェルは常に最大の利用可能な電力を供
給されなければならない。上記説明から理解できるよう
に、全てのｐチャネルトランジスタ８２、８６、７０の
全てのｎウェルに切換え電源信号Ｖｃｃｏが供給され
る。或いは、これらのｐチャネルトランジスタに順方向
バイアスを加えることが可能である。
【００２９】ブランチ６０のスイッチトランジスタ８８
は、電源と一連のトランジスタ７４との間に接続された
ｐチャネルトランジスタである。バッテリオン、プルダ
ウントランジスタ９０は、ライン７７に接続されたｎチ
ャネルトランジスタである。トランジスタ８８とトラン
ジスタ９０の両方は、ｂａｔ−ｏｎ信号によって制御さ
れる。従って、ｂａｔ−ｏｎ信号がロウである時には、
主電源電圧Ｖｃｃによる動作中はｐチャネルトランジス
タ８８がオンであり、従来技術の場合と同様に機能する
一連のトランジスタ７４に電流が送られる。ｎチャネル
トランジスタ９０はオフであり、従って、ライン７７上
の信号に影響を与えない。
は、電源と一連のトランジスタ７４との間に接続された
ｐチャネルトランジスタである。バッテリオン、プルダ
ウントランジスタ９０は、ライン７７に接続されたｎチ
ャネルトランジスタである。トランジスタ８８とトラン
ジスタ９０の両方は、ｂａｔ−ｏｎ信号によって制御さ
れる。従って、ｂａｔ−ｏｎ信号がロウである時には、
主電源電圧Ｖｃｃによる動作中はｐチャネルトランジス
タ８８がオンであり、従来技術の場合と同様に機能する
一連のトランジスタ７４に電流が送られる。ｎチャネル
トランジスタ９０はオフであり、従って、ライン７７上
の信号に影響を与えない。
【００３０】しかし、バッテリ動作中は、ｐチャネルト
ランジスタ８８がオフにされ、一連のトランジスタ７４
に電流が流れることが阻止される。ｎチャネルトランジ
スタ９０はオンであり、ライン７７をプルダウンする。
従って、ライン７７はプルダウントランジスタ８０をオ
フにする。上記の追加の素子のために、バッテリ動作中
は、出力信号を制御するプルアップトランジスタ７０と
プルダウントランジスタ８０の両方がオフであることが
理解されるだろう。従って、出力信号はトライステート
とされ、事実上、バッファ１６は出力信号を生じさせな
い。
ランジスタ８８がオフにされ、一連のトランジスタ７４
に電流が流れることが阻止される。ｎチャネルトランジ
スタ９０はオンであり、ライン７７をプルダウンする。
従って、ライン７７はプルダウントランジスタ８０をオ
フにする。上記の追加の素子のために、バッテリ動作中
は、出力信号を制御するプルアップトランジスタ７０と
プルダウントランジスタ８０の両方がオフであることが
理解されるだろう。従って、出力信号はトライステート
とされ、事実上、バッファ１６は出力信号を生じさせな
い。
【００３１】図３と図４は、ｎチャネルブランチ６２が
２つの半分部分６２Ａ、６２Ｂに分割される出力バッフ
ァ１６の１実施例の素子を詳細に示す。第２の半分部分
６２Ｂは、予め決められた長さの時間だけ出力を遅延さ
せる遅延素子９１を含む。従って、ブランチ６２は２段
階の応答を行う。図３と図４の残り部分は、入力信号の
上記説明と以下の記述から自明であると考えられる。こ
れらの図で、ｏｅは出力イネーブル信号であり、ｄｏｕ
ｔはデータ信号であり、ｏｄは論理信号であり、Ｖｃｃ
ｒは、ＲＥＣＬＲＢ信号と同様に、閾値レベルで横ばい
状態となるまで主電源電圧Ｖｃｃに追従する電圧信号で
ある。Ｖｃｃｒ信号はハイの閾値レベル（例えば４．６
Ｖ）で横ばい状態になる。
２つの半分部分６２Ａ、６２Ｂに分割される出力バッフ
ァ１６の１実施例の素子を詳細に示す。第２の半分部分
６２Ｂは、予め決められた長さの時間だけ出力を遅延さ
せる遅延素子９１を含む。従って、ブランチ６２は２段
階の応答を行う。図３と図４の残り部分は、入力信号の
上記説明と以下の記述から自明であると考えられる。こ
れらの図で、ｏｅは出力イネーブル信号であり、ｄｏｕ
ｔはデータ信号であり、ｏｄは論理信号であり、Ｖｃｃ
ｒは、ＲＥＣＬＲＢ信号と同様に、閾値レベルで横ばい
状態となるまで主電源電圧Ｖｃｃに追従する電圧信号で
ある。Ｖｃｃｒ信号はハイの閾値レベル（例えば４．６
Ｖ）で横ばい状態になる。
【００３２】図５は、構成ビット信号Ｃ１が値ゼロを有
する時にバッテリオン／オフ表示を生じさせ、構成ビッ
ト信号Ｃ１が値ゼロを有しない場合にトライステートと
されるバッテリバックアップ出力バッファ１８の実施例
における各素子を詳細に示す。バッテリバックアップ出
力バッファ１８は、ｐチャネルトランジスタ１００とｎ
チャネルトランジスタ１０２とによって構成されるイン
バータ９８、バッテリ電源電圧Ｖｂａｔ−ｅとｐチャネ
ルトランジスタ１００との間に直列に接続された２つの
ｐチャネル制御トランジスタ１０４、１０６、及び、ｎ
チャネルトランジスタ１０２とグランドとの間に接続さ
れた２つのｎチャネル制御トランジスタ１０８、１１０
を含む。
する時にバッテリオン／オフ表示を生じさせ、構成ビッ
ト信号Ｃ１が値ゼロを有しない場合にトライステートと
されるバッテリバックアップ出力バッファ１８の実施例
における各素子を詳細に示す。バッテリバックアップ出
力バッファ１８は、ｐチャネルトランジスタ１００とｎ
チャネルトランジスタ１０２とによって構成されるイン
バータ９８、バッテリ電源電圧Ｖｂａｔ−ｅとｐチャネ
ルトランジスタ１００との間に直列に接続された２つの
ｐチャネル制御トランジスタ１０４、１０６、及び、ｎ
チャネルトランジスタ１０２とグランドとの間に接続さ
れた２つのｎチャネル制御トランジスタ１０８、１１０
を含む。
【００３３】制御トランジスタ１０４、１０６、１０
８、１１０は、インバータ９８の動作を制御し、構成ビ
ット信号Ｃ１によってそのように表示される場合だけ
に、及び、バッテリ電源３２が使用されている場合に、
インバータ９８をイネーブルする。バッテリ動作中は構
成ビット信号Ｃ１の電圧レベルが維持されなければなら
ないことと、バッテリ出力バッファ１８に供給される電
源電圧がＶｂａｔ−ｅであることが理解されるだろう。
８、１１０は、インバータ９８の動作を制御し、構成ビ
ット信号Ｃ１によってそのように表示される場合だけ
に、及び、バッテリ電源３２が使用されている場合に、
インバータ９８をイネーブルする。バッテリ動作中は構
成ビット信号Ｃ１の電圧レベルが維持されなければなら
ないことと、バッテリ出力バッファ１８に供給される電
源電圧がＶｂａｔ−ｅであることが理解されるだろう。
【００３４】そのように選択される時には、インバータ
９８は入力信号（例えば、Ｌ−ｏｎ論理信号）を受け取
り、その値を反転させ、それによって出力信号Ｌ−ｏｎ
ｂを生じさせる。バッテリ動作中はその値を変化させる
回路がいずれも動作していないので、出力信号Ｌ−ｏｎ
ｂが固定値を有することが理解されるだろう。制御トラ
ンジスタ１０４は構成ビット信号Ｃ１によって制御さ
れ、制御トランジスタ１１０は構成ビット信号Ｃ１の相
補信号Ｃ１Ｂによってそれぞれ制御される。制御トラン
ジスタ１０６は、バッテリバックアップスイッチ３４か
ら受け取るｂａｔ−ｏｎｂ信号によって制御され、制御
トランジスタ１０８は、その相補信号ｂａｔ−ｏｎによ
ってそれぞれ制御される。バッテリ電源３２がアクティ
ブである時にはｂａｔ−ｏｎ信号はハイである。
９８は入力信号（例えば、Ｌ−ｏｎ論理信号）を受け取
り、その値を反転させ、それによって出力信号Ｌ−ｏｎ
ｂを生じさせる。バッテリ動作中はその値を変化させる
回路がいずれも動作していないので、出力信号Ｌ−ｏｎ
ｂが固定値を有することが理解されるだろう。制御トラ
ンジスタ１０４は構成ビット信号Ｃ１によって制御さ
れ、制御トランジスタ１１０は構成ビット信号Ｃ１の相
補信号Ｃ１Ｂによってそれぞれ制御される。制御トラン
ジスタ１０６は、バッテリバックアップスイッチ３４か
ら受け取るｂａｔ−ｏｎｂ信号によって制御され、制御
トランジスタ１０８は、その相補信号ｂａｔ−ｏｎによ
ってそれぞれ制御される。バッテリ電源３２がアクティ
ブである時にはｂａｔ−ｏｎ信号はハイである。
【００３５】構成ビット信号Ｃ１は、バッテリバックア
ップ出力バッファ１８が動作しなければならないかどう
かを決定する。構成ビット信号Ｃ１がハイの値であるこ
とは、出力バッファ１８がイネーブルされてはならない
ことを示す。信号Ｃ１がハイの値であることはｐチャネ
ル制御トランジスタ１０４を非活性化し、信号Ｃ１Ｂが
信号Ｃ１の相補であるロウの値であることは、ｎチャネ
ル制御トランジスタ１１０を非活性化する。これとは反
対に、構成ビット信号Ｃ１がロウの値であることは出力
バッファ１８をイネーブルする。
ップ出力バッファ１８が動作しなければならないかどう
かを決定する。構成ビット信号Ｃ１がハイの値であるこ
とは、出力バッファ１８がイネーブルされてはならない
ことを示す。信号Ｃ１がハイの値であることはｐチャネ
ル制御トランジスタ１０４を非活性化し、信号Ｃ１Ｂが
信号Ｃ１の相補であるロウの値であることは、ｎチャネ
ル制御トランジスタ１１０を非活性化する。これとは反
対に、構成ビット信号Ｃ１がロウの値であることは出力
バッファ１８をイネーブルする。
【００３６】バッテリ電源が使用される時にだけ、制御
トランジスタ１０６、１０８が活性化される。主電源動
作中は、ｂａｔ−ｏｎ信号がロウであり（及び、ｂａｔ
−ｏｎｂ信号がハイであり）、ｎチャネルトランジスタ
１０８とｐチャネルトランジスタ１０６をそれぞれ非活
性化する。その結果として、構成ビット信号Ｃ１の値に
無関係に、インバータ９８には電力が転送されないこと
となる。従って、インバータ９８はトライステートとさ
れる。
トランジスタ１０６、１０８が活性化される。主電源動
作中は、ｂａｔ−ｏｎ信号がロウであり（及び、ｂａｔ
−ｏｎｂ信号がハイであり）、ｎチャネルトランジスタ
１０８とｐチャネルトランジスタ１０６をそれぞれ非活
性化する。その結果として、構成ビット信号Ｃ１の値に
無関係に、インバータ９８には電力が転送されないこと
となる。従って、インバータ９８はトライステートとさ
れる。
【００３７】バッテリ動作中は、ｂａｔ−ｏｎ信号が制
御トランジスタ１０８を活性化し、ｂａｔ−ｏｎｂ信号
が制御トランジスタ１０６を活性化する。更に、構成ビ
ット信号Ｃ１が制御トランジスタ１０４を活性化し、構
成ビット信号Ｃ１Ｂが制御トランジスタ１１０を活性化
する場合には、インバータ９８が電力を受け取り、出力
信号Ｌ−ｏｎｂを供給する。しかし、構成ビット信号Ｃ
１が制御トランジスタ１０４をディセーブルし、構成ビ
ット信号Ｃ１Ｂが制御トランジスタ１１０をディセーブ
ルした場合には、インバータ９８は電力を受け取らず、
従って、出力バッファ１８はトライステートとされる。
御トランジスタ１０８を活性化し、ｂａｔ−ｏｎｂ信号
が制御トランジスタ１０６を活性化する。更に、構成ビ
ット信号Ｃ１が制御トランジスタ１０４を活性化し、構
成ビット信号Ｃ１Ｂが制御トランジスタ１１０を活性化
する場合には、インバータ９８が電力を受け取り、出力
信号Ｌ−ｏｎｂを供給する。しかし、構成ビット信号Ｃ
１が制御トランジスタ１０４をディセーブルし、構成ビ
ット信号Ｃ１Ｂが制御トランジスタ１１０をディセーブ
ルした場合には、インバータ９８は電力を受け取らず、
従って、出力バッファ１８はトライステートとされる。
【００３８】ｐチャネルトランジスタ１００、１０４、
１０６のｎウェルが、最大の利用可能な電力をこれらの
トランジスタに供給する切換え電源信号Ｖｃｃｏによっ
て給電されることに留意されたい。或いは、ｐチャネル
トランジスタ１００、１０４、１０６に順方向バイアス
が加えられる。バッテリバックアップ出力バッファ１８
が他の形態を有することも可能であることが理解される
だろう。例えば、専用バッテリでバックアップされたバ
ッファが望ましい場合には、制御トランジスタ１０６、
１０８は含まれない。従って、バッファ１８を常時オン
又は常時オフのどちらかに構成することが可能である。
典型的には、この実施例では、標準出力バッファ１６が
必要ではなく、バッファ１８がｂａｔ−ｏｎｂ信号を入
力として受け取り、バッテリオン／オフ表示信号を常時
供給する。
１０６のｎウェルが、最大の利用可能な電力をこれらの
トランジスタに供給する切換え電源信号Ｖｃｃｏによっ
て給電されることに留意されたい。或いは、ｐチャネル
トランジスタ１００、１０４、１０６に順方向バイアス
が加えられる。バッテリバックアップ出力バッファ１８
が他の形態を有することも可能であることが理解される
だろう。例えば、専用バッテリでバックアップされたバ
ッファが望ましい場合には、制御トランジスタ１０６、
１０８は含まれない。従って、バッファ１８を常時オン
又は常時オフのどちらかに構成することが可能である。
典型的には、この実施例では、標準出力バッファ１６が
必要ではなく、バッファ１８がｂａｔ−ｏｎｂ信号を入
力として受け取り、バッテリオン／オフ表示信号を常時
供給する。
【００３９】或いは、ｐチャネルトランジスタ１０４、
１０６、１００で構成されるプルアップ部分だけが存在
する場合には、バッファ１８がチップイネーブル信号を
供給する。本発明が、上記において説明し示した本発明
の具体例に限定されないということが、当業者には理解
されるだろう。むしろ、本発明の範囲は特許請求の範囲
の各請求項だけによって規定される。
１０６、１００で構成されるプルアップ部分だけが存在
する場合には、バッファ１８がチップイネーブル信号を
供給する。本発明が、上記において説明し示した本発明
の具体例に限定されないということが、当業者には理解
されるだろう。むしろ、本発明の範囲は特許請求の範囲
の各請求項だけによって規定される。
【図１】本発明のバッテリバックアップ構成が可能な出
力バッファのブロック図である。
力バッファのブロック図である。
【図２】本発明の出力バッファを詳細に示す部分的回路
図である。
図である。
【図３】図１の回路の詳細な回路図（その１）である。
【図４】図１の回路の詳細な回路図（その２）である。
【図５】本発明の好ましい実施例の１つに従って構成さ
れ動作させられるバッテリバックアップ出力バッファの
詳細な回路図である。
れ動作させられるバッテリバックアップ出力バッファの
詳細な回路図である。
１０…切換え電源 １６…標準出力バッファ １８…バッテリバックアップ出力バッファ ３０…主電源 ３２…バッテリ ３４…バッテリバックアップスイッチ ６０…プルアップブランチ ６２…プルダウンブランチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０２Ｊ 1/00 ３０６ Ｇ１１Ｃ 11/34 ３０５ Ｈ０３Ｋ 19/0175 Ｈ０３Ｋ 19/00 １０１Ｆ
Claims (11)
- 【請求項１】 予め規定された出力信号をバッテリ電源
による動作中に生じさせるための、及び、主電源による
動作中にトライステート信号を生じさせるための、バッ
テリ電源によって電力供給される出力手段と、 予め決められた構成信号に従って前記出力手段を活性化
又は非活性化するための構成手段とを、そなえるバッテ
リバックアップ構成が可能な出力バッファ。 - 【請求項２】 前記構成手段が、 前記バッテリ電源と前記出力手段との間に接続され且つ
前記予め決められた構成信号によって活性化されるｐチ
ャネルトランジスタと、 前記出力手段とグランドソースとの間に接続され且つ前
記予め決められた構成信号の相補によって活性化される
ｎチャネルトランジスタとを、含む請求項１に記載の出
力バッファ。 - 【請求項３】 前記第１のｐチャネルトランジスタと前
記出力手段との間に接続され且つバッテリオフ信号によ
って制御される第２のｐチャネルトランジスタと、 前記出力手段と前記第１のｎチャネルトランジスタとの
間に接続され且つ前記バッテリオフ信号の相補によって
制御される第２のｎチャネルトランジスタとを更に含
み、 前記バッテリオフ信号がハイである時に、前記第２のｐ
チャネルトランジスタと前記第２のｎチャネルトランジ
スタの両方が非活性化される請求項１に記載の出力バッ
ファ。 - 【請求項４】 前記バッテリ電源と前記構成手段との間
に接続されたダイオードを更に含む請求項１に記載の出
力バッファ。 - 【請求項５】 前記主電源がアクティブにある時には主
電源電圧レベルを供給し且つ前記バッテリ電源電圧がア
クティブにある時にはバッテリ電源電圧レベルを供給す
る切換え可能な電源によって電力供給されるｎウェル
を、前記ｐチャネルトランジスタが有する請求項２に記
載の出力バッファ。 - 【請求項６】 前記主電源がアクティブにある時には主
電源電圧レベルを供給し且つ前記バッテリ電源がアクテ
ィブにある時にはバッテリ電圧レベルを供給する切換え
可能な電源によって電力供給されるｎウェルを、前記第
２のｐチャネルトランジスタが有する請求項３に記載の
出力バッファ。 - 【請求項７】 出力ライン、 送出されるべきデータを受け取り、前記データがハイ電
圧レベルを有するならば前記出力ラインの電圧をプルア
ップするためのプルアップブランチ、 送出されるべきデータを受け取り、前記データがロウ電
圧レベルを有するならば前記出力ラインの電圧をプルダ
ウンするためのプルダウンブランチ、及び、 トライステート出力を与えるようにバッテリ動作中は前
記ブランチの両方をオフ位置にするバッテリ操作手段
を、 そなえるバッテリ切換え可能な出力バッファ。 - 【請求項８】 出力ライン、 前記出力ラインにその出力側において接続されているｐ
チャネルプルアップトランジスタ、 前記出力ラインにその入力側において接続されているｎ
チャネルプルダウントランジスタ、 送出されるべきデータを受け取るための、及び、前記デ
ータがハイ電圧レベルを有するならば前記プルアップト
ランジスタのゲートを活性化するための、プルアップブ
ランチ、 送出されるべきデータを受け取るための、及び、前記デ
ータがロウ電圧レベルを有するならば前記プルダウント
ランジスタのゲートを活性化するための、プルダウンブ
ランチ、並びに、 バッテリ動作中は前記ブランチの両方を非活性化し、そ
れによって前記トランジスタの両方を非活性化し且つト
ライステート出力信号を前記出力ライン上に供給するた
めの、前記バッテリがオンである時にハイであるバッテ
リオン信号と、その相補信号とによって制御されるバッ
テリ操作手段を、 そなえるバッテリ切換え可能な出力バッファ。 - 【請求項９】 前記バッテリ操作手段が、 プルアップブランチ非活性器及びプルダウンブランチ非
活性器を含み、 前記プルアップブランチ非活性器が、 その出力が前記ｐチャネルプルアップトランジスタの前
記ゲートに接続され且つ前記バッテリオン信号によって
制御されるｐチャネルパストランジスタ、 前記ｐチャネルパストランジスタに並列に接続され且つ
前記バッテリオン信号の前記相補によって制御されるｎ
チャネルパストランジスタ、及び、 その出力も前記ｐチャネルプルアップトランジスタの前
記ゲートに接続され且つ前記バッテリオン信号の前記相
補によって制御される第２のｐチャネルプルアップトラ
ンジスタを含み、 前記バッテリオン信号がハイである時に、各前記パスト
ランジスタが非活性化され、且つ、前記第２のｐチャネ
ルプルアップトランジスタが活性化され、それによって
前記第１のｐチャネルプルアップトランジスタの前記ゲ
ートの電圧レベルが上昇させられ、前記第１のｐチャネ
ルプルアップトランジスタが非活性化され、 更に、前記プルダウンブランチがプルアップ部分とプル
ダウン部分を有し、前記プルダウンブランチ非活性器
が、 電圧源と前記プルアップ部分との間に直列に接続され且
つ前記バッテリオン信号によって制御される第２のｐチ
ャネルパストランジスタ、及び、 前記第１のｎチャネルプルダウントランジスタの前記ゲ
ートにその入力が接続され且つ前記バッテリオン信号に
よって制御される第２のｎチャネルプルダウントランジ
スタを有し、 前記バッテリオン信号がハイである時に、前記第２のｐ
チャネルパストランジスタが非活性化され、且つ、前記
第２のｎチャネルプルダウントランジスタが活性化さ
れ、それによって前記第１のｎチャネルプルダウントラ
ンジスタの前記ゲートの電圧レベルが低下させられ、前
記第１のｎチャネルプルダウントランジスタが非活性化
される請求項８に記載の出力バッファ。 - 【請求項１０】 前記主電源がアクティブにある時には
主電源電圧レベルを供給し且つ前記バッテリ電源電圧が
アクティブにある時にはバッテリ電源電圧レベルを供給
する切換え可能な電源によって電力供給されるｎウェル
を、前記ｐチャネルトランジスタが有する請求項８に記
載の出力バッファ。 - 【請求項１１】 前記主電源がアクティブにある時には
主電源電圧レベルを供給し且つ前記バッテリ電源電圧が
アクティブにある時にはバッテリ電源電圧レベルを供給
する切換え可能な電源によって電力供給されるｎウェル
を、前記ｐチャネルトランジスタの全てが有する請求項
９に記載の出力バッファ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/749,617 US5834859A (en) | 1996-11-18 | 1996-11-18 | Battery backed configurable output buffer |
| US08/749617 | 1996-11-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10269780A true JPH10269780A (ja) | 1998-10-09 |
Family
ID=25014496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31354497A Pending JPH10269780A (ja) | 1996-11-18 | 1997-11-14 | バッテリバックアップ構成が可能な出力バッファ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5834859A (ja) |
| EP (1) | EP0843399A3 (ja) |
| JP (1) | JPH10269780A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017529595A (ja) * | 2014-09-11 | 2017-10-05 | インテル コーポレイション | バックパワー保護回路 |
| US10284199B2 (en) | 2016-03-31 | 2019-05-07 | Intel Corporation | Voltage tolerant termination presence detection |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060282602A1 (en) * | 2005-06-09 | 2006-12-14 | Tse-Hsine Liao | Data transmission device and method thereof |
| US7818597B2 (en) * | 2007-03-26 | 2010-10-19 | International Business Machines Corporation | Computer system fault detection |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654829A (en) * | 1984-12-17 | 1987-03-31 | Dallas Semiconductor Corporation | Portable, non-volatile read/write memory module |
| US4730121B1 (en) * | 1987-03-11 | 1998-09-15 | Dallas Semiconductor | Power controller for circuits with battery backup |
| US4908790A (en) * | 1988-03-10 | 1990-03-13 | Dallas Semiconductor Corporation | Backup battery switching circuitry for a microcomputer or a microprocessor |
| US4880997A (en) * | 1988-08-18 | 1989-11-14 | Ncr Corporation | Low noise output buffer circuit |
| US5237699A (en) * | 1988-08-31 | 1993-08-17 | Dallas Semiconductor Corp. | Nonvolatile microprocessor with predetermined state on power-down |
| US4877978A (en) * | 1988-09-19 | 1989-10-31 | Cypress Semiconductor | Output buffer tri-state noise reduction circuit |
| JP2815612B2 (ja) * | 1989-05-15 | 1998-10-27 | 株式会社ナムコ | Ｃｍｏｓ入力型ｉｃおよび電源切替回路 |
| US4963766A (en) * | 1989-06-28 | 1990-10-16 | Digital Equipment Corporation | Low-voltage CMOS output buffer |
| US5315549A (en) * | 1991-06-11 | 1994-05-24 | Dallas Semiconductor Corporation | Memory controller for nonvolatile RAM operation, systems and methods |
| US5557229A (en) * | 1994-05-16 | 1996-09-17 | Waferscale Integration, Inc. | Apparatus and method for producing an output signal from a memory array |
| US5567993A (en) * | 1994-06-23 | 1996-10-22 | Dallas Semiconductor Corporation | Programmable power supply system and methods |
-
1996
- 1996-11-18 US US08/749,617 patent/US5834859A/en not_active Expired - Lifetime
-
1997
- 1997-11-07 EP EP19970119542 patent/EP0843399A3/en not_active Withdrawn
- 1997-11-14 JP JP31354497A patent/JPH10269780A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017529595A (ja) * | 2014-09-11 | 2017-10-05 | インテル コーポレイション | バックパワー保護回路 |
| US10938200B2 (en) | 2014-09-11 | 2021-03-02 | Intel Corporation | Back power protection circuit |
| US10284199B2 (en) | 2016-03-31 | 2019-05-07 | Intel Corporation | Voltage tolerant termination presence detection |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0843399A3 (en) | 1999-11-03 |
| US5834859A (en) | 1998-11-10 |
| EP0843399A2 (en) | 1998-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5886561A (en) | Backup battery switch | |
| US6448812B1 (en) | Pull up/pull down logic for holding a defined value during power down mode | |
| US5783964A (en) | Backup battery switch with first power up control | |
| EP0564280B1 (en) | Circuit for generating an internal source voltage | |
| EP0718743B1 (en) | Voltage reference circuit having a threshold voltage shift | |
| US20020121883A1 (en) | Voltage generator with standby operating mode | |
| EP0718744B1 (en) | Adjustable current source | |
| US6608505B2 (en) | Ouput buffer circuit | |
| US5548241A (en) | Voltage reference circuit using an offset compensating current source | |
| JP4169288B2 (ja) | 低出力装置用電源投入検出回路 | |
| US5793226A (en) | Data output buffer for multiple power supplies | |
| US5663664A (en) | Programmable drive strength output buffer with slew rate control | |
| EP0961206A2 (en) | High voltage tolerant and compliant driver circuit | |
| US6958626B2 (en) | Off chip driver | |
| EP0913927B1 (en) | High voltage level shifter for driving an output stage | |
| US6169432B1 (en) | High voltage switch for providing voltages higher than 2.5 volts with transistors made using a 2.5 volt process | |
| JPH09116405A (ja) | マルチプレクサ | |
| US20030048654A1 (en) | Ferroelectric random access memory configurable output driver circuit | |
| US5834859A (en) | Battery backed configurable output buffer | |
| US6781437B2 (en) | Zero static power programmable fuse cell for integrated circuits | |
| US6593775B2 (en) | Insulatior for a multi-power system | |
| US6060921A (en) | Voltage threshold detection circuit | |
| US5717355A (en) | Method and apparatus with active feedback for shifting the voltage level of a signal | |
| US6586986B2 (en) | Circuit for generating internal power voltage in a semiconductor device | |
| US4967102A (en) | BiCMOS power up 3-state circuit having no through current in the disabled mode |