JPH10270499A - Icチップ搭載基板 - Google Patents

Icチップ搭載基板

Info

Publication number
JPH10270499A
JPH10270499A JP9087434A JP8743497A JPH10270499A JP H10270499 A JPH10270499 A JP H10270499A JP 9087434 A JP9087434 A JP 9087434A JP 8743497 A JP8743497 A JP 8743497A JP H10270499 A JPH10270499 A JP H10270499A
Authority
JP
Japan
Prior art keywords
chip
anisotropic conductive
circuit board
flexible substrate
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9087434A
Other languages
English (en)
Other versions
JP4118974B2 (ja
Inventor
Takashi Ando
尚 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP08743497A priority Critical patent/JP4118974B2/ja
Publication of JPH10270499A publication Critical patent/JPH10270499A/ja
Application granted granted Critical
Publication of JP4118974B2 publication Critical patent/JP4118974B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of flexible or folded printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors

Landscapes

  • Wire Bonding (AREA)
  • Conductive Materials (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】電極部にバンプを形成しないICチップを異方
性導電接着剤を用いて回路基板に直接実装する場合に、
ショートや回路パターンへのダメージを与えることなく
確実な接続を行いうるベアチップIC搭載基板を提供す
る。 【解決手段】本発明のフレキシブル基板1は、ポリイミ
ド等の可撓性の樹脂からなるベースフィルム3の表面側
に、ICチップ2の電極部8と接続するための多数のリ
ードパターン5が形成されている。ベースフィルム4の
裏面側で各リードパターン5の接続部5aの裏側に、I
Cチップ2の各電極部8に対応する凸部11が設けられ
る。凸部11は、例えば銅等の金属又はポリイミド等の
樹脂を用いて形成され、その軟化点は200℃以上であ
る。凸部11は、その頂部11aが平坦な四角形状に形
成される。凸部11の頂部11aまでの高さHは、異方
性導電接着剤3の導電粒子10の直径Dより大きくなる
ように構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばLSIチッ
プ等のICチップを基板上に直接実装するためのICチ
ップ搭載基板に関する。
【0002】
【従来の技術】近年、携帯機器等においては、軽量薄型
化や狭額縁化が進展しており、これに適用する実装方式
として、ICチップを基板上に直接実装(ベアチップ実
装)する方式が注目を集めている。
【0003】従来、基板上にICチップを直接実装する
方法としては、次のようなものが知られている。
【0004】 基板上にICチップをダイボンディン
グし、その後、このICチップに対して直接ワイヤーボ
ンディングを行い、さらに樹脂封止する方法。 ICチップの電極部にはんだバンプを形成し、リフ
ロー又は熱圧着を行いフェースダウンによって基板上に
実装する方法。 ICチップの電極部にスタッドバンプを形成し、そ
の先端部に導電性接着剤を付けて基板に実装し、ICチ
ップと基板との間に液状の封止樹脂を流し込む方法。 ICチップの電極部にバンプを形成し、紫外線硬化
型接着剤を塗布した基板上にフェースダウンで圧着し、
紫外線硬化型接着剤を硬化させて実装する方法。 ICチップの電極部にバンプを形成し、基板とIC
チップとの間に異方性導電膜(ACF)を介在させて熱
圧着により実装する方法。
【0005】これらの方法のうち、の異方性導電膜を
用いてICチップを実装する方法は、手軽で導通信頼性
が高く、しかも封止の必要がないことから、最小コスト
で高密度実装が可能になる等のメリットがあり、COG
(Chip On Glass)、COB(Chip On Board)、COF
(Chip On Film)等の方式において使用されている。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うな異方性導電膜を用いて接続を行う際には、通常の場
合、ICチップの電極部に接続用のバンプを設ける必要
があるため、ICチップのコストアップの原因となって
いる。
【0007】一方、図6に示すように、バンプを形成し
ないICチップ101を用い、その電極部102と回路
基板103のベースフィルム104上に形成されたリー
ドパターン105とを接続しようとすると、異方性導電
膜106のバインダー107中の導電粒子108がIC
チップ101のスクライブライン101aと回路基板1
03のリードパターン105とに接触し、これらの間に
ショートが発生するという問題があった。
【0008】この場合、回路基板103のリードパター
ン105上に絶縁膜を形成することも考えられるが、I
Cチップ101と回路基板103のリードパターン10
5との間のスペースはきわめて小さい(数μm程度)た
め、リードパターン105上に絶縁膜を形成すると、圧
着の際に異方性導電膜106の導電粒子108が円滑に
流れず、ICチップ101と回路基板103との接続が
困難になる等の問題が発生する。
【0009】さらに、ICチップ101の電極部102
にバンプを形成しないで回路基板102との接続を行お
うとすると、異方性導電膜106の導電粒子108によ
ってICチップ101の回路領域109へダメージを与
えるおそれもあるという問題があった。
【0010】本発明は、このような従来の技術の課題を
解決するためになされたもので、電極部にバンプを形成
しないICチップを異方性導電接着剤を用いて回路基板
に直接実装する場合に、ショートや回路パターンへのダ
メージを与えることなく確実な接続を行いうるICチッ
プ搭載基板を提供することを目的とするものである。
【0011】
【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の発明は、ベアチップICと回路基板
とを異方性導電接着剤を用いて導通接続するためのIC
チップ搭載基板であって、この回路基板が可撓性を有
し、この回路基板の上記ベアチップICと接続する部分
の裏側に、平坦な頂面を有する凸部を設けたことを特徴
とする。
【0012】この場合、異方性導電接着剤としては、ペ
ースト状及びフィルム状のいずれのものを用いることが
できる。
【0013】ベアチップICと回路基板とを異方性導電
接着剤を用いて導通接続するには、通常の場合、平坦な
受け台上に載置した回路基板に対し、異方性導電接着剤
を挟んでベアチップICを加圧し、異方性導電接着剤に
含まれる導電粒子を介して双方の接続電極を電気的に接
続させる。その際には、異方性導電接着剤が当該接続部
分の周囲に押し流されるが、請求項1記載の発明の場
合、回路基板のベアチップICと接続する部分の裏側に
平坦な頂面を有する凸部が設られ、これによって受け台
との間に間隙が形成されていることから、可撓性を有す
る回路基板は異方性導電接着剤に押されて加圧部材の側
に撓み、回路基板がベアチップICに対して離れるよう
になる。
【0014】その結果、請求項1記載の発明によれば、
導電粒子がベアチップICのスクライブラインと回路基
板の接続パターンの双方に接触することはないため、こ
の部分においてショートが発生することはない。
【0015】また、回路基板によって導電粒子がベアチ
ップICの回路パターンに押圧されることがないため、
回路パターンにダメージが与えられることもない。
【0016】このように、本発明によれば、ベアチップ
ICにバンプを形成することなく、回路基板に対して良
好な接続を行うことができる。
【0017】この場合、請求項2記載の発明のように、
請求項1記載の発明において、凸部の高さを、異方性導
電接着剤中に含まれる導電粒子の粒径より大きくするこ
ともできる。
【0018】請求項2記載の発明によれば、導通接続の
際に回路基板が十分に撓むため、より確実にベアチップ
ICのスクライブラインにおけるショート及び回路パタ
ーンへのダメージを防止することができる。
【0019】ただし、凸部の高さは、500μm以下と
することが好ましい。凸部の高さを500μmより高く
すると、物理的に不安定となり、圧着時に圧力が不均一
になるという不都合がある。
【0020】また、請求項3記載の発明のように、請求
項1又は2のいずれか1項記載の発明において、凸部の
高さの精度が、±5μm以内であることも効果的であ
る。
【0021】請求項3記載の発明によれば、ベアチップ
ICと回路基板との導通接続の際に、各電極部同士を均
一な状態で接続することができる。
【0022】一方、凸部の高さの精度が±5μmより大
きい場合には、一部の接続部分において導通不良が発生
するおそれがある。なお、凸部の高さの精度は、より好
ましくは±2μm以下とするとよい。
【0023】さらに、凸部の材質としては種々のものを
用いることができるが、請求項4記載の発明のように、
請求項1乃至3のいずれかに記載の発明において、凸部
の材質として、軟化点が200℃以上のものを用いると
効果的である。
【0024】請求項4記載の発明によれば、ベアチップ
ICと回路基板とを熱圧着する際に、異方性導電接着剤
のバインダーのみを軟化させることができ、安定した導
通接続を行うことができる。
【0025】これに対し、凸部の材質として軟化点が2
00℃より低いものを用いた場合には、ベアチップIC
と回路基板とを熱圧着する際に凸部が軟化してその高さ
や形状が変化するおそれがある。
【0026】なお、軟化点が200℃以上の材料として
は、銅等の金属やポリイミド等の樹脂があげられる。
【0027】さらにまた、凸部の頂部の形状は、四角形
状、円形形状など種々の形状とすることができるが、請
求項5記載の発明のように、請求項1乃至4のいずれか
に記載の発明において、凸部の基部の面積が、ベアチッ
プICの電極部の面積の80%以上であることが好まし
い。
【0028】請求項5記載の発明によれば、ベアチップ
ICと回路基板とを加圧する際、回路基板の接続部に、
ベアチップICの電極部に対して導電粒子を押圧するた
めの支持部を十分に確保することができ、これによりベ
アチップICと回路基板との確実な導通接続を行うこと
が可能になる。
【0029】一方、凸部の基部の面積が、ベアチップI
Cの電極部の面積の80%より小さいと、回路基板の接
続部に、ベアチップICの電極部に対して導電粒子を押
圧するための支持部を十分に確保することができず、導
通不良が生ずるおそれがある。
【0030】ただし、回路基板の凸部は、ベアチップI
Cのスクライブラインと重ならない大きさとする必要が
ある。回路基板の凸部が、ベアチップICのスクライブ
ラインと重なる場合には、回路基板の撓みが不十分とな
るため、ベアチップICのスクライブラインの部分にお
いてショートが発生するおそれがある。
【0031】他方、本発明に係る凸部は、銅等の金属箔
をエッチングすることにより形成することができ、ま
た、例えばポリイミド等の樹脂の前駆体を用い、フォト
リソグラフィ技術を施すことによって形成することもで
きる。
【0032】
【発明の実施の形態】以下、本発明に係るICチップ搭
載基板の好ましい実施の形態を図1〜図5を参照して詳
細に説明する。
【0033】図1(a)(b)は、本実施の形態に係る
フレキシブル基板(ICチップ搭載基板)1と、ICチ
ップ(ベアチップIC)2の要部の断面を示すもので、
図1(a)は、異方性導電接着剤3によって接続する前
の状態を示すもの、図1(b)は、接続後の状態を示す
ものである。
【0034】また、図2は、同実施の形態のフレキシブ
ル基板1を裏面側から見た平面図、図3は、同実施の形
態におけるICチップ2の電極部8、フレキシブル基板
1のリードパターン5及びフレキシブル基板1の凸部1
1の位置と大きさの関係を示す説明図である。
【0035】本実施の形態のフレキシブル基板1は、厚
み25μm程度のポリイミド等の可撓性の樹脂からなる
ベースフィルム3の一方の面(表面)に、銅等の金属か
らなる多数のリードパターン5が形成されているもので
ある。
【0036】図2に示すように、リードパターン5は、
ベースフィルム4の中央部から例えばベースフィルム4
の一対の長縁部に向って延びるように形成され、各リー
ドパターン5の内側の接続部分が、搭載すべきICチッ
プ2の各電極部の位置と対応するように配列されてい
る。
【0037】ICチップ2は、回路パターン6が形成さ
れた半導体基板7をチップ状にダイシングしたもので、
その周縁部にスクライブライン7aが形成されている。
また、電極部7にはバンプが形成されていないものであ
る。
【0038】そして、このICチップ2は、後述するよ
うに、バインダー9中に導電粒子10を含有する例えば
フィルム状の異方性導電接着剤3を用いてフレキシブル
基板1のリードパターン5の接続部5aと接続されるも
のである。
【0039】図1及び図2に示すように、本実施の形態
においては、ベースフィルム4の裏面側、すなわち、リ
ードパターン5が形成されていない側の面に、ICチッ
プ2の各電極部8に対応する凸部11が設けられてい
る。
【0040】図3に示すように、これらの凸部11は、
各リードパターン5の接続部5aの裏側に設けられてい
る。また、凸部11は、後述するように、例えば銅等の
金属又はポリイミド等の樹脂を用いて形成される。
【0041】図1(a)に示すように、この凸部11
は、その頂部11aが平坦な四角形状に形成されてい
る。この場合、ベースフィルム4の裏面から各凸部11
の頂部11aまでの高さHは、接続に用いられる異方性
導電接着剤3の導電粒子10の直径Dより大きくなるよ
うに構成されている。
【0042】ただし、各凸部11の高さHは500μm
を超えないようになされ、また、各凸部11の高さ精度
は±5μm以内となるように調整されている。
【0043】また、凸部11の基部11bの面積、すな
わち、ベースフィルム4と隣接する部分の面積は、IC
チップ2の電極部8の面積の80%以上となるように構
成されている。
【0044】例えば、本実施の形態の場合は、図3に示
すように、ICチップ2の電極部8の幅Wと凸部11の
幅wとを等しくする一方、ICチップ2の電極部8の長
さL1に対する凸部11の長さL2に比が、L2/L1
0.8となるように設定することによって、凸部11の
基部11bの面積をICチップ2の電極部8の面積の8
0%以上となるようにしている。
【0045】その一方、本実施の形態においては、IC
チップ2のスクライブライン7aにおいてショートが発
生しないように、フレキシブル基板1の凸部11がIC
チップ2のスクライブライン7aの内側に位置するよう
に構成されている。
【0046】図4は、フレキシブル基板1の凸部11の
形成方法の一例を工程順に示すものである。
【0047】まず、図4(a)に示すように、例えば銅
箔をエッチングすることによりベースフィルム4の一方
の面にリードパターン5が形成されたフレキシブル基板
20を用意する。
【0048】そして、図4(b)に示すように、このベ
ースフィルム4のリードパターン5が形成されていない
面に、ポリイミドの前駆体であるポリアミド酸のワニス
を塗布してポリアミド酸の膜21を形成する。
【0049】次いで、図4(c)に示すように、ポリア
ミド酸の膜21上に例えば酸性のフォトレジスト22を
塗布し、公知のフォトリソグラフィ技術によって露光、
現像を行い、図4(d)に示すように、形成すべき凸部
11に対応したレジストパターン23を形成する。
【0050】そして、図4(e)に示すように、例えば
アルカリ溶液を用いて凸部11を形成しない部分をエッ
チングし、さらに、レジストパターン23を除去するこ
とにより、図4(f)に示すように、ICチップ2の各
電極部8に対応するポリアミド酸の膜21aを形成す
る。
【0051】このフレキシブル基板20Aに対し、40
0℃程度の温度で加熱することによりポリアミド酸を硬
化(イミド化)させ、目的とする凸部11を有するフレ
キシブル基板1を得る。
【0052】図5は、フレキシブル基板1の凸部11の
形成方法の他の例を工程順に示すものである。
【0053】この例においては、まず、図5(a)に示
すように、銅箔30の表面に、上記ポリイミドの前駆体
であるポリアミド酸のワニスを厚めに塗布してポリアミ
ド酸の膜31を形成し、乾燥後、図5(b)に示すよう
に、ポリアミド酸の膜31の上に例えば酸性のフォトレ
ジストを塗布してフォトレジスト膜32を形成する。
【0054】その後、上記フォトリソグラフィ技術によ
って露光、現像を行い、図5(c)に示すように、形成
すべき凸部11に対応したレジストパターン33を形成
する。
【0055】そして、例えばアルカリ溶液を用い、図5
(d)に示すように、凸部11を形成しない部分につい
てハーフエッチングを行い、さらに、図5(e)に示す
ように、レジストパターン32を除去してICチップ2
の各電極部8に対応する凸部31aを形成し、基板34
を得る。
【0056】さらに、この基板34に対し、400℃程
度の温度で加熱することにより凸部11a及びベースフ
ィルム部31aのポリアミド酸を硬化(イミド化)さ
せ、図5(f)に示すように、ベースフィルム部4A及
び凸部11Aを形成する。
【0057】その後、図5(g)に示すように、銅箔3
0に対してエッチングを行うことにより、リードパター
ン5を形成する。
【0058】一方、本実施の形態のフレキシブル基板1
とICチップ2との接続を行う場合には、図1(a)
(b)に示すように、平坦な受け台12上でフレキシブ
ル基板1のリードパターン5の接続部5aに異方性導電
接着剤3を仮圧着し、ICチップ2の電極部8とフレキ
シブル基板1のリードパターン5の接続部5aとのアラ
イメントをした後に、所定の温度及び圧力でICチップ
2の上から押圧することにより本圧着を行う。
【0059】これにより、図1(b)に示すように、I
Cチップ2の電極部8とフレキシブル基板1のリードパ
ターン5の接続部5aとが、異方性導電接着剤3の導電
粒子10によって電気的に接続される。
【0060】この場合、異方性導電接着剤3のバインダ
ー9と導電粒子10はICチップ2の電極部8の周囲に
押し流されるが、本実施の形態においては、ベースフィ
ルム4のリードパターン5の接続部5aの裏面に凸部1
1が設けられていることから、図1(b)に示すよう
に、ベースフィルム4が受け台12側に撓み、フレキシ
ブル基板1がICチップ2に対して離れるようになる。
【0061】その結果、導電粒子10がICチップ2の
スクライブライン7aとフレキシブル基板1のリードパ
ターン5の双方に接触することはないため、この部分に
おいてショートが発生することはない。
【0062】また、ベースフィルム4によって導電粒子
10がICチップ2の回路パターン6に押圧されること
がないため、回路パターン6にダメージが与えられるこ
とはない。
【0063】このように、本実施の形態によれば、IC
チップ2とフレキシブル基板1との良好な接続を行うこ
とができ、しかも、ICチップ2にバンプを形成する必
要がないことから、ICチップ2のコストダウンを図る
ことができる。
【0064】
【実施例】以下、本発明に係るICチップ搭載基板の実
施例を比較例とともに詳細に説明する。
【0065】〔実施例1〕両面に厚み18μmの銅箔が
設けられた厚み25μmのポリイミドからなるベースフ
ィルム4に対し、エッチングによって一方の面にICチ
ップ2の電極部8に対応したリードパターン5を形成
し、さらに、ベースフィルム4の裏面側でリードパター
ン5の接続部5aに対応する位置に、エッチングによっ
て高さ18μmの凸部11を160個形成した。
【0066】この場合、ICチップ2の電極部8は、正
方形状(W=L1=100μm)とし、凸部11は、電
極部8の80%の大きさの長方形状(w=100μm、
L2=80μm)とした。
【0067】このようなフレキシブル基板1に対し、厚
み30μmの異方性導電接着剤3(ソニーケミカル社製
CP8430IQ 粒子径5μm)を、温度100
℃、圧力5Kg/cm2、時間3秒の条件で仮圧着し、こ
のフレキシブル基板1とICチップ2とを、温度180
℃、圧力電極1つ当たり40g、時間10秒の条件で本
圧着を行った。
【0068】このようにして接続された部分の断面を観
察したところ、圧着時の異方性導電接着剤3の流れによ
りフレキシブル基板1が撓み、フレキシブル基板1のリ
ードパターン5とICチップ2のスクライブライン7a
とのスペースが押し拡げられたため、ICチップ2のス
クライブライン7aにおいてはショートは発生しなかっ
た。
【0069】また、ICチップ2の回路パターン6にお
いても、導電粒子10による強い圧力が加わらないた
め、ダメージは発生しなかった。
【0070】〔比較例1〕実施例1と同様のベースフィ
ルム4に対し、ICチップ2の電極部8に対応したリー
ドパターン5を形成する一方、裏面側に凸部を形成しな
いフレキシブル基板を用い、実施例1と同様の条件でI
Cチップ2との接続を行ったところ、ICチップ2のス
クライブライン7a上においてショートが発生した。
【0071】〔比較例2〕フレキシブル基板1の凸部1
1の長さL2を180μmとし、ICチップ2のスクラ
イブライン7aに重なるようにしたところ、ICチップ
2のスクライブライン7a上においてショートが発生し
た。
【0072】〔実施例2〕厚み25μmのポリイミドか
らなるベースフィルム4の一方の面にスパッタリングに
よって厚み8μmの銅箔を形成し、この銅箔に対してエ
ッチングによりICチップ2の電極部8に対応したリー
ドパターン5を形成した。
【0073】そして、このベースフィルム4の裏面側に
ポリアミド酸のワニスを塗布し、乾燥後、酸性のフォト
レジストを塗布し、所定の領域を露光、現像した後、ア
ルカリ溶液(KOH、5%)によってエッチングを行
い、ICチップ2の電極部8と同じ大きさ(100μm
×100μm)で高さ10μmの凸部11を160個形
成した。この基板を硬化炉に入れて400℃の温度で加
熱し、ポリアミド酸をイミド化することによりポリイミ
ドの凸部11を形成した。なお、このポリイミドのガラ
ス転移温度は300℃以上であった。
【0074】このフレキシブル基板1を用い、実施例1
の場合と同一の条件で熱圧着を行ったところ、ICチッ
プ2のスクライブライン7aにおけるショートは発生せ
ず、また、回路パターン6においてもダメージは発生し
なかった。
【0075】〔比較例3〕実施例2のフレキシブル基板
1に対し、導電粒子10の直径と同一の厚みの異方性導
電接着剤3(ソニーケミカル社製 CP8430IQ
粒子径5μm)を用い、実施例1の場合と同一の条件で
熱圧着を行ったところ、凸部11が設けられていない領
域において一部接続不良が生じた。また、ICチップ2
のスクライブライン7aにおいて一部ショートが発生し
た。
【0076】〔比較例4〕アクリル系の感光材料(ソニ
ーケミカル社製 UV−1100)を用い、実施例2と
同様の方法によってベースフィルム4の裏面に軟化点が
110℃の凸部11を形成した。
【0077】このフレキシブル基板1を用い、実施例2
の場合と同一の条件で熱圧着を行ったところ、圧着時の
熱と圧力により凸部が大きく変形してしまい、ICチッ
プ2のスクライブライン7aにおいてショートが発生し
た。
【0078】〔比較例5〕厚み25μmのポリイミドフ
ィルム上に、厚み約20μmのアクリルゴム/エポキシ
系の接着剤によって厚み18μmの銅のリードパターン
が貼付された3層のフレキシブル基板(ソニーケミカル
社製 CK−0102)を用い、実施例2と同様の方法
によってベースフィルムの裏面にポリイミドによる凸部
11を形成した。
【0079】このフレキシブル基板1を用い、実施例2
の場合と同一の条件で熱圧着を行ったところ、接着剤が
軟化して凸部11の周辺に流動してしまい、ICチップ
2のスクライブライン7aにおいてショートが発生し
た。
【0080】
【発明の効果】以上述べたように本発明によれば、電極
部にバンプを形成しないICチップを異方性導電接着剤
を用いて回路基板に直接実装する場合に、ICチップの
スクライブライン上においてショートを発生させること
なく確実な導通接続を行うことができる。また、異方性
導電接着剤の導電粒子によって回路パターンへダメージ
が与えられることがないことから、信頼性の高い接続を
行うことができる。このように、本発明によれば、IC
チップにバンプを形成する必要がなくなるため、ICチ
ップのコストダウンを図ることができるという効果があ
る。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るフレキシブル基板と
ICチップの要部を示すもので、図1(a)は、異方性
導電接着剤によって接続する前の状態を示す断面図、図
1(b)は、接続後の状態を示す断面図である。
【図2】同実施の形態のフレキシブル基板を裏面側から
見た平面図である。
【図3】同実施の形態におけるICチップの電極部、フ
レキシブル基板のリードパターン及びフレキシブル基板
の凸部の位置と大きさの関係を示す説明図である。
【図4】(a)〜(g):同実施の形態のフレキシブル
基板の凸部の形成方法の一例を示す工程図である。
【図5】(a)〜(g):同実施の形態のフレキシブル
基板の凸部の形成方法の他の例を示す工程図である。
【図6】従来技術に係るフレキシブル基板にICチップ
を接続した状態を示す断面図である。
【符号の説明】
1 フレキシブル基板(回路基板) 2 ICチップ(ベアチップIC) 3 異方性導電接着剤 4 ベースフィルム 5 リードパターン 5a 接続部 6 回路パターン 7 半導体基板 7a スクライブライン 8 電極部 9 バインダー 10 導電粒子 11 凸部 11a 頂面 11b 基部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】ベアチップICと回路基板とを異方性導電
    接着剤を用いて導通接続するためのICチップ搭載基板
    であって、 上記回路基板が可撓性を有し、該回路基板の上記ベアチ
    ップICと接続する部分の裏側に、平坦な頂面を有する
    凸部を設けたことを特徴とするICチップ搭載基板。
  2. 【請求項2】凸部の高さが、異方性導電接着剤中に含ま
    れる導電粒子の粒径より大きいことを特徴とする請求項
    1記載のICチップ搭載基板。
  3. 【請求項3】凸部の高さの精度が、±5μm以内である
    ことを特徴とする請求項1又は2のいずれか1項記載の
    ICチップ搭載基板。
  4. 【請求項4】凸部の材質が、軟化点が200℃以上のも
    のであることを特徴とする請求項1乃至3のいずれか1
    項記載のICチップ搭載基板。
  5. 【請求項5】凸部の基部の面積が、ベアチップICの電
    極部の面積の80%以上であることを特徴とする請求項
    1乃至4のいずれか1項記載のICチップ搭載基板。
JP08743497A 1997-03-21 1997-03-21 Icチップ搭載基板及びicチップ搭載基板の製造方法 Expired - Lifetime JP4118974B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08743497A JP4118974B2 (ja) 1997-03-21 1997-03-21 Icチップ搭載基板及びicチップ搭載基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08743497A JP4118974B2 (ja) 1997-03-21 1997-03-21 Icチップ搭載基板及びicチップ搭載基板の製造方法

Publications (2)

Publication Number Publication Date
JPH10270499A true JPH10270499A (ja) 1998-10-09
JP4118974B2 JP4118974B2 (ja) 2008-07-16

Family

ID=13914774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08743497A Expired - Lifetime JP4118974B2 (ja) 1997-03-21 1997-03-21 Icチップ搭載基板及びicチップ搭載基板の製造方法

Country Status (1)

Country Link
JP (1) JP4118974B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002029084A (ja) * 2000-07-13 2002-01-29 Nippon Sheet Glass Co Ltd 光書込みヘッドおよびその組立方法
JP2002158260A (ja) * 2000-11-22 2002-05-31 Kyocera Corp 実装用基板およびそれを用いた半導体モジュール
JP2008118056A (ja) * 2006-11-07 2008-05-22 Seiko Epson Corp 配線基板の製造方法および電子機器
WO2016153069A1 (ja) * 2015-03-26 2016-09-29 デクセリアルズ株式会社 可撓性実装モジュール体の製造方法
CN109994433A (zh) * 2017-12-29 2019-07-09 日月光半导体制造股份有限公司 半导体装置封装
CN112447688A (zh) * 2019-09-03 2021-03-05 东芝北斗电子株式会社 发光装置以及发光装置的制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002029084A (ja) * 2000-07-13 2002-01-29 Nippon Sheet Glass Co Ltd 光書込みヘッドおよびその組立方法
JP2002158260A (ja) * 2000-11-22 2002-05-31 Kyocera Corp 実装用基板およびそれを用いた半導体モジュール
JP2008118056A (ja) * 2006-11-07 2008-05-22 Seiko Epson Corp 配線基板の製造方法および電子機器
WO2016153069A1 (ja) * 2015-03-26 2016-09-29 デクセリアルズ株式会社 可撓性実装モジュール体の製造方法
CN107409470A (zh) * 2015-03-26 2017-11-28 迪睿合株式会社 挠性安装模块体的制造方法
CN107409470B (zh) * 2015-03-26 2019-07-30 迪睿合株式会社 挠性安装模块体的制造方法
US10524357B2 (en) 2015-03-26 2019-12-31 Dexerials Corporation Method for producing flexible mounting module body
CN109994433A (zh) * 2017-12-29 2019-07-09 日月光半导体制造股份有限公司 半导体装置封装
US11469165B2 (en) 2017-12-29 2022-10-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN109994433B (zh) * 2017-12-29 2023-06-13 日月光半导体制造股份有限公司 半导体装置封装
US12315785B2 (en) 2017-12-29 2025-05-27 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN112447688A (zh) * 2019-09-03 2021-03-05 东芝北斗电子株式会社 发光装置以及发光装置的制造方法

Also Published As

Publication number Publication date
JP4118974B2 (ja) 2008-07-16

Similar Documents

Publication Publication Date Title
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
JP2002261190A (ja) 半導体装置、その製造方法及び電子機器
JP2001052778A (ja) 異方導電性接着フィルムおよびその製造方法
JP3326382B2 (ja) 半導体装置の製造方法
US7638876B2 (en) Bumpless semiconductor device
JP3871634B2 (ja) Cof半導体装置の製造方法
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JPH0927516A (ja) 電子部品の接続構造
KR20130063984A (ko) 배선기판 및 그 제조방법
JP3659133B2 (ja) 半導体装置の製造方法
JP3243956B2 (ja) 半導体装置およびその製造方法
JPH0432541B2 (ja)
JP2000277649A (ja) 半導体装置及びその製造方法
JP4118974B2 (ja) Icチップ搭載基板及びicチップ搭載基板の製造方法
KR20140115111A (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP3897278B2 (ja) フレキシブル配線基板の製造方法
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
JP3084648B2 (ja) 半導体装置
JP2003188212A (ja) 半導体装置及びその製造方法
JP2002134558A (ja) 半導体装置及びその製造方法
JP2007073817A (ja) 半導体装置の製造方法
JPS6392036A (ja) 半導体装置の実装構造
JPH02232946A (ja) ハンダバンプとパッドとの接合構造
JP3506424B2 (ja) 半導体素子の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060811

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071029

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term