JPH10270537A - ウエハ保持用基板及び半導体装置の製造方法 - Google Patents
ウエハ保持用基板及び半導体装置の製造方法Info
- Publication number
- JPH10270537A JPH10270537A JP7171297A JP7171297A JPH10270537A JP H10270537 A JPH10270537 A JP H10270537A JP 7171297 A JP7171297 A JP 7171297A JP 7171297 A JP7171297 A JP 7171297A JP H10270537 A JPH10270537 A JP H10270537A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sided
- double
- wafer holding
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010453 quartz Substances 0.000 claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 29
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 13
- 239000010980 sapphire Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 87
- 238000000034 method Methods 0.000 claims description 8
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 claims description 4
- 230000005855 radiation Effects 0.000 claims 1
- 238000005259 measurement Methods 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract 1
- 238000002161 passivation Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910002710 Au-Pd Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【課題】 製造歩留りが向上するとともに、半導体チッ
プの分離を行う前に的確な測定が可能なウエハ保持用基
板及び半導体装置の製造方法を提供する。 【解決手段】 ウエハ保持用基板として、ＵＶ光を透過
する厚みの石英基板やサファイア基板１１に所定の放熱
板付き半導体チップのサイズの半分以下の直径の貫通穴
１２を形成するようにしたものである。
プの分離を行う前に的確な測定が可能なウエハ保持用基
板及び半導体装置の製造方法を提供する。 【解決手段】 ウエハ保持用基板として、ＵＶ光を透過
する厚みの石英基板やサファイア基板１１に所定の放熱
板付き半導体チップのサイズの半分以下の直径の貫通穴
１２を形成するようにしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子におけ
るチップ分割に関するもの、及びＰＨＳ（Ｐｌａｔｅｄ
Ｈｅａｔ Ｓｉｎｋ：放熱板）形成後のウエハ形状で
の測定を可能にする半導体装置の製造方法に関するもの
である。
るチップ分割に関するもの、及びＰＨＳ（Ｐｌａｔｅｄ
Ｈｅａｔ Ｓｉｎｋ：放熱板）形成後のウエハ形状で
の測定を可能にする半導体装置の製造方法に関するもの
である。
【０００２】
【従来の技術】従来、この種の半導体素子の製造方法と
しては、例えば、特開平２−２２８４１号公報の先行技
術として開示されるものがあった。図６はかかる従来の
半導体素子の製造工程断面図である。まず、図６（ａ）
に示すように、ＧａＡｓウエハ４の一方の主面に、ソー
ス電極１、ゲート電極２及びドレイン電極３を形成した
ものを薄層化した後に、図６（ｂ）に示すように、ワッ
クス５及び支持板６を着け、次に、図６（ｃ）に示すよ
うに、ＧａＡｓウエハ４の他方の主面よりソース電極１
に達する貫通孔を形成し、図６（ｄ）に示すように、ダ
イシング域を除いてＰＨＳメッキ７を施し、更に図６
（ｅ）に示すように、ＰＨＳメッキ７をマスクとしてＧ
ａＡｓウエハ４をエッチングし、最後に、図６（ｆ）に
示すようにチップの分割が行われていた。
しては、例えば、特開平２−２２８４１号公報の先行技
術として開示されるものがあった。図６はかかる従来の
半導体素子の製造工程断面図である。まず、図６（ａ）
に示すように、ＧａＡｓウエハ４の一方の主面に、ソー
ス電極１、ゲート電極２及びドレイン電極３を形成した
ものを薄層化した後に、図６（ｂ）に示すように、ワッ
クス５及び支持板６を着け、次に、図６（ｃ）に示すよ
うに、ＧａＡｓウエハ４の他方の主面よりソース電極１
に達する貫通孔を形成し、図６（ｄ）に示すように、ダ
イシング域を除いてＰＨＳメッキ７を施し、更に図６
（ｅ）に示すように、ＰＨＳメッキ７をマスクとしてＧ
ａＡｓウエハ４をエッチングし、最後に、図６（ｆ）に
示すようにチップの分割が行われていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体素子の製造方法では、ＰＨＳを形成し、
チップを分離した後、ウエハ形状としての種々の測定を
行なうようにしているため、次のような問題点があっ
た。 （１）バラバラになったチップを、１個１個を測定する
ため、時間がかかり量産に向かない。
た従来の半導体素子の製造方法では、ＰＨＳを形成し、
チップを分離した後、ウエハ形状としての種々の測定を
行なうようにしているため、次のような問題点があっ
た。 （１）バラバラになったチップを、１個１個を測定する
ため、時間がかかり量産に向かない。
【０００４】（２）チップ毎にバラバラになるため、裏
面プロセスのトラブルを見つけるために、チップに通し
番号をつけなければならない。本発明は、上記問題点を
除去し、製造歩留りが向上するとともに、半導体チップ
の分離を行う前に、的確な測定が可能なウエハ保持用基
板及び半導体装置の製造方法を提供することを目的とす
る。
面プロセスのトラブルを見つけるために、チップに通し
番号をつけなければならない。本発明は、上記問題点を
除去し、製造歩留りが向上するとともに、半導体チップ
の分離を行う前に、的確な測定が可能なウエハ保持用基
板及び半導体装置の製造方法を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕ウエハ保持用基板は、ＵＶ光を透過する厚みの石
英基板やサファイア基板に所定の放熱板付き半導体チッ
プのサイズの半分以下の直径の貫通穴を形成してなる。
成するために、 〔１〕ウエハ保持用基板は、ＵＶ光を透過する厚みの石
英基板やサファイア基板に所定の放熱板付き半導体チッ
プのサイズの半分以下の直径の貫通穴を形成してなる。
【０００６】〔２〕基板にデバイスを形成し、ＵＶ光を
透過する厚みの石英基板やサファイア基板に所定の放熱
板付き半導体チップのサイズの半分以下の直径の貫通穴
を形成してなるウエハ保持用基板を両面ＵＶテープで貼
り合わせる際に、先にＧａＡｓ基板と前記両面ＵＶテー
プを貼り合わせ、その間に生じた気泡を抜いた後に、前
記ウエハ保持用基板を貼り合わせ、該ウエハ保持用基板
と前記両面ＵＶテープに生じた気泡を前記貫通穴から抜
くようにしたものである。
透過する厚みの石英基板やサファイア基板に所定の放熱
板付き半導体チップのサイズの半分以下の直径の貫通穴
を形成してなるウエハ保持用基板を両面ＵＶテープで貼
り合わせる際に、先にＧａＡｓ基板と前記両面ＵＶテー
プを貼り合わせ、その間に生じた気泡を抜いた後に、前
記ウエハ保持用基板を貼り合わせ、該ウエハ保持用基板
と前記両面ＵＶテープに生じた気泡を前記貫通穴から抜
くようにしたものである。
【０００７】〔３〕放熱板を形成し、半導体チップ分割
をウエハ保持用基板上で終了した後に、このウエハ保持
用基板側からＵＶ照射し、両面ＵＶテープの粘着性を低
下させた後、前記放熱板側から別個のウエハ保持用基板
を両面ＵＶテープで貼り付け、半導体チップを前記別個
のウエハ保持用基板に貼り付けることにより、ＧａＡｓ
基板の主表面を表に向けて、ウエハ形状で順序正しく配
列するようにしたものである。
をウエハ保持用基板上で終了した後に、このウエハ保持
用基板側からＵＶ照射し、両面ＵＶテープの粘着性を低
下させた後、前記放熱板側から別個のウエハ保持用基板
を両面ＵＶテープで貼り付け、半導体チップを前記別個
のウエハ保持用基板に貼り付けることにより、ＧａＡｓ
基板の主表面を表に向けて、ウエハ形状で順序正しく配
列するようにしたものである。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明に
用いるウエハ保持用の石英基板（又はサファイア基板）
を示す図であり、図１（ａ）はその平面図、図１（ｂ）
はその側面図である。この実施例において、ＧａＡｓ基
板として３インチφＧａＡｓウエハ（直径約７６．３ｍ
ｍ）を用いる場合、石英基板（又はサファイア基板）１
１はＧａＡｓ基板より少し大きい直径Ｌ1 （約７８ｍｍ
φ）のものを用いる。その直径は、ＧａＡｓ基板と同程
度、７６．３ｍｍφ以上の大きさがあれば良い。
て図面を参照しながら詳細に説明する。図１は本発明に
用いるウエハ保持用の石英基板（又はサファイア基板）
を示す図であり、図１（ａ）はその平面図、図１（ｂ）
はその側面図である。この実施例において、ＧａＡｓ基
板として３インチφＧａＡｓウエハ（直径約７６．３ｍ
ｍ）を用いる場合、石英基板（又はサファイア基板）１
１はＧａＡｓ基板より少し大きい直径Ｌ1 （約７８ｍｍ
φ）のものを用いる。その直径は、ＧａＡｓ基板と同程
度、７６．３ｍｍφ以上の大きさがあれば良い。
【０００９】また、石英基板の厚みｔ1 は、図１（ｂ）
で示したものは、１ｍｍであるが、０．０５ｍｍ〜２ｍ
ｍの範囲内であれば良い（厚みｔ1 が厚すぎると、石英
基板を持つことが困難となる。また、薄すぎると、石英
基板にＧａＡｓ基板を貼り付けた後に曲がることがあ
る）。さらに、石英基板（又はサファイア基板）１１に
は直径１〜２ｍｍφの貫通穴１２を形成する。この貫通
穴１２は小さければ小さい程良い。
で示したものは、１ｍｍであるが、０．０５ｍｍ〜２ｍ
ｍの範囲内であれば良い（厚みｔ1 が厚すぎると、石英
基板を持つことが困難となる。また、薄すぎると、石英
基板にＧａＡｓ基板を貼り付けた後に曲がることがあ
る）。さらに、石英基板（又はサファイア基板）１１に
は直径１〜２ｍｍφの貫通穴１２を形成する。この貫通
穴１２は小さければ小さい程良い。
【００１０】例えば、製造するチップサイズが、１ｍｍ
口の大きさならば、貫通穴１２は直径０．５ｍｍφ以下
のサイズが良い。これはチップサイズよりも、貫通穴１
２のサイズが大きいと、チッププロセス中にチップが貫
通穴の中に入る問題が生じる。さらに、チップサイズよ
りも少し小さい程度の場合は、チップが割れたり、欠け
たりする問題点が生じるためである。
口の大きさならば、貫通穴１２は直径０．５ｍｍφ以下
のサイズが良い。これはチップサイズよりも、貫通穴１
２のサイズが大きいと、チッププロセス中にチップが貫
通穴の中に入る問題が生じる。さらに、チップサイズよ
りも少し小さい程度の場合は、チップが割れたり、欠け
たりする問題点が生じるためである。
【００１１】以上より、理想的な貫通穴１２のサイズ
は、製造するチップサイズの半分以下の直径である。ま
た、貫通穴１２の個数は図面では約５０個程度である
が、数は多ければ多い程良い。貫通穴１２は、ＧａＡｓ
基板と本発明の石英基板１１を両面ＵＶテープで貼り合
わせる時に、両面ＵＶテープと石英基板１１とで生じる
気泡を容易に抜くために必要なものである。
は、製造するチップサイズの半分以下の直径である。ま
た、貫通穴１２の個数は図面では約５０個程度である
が、数は多ければ多い程良い。貫通穴１２は、ＧａＡｓ
基板と本発明の石英基板１１を両面ＵＶテープで貼り合
わせる時に、両面ＵＶテープと石英基板１１とで生じる
気泡を容易に抜くために必要なものである。
【００１２】次に、本発明の実施例を示す半導体装置の
製造方法について、図２〜図５を参照しながら説明す
る。 （１）まず、図２（ａ）に示すように、ＧａＡｓ基板２
１の表面にゲート電極２３、オーミック電極２２、パッ
シベーション膜（ＳｉＮ膜やＳｉＯ膜など）２４などを
形成する。なお、ここでは、ＧａＡｓ基板２１を用いた
が、Ｓｉ基板やＧａＡｓ基板上にＡｌＧａＡｓ等をＭＢ
Ｅ成長させた基板でも良い。
製造方法について、図２〜図５を参照しながら説明す
る。 （１）まず、図２（ａ）に示すように、ＧａＡｓ基板２
１の表面にゲート電極２３、オーミック電極２２、パッ
シベーション膜（ＳｉＮ膜やＳｉＯ膜など）２４などを
形成する。なお、ここでは、ＧａＡｓ基板２１を用いた
が、Ｓｉ基板やＧａＡｓ基板上にＡｌＧａＡｓ等をＭＢ
Ｅ成長させた基板でも良い。
【００１３】（２）次に、図２（ｂ）に示すように、Ｇ
ａＡｓ基板２１の表面に両面ＵＶテープ２５を貼る。こ
の時、両面ＵＶテープ２５の粘着剤の保護膜２６を剥離
しないで貼り付け、ＧａＡｓ基板２１と両面ＵＶテープ
２５の間の気泡を保護膜２６からゆっくり押さえつける
ことにより抜く。 （３）次いで、図２（ｃ）に示すように、保護膜２６を
剥離した後、石英基板１１を貼り付ける。この時、石英
基板１１と両面ＵＶテープ２５との間の気泡は、石英基
板１１に形成されている貫通穴１２を通して抜ける。
ａＡｓ基板２１の表面に両面ＵＶテープ２５を貼る。こ
の時、両面ＵＶテープ２５の粘着剤の保護膜２６を剥離
しないで貼り付け、ＧａＡｓ基板２１と両面ＵＶテープ
２５の間の気泡を保護膜２６からゆっくり押さえつける
ことにより抜く。 （３）次いで、図２（ｃ）に示すように、保護膜２６を
剥離した後、石英基板１１を貼り付ける。この時、石英
基板１１と両面ＵＶテープ２５との間の気泡は、石英基
板１１に形成されている貫通穴１２を通して抜ける。
【００１４】（４）次いで、図２（ｄ）に示すように、
ＧａＡｓ基板２１の裏面を研磨し、５０μｍの厚さのＧ
ａＡｓ基板２１′とする。ここで、ＧａＡｓ基板２１′
の厚みを５０μｍとしたが、厚みは２０μｍでも、１０
０μｍでも別段問題はない。 （５）次に、図２（ｅ）に示すように、ＧａＡｓ基板２
１′にレジストを塗布し、両面アライナ等で露光後、現
像し、バイアホールのレジストパターン２７を形成す
る。
ＧａＡｓ基板２１の裏面を研磨し、５０μｍの厚さのＧ
ａＡｓ基板２１′とする。ここで、ＧａＡｓ基板２１′
の厚みを５０μｍとしたが、厚みは２０μｍでも、１０
０μｍでも別段問題はない。 （５）次に、図２（ｅ）に示すように、ＧａＡｓ基板２
１′にレジストを塗布し、両面アライナ等で露光後、現
像し、バイアホールのレジストパターン２７を形成す
る。
【００１５】（６）次に、図３（ａ）に示すように、Ｇ
ａＡｓ基板２１′にウェットエッチングまたはＲＩＥな
どのドライエッチングを用い、バイアホールを形成した
ＧａＡｓ基板２１″上のレジストパターン２７〔図２
（ｅ）参照〕を除去する。 （７）次に、図３（ｂ）に示すように、ＧａＡｓ基板２
１″の全面に蒸着または、スパッタで、Ｔｉ／Ａｕ，Ｔ
ｉ／ＴｉＮ／Ａｕなどの電解めっき用のカレントフィル
ム２８を形成する。
ａＡｓ基板２１′にウェットエッチングまたはＲＩＥな
どのドライエッチングを用い、バイアホールを形成した
ＧａＡｓ基板２１″上のレジストパターン２７〔図２
（ｅ）参照〕を除去する。 （７）次に、図３（ｂ）に示すように、ＧａＡｓ基板２
１″の全面に蒸着または、スパッタで、Ｔｉ／Ａｕ，Ｔ
ｉ／ＴｉＮ／Ａｕなどの電解めっき用のカレントフィル
ム２８を形成する。
【００１６】（８）次に、図３（ｃ）に示すように、レ
ジストをカレントフィルム２８上に塗布し、両面アライ
ナ等で露光後現像し、ＰＨＳのレジストパターン２９を
形成する。 （９）次に、図３（ｄ）に示すように、選択電解めっき
法により、ＰＨＳとしてのＡｕ膜３０を形成する。ここ
では、Ａｕ膜であるが、Ｃｕ膜や、Ａｕ−Ｐｄ合金膜で
も良い。
ジストをカレントフィルム２８上に塗布し、両面アライ
ナ等で露光後現像し、ＰＨＳのレジストパターン２９を
形成する。 （９）次に、図３（ｄ）に示すように、選択電解めっき
法により、ＰＨＳとしてのＡｕ膜３０を形成する。ここ
では、Ａｕ膜であるが、Ｃｕ膜や、Ａｕ−Ｐｄ合金膜で
も良い。
【００１７】（１０）次に、図４（ａ）に示すように、
レジストパターン２９を剥離する。 （１１）更に、図４（ｂ）に示すように、ウェットエッ
チングや、イオンミリングなどのドライエッチングで、
Ａｕ膜３０が形成されていない余分な部分のカレントフ
ィルム２８を除去する。 （１２）更に、図４（ｃ）に示すように、余分なカレン
トフィルムの下のＧａＡｓ基板２１″もウェットエッチ
ングまたはＲＩＥ、ＥＣＲなどのドライエッチングで除
去する。この状態でＰＨＳ付きのチップが形成されたこ
とになる。ただし、この状態では、ＰＨＳが表面を向い
ているため、ＰＨＳ付きチップの測定は不可能である。
レジストパターン２９を剥離する。 （１１）更に、図４（ｂ）に示すように、ウェットエッ
チングや、イオンミリングなどのドライエッチングで、
Ａｕ膜３０が形成されていない余分な部分のカレントフ
ィルム２８を除去する。 （１２）更に、図４（ｃ）に示すように、余分なカレン
トフィルムの下のＧａＡｓ基板２１″もウェットエッチ
ングまたはＲＩＥ、ＥＣＲなどのドライエッチングで除
去する。この状態でＰＨＳ付きのチップが形成されたこ
とになる。ただし、この状態では、ＰＨＳが表面を向い
ているため、ＰＨＳ付きチップの測定は不可能である。
【００１８】（１３）次に、図４（ｄ）に示すように、
石英基板１１側からＵＶ光３１によるＵＶ照射を行い、
両面ＵＶテープの粘着性を低下させる。つまり、粘着性
が低下した両面ＵＶテープ２５′とする。 （１４）更に、図５（ａ）に示すように、新しいもう１
枚の両面ＵＶテープ２５″を貼り付けた石英基板１１′
を用意し、ＰＨＳ側に貼り付ける。
石英基板１１側からＵＶ光３１によるＵＶ照射を行い、
両面ＵＶテープの粘着性を低下させる。つまり、粘着性
が低下した両面ＵＶテープ２５′とする。 （１４）更に、図５（ａ）に示すように、新しいもう１
枚の両面ＵＶテープ２５″を貼り付けた石英基板１１′
を用意し、ＰＨＳ側に貼り付ける。
【００１９】（１５）その後、図５（ｂ）に示すよう
に、パッシベーション膜２４側の石英基板１１を剥離す
ることにより、パッシベーション膜２４が表面となった
形状が得られる。この状態は、ほぼ最初のＧａＡｓ基板
と同一の並び及び位置のＰＨＳ付きチップが得られる。
この状態で、測定等を行い、チップの選別等が可能であ
る。
に、パッシベーション膜２４側の石英基板１１を剥離す
ることにより、パッシベーション膜２４が表面となった
形状が得られる。この状態は、ほぼ最初のＧａＡｓ基板
と同一の並び及び位置のＰＨＳ付きチップが得られる。
この状態で、測定等を行い、チップの選別等が可能であ
る。
【００２０】（１６）更に、図５（ｃ）に示すように、
このチップを石英基板１１′から取り出す方法として、
石英基板１１′側からＵＶ照射３１を行い両面ＵＶテー
プ２５″の粘着性を低下させた後に取り出せば良い。こ
のように、この実施例で、図２（ｃ）で示したように、
ＧａＡｓ基板２１と石英基板１１を両面ＵＶテープ２５
で貼り合わせる場合に、石英基板１１と両面ＵＶテープ
２５の間で生じた気泡を、石英基板１１に形成された貫
通穴１２〔図１（ａ）参照〕から容易に抜くことができ
る。ただし、ＧａＡｓ基板２１と両面ＵＶテープ２５は
先に貼り付けて、ＧａＡｓ基板と両面ＵＶテープの間の
気泡は抜いておく。
このチップを石英基板１１′から取り出す方法として、
石英基板１１′側からＵＶ照射３１を行い両面ＵＶテー
プ２５″の粘着性を低下させた後に取り出せば良い。こ
のように、この実施例で、図２（ｃ）で示したように、
ＧａＡｓ基板２１と石英基板１１を両面ＵＶテープ２５
で貼り合わせる場合に、石英基板１１と両面ＵＶテープ
２５の間で生じた気泡を、石英基板１１に形成された貫
通穴１２〔図１（ａ）参照〕から容易に抜くことができ
る。ただし、ＧａＡｓ基板２１と両面ＵＶテープ２５は
先に貼り付けて、ＧａＡｓ基板と両面ＵＶテープの間の
気泡は抜いておく。
【００２１】また、両面ＵＶテープでＧａＡｓ基板と石
英基板を貼り合わせてあるため、ＰＨＳを形成後に容易
にＧａＡｓ基板の表面を向けて、元のＧａＡｓ基板と同
一形状に貼り直しが可能になるという効果が期待でき
る。なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
英基板を貼り合わせてあるため、ＰＨＳを形成後に容易
にＧａＡｓ基板の表面を向けて、元のＧａＡｓ基板と同
一形状に貼り直しが可能になるという効果が期待でき
る。なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
【００２２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、半導体装置の製造
を迅速、かつ的確に行うことができるウエハ保持用基板
を得ることができる。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、半導体装置の製造
を迅速、かつ的確に行うことができるウエハ保持用基板
を得ることができる。
【００２３】（２）請求項２記載の発明によれば、デバ
イスが形成された基板とウエハ保持基板を両面ＵＶテー
プで貼り合わせる場合に、ウエハ保持用基板と両面ＵＶ
テープの間で生じた気泡を、ウエハ保持基板に形成され
た貫通穴から容易に抜くことができ、半導体装置の製造
を容易に、かつ歩留り良く行うことができる。 （３）請求項３記載の発明によれば、半導体チップの分
離を行う前に、ウエハ形状で順序正しく配列された半導
体チップを的確に測定することができる。
イスが形成された基板とウエハ保持基板を両面ＵＶテー
プで貼り合わせる場合に、ウエハ保持用基板と両面ＵＶ
テープの間で生じた気泡を、ウエハ保持基板に形成され
た貫通穴から容易に抜くことができ、半導体装置の製造
を容易に、かつ歩留り良く行うことができる。 （３）請求項３記載の発明によれば、半導体チップの分
離を行う前に、ウエハ形状で順序正しく配列された半導
体チップを的確に測定することができる。
【図１】本発明に用いるウエハ保持用の石英基板（又は
サファイア基板）を示す図である。
サファイア基板）を示す図である。
【図２】本発明の実施例を示す半導体装置の製造工程断
面図（その１）である。
面図（その１）である。
【図３】本発明の実施例を示す半導体装置の製造工程断
面図（その２）である。
面図（その２）である。
【図４】本発明の実施例を示す半導体装置の製造工程断
面図（その３）である。
面図（その３）である。
【図５】本発明の実施例を示す半導体装置の製造工程断
面図（その４）である。
面図（その４）である。
【図６】従来の半導体装置の製造工程断面図である。
１１，１１′ 石英基板（又はサファイア基板） １２ 貫通穴 ２１，２１′，２１″ ＧａＡｓ基板 ２２ オーミック電極 ２３ ゲート電極 ２４ パッシベーション膜 ２５，２５″ 両面ＵＶテープ ２５′ 粘着性が低下した両面ＵＶテープ ２６ 保護膜 ２７，２９ レジストパターン ２８ カレントフィルム ３０ Ａｕ膜（放熱板） ３１ ＵＶ光
Claims (3)
- 【請求項１】 ＵＶ光を透過する厚みの石英基板やサフ
ァイア基板に所定の放熱板付き半導体チップのサイズの
半分以下の直径の貫通穴を形成してなるウエハ保持用基
板。 - 【請求項２】 基板にデバイスを形成し、ＵＶ光を透過
する厚みの石英基板やサファイア基板に所定の放熱板付
き半導体チップのサイズの半分以下の直径の貫通穴を形
成してなるウエハ保持用基板を両面ＵＶテープで貼り合
わせる際に、先にＧａＡｓ基板と前記両面ＵＶテープを
貼り合わせ、その間に生じた気泡を抜いた後に、前記ウ
エハ保持用基板を貼り合わせ、該ウエハ保持用基板と前
記両面ＵＶテープに生じた気泡を前記貫通穴から抜くこ
とを特徴とする半導体装置の製造方法。 - 【請求項３】 放熱板を形成し、半導体チップ分割をウ
エハ保持用基板上で終了した後に、該ウエハ保持用基板
側からＵＶ照射し、両面ＵＶテープの粘着性を低下させ
た後、前記放熱板側から別個のウエハ保持用基板を両面
ＵＶテープで貼り付け、半導体チップを前記別個のウエ
ハ保持用基板に貼り付けることにより、ＧａＡｓ基板の
主表面を表に向けて、ウエハ形状で順序正しく配列する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7171297A JPH10270537A (ja) | 1997-03-25 | 1997-03-25 | ウエハ保持用基板及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7171297A JPH10270537A (ja) | 1997-03-25 | 1997-03-25 | ウエハ保持用基板及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270537A true JPH10270537A (ja) | 1998-10-09 |
Family
ID=13468431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7171297A Withdrawn JPH10270537A (ja) | 1997-03-25 | 1997-03-25 | ウエハ保持用基板及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270537A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002184845A (ja) * | 2000-12-15 | 2002-06-28 | Kyocera Corp | ウエハー支持基板 |
| JP2007242812A (ja) * | 2006-03-07 | 2007-09-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法及び支持テープ |
| JP2008135471A (ja) * | 2006-11-27 | 2008-06-12 | Kyocera Corp | ウエハ加工方法及びそれを用いた半導体チップの製造方法 |
| CN114784160A (zh) * | 2022-02-23 | 2022-07-22 | 华灿光电（浙江）有限公司 | 蓝宝石衬底、发光二极管芯片和衬底的制备方法 |
-
1997
- 1997-03-25 JP JP7171297A patent/JPH10270537A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002184845A (ja) * | 2000-12-15 | 2002-06-28 | Kyocera Corp | ウエハー支持基板 |
| JP2007242812A (ja) * | 2006-03-07 | 2007-09-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法及び支持テープ |
| JP2008135471A (ja) * | 2006-11-27 | 2008-06-12 | Kyocera Corp | ウエハ加工方法及びそれを用いた半導体チップの製造方法 |
| CN114784160A (zh) * | 2022-02-23 | 2022-07-22 | 华灿光电（浙江）有限公司 | 蓝宝石衬底、发光二极管芯片和衬底的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0352020B1 (en) | Semiconductor integrated circuit chip-to-chip interconnection scheme | |
| US4622574A (en) | Semiconductor chip with recessed bond pads | |
| US7642629B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US5478779A (en) | Electrically conductive projections and semiconductor processing method of forming same | |
| JP5334411B2 (ja) | 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法 | |
| JPH0215652A (ja) | 半導体装置及びその製造方法 | |
| JP2004228392A (ja) | 半導体装置の製造方法および半導体モジュールの製造方法 | |
| WO1996036992A1 (fr) | Composant a semi-conducteur et fabrication dudit composant | |
| JPH10270537A (ja) | ウエハ保持用基板及び半導体装置の製造方法 | |
| US7084047B2 (en) | Method for the production of individual monolithically integrated semiconductor circuits | |
| JP2000173952A (ja) | 半導体装置及びその製造方法 | |
| WO2025194763A1 (zh) | 一种半导体芯片制备方法、晶圆结构及半导体芯片 | |
| JP2625362B2 (ja) | 半導体装置の製造方法 | |
| JP2017017072A (ja) | 半導体チップの製造方法 | |
| JPH0521597A (ja) | 半導体素子の製造方法 | |
| JPH05315304A (ja) | ウエハの裏面研削方法 | |
| US6074948A (en) | Method for manufacturing thin semiconductor device | |
| JPH08279478A (ja) | 半導体チップ製造方法 | |
| JPH0846042A (ja) | バイアホールの形成方法 | |
| JP2002231731A (ja) | 化合物半導体装置の製造方法 | |
| JPS6243344B2 (ja) | ||
| JP3107060B2 (ja) | 半導体装置の製造方法 | |
| JP4439507B2 (ja) | センサチップの製造方法 | |
| JP2576462B2 (ja) | 半導体装置の製造方法 | |
| JP2848488B2 (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040601 |