JPH10270624A - チップサイズパッケージ及びその製造方法 - Google Patents

チップサイズパッケージ及びその製造方法

Info

Publication number
JPH10270624A
JPH10270624A JP9075352A JP7535297A JPH10270624A JP H10270624 A JPH10270624 A JP H10270624A JP 9075352 A JP9075352 A JP 9075352A JP 7535297 A JP7535297 A JP 7535297A JP H10270624 A JPH10270624 A JP H10270624A
Authority
JP
Japan
Prior art keywords
chip
wiring board
sheet
conductive
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9075352A
Other languages
English (en)
Inventor
Masashi Otsuka
雅司 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9075352A priority Critical patent/JPH10270624A/ja
Priority to US09/047,941 priority patent/US5949142A/en
Priority to KR1019980010480A priority patent/KR100284725B1/ko
Publication of JPH10270624A publication Critical patent/JPH10270624A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688—Flexible insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07173—Means for moving chips, wafers or other parts, e.g. conveyor belts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】１品ごとにポッティングによる封止及び搬送治
具等へのセット、取り外しを行う必要がなく、量産性に
すぐれたチップサイズパッケージ（ＣＳＰ）及びその製
造方法を提供する。 【解決手段】このチップサイズパッケージは、集積回路
が形成され、この集積回路の端子部にメッキバンプ２ａ
が設けられたチップ２と、両面に形成された導電パター
ン４ａ、４ｂを電気的に接続する層間導電性バンプ４ｃ
を有する柔軟性のあるフレキシブル２層配線板４と、上
記チップ２に設けられたメッキバンプ２ａと上記フレキ
シブル２層配線板４とを電気的に接続するとともに、上
記チップ２を上記フレキシブル２層配線板４上に固着す
る異方性導電シート６とからなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップサイズパッ
ケージ及びその製造方法に関するもので、特に高密度実
装が要求される携帯情報機器向けのチップサイズパッケ
ージのパッケージ構造及びその製造方法に関するもので
ある。
【０００２】
【従来の技術】近年、ＰＨＳ（Ｐersonal Ｈandyphone
Ｓystem ）、ＰＤＡ（Ｐersonal Ｄigital Ａsistant
）といった小型情報機器の開発が盛んである。これら
機器は非常に小型で実装スペースが限られているため、
使用される半導体パッケージにも小型化、高密度化が強
く求められている。
【０００３】これらの要求に応えるものの一例として、
半導体集積回路が形成されたチップとほぼ同等の大きさ
で実装可能なチップサイズパッケージ（Ｃhip Ｓize Ｐ
ackage：以下ＣＳＰと記す）がある。従来技術によるＣ
ＳＰにはいくつかの種類があり、以下にその例について
述べる。
【０００４】図５は、従来技術による第１例のＣＳＰの
構造を示す断面図である。この図５に示すように、チッ
プ１００はメッキバンプ１０１を介してセラミック製の
ベース１０２に接続されている。このベース１０２の下
部には、半田バンプ１０３が形成されている。メッキバ
ンプ１０１による接続部分は、ポッティング剤１０４な
どにより封止されている。
【０００５】また、図６は従来技術による第２例のＣＳ
Ｐの構造を示す断面図である。この図６に示すように、
チップ１１０は金等のスタッドバンプ１１１とこれを固
着する導電ペースト１１２を介して、セラミック製のベ
ース１１３に接続されている。上記第１例と同様に、ベ
ース１１３の下部には半田バンプ１１４が形成されてい
る。スタッドバンプ１１１と導電ペースト１１２による
接続部分は、ポッティング剤１１５などにより封止され
ている。第１例との違いは、チップとベースとの接続部
分が第１例ではメッキバンプ１０１であるの対し、この
第２例ではスタッドバンプ１１１と導電ペースト１１２
からなっていることである。
【０００６】また、図７は従来技術による第３例のＣＳ
Ｐの構造を示す断面図である。図７に示すように、チッ
プ１２０はメッキバンプ１２１を介してＴＡＢテープ１
２２のインナーリード１２３に接続されている。このＴ
ＡＢテープ１２２の下部には、半田バンプ１２４が形成
されている。メッキバンプ１２１とインナーリード１２
３の接続部分は、ポッティング剤１２５などにより封止
されている。この第３例では、ベース材がＴＡＢテープ
であるため、テープ状態での連続流し化と接続後の加工
が可能である。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
たチップサイズパッケージ（ＣＳＰ）では、いずれも小
型化や製造面で何らかの問題を抱えている。上記第１例
では、チップ１００とベース１０２の接続部分に毛管現
象により樹脂を充填する必要があるため、１品ごとにポ
ッティングによる封止を行わなければならず、生産性が
悪いものとなっている。さらに、使用するベース１０２
は、通常、セラミック製であることが多く、焼成後は硬
度が硬い（高い）ため、組立工程において単体カット等
の加工を行うのは困難である。したがって、上記ベース
１０２は個片状態で組立工程に投入しなければならず、
搬送治具等へのベース１０２のセット、取り外しが必要
となり、さらに生産性が悪いものとなっている。
【０００８】また、上記第２例では、上述の第１例と同
様に１品ごとにポッティングによる封止を行う必要があ
ること、及び搬送治具等へのベース１１３のセット、取
り外しが必要であることなどにより、生産性が悪い。
【０００９】また、上記第３例では、チップ１２０のサ
イズより小さいサイズのＴＡＢテープ１２２を使うこと
が必須であり、半田バンプ１２４が形成できるエリアは
狭くなってしまう。よって、上記第１例や第２例と同じ
ピン数のチップであっても、半田バンプ１２４のピッチ
が狭いため、実装が難しくなるという問題がある。
【００１０】そこで本発明は、上記課題に鑑みてなされ
たものであり、１品ごとにポッティングによる封止及び
搬送治具等へのセット、取り外しを行う必要がなく、量
産性にすぐれたチップサイズパッケージ（ＣＳＰ）及び
その製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載のチップサイズパッケージは、集積
回路が形成され、この集積回路の端子部に金属バンプが
設けられたチップと、両面に形成された導電パターンを
電気的に接続する導電性バンプを有する柔軟性のあるプ
リント配線板と、上記チップに設けられた金属バンプと
上記プリント配線板に設けられた導電パターンとを電気
的に接続するとともに、上記チップを上記プリント配線
板上に固着する接合手段とを具備する。
【００１２】また、さらに請求項２に記載のチップサイ
ズパッケージは、上記プリント配線板が、導電性バンプ
により両面に形成された導電パターンの電気的接続を行
う柔軟性のあるプリント配線板であることを特徴とす
る。
【００１３】また、さらに請求項３に記載のチップサイ
ズパッケージは、上記接合手段が、熱硬化性の樹脂内に
導電粒子を分散させてシート状にした異方性導電シート
であることを特徴とする。
【００１４】また、請求項４に記載のチップサイズパッ
ケージの製造方法は、柔軟性のあるテープ状またはシー
ト状で両面に形成された導電パターンを電気的に接続す
る導電性バンプを有するプリント配線板上に、熱硬化性
の樹脂内に導電粒子を分散させてシート状にした異方性
導電シートを予備接着する工程を具備する。
【００１５】また、請求項５に記載のチップサイズパッ
ケージの製造方法は、柔軟性のあるテープ状またはシー
ト状で両面に形成された導電パターンを電気的に接続す
る導電性バンプを有するプリント配線板上に、熱硬化性
の樹脂内に導電粒子を分散させてシート状にした異方性
導電シートを予備接着する工程と、集積回路が形成さ
れ、この集積回路の端子部に金属バンプが設けられたチ
ップを、上記異方性導電シートが予備接着された上記プ
リント配線板に接合する接合工程とを具備する。
【００１６】また、請求項６に記載のチップサイズパッ
ケージの製造方法は、柔軟性のあるテープ状またはシー
ト状で両面に形成された導電パターンを電気的に接続す
る導電性バンプを有するプリント配線板上に、熱硬化性
の樹脂内に導電粒子を分散させてシート状にした異方性
導電シートを予備接着する工程と、上記異方性導電シー
トが予備接着された上記プリント配線板にスリット穴を
形成する工程と、集積回路が形成され、この集積回路の
端子部に金属バンプが設けられたチップを、上記異方性
導電シートが予備接着された上記プリント配線板に接合
する接合工程と、上記プリント配線板の実装面側の導電
パターンに実装用の半田ボールを形成する工程と、上記
テープ状またはシート状のプリント配線板から上記チッ
プの接合部分を分離する単体カット工程とを具備する。
【００１７】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。図１は、この発明の実施
の形態のチップサイズパッケージの構造を示す断面図で
ある。図２は、このチップサイズパッケージの構造を示
す断面の拡大図である。
【００１８】図１に示すように、このチップサイズパッ
ケージ（ＣＳＰ）は、半導体集積回路が形成され、この
半導体集積回路の電極端子部に金属等の導電性バンプ２
ａが設けられたチップ２と、両面に金属パターン４ａ、
４ｂを有し、これら金属パターン４ａ、４ｂを電気的に
接続する層間導電性バンプ４ｃが形成されたフレキシブ
ル２層配線板（以下フレキシブル基板と記す）４と、こ
れらチップ２とフレキシブル基板４との間に設けられ、
これらを接合する異方性導電シート６からなっている。
【００１９】ここで上記フレキシブル２層配線板４は、
次にような手法によって製造されたものである。まず、
銅などの金属膜に銀ペーストの導電性バンプを突起形状
に印刷し、この銀ペーストを固化する。これに絶縁層、
金属膜を重ね合わせ、上記銀ペーストによって絶縁層を
貫通させて上記金属膜どうしを導通させる。このような
手法を用いて、上記フレキシブル２層配線板４は製造さ
れている。
【００２０】また、上記異方性導電シート（Ａnisotrop
ic Ｃonductive Ｆilm 、以下ＡＣＦと記す）６は、熱
硬化性の樹脂内に、導電性の微少な粒子（導電粒子）６
ａを分散させてシート状にしたものであり、上下から加
熱、加圧することで樹脂が軟化し、導電粒子が接触して
電気的な接続を得ることができる。上記導電粒子は、直
径５［μｍ］程度の金属ボールであり、Ｎｉ製や樹脂製
のボールにメッキしたものである。
【００２１】図２に示すように、上記チップ２に設けら
れたメッキバンプ２ａは、ＡＣＦ６内の導電粒子６ａを
介してフレキシブル基板４上の金属パターン４ａに接続
されている。さらに、この金属パターン４ａは、フレキ
シブル基板４に設けられた層間導電性バンプ４ｃを介し
て金属パターン４ｂに接続されている。この金属パター
ン４ｂには、実装用の半田バンプ８が形成されている。
【００２２】なお、上記ＡＣＦ６によって、チップ２と
フレキシブル基板４とが電気的に接続されると同時に、
主に耐湿性を高めるための封止もなされる。また、上記
チップ２とフレキシブル基板４との接合部のＡＣＦの厚
さは約２０〜４１［μｍ］、上記チップ２に設けられた
メッキバンプ２ａのチップ２面からの高さは約１５［μ
ｍ］である。
【００２３】次に、この実施の形態のチップサイズパッ
ケージ（ＣＳＰ）の製造方法について説明する。図３
（ａ）はこの実施の形態のＣＳＰの製造工程のフローを
示す図であり、図３（ｂ）、（ｃ）はこれら製造工程に
おけるＣＳＰの状態を示す上面図である。
【００２４】この製造工程のフローは、概略次のように
なっている。まず、テープ状またはシート状のフレキシ
ブル基板４にテープ状またはシート状の異方性導電シー
ト（ＡＣＦ）６を予備接着する（フレキシブル基板／Ａ
ＣＦラミネーション）。その後、上記フレキシブル基板
４にスリット１０を形成する（スリット打抜）（図３
（ｂ）参照）。続いて、ＡＣＦ６がラミネートされた上
記フレキシブル基板４にチップ２を接合し（チップ接
合）（図３（ｃ）参照）、さらに半田バンプ（実装ボー
ル）８を取り付け（実装ボール取り付け）、ＣＳＰ単体
１２にカットして終了する（単体カット）（図３（ｄ）
参照）。
【００２５】次に、この実施の形態のチップサイズパッ
ケージ（ＣＳＰ）の製造工程を詳細に説明する。図４
（ａ）は、フレキシブル基板４にＡＣＦ６をラミネート
し、スリット１０を形成する工程、ＡＣＦラミネート及
びスリット形成工程を示す図である。
【００２６】送り出しリール２０から送り出されたテー
プ状のフレキシブル基板４は、予熱部２２によりほぼ９
０℃に加熱され、ラミネートローラ２４に送られる。ま
た、このラミネートローラ２４には、別の送り出しリー
ル２６からテープ状のＡＣＦ６がラミネートローラ２４
に送り出される。ラミネートローラ２４では、１［ＭＰ
ａ］の圧力がかけられ、上記フレキシブル基板４上に異
方性導電シート（ＡＣＦ）６がラミネートされる。
【００２７】ＡＣＦ６がラミネートされたフレキシブル
基板４は、スリットパンチ部２８に送られる。このスリ
ットパンチ部２８では、上記フレキシブル基板４に、図
３（ｂ）に示すような台形状の孔、スリット１０がＣＳ
Ｐとなる単体の４辺に空けられる。このスリット１０
は、後工程においてテープ状のフレキシブル基板４から
ＣＳＰの切り離し、単体１２へのカットを容易にするた
めのものである。上記スリット１０が形成されたフレキ
シブル基板４は、巻き取りリール３０により巻き取られ
る。
【００２８】次に、スリット形成後のフレキシブル基板
４にチップ２を接合し、ＣＳＰ単体１２にカットする工
程について説明する。図４（ｂ）は、上述したチップ接
合工程を示す図である。
【００２９】スリット１０形成後のテープ状のフレキシ
ブル基板４は、送り出しリール４０からチップ取り付け
部４２に送り出される。このチップ取り付け部４２で
は、上記フレキシブル基板４上にラミネートされた上記
異方性導電シート（ＡＣＦ）６上にチップ２が取り付け
られる。これと共に、上記ＡＣＦ６がほぼ１４０〜１７
０℃で加熱、及び６０［ｇ／Ｂump ］で加圧されて、上
記フレキシブル基板４上の金属パターン４ａとチップ２
のメッキバンプ２ａとが回路的に一致するように電気的
に接合される。この電気的接合と同時に、上記ＡＣＦ６
は硬化し、この硬化によりＡＣＦ接合部は封止されて、
信頼性、主に耐湿性が高められる。
【００３０】次に、上記工程にてチップ２が接合された
フレキシブル基板４の下面の金属パターン４ｂには、半
田バンプ（実装ボール）８が取り付けられる。続いて、
上記フレキシブル基板４はＣＳＰ単体１２にカットされ
る。その後、各種テストを経て、製品として出荷され
る。
【００３１】なお、この後、本実施の形態のチップ２が
接合されたフレキシブル基板４は、ほぼ２２０〜２４０
℃で半田バンプ８によってプリント基板等に接合され
る。しかし、上記異方性導電シート（ＡＣＦ）６に用い
られている樹脂は、熱硬化性を有するものであるため、
軟化してＡＣＦ接合部に影響を与えるようなことはな
い。
【００３２】また、上記実施の形態ではメッキバンプ２
ａをチップ２側に設けたが、フレキシブル基板４側にあ
ってもよい。さらに、上記チップ２とフレキシブル基板
４との接合部に用いることができるのは、異方性導電シ
ート（ＡＣＦ）に限るわけではなく、その他の樹脂の中
に導電粒子が入ったものを用いてもよい。また、上述し
た製造方法では、スリット１０が形成されたフレキシブ
ル基板４を巻き取りリール３０に巻き取ったが、巻き取
らずにそのままチップ２の接合を行ってもよい。
【００３３】また、上記フレキシブル基板４及びＡＣＦ
６には、テープ状のものを用いたが、これらは双方がシ
ート状であってもよく、またいずれか一方がシート状で
あってもよい。この場合、テープ状またはシート状のそ
れぞれに合った搬送機構を用いればよい。
【００３４】以上説明したようにこの実施の形態によれ
ば、チップ２とフレキシブル基板４との接合に異方性導
電シート（ＡＣＦ）を用いることにより、１品ごとにポ
ッティングによる封止を行う必要がないチップサイズパ
ッケージ（ＣＳＰ）が実現できる。また、製造工程にお
いて、チップ２を接合する基板にテープ状にした柔軟性
のあるフレキシブル基板４を用いることにより、１品ご
とに搬送治具等へのセット、取り外しを行う必要がな
い、簡便で効率的に製造可能なチップサイズパッケージ
が実現できる。
【００３５】また、チップ２を接合する工程に入る前
に、あらかじめテープ状のフレキシブル基板４上にテー
プ状の異方性導電シートをラミネートしておくことによ
り、１品ごとにポッティングによる封止及び搬送治具等
へのセット、取り外しを行う必要がないチップサイズパ
ッケージの製造方法が実現できる。
【００３６】
【発明の効果】以上述べたように本発明によれば、１品
ごとにポッティングによる封止及び搬送治具等へのセッ
ト、取り外しを行う必要がなく、量産性にすぐれたチッ
プサイズパッケージ（ＣＳＰ）及びその製造方法を提供
することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態のチップサイズパッケー
ジ（ＣＳＰ）の構造を示す断面図である。
【図２】上記チップサイズパッケージの構造を示す断面
の拡大図である。
【図３】この実施の形態のチップサイズパッケージの製
造工程のフロー及び製造工程におけるチップサイズパッ
ケージの状態を示す図である。
【図４】この実施の形態のチップサイズパッケージの製
造工程を説明するための図である。
【図５】従来技術による第１例のＣＳＰの構造を示す断
面図である。
【図６】従来技術による第２例のＣＳＰの構造を示す断
面図である。
【図７】従来技術による第３例のＣＳＰの構造を示す断
面図である。
【符号の説明】
２…チップ ２ａ…導電性バンプ ４…フレキシブル２層配線板（フレシキブル基板） ４ａ、４ｂ…金属パターン ４ｃ…層間導電性バンプ ６…異方性導電シート ６ａ…導電性の微少な粒子（導電粒子） ８…半田バンプ（実装ボール） １０…スリット １２…ＣＳＰ単体 ２０、２６、４０…送り出しリール ２２…予熱部 ２４…ラミネートローラ ２８…スリットパンチ部 ３０…巻き取りリール ４２…チップ取り付け部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 集積回路が形成され、この集積回路の端
    子部に金属バンプが設けられたチップと、 両面に形成された導電パターンを電気的に接続する導電
    性バンプを有する柔軟性のあるプリント配線板と、 上記チップに設けられた金属バンプと上記プリント配線
    板に設けられた導電パターンとを電気的に接続するとと
    もに、上記チップを上記プリント配線板上に固着する接
    合手段と、 を具備することを特徴とするチップサイズパッケージ。
  2. 【請求項２】 上記プリント配線板は、導電性バンプに
    より両面に形成された導電パターンの電気的接続を行う
    柔軟性のあるプリント配線板であることを特徴とする請
    求項１に記載のチップサイズパッケージ。
  3. 【請求項３】 上記接合手段は、熱硬化性の樹脂内に導
    電粒子を分散させてシート状にした異方性導電シートで
    あることを特徴とする請求項２に記載のチップサイズパ
    ッケージ。
  4. 【請求項４】 柔軟性のあるテープ状またはシート状で
    両面に形成された導電パターンを電気的に接続する導電
    性バンプを有するプリント配線板上に、熱硬化性の樹脂
    内に導電粒子を分散させてシート状にした異方性導電シ
    ートを予備接着する工程を具備することを特徴とするチ
    ップサイズパッケージの製造方法。
  5. 【請求項５】 柔軟性のあるテープ状またはシート状で
    両面に形成された導電パターンを電気的に接続する導電
    性バンプを有するプリント配線板上に、熱硬化性の樹脂
    内に導電粒子を分散させてシート状にした異方性導電シ
    ートを予備接着する工程と、 集積回路が形成され、この集積回路の端子部に金属バン
    プが設けられたチップを、上記異方性導電シートが予備
    接着された上記プリント配線板に接合する接合工程と、 を具備することを特徴とするチップサイズパッケージの
    製造方法。
  6. 【請求項６】 柔軟性のあるテープ状またはシート状で
    両面に形成された導電パターンを電気的に接続する導電
    性バンプを有するプリント配線板上に、熱硬化性の樹脂
    内に導電粒子を分散させてシート状にした異方性導電シ
    ートを予備接着する工程と、 上記異方性導電シートが予備接着された上記プリント配
    線板にスリット穴を形成する工程と、 集積回路が形成され、この集積回路の端子部に金属バン
    プが設けられたチップを、上記異方性導電シートが予備
    接着された上記プリント配線板に接合する接合工程と、 上記プリント配線板の実装面側の導電パターンに実装用
    の半田ボールを形成する工程と、 上記テープ状またはシート状のプリント配線板から上記
    チップの接合部分を分離する単体カット工程と、 を具備することを特徴とするチップサイズパッケージの
    製造方法。
JP9075352A 1997-03-27 1997-03-27 チップサイズパッケージ及びその製造方法 Pending JPH10270624A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9075352A JPH10270624A (ja) 1997-03-27 1997-03-27 チップサイズパッケージ及びその製造方法
US09/047,941 US5949142A (en) 1997-03-27 1998-03-26 Chip size package and method of manufacturing the same
KR1019980010480A KR100284725B1 (ko) 1997-03-27 1998-03-26 칩사이즈패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9075352A JPH10270624A (ja) 1997-03-27 1997-03-27 チップサイズパッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10270624A true JPH10270624A (ja) 1998-10-09

Family

ID=13573772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9075352A Pending JPH10270624A (ja) 1997-03-27 1997-03-27 チップサイズパッケージ及びその製造方法

Country Status (3)

Country Link
US (1) US5949142A (ja)
JP (1) JPH10270624A (ja)
KR (1) KR100284725B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313072A (ja) * 1997-05-12 1998-11-24 Hitachi Cable Ltd 半導体素子搭載用基板および半導体装置
WO2000049655A1 (fr) * 1999-02-18 2000-08-24 Seiko Epson Corporation Dispositif a semi-conducteur, carte a circuit, procede de fabrication de carte a circuit et dispositif electronique
JP2007317715A (ja) * 2006-05-23 2007-12-06 Nec Corp インターポーザー基板及びその製造方法、並びにインターポーザー基板を用いた電子デバイスパッケージ
JP2009038409A (ja) * 2000-10-18 2009-02-19 Nec Corp 半導体パッケージの製造方法
CN103247578A (zh) * 2012-02-01 2013-08-14 矽品精密工业股份有限公司 半导体承载件暨封装件及其制法
JP2013182974A (ja) * 2012-03-01 2013-09-12 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
WO2015130091A1 (ko) * 2014-02-28 2015-09-03 주식회사 화우로 와이어드 러버 컨택트 및 그 제조방법
US10191085B2 (en) 2014-02-28 2019-01-29 Hyung Ik KIM Wired rubber contact and method of manufacturing the same

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69835747T2 (de) * 1997-06-26 2007-09-13 Hitachi Chemical Co., Ltd. Substrat zur montage von halbleiterchips
US6249052B1 (en) * 1998-06-01 2001-06-19 Paul T. Lin Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
KR100514558B1 (ko) * 1998-09-09 2005-09-13 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
CN1135610C (zh) * 1998-12-02 2004-01-21 精工爱普生株式会社 各向异性导电膜和半导体芯片的安装方法以及半导体装置
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
JP2001015551A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
WO2001026147A1 (en) * 1999-10-04 2001-04-12 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2001308220A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体パッケージ及びその製造方法
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
US6720644B2 (en) * 2000-10-10 2004-04-13 Sony Corporation Semiconductor device using interposer substrate and manufacturing method therefor
DE10059765A1 (de) * 2000-11-30 2002-06-06 Koninkl Philips Electronics Nv Baugruppe mit Verbindungsstruktur
TW484172B (en) * 2001-02-15 2002-04-21 Au Optronics Corp Metal bump
JP3461172B2 (ja) * 2001-07-05 2003-10-27 日東電工株式会社 多層配線回路基板の製造方法
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
KR100429856B1 (ko) * 2001-11-15 2004-05-03 페어차일드코리아반도체 주식회사 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US20050176233A1 (en) * 2002-11-15 2005-08-11 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
JP3693060B2 (ja) * 2003-09-24 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US20050139685A1 (en) * 2003-12-30 2005-06-30 Douglas Kozlay Design & method for manufacturing low-cost smartcards with embedded fingerprint authentication system modules
KR100771675B1 (ko) * 2006-03-30 2007-11-01 엘지전자 주식회사 패키지용 인쇄회로기판 및 그 제조방법
JP4506773B2 (ja) * 2007-03-28 2010-07-21 ブラザー工業株式会社 基板両面間の電気接続方法
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
KR101084246B1 (ko) * 2009-12-28 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 조명 장치
KR20130004829A (ko) * 2011-07-04 2013-01-14 삼성디스플레이 주식회사 유기 발광 조명 장치
CN107073619A (zh) * 2014-07-28 2017-08-18 通用汽车环球科技运作有限责任公司 用于增强的粘合剂结合的系统和方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571024B2 (ja) * 1994-09-28 1997-01-16 日本電気株式会社 マルチチップモジュール
US5468655A (en) * 1994-10-31 1995-11-21 Motorola, Inc. Method for forming a temporary attachment between a semiconductor die and a substrate using a metal paste comprising spherical modules
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
US5610442A (en) * 1995-03-27 1997-03-11 Lsi Logic Corporation Semiconductor device package fabrication method and apparatus
JPH08288418A (ja) * 1995-04-14 1996-11-01 Hitachi Chem Co Ltd バンプを有する半導体チップを搭載するための配線板及びその配線板にバンプを有する半導体チップを搭載する方法
US5655703A (en) * 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313072A (ja) * 1997-05-12 1998-11-24 Hitachi Cable Ltd 半導体素子搭載用基板および半導体装置
WO2000049655A1 (fr) * 1999-02-18 2000-08-24 Seiko Epson Corporation Dispositif a semi-conducteur, carte a circuit, procede de fabrication de carte a circuit et dispositif electronique
US6798058B1 (en) 1999-02-18 2004-09-28 Seiko Epson Corporation Semiconductor device, mounting and method of manufacturing mounting substrate, circuit board, and electronic instrument
US7163613B2 (en) 1999-02-18 2007-01-16 Seiko Epson Corporation Method of manufacturing a semiconductor device by forming plating layers having differing thicknesses
US8110245B2 (en) 1999-02-18 2012-02-07 Seiko Epson Corporation Semiconductor device, mounting substrate and method of manufacturing mounting substrate, circuit board, and electronic instrument
JP2009038409A (ja) * 2000-10-18 2009-02-19 Nec Corp 半導体パッケージの製造方法
JP2007317715A (ja) * 2006-05-23 2007-12-06 Nec Corp インターポーザー基板及びその製造方法、並びにインターポーザー基板を用いた電子デバイスパッケージ
CN103247578A (zh) * 2012-02-01 2013-08-14 矽品精密工业股份有限公司 半导体承载件暨封装件及其制法
CN103247578B (zh) * 2012-02-01 2015-12-16 矽品精密工业股份有限公司 半导体承载件暨封装件及其制法
JP2013182974A (ja) * 2012-03-01 2013-09-12 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
WO2015130091A1 (ko) * 2014-02-28 2015-09-03 주식회사 화우로 와이어드 러버 컨택트 및 그 제조방법
US10191085B2 (en) 2014-02-28 2019-01-29 Hyung Ik KIM Wired rubber contact and method of manufacturing the same

Also Published As

Publication number Publication date
KR19980080701A (ko) 1998-11-25
US5949142A (en) 1999-09-07
KR100284725B1 (ko) 2001-06-01

Similar Documents

Publication Publication Date Title
JPH10270624A (ja) チップサイズパッケージ及びその製造方法
CN100473255C (zh) 倒装芯片连接用电路板及其制造方法
KR100459970B1 (ko) 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
US5918113A (en) Process for producing a semiconductor device using anisotropic conductive adhesive
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US6544428B1 (en) Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
US7640655B2 (en) Electronic component embedded board and its manufacturing method
WO2001018864A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2001044641A (ja) 半導体素子内蔵配線基板およびその製造方法
US20040112636A1 (en) Manufacturing method for electronic component module and electromagnetically readable data carrier
JPWO2001026155A1 (ja) 半導体装置及びその製造方法、製造装置、回路基板並びに電子機器
KR100556240B1 (ko) 반도체 장치 제조방법
US20120111616A1 (en) Electronic-component-mounted wiring substrate and method of manufacturing the same
JP2002359323A (ja) 半導体装置及び半導体装置の製造方法
JP2001274324A (ja) 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置
JP2001093926A (ja) 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ
JP3378171B2 (ja) 半導体パッケージの製造方法
JP2002158307A (ja) 半導体装置及びその製造方法
JPH0831879A (ja) 半導体装置とｔａｂテープ及びそれぞれの製造方法
JP2002334951A (ja) 半導体素子搭載用基板及び半導体パッケージ
JP3314142B2 (ja) 半導体パッケージの製造方法
JPH11163253A (ja) 半導体チップの実装構造、半導体装置および半導体装置の製造方法
JPH02252248A (ja) 半導体装置の製造方法
JP2001035997A (ja) 半導体装置及びその製造方法