JPH10270675A - 圧接型半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 ゲートドライバとＧＣＴサイリスタとの間の
トータルインダクタンスを低減し、十分なゲート逆電流
の上昇率を確保して、確実なターンオフが可能なＧＣＴ
サイリスタを提供する。 【解決手段】 絶縁体６２の外側表面（ゲート端子板６
３に接する面とは反対側の面）に密着するように補助カ
ソード端子板６１が配設され、絶縁体６２を、補助カソ
ード端子板６１とゲート端子板６３とで挟む構成となっ
ている。なお、補助カソード端子板６１はカソードポス
ト電極３１の端縁部に固着され、また、補助カソード端
子板６１、絶縁体６２、ゲート端子板６３は、補助カソ
ード端子板６１とゲート端子板６３との間の電気的絶縁
を保つように固着されており、３者が一体となった電極
体６０を形成している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は圧接型半導体装置に
関し、特にゲート転流型ターンオフサイリスタ（ＧＣ
Ｔ）に関する。

【０００２】

【従来の技術】ゲート転流型ターンオフサイリスタ（以
後、ＧＣＴサイリスタと呼称）は、ゲートターンオフサ
イリスタ（以後、ＧＴＯサイリスタと呼称）と異なり、
ゲート逆電流の上昇率をＧＴＯサイリスタの１００倍程
度に高め、主電流をすべてゲート回路に流して（転流し
て）ターンオフ動作を行うものである。

【０００３】図１３および図１４に、ＧＣＴサイリスタ
９０の断面構成および平面構成を示す。なお、図１４
は、図１３に示す矢印方向からＧＣＴサイリスタ９０を
見た平面図である。従って、図１４の線ＳＡ−ＳＢに関
する縦断面図が図１３にあたる。

【０００４】図１３において、ＧＣＴサイリスタ９０の
各セグメントが形成された半導体基板２８の下側表面の
外周部側に位置する面上に、ゲート電極２９ａが形成さ
れており、さらにゲート電極２９ａよりも内側の半導体
基板２８の下側表面上には、各セグメントの位置に対応
して各カソード電極２９ｂが形成されている。

【０００５】半導体基板２８の下側表面上のカソード電
極２９ｂの下には、カソード歪緩衝板３０およびカソー
ドポスト電極３１が順に配設されている。一方、半導体
基板２８の図示しないアノード電極の表面（カソード電
極２９ｂと反対側の面）上には、アノード歪緩衝板３２
およびアノードポスト電極３３が順に配設されている。

【０００６】また、半導体基板２８のゲート電極２９ａ
の表面に接するようにリング状ゲート電極３４が配設さ
れており、リング状金属板からなるゲート端子板３８
が、その内周端縁面がリングゲート電極３４と摺動可能
になるように、同電極３４に対して接触・配置されてい
る。

【０００７】そして、ゲート端子板３８とともに、リン
グ状ゲート電極３４をゲート電極２９ａに対して押圧す
るための皿バネあるいは波バネのようなリング状の弾性
体３５が配設されている。なお、弾性体３５はリング状
絶縁体３６を介してゲート端子板３８を押圧する構成と
なっている。

【０００８】また、リング状ゲート電極３４をカソード
歪緩衝板３０およびカソードポスト電極３１から絶縁す
るための絶縁シート等からなる絶縁体３７が、カソード
歪緩衝板３０およびカソードポスト電極３１の壁面に沿
って配設されている。

【０００９】カソードポスト電極３１の端縁部にはカソ
ードフランジ２６が固着され、アノードポスト電極３３
にはアノードフランジ４０が固着されている。そして、
カソードフランジ２６とアノードフランジ４０との間に
は、ＧＣＴサイリスタ９０の主要部を取り囲むように、
セラミック等の絶縁物で構成された絶縁筒４１が配設さ
れている。絶縁筒４１は、ゲート端子板３８を挟んで上
下に分割されているとともに、沿面距離を長くするため
の突起部４２を有した構成である。従って、ゲート端子
板３８の外周側部分は絶縁筒４１の側面から外部に突出
することになる。なお、絶縁筒４１はゲート端子板３８
の上下表面に気密に固着されている。

【００１０】そして、絶縁筒４１の下側端面に固着され
た接続板４３ａがカソードフランジ２６と気密に固着さ
れ、絶縁筒４１の上側端面に固着された接続板４３ｂが
アノードフランジ４０と気密に固着されており、これに
よってＧＣＴサイリスタ９０が密閉されたパッケージ構
造になっている。なお、この内部は、不活性ガスで置換
されている。

【００１１】また、ゲート端子板３８の端縁部には、取
り付け穴２１が所定の間隔で複数個設けられている。図
１４に示すように、ＧＣＴサイリスタ９０の外観は円盤
形状であり、カソードポスト電極３１、カソードフラン
ジ２６、ゲート端子板３８が順に同心円状に配設されて
いる。ここで、ゲート端子板３８は、取り付け穴２１を
介して図示しないゲートドライバにネジ止めによって接
続されることになる。

【００１２】ここで、ＧＣＴサイリスタとゲートドライ
バの動作について説明する。図１５にＧＣＴサイリスタ
と、それを動作させるための回路構成を示す。図１５に
おいて、各参照符号３はＧＣＴサイリスタであり、この
ＧＣＴサイリスタ３のゲート電極３Ｇとカソード電極３
Ｋのノード１３との間に、ゲートドライバ４（駆動制御
手段）が接続される。

【００１３】ゲートドライバ４は、その駆動電源４ａ
（電源電圧Ｖ_GD（例えば２０Ｖ））、コンデンサ４ｂ、
インダクタンス４Ｃ、トランジスタ４ｄから成る。

【００１４】このゲートドライバ４は、ＧＣＴサイリス
タ３をターンオンさせるためのターンオン制御電流Ｉ_G
を発生して、配線経路ないしラインＬ１を介してこの電
流Ｉ_Gをゲート電極３Ｇに印加する。これに応じて、Ｇ
ＣＴサイリスタ３はオン状態となる。また、符号１１は
ノードであり、９は同装置１０を駆動するための電源、
すなわち主回路用電源（電源電圧Ｖ_DD）である。

【００１５】他方、符号１は、ＧＣＴサイリスタ３がタ
ーンオンした時に流れる主電流ないし陽極電流Ｉ_Aの上
昇率ｄＩ_A／ｄｔを抑制するためのインダクタンスであ
り、２は、ＧＣＴサイリスタ３がターンオフした時にイ
ンダクタンス１に発生するエネルギーを還流させるため
の還流用ダイオードである。

【００１６】符号５は、アノード電極３Ａのノード１１
とカソード電極３Ｋのノード１２との間にＧＣＴサイリ
スタ３に対して並列に接続されており、かつＧＣＴサイ
リスタ３がターンオフした時にアノード・カソード電極
間電圧Ｖ_AKの上昇に伴って発生するピーク電圧のみを抑
制するためのピーク電圧抑制回路である。同回路５は、
上記電圧Ｖ_AKがターンオフ時にＧＣＴサイリスタ３の電
圧阻止能力に応じて定まる所定の電圧値に所定の時間だ
け上記電圧Ｖ_AKを保持ないしクランプする機能を有す
る。

【００１７】なお、従来のＧＴＯサイリスタでは、ター
ンオフ時に、主電流Ｉ_Aより分流してゲートドライバ４
側へ流入していたが、ＧＣＴサイリスタではゲート逆電
流Ｉ_GQの変化率ないし上昇率（勾配）ｄＩ_GQ／ｄｔの絶
対値を出来る限り大きくして（理想的には、｜ｄＩ_GQ／
ｄｔ｜は∞）、主電流Ｉ_Aの全てをゲート逆電流Ｉ_GQと
してゲートドライバ４を介してノード１２へ流すことと
する。すなわち、主電流Ｉ_Aとゲート逆電流Ｉ_GQとの比
の絶対値で定まるターンオフゲインＧ（＝｜Ｉ_A／Ｉ_GQ
｜）を１以下（Ｇ≦１）に設定することで、主電流Ｉ_A
の全てを、ターンオン制御電流Ｉ_Gとは逆方向に、アノ
ード電極３Ａからゲート電極３Ｇを介してゲートドライ
バ４及びノード１２側へと転流させ、以てＧＣＴサイリ
スタ３をターンオフさせる。このとき、アノード電極３
Ａからカソード電極３Ｋへ向けて直接ＧＣＴサイリスタ
３内部を流れるカソード電流Ｉ_Kは、直ちに全く流れな
くなる。その意味で、本方式は、主電流Ｉ_Aの分流では
なくて、「主電流Ｉ_Aの転流」を実現しているのであ
る。

【００１８】ここで、ゲートドライバ４の駆動電源（主
電源）４ａの電源電圧値Ｖ_GDと、ループＲ１のインダク
タンス値との関係に応じて、上昇率ｄＩ_GQ／ｄｔの値を
変化させることができるので、両者４（４ａ）、Ｒ１の
値を適切に設定することで、上昇率｜ｄＩ_GQ／ｄｔ｜を
限りなく∞値に近い極めて大きな値に設定してやれば、
極めて短時間で主電流Ｉ_Aを全てゲートドライバ４側へ
転流させることができる。

【００１９】他方、そのようなゲート逆電流Ｉ_GQの転流
をゲートドライバ４単独で以て実現することは、当該ド
ライバ４の駆動電源４ａがとりうる電源電圧値Ｖ_GDに限
界があるため容易でないが、その反面、ゲートドライバ
４の駆動電源電圧Ｖ_GDを設定可能な実用値に設定してお
き、ゲートターンオフゲインＧを１以下とするために必
要な上昇率ｄＩ_GQ／ｄｔの絶対値を実現しうるループＲ
１の内部インダクタンスの値を設定することは、現実に
可能である。

【００２０】そこで、ゲート電極３Ｇからゲートドライ
バ４までのラインＬ１と、ゲートドライバ４と、ゲート
ドライバ４からノード１３を介してカソード電極３Ｋま
でのラインＬ２と、ゲート・カソード電極間のＧＣＴサ
イリスタ３内部の経路とからなるループないし経路Ｒ１
内の（浮遊）内部インダクタンスの値を、ターンオフゲ
インＧを１以下とするのに必要な値にまで低減させるこ
とが求められる。

【００２１】

【発明が解決しようとする課題】以上説明したように、
従来のＧＣＴサイリスタにおいては、ゲート逆電流の上
昇率（ｄＩ_GQ／ｄｔ）を増加させるために、ゲート電極
をリング状にすること、および、ＧＣＴサイリスタのゲ
ート端子板とゲートドライバとの接触面積を広くして、
ゲートドライバとＧＣＴサイリスタとの間のトータルイ
ンダクタンスを低減する構成としている。

【００２２】ここで、ゲートドライバとゲートドライバ
との接続を図１３に示すＧＣＴサイリスタ９０の構成に
即して説明すれば、ゲート端子板３８がゲートドライバ
に接続され、カソードポスト電極３１とゲートドライバ
との接続は、カソードフランジ２６を介してなされた
り、カソードポスト電極３１の外部に配置されたスタッ
ク電極とカソードポスト電極３１との間に介挿された電
極板（リング状金属板）を介してなされていた。

【００２３】例えば、カソードフランジ２６を使用する
場合、図１３に示されるように、ゲート端子板３８とカ
ソードフランジ２６とは間隔を空けて平行になるように
配設されており、ゲート端子板３８から、リング状ゲー
ト電極３４およびカソードポスト電極３１を介してカソ
ードフランジ２６に流れる制御系の電流ループが形成さ
れ、当該電流ループによって無視し得ないインダクタン
スが発生していた。

【００２４】トータルインダクタンスを十分に低減でき
ない場合は、ゲート逆電流の上昇率（ｄＩ_GQ／ｄｔ）が
十分に得られず、主電流の全てをゲート回路に転流させ
ることが困難になり、ターンオフ失敗による素子破壊に
つながる可能性がある。

【００２５】本発明は上記のような問題点を解消するた
めになされたもので、ゲートドライバとＧＣＴサイリス
タとの間のトータルインダクタンスを低減し、十分なゲ
ート逆電流の上昇率を確保して、確実なターンオフが可
能なＧＣＴサイリスタを提供する。

【００２６】

【課題を解決するための手段】本発明に係る請求項１記
載の圧接型半導体装置は、一方主面の外周端縁部に沿っ
てゲート電極が形成され、該ゲート電極の内側にカソー
ド電極が形成され、他方主面にアノード電極が形成され
た半導体基板と、前記カソード電極に電気的に接続され
るカソードポスト電極と、一方端面が前記ゲート電極に
接触するリング状ゲート電極と、前記リング状ゲート電
極および前記カソードポスト電極と外部との電気的接続
を行う電極体とを備え、前記電極体が、前記リング状ゲ
ート電極の他方端面に接触するゲート端子板と、前記カ
ソードポスト電極に電気的に接続された補助カソード端
子板と、少なくとも前記ゲート端子板と前記補助カソー
ド端子板とに挟まれて配設され、両者を電気的に絶縁す
る絶縁体とを積層した積層体で構成されている。

【００２７】本発明に係る請求項２記載の圧接型半導体
装置は、少なくとも前記半導体基板および前記リング状
ゲート電極を内包する電気絶縁性の絶縁筒を備え、前記
電極体が、前記カソードポスト電極と前記絶縁筒との間
に気密を保つように接続され、前記ゲート端子板は、内
周端縁部を折り返して形成されたコの字形領域を有する
リング状金属板であって、前記コの字形領域を規定する
折り返し部の外面が前記リング状ゲート電極の他方端面
に接触するように配設され、前記電極体は、前記絶縁筒
の側面外方に突出するように配設されている。

【００２８】本発明に係る請求項３記載の圧接型半導体
装置は、前記リング状ゲート電極を前記ゲート電極の方
向に付勢し、前記リング状ゲート電極を前記ゲート電極
に押圧する弾性体をさらに備え、前記弾性体が、前記コ
の字形領域内に配設され、前記折り返し部とともに前記
リング状ゲート電極を前記ゲート電極の方向に付勢す
る。

【００２９】本発明に係る請求項４記載の圧接型半導体
装置は、少なくとも前記半導体基板および前記リング状
ゲート電極を内包する電気絶縁性の絶縁筒を備え、前記
補助カソード端子板は、内周端縁部が前記カソードポス
ト電極の側面に電気的に接続されたリング状金属板であ
って、前記ゲート端子板は、内周端縁面が、前記リング
状ゲート電極の他方端面に接触するように配設されたリ
ング状金属板であって、前記絶縁筒が、円筒軸に垂直な
方向に２つに分割された第１および第２の絶縁筒を有
し、前記電極体は、第１および第２の絶縁筒で挟まれ、
前記絶縁筒の側面外方に突出するように配設されてい
る。

【００３０】本発明に係る請求項５記載の圧接型半導体
装置は、前記リング状ゲート電極を前記ゲート電極の方
向に付勢し、前記リング状ゲート電極を前記ゲート電極
に押圧する弾性体をさらに備え、前記弾性体は、前記電
極体とともに前記リング状ゲート電極を前記ゲート電極
の方向に付勢するように、前記補助カソード端子板の内
周端縁部に接触する位置に配設されている。

【００３１】

【発明の実施の形態】 ＜実施の形態１＞ ＜装置構成＞図１に本発明に係る圧接型半導体装置の実
施の形態１として、ゲート転流型ターンオフサイリスタ
（以後、ＧＣＴサイリスタと呼称）１００の断面構成を
示す。

【００３２】図１において、ＧＣＴサイリスタ１００の
各セグメントが形成された半導体基板２８の下側表面の
外周部側に位置する面上にゲート電極２９ａが形成され
ており、さらにゲート電極２９ａよりも内側の半導体基
板２８の下側表面上には、各セグメントの位置に対応し
て各カソード電極２９ｂが形成されている。

【００３３】半導体基板２８の下側表面上のカソード電
極２９ｂの下には、カソード歪緩衝板３０およびカソー
ドポスト電極３１が順に配設されている。一方、半導体
基板２８の図示しないアノード電極の表面（カソード電
極２９ｂと反対側の面）上には、アノード歪緩衝板３２
およびアノードポスト電極３３が順に配設されている。

【００３４】また、半導体基板２８のゲート電極２９ａ
の表面に接するようにリング状ゲート電極３４が配設さ
れており、当該リング状ゲート電極３４にはゲート端子
板６３が摺動可能に接触・配置されている。

【００３５】ゲート端子板６３はリング状金属板の内周
端縁を折り返して形成され、断面形状がコの字形になっ
たコの字形領域６３ａを有している。そして、コの字形
領域６３ａを規定する折り返し部６３ｂがリング状ゲー
ト電極３４の後部面に接触する構成となっている。

【００３６】また、ゲート端子板６３の外側表面（後に
説明する弾性体３５が配設される側とは反対側の面）に
密着するように絶縁体６２が配設されている。絶縁体６
２はリング状絶縁板の内周端縁が１回折れ曲がり、アノ
ード歪緩衝板３２およびアノードポスト電極３３の壁面
に沿って延在し、その先端部は半導体基板２８の主面近
傍に達している。

【００３７】また、絶縁体６２の外側表面（ゲート端子
板６３に接する面とは反対側の面）に密着するように補
助カソード端子板６１が配設され、絶縁体６２を、補助
カソード端子板６１とゲート端子板６３とで挟んだ積層
体を形成している。

【００３８】なお、補助カソード端子板６１はカソード
ポスト電極３１の端縁部に固着され、また、補助カソー
ド端子板６１、絶縁体６２、ゲート端子板６３は、補助
カソード端子板６１とゲート端子板６３との間の電気的
絶縁を保つように固着されており、３者が一体となった
電極体６０を形成している。なお、電極体６０は図示し
ないゲートドライバ（ＧＣＴサイリスタのゲートとカソ
ード間に、ゲートターンオン制御電流を発生させる装
置）に電気的に接続されている。

【００３９】ゲート端子板６３のコの字形領域６３ａに
は、折り返し部６３ｂとともに、リング状ゲート電極３
４をゲート電極２９ａに対して押圧するための皿バネあ
るいは波バネのようなリング状の弾性体３５が配設され
ている。なお、弾性体３５はリング状絶縁体３６を介し
て先端部６３ａを押圧し、リング状ゲート電極３４をゲ
ート電極２９ａに確実に接触させる構成となっている。

【００４０】また、アノードポスト電極３３にはアノー
ドフランジ４０が固着されている。そして、電極体６０
とアノードフランジ４０との間には、ＧＣＴサイリスタ
１００の主要部を取り囲むように、セラミック等の絶縁
物で構成された絶縁筒５１が配設されている。絶縁筒５
１は沿面距離を長くするための突起部５２を有した構成
である。そして、絶縁筒５１の下側端面には、接続板４
３ｃが固着され、当該接続板４３ｃとゲート端子板６３
とが気密に固着され、絶縁筒５１の上側端面に固着され
た接続板４３ｂがアノードフランジ４０と気密に固着さ
れており、これによってＧＣＴサイリスタ１００が密閉
されたパッケージ構造になっている。なお、この内部
は、不活性ガスで置換されている。

【００４１】また、カソードポスト電極３１およびアノ
ードポスト電極３３の外部には、両者を互いに向き合う
方向に付勢し、カソード歪緩衝板３０およびアノード歪
緩衝板３２を半導体基板２８に圧接するためのスタック
電極が配置されるが、図示および説明は省略する。

【００４２】＜製造工程＞次に、図２〜図６を用いてＧ
ＣＴサイリスタ１００の製造工程について説明する。

【００４３】まず、図２に示す工程において、その端縁
部に補助カソード端子板６１を固着したカソードポスト
電極３１を準備し、補助カソード端子板６１の上に、絶
縁体６２およびゲート端子板６３を順に載置する。な
お、補助カソード端子板６１および絶縁体６２は回転対
象な形状であり、円筒形状のカソードポスト電極３１に
挿入するように載置する。また、カソードポスト電極３
１上にはカソード歪緩衝板３０を載置する。

【００４４】次に、図３に示す工程において、補助カソ
ード端子板６１、絶縁体６２、ゲート端子板６３を、補
助カソード端子板６１とゲート端子板６３との間の電気
的絶縁を保つように気密に固着、例えば接着剤等により
接着することで３者が一体となった電極体６０を形成す
る。

【００４５】次に、図４に示す工程において、ゲート端
子板６３のコの字形領域６３ａ内に弾性体３５およびリ
ング状絶縁体３６を載置する。なお、コの字形領域６３
ａに配設された弾性体３５は、リング状絶縁体３６を介
して折り返し部６３ｂを上部方向（後に半導体基板２８
が配設される方向）に押し上げるように作用する。

【００４６】次に、図５に示す工程において、ＧＣＴサ
イリスタ１００の主要部を取り囲むように、セラミック
等の絶縁物で構成された絶縁筒５１を配設する。このと
き、絶縁筒５１の下側端面には接続板４３ｃが、上側端
面には接続板４３ｂがそれぞれ固着されており、接続板
４３ｃをゲート端子板６３に気密に固着する。

【００４７】次に、図６に示す工程において、ゲート端
子板６３の折り返し部６３ｂの上部に、その後部面が位
置するようにリング状ゲート電極３４を載置し、カソー
ド歪緩衝板３０の上部にカソード電極２９ｂが位置する
ように半導体基板２８を載置する。

【００４８】そして、半導体基板２８の図示しないアノ
ード電極の表面（カソード電極２９ｂと反対側の面）上
にアノード歪緩衝板３２を載置し、当該アノード歪緩衝
板３２の上部にアノードポスト電極３３を載置する。こ
の場合、アノードポスト電極３３の端縁部にはアノード
フランジ４０が固着されており、当該アノードフランジ
４０と、絶縁筒５１に上側端面に固着された接続板４３
ｂとを、それぞれの外周端縁部でロウ付けなどの方法で
気密に固着することでＧＣＴサイリスタ１００が完成す
る。

【００４９】＜特徴的作用効果＞このように、補助カソ
ード端子板６１とゲート端子板６３とは、絶縁体６２を
間に挟んで近接した構成となっているので、補助カソー
ド端子板６１をゲートドライバに接続した場合に、ゲー
ト端子板６３から、リング状ゲート電極３４およびカソ
ードポスト電極３１を介して補助カソード端子板６１に
流れる電流ループによるインダクタンスは打ち消される
ことになり、トータルインダクタンスを十分に低減する
ことができる。従って、ゲート逆電流の上昇率（ｄＩ_GQ
／ｄｔ）を十分に得ることができ、主電流の全てをゲー
ト回路に転流させることが可能となって、ターンオフ失
敗による素子破壊を防止することができる。

【００５０】なお、電極体６０と図示しないゲートドラ
イバとの接続は、補助カソード端子板６１側およびゲー
ト端子板６３側に、それぞれゲートドライバに電気的に
接続された導体板を接触させ、当該導体板で補助カソー
ド端子板６１およびゲート端子板６３挟むようにすれば
良い。この場合、導体板の形状を、補助カソード端子板
６１およびゲート端子板６３とできるだけ広い面積で接
触できるような形状にすることで、ゲート電流の局所的
な集中を防ぐようにする。

【００５１】＜実施の形態２＞ ＜装置構成＞図７に本発明に係る圧接型半導体装置の実
施の形態２として、ＧＣＴサイリスタ２００の断面構成
を示す。

【００５２】なお、図７において、図１を用いて説明し
たＧＣＴサイリスタ１００と同様の構成については同一
の符号を付し、重複する説明は省略する。

【００５３】図７において、半導体基板２８のゲート電
極２９ａの表面に接するようにリング状ゲート電極３４
が配設されており、当該リング状ゲート電極３４にはゲ
ート端子板８３が摺動可能に接触・配置されている。

【００５４】ゲート端子板８３はリング状金属板であ
り、その内周端縁面がリング状ゲート電極３４の後部面
に接触する構成となっている。

【００５５】また、ゲート端子板８３の外側（リング状
ゲート電極３４が配設される側とは反対側）表面に密着
するように絶縁体８２が配設されている。絶縁体８２は
内周端縁が１回折れ曲り、アノード歪緩衝板３２および
アノードポスト電極３３の壁面に沿って延在し、その先
端部は半導体基板２８の主面近傍に達している。

【００５６】また、絶縁体８２の外側表面（ゲート端子
板８３に接する面とは反対側の面）に密着するように補
助カソード端子板８１が配設され、絶縁体８２を補助カ
ソード端子板８１とゲート端子板８３とで挟む構成とな
っている。なお、補助カソード端子板８１はリング状で
あり、その内周端縁部はカソードポスト電極３１に固着
されている。

【００５７】そして、補助カソード端子板８１、絶縁体
８２、ゲート端子板８３を、補助カソード端子板８１と
ゲート端子板８３との間の電気的絶縁を保つように気密
に固着することで、３者が一体となった電極体８０を形
成している。

【００５８】補助カソード端子板８１とカソードポスト
電極３１の基部３１ａのとの間の領域３１ｂ内には、電
極体８０とともにリング状ゲート電極３４をゲート電極
２９ａに対して押圧するための皿バネあるいは波バネの
ようなリング状の弾性体３５が配設されている。なお、
弾性体３５はリング状絶縁体３６を介して電極体８０を
押圧する構成となっている。

【００５９】また、カソードポスト電極３１の端縁部に
はカソードフランジ２６が固着され、アノードポスト電
極３３にはアノードフランジ４０が固着されている。そ
して、カソードフランジ２６とアノードフランジ４０と
の間には、ＧＣＴサイリスタ２００の主要部を取り囲む
ように、セラミック等の絶縁物で構成された絶縁筒７１
が配設されている。絶縁筒７１は、電極体８０を挟んで
第１絶縁筒７１ａおよび第２絶縁筒７１ｂに分割されて
いるとともに、沿面距離を長くするための突起部８２を
有した構成である。従って、電極体８０の外周側部分は
絶縁筒７１の側面から外部に突出することになる。な
お、絶縁筒７１は電極体８０の上下表面に気密に固着さ
れている。

【００６０】そして、第１絶縁筒７１ａの下側端面に固
着された接続板４３ａとカソードフランジ２６とが気密
に固着され、第２絶縁筒７１ｂの上側端面に固着された
接続板４３ｂがアノードフランジ４０と気密に固着され
ており、これによってＧＣＴサイリスタ２００が密閉さ
れたパッケージ構造になっている。

【００６１】＜製造工程＞次に、図８〜図１２を用いて
ＧＣＴサイリスタ２００の製造工程について説明する。

【００６２】まず、図８に示す工程において、その端縁
部にカソードフランジ２６を固着したカソードポスト電
極３１を準備する。なお、カソードポスト電極３１上に
はカソード歪緩衝板３０を載置する。

【００６３】次に、図９に示す工程において、カソード
ポスト電極３１の基部３１ａの上に弾性体３５およびリ
ング状絶縁体３６を載置する。

【００６４】次に、図１０に示す工程において、第１絶
縁筒７１ａの下側端面に固着された接続板４３ａとカソ
ードフランジ２６との接続を行う。ここで、接続板４３
ａとカソードフランジ２６とは、それぞれの外周端縁部
においてロウ付けなどの方法で気密に固着される。

【００６５】そして、第１絶縁筒７１ａの上側端面に補
助カソード端子板８１を載置し、補助カソード端子板８
１を第１絶縁筒７１ａの上側端面にロウ付けなどの方法
で気密に固着する。このとき、弾性体３５およびリング
状絶縁体３６を、補助カソード端子板８１とカソードポ
スト電極３１の基部３１ａとで挟むようにし、補助カソ
ード端子板８１の内周端縁部をカソードポスト電極３１
の側壁にロウ付けなどの方法で固着する。これにより弾
性体３５は圧縮され、補助カソード端子板８１を上部方
向（後に半導体基板２８が配設される方向）に押し上げ
るように作用する。

【００６６】そして、補助カソード端子板８１の上に絶
縁体８２およびゲート端子板８３を順に載置する。補助
カソード端子板８１、絶縁体８２、ゲート端子板８３
を、補助カソード端子板８１とゲート端子板８３との間
の電気的絶縁を保つように気密に固着、例えば接着剤等
により接着することで３者が一体となった電極体８０を
形成する。なお、絶縁体８２は回転対象な形状であり、
円筒形状のカソードポスト電極３１に挿入するように載
置する。

【００６７】次に、図１１に示す工程において、第２絶
縁筒７１ｂの下側端面とゲート端子板８３とを気密に固
着する。そして、ゲート端子板８３の内周端縁面の上部
にリング状ゲート電極３４の後部面が位置するようにリ
ング状ゲート電極３４を配設し、カソード歪緩衝板３０
の上部にカソード電極２９ｂが位置するように半導体基
板２８を載置する。

【００６８】次に、図１２に示す工程において、半導体
基板２８の図示しないアノード電極の表面（カソード電
極２９ｂと反対側の面）上にアノード歪緩衝板３２を載
置し、当該アノード歪緩衝板３２の上部にアノードポス
ト電極３３を載置する。この場合、アノードポスト電極
３３の端縁部にはアノードフランジ４０が固着されてお
り、当該アノードフランジ４０と、第２絶縁筒７１ｂの
上側端面に固着された接続板４３ｂとを、それぞれの外
周端縁部で気密に固着することでＧＣＴサイリスタ２０
０が完成する。

【００６９】なお、以上の説明では、補助カソード端子
板８１がリング状であり、その内周端縁部をカソードポ
スト電極３１の側壁にロウ付けなどの方法で固着する構
成について説明したが、補助カソード端子板８１が円板
状であっても良い。すなわち、カソードポスト電極３１
を軸方向に垂直な方向で２分割し、その分割面で補助カ
ソード端子板８１を挟むような構成としても良い。この
ような構成により、ロウ付け工程が削減され、製造コス
トを低減することができる。

【００７０】＜特徴的作用効果＞このように、補助カソ
ード端子板８１とゲート端子板８３とは、絶縁体８２を
間に挟んで近接した構成となっているので、ゲート端子
板６８から、リング状ゲート電極３４およびカソードポ
スト電極３１を介して補助カソード端子板８１に電流ル
ープが形成された場合であっても、インダクタンスが打
ち消され、トータルインダクタンスを十分に低減するこ
とができる。従って、ゲート逆電流の上昇率（ｄＩ_GQ／
ｄｔ）を十分に得ることができ、主電流の全てをゲート
回路に転流させることが可能となって、ターンオフ失敗
による素子破壊を防止することができる。また、ゲート
端子板８３の構成が簡略化されるので、製造コストを低
減することができる。

【００７１】なお、電極体８０と図示しないゲートドラ
イバとの接続は、補助カソード端子板８１側およびゲー
ト端子板８３側に、それぞれゲートドライバに電気的に
接続された導体板を接触させ、当該導体板で補助カソー
ド端子板８１およびゲート端子板８３挟むようにすれば
良い。この場合、導体板の形状を、補助カソード端子板
８１およびゲート端子板８３とできるだけ広い面積で接
触できるような形状にすることで、ゲート電流の局所的
な集中を防ぐようにする。

【００７２】

【発明の効果】本発明に係る請求項１記載の圧接型半導
体装置によれば、リング状ゲート電極の他方端面に接触
するゲート端子板と補助カソード端子板とが近接して配
設された電極体により、リング状ゲート電極およびカソ
ード電極と外部との電気的接続を行うので、ゲート端子
板から、リング状ゲート電極およびカソードポスト電極
を介して補助カソード端子板流れる電流ループによるイ
ンダクタンスは打ち消されることになり、トータルイン
ダクタンスを十分に低減することができる。

【００７３】本発明に係る請求項２記載の圧接型半導体
装置によれば、電極体がカソードフランジを兼用するこ
とになるので、カソードフランジを補助カソード端子板
として使用する場合に、ゲート端子板から、リング状ゲ
ート電極およびカソードポスト電極を介して補助カソー
ド端子板に流れる電流ループによるインダクタンスは打
ち消されることになり、トータルインダクタンスを十分
に低減することができる。

【００７４】本発明に係る請求項３記載の圧接型半導体
装置によれば、請求項２記載の圧接型半導体装置の構成
において、リング状ゲート電極をゲート電極に押圧する
ことで、リング状ゲート電極とゲート電極との電気的な
接続を確実に行うための具体的構成を得ることができ
る。

【００７５】本発明に係る請求項４記載の圧接型半導体
装置によれば、ゲート端子板から、リング状ゲート電極
およびカソードポスト電極を介して補助カソード端子板
に流れる電流ループによるインダクタンスは打ち消され
ることになり、トータルインダクタンスを十分に低減す
ることができるとともに、ゲート端子板の構成が簡略化
されるので、製造コストを低減することができる。

【００７６】本発明に係る請求項５記載の圧接型半導体
装置によれば、請求項４記載の圧接型半導体装置の構成
において、リング状ゲート電極をゲート電極に押圧する
ことで、リング状ゲート電極とゲート電極との電気的な
接続を確実に行うための具体的構成を得ることができ
る。

【図面の簡単な説明】

【図１】 本発明に係る圧接型半導体装置の実施の形態
１の構成を説明する断面図である。

【図２】 本発明に係る圧接型半導体装置の実施の形態
１の製造工程を説明する図である。

【図３】 本発明に係る圧接型半導体装置の実施の形態
１の製造工程を説明する図である。

【図４】 本発明に係る圧接型半導体装置の実施の形態
１の製造工程を説明する図である。

【図５】 本発明に係る圧接型半導体装置の実施の形態
１の製造工程を説明する図である。

【図６】 本発明に係る圧接型半導体装置の実施の形態
１の製造工程を説明する図である。

【図７】 本発明に係る圧接型半導体装置の実施の形態
２の構成を説明する断面図である。

【図８】 本発明に係る圧接型半導体装置の実施の形態
２の製造工程を説明する図である。

【図９】 本発明に係る圧接型半導体装置の実施の形態
２の製造工程を説明する図である。

【図１０】 本発明に係る圧接型半導体装置の実施の形
態２の製造工程を説明する図である。

【図１１】 本発明に係る圧接型半導体装置の実施の形
態２の製造工程を説明する図である。

【図１２】 本発明に係る圧接型半導体装置の実施の形
態２の製造工程を説明する図である。

【図１３】 従来の圧接型半導体装置の構成を説明する
断面図である。

【図１４】 従来の圧接型半導体装置の構成を説明する
平面図である。

【図１５】 ＧＣＴサイリスタの動作を説明する回路図
である。

【符号の説明】

２８ 半導体基板、３１ カソードポスト電極、３４
リング状ゲート電極、３５ 弾性体、６０，８０ 電極
体、６２，８２ 絶縁体、６３，８３ ゲート端子板、
６３ａ コの字形領域、６３ｂ 先端部、６１，８１
補助カソード端子板、７１ 絶縁筒、７１ａ 第１絶縁
筒、７１ｂ 第２絶縁筒。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 一方主面の外周端縁部に沿ってゲート電
   極が形成され、該ゲート電極の内側にカソード電極が形
   成され、他方主面にアノード電極が形成された半導体基
   板と、 前記カソード電極に電気的に接続されるカソードポスト
   電極と、 一方端面が前記ゲート電極に接触するリング状ゲート電
   極と、 前記リング状ゲート電極および前記カソードポスト電極
   と外部との電気的接続を行う電極体とを備え、 前記電極体は、 前記リング状ゲート電極の他方端面に接触するゲート端
   子板と、 前記カソードポスト電極に電気的に接続された補助カソ
   ード端子板と、 少なくとも前記ゲート端子板と前記補助カソード端子板
   とに挟まれて配設され、両者を電気的に絶縁する絶縁体
   とを積層した積層体で構成される圧接型半導体装置。
2. 【請求項２】 少なくとも前記半導体基板および前記リ
   ング状ゲート電極を内包する電気絶縁性の絶縁筒を備
   え、 前記電極体は、 前記カソードポスト電極と前記絶縁筒との間に気密を保
   つように接続され、 前記ゲート端子板は、 内周端縁部を折り返して形成されたコの字形領域を有す
   るリング状金属板であって、前記コの字形領域を規定す
   る折り返し部の外面が前記リング状ゲート電極の他方端
   面に接触するように配設され、 前記電極体は、 前記絶縁筒の側面外方に突出するように配設される請求
   項１記載の圧接型半導体装置。
3. 【請求項３】 前記リング状ゲート電極を前記ゲート電
   極の方向に付勢し、前記リング状ゲート電極を前記ゲー
   ト電極に押圧する弾性体をさらに備え、 前記弾性体は、 前記コの字形領域内に配設され、前記折り返し部ととも
   に前記リング状ゲート電極を前記ゲート電極の方向に付
   勢する、請求項２記載の圧接型半導体装置。
4. 【請求項４】 少なくとも前記半導体基板および前記リ
   ング状ゲート電極を内包する電気絶縁性の絶縁筒を備
   え、 前記補助カソード端子板は、 内周端縁部が前記カソードポスト電極の側面に電気的に
   接続されたリング状金属板であって、 前記ゲート端子板は、 内周端縁面が、前記リング状ゲート電極の他方端面に接
   触するように配設されたリング状金属板であって、 前記絶縁筒は、円筒軸に垂直な方向に２つに分割された
   第１および第２の絶縁筒を有し、 前記電極体は、 第１および第２の絶縁筒で挟まれ、前記絶縁筒の側面外
   方に突出するように配設される請求項１記載の圧接型半
   導体装置。
5. 【請求項５】 前記リング状ゲート電極を前記ゲート電
   極の方向に付勢し、前記リング状ゲート電極を前記ゲー
   ト電極に押圧する弾性体をさらに備え、 前記弾性体は、 前記電極体とともに前記リング状ゲート電極を前記ゲー
   ト電極の方向に付勢するように、前記補助カソード端子
   板の内周端縁部に接触する位置に配設される、請求項４
   記載の圧接型半導体装置。