JPH10270786A - Etching method of compound semiconductor, manufacture of compound semiconductor, and semiconductor laser - Google Patents

Etching method of compound semiconductor, manufacture of compound semiconductor, and semiconductor laser

Info

Publication number
JPH10270786A
JPH10270786A JP6826297A JP6826297A JPH10270786A JP H10270786 A JPH10270786 A JP H10270786A JP 6826297 A JP6826297 A JP 6826297A JP 6826297 A JP6826297 A JP 6826297A JP H10270786 A JPH10270786 A JP H10270786A
Authority
JP
Japan
Prior art keywords
compound semiconductor
layer
semiconductor crystal
etching
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6826297A
Other languages
Japanese (ja)
Other versions
JP3850944B2 (en
Inventor
Kiyoshi Ota
潔 太田
Masakane Gotou
壮謙 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP06826297A priority Critical patent/JP3850944B2/en
Publication of JPH10270786A publication Critical patent/JPH10270786A/en
Application granted granted Critical
Publication of JP3850944B2 publication Critical patent/JP3850944B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an etching method by which two or more compound semiconductor layers composed of different materials can be etched at a time. SOLUTION: A stripe-like ridge waveguide 9 having a flat section 5a of 0.4 μm in thickness and a stripe section 5b of 3 μm in width in a p-type A GaInP clad layer 5 is formed by etching (at an etching rate of about 140 Å/sec) a compound semiconductor layer composed of a p-type GaAs protective layer 7, a p-type GaInP layer 6, and the clad layer 5 at a time through a mask layer 8 by using an etchant prepared by mixing 75 vol.% hydraulic acid (containing 47% HBr), 50 vol.% phosphoric acid (containing 85-87% H3 PO4 ), and 1 vol.% hydrogen peroxide (containing 35% H2 O) with each other and maintained at 10 deg.C.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、エッチング工程の
効率化を図り得る化合物半導体のエッチング方法および
このエッチング方法を用いた化合物半導体素子の製造方
法および半導体レーザに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of etching a compound semiconductor which can improve the efficiency of an etching process, a method of manufacturing a compound semiconductor device using the etching method, and a semiconductor laser.

【0002】[0002]

【従来の技術】化合物半導体結晶は、半導体レーザや電
子デバイスに広く用いられている。以下、赤色半導体レ
ーザを例に従来の技術を説明する。
2. Description of the Related Art Compound semiconductor crystals are widely used in semiconductor lasers and electronic devices. Hereinafter, a conventional technique will be described using a red semiconductor laser as an example.

【0003】図7は、従来のGaInP系半導体結晶及
びAlGaInP系半導体結晶を用いた半導体レーザの
製造工程図である。
FIG. 7 is a process chart of a conventional semiconductor laser using a GaInP-based semiconductor crystal and an AlGaInP-based semiconductor crystal.

【0004】最初に、図7(a)に示すように、n型G
aAs基板65上に、n型GaInPバッファ層66、
n型AlGaInPクラッド層67、アンドープのAl
GaInP活性層68、p型AlGaInPクラッド層
69、良好なオーミックコンタクトをなすためのp型G
aInPキャップ層70、およびこのp型GaInPキ
ャップ層70の酸化防止のためのp型GaAs保護層7
1を有機金属気相成長法(MOCVD法)又は分子線エ
ピタキシャル法(MBE法)により連続成長する。
[0004] First, as shown in FIG.
an n-type GaInP buffer layer 66 on an aAs substrate 65;
n-type AlGaInP cladding layer 67, undoped Al
GaInP active layer 68, p-type AlGaInP cladding layer 69, p-type G for making good ohmic contact
aInP cap layer 70 and p-type GaAs protective layer 7 for preventing oxidation of this p-type GaInP cap layer 70
1 is continuously grown by metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE).

【0005】次に、図7(b)に示すように、p型Ga
As保護層71上にSiO2 マスク層72を電子ビーム
蒸着法とフォトリソグラフ技術によってストライプ状に
形成した後、図7(c)に示すように、マスク層72を
介してp型GaAs保護層71をリン酸系エッチング液
で選択エッチングし、ストライプ状p型GaAs保護層
73を形成する。更に図7(d)に示すように、ストラ
イプ状p型GaAs保護層73を介してp型GaInP
キャップ層70およびp型AlGaInPクラッド層6
9を臭化水素(HBr)が47%含有された臭化水素酸
で選択エッチングして、p型AlGaInPクラッド層
69にストライプ部69aおよび平坦部69bを形成
し、ストライプ状リッジ74を形成する。
[0005] Next, as shown in FIG.
After a SiO 2 mask layer 72 is formed on the As protective layer 71 in a stripe shape by an electron beam evaporation method and a photolithographic technique, as shown in FIG. 7C, the p-type GaAs protective layer 71 is interposed via the mask layer 72. Is selectively etched with a phosphoric acid-based etchant to form a striped p-type GaAs protective layer 73. Further, as shown in FIG. 7D, the p-type GaInP
Cap layer 70 and p-type AlGaInP clad layer 6
9 is selectively etched with hydrobromic acid containing 47% of hydrogen bromide (HBr) to form a stripe portion 69a and a flat portion 69b on the p-type AlGaInP cladding layer 69, thereby forming a stripe-shaped ridge 74.

【0006】その後、図7(e)に示すように、マスク
層72を介して平坦部69b上にn型GaAs電流狭窄
層(ブロック層)75をMOCVD法又はMBE法によ
り形成した後、マスク層72をフッ酸系エッチング液で
除去する。次にブロック層75上およびストライプ状p
型保護層73上にp型GaAsキャップ層76をMOC
VD法又はMBE法により形成した後、p型キャップ層
76上およびn型基板65下面にそれぞれp型電極、n
型電極(いずれも図示せず)を蒸着法および熱処理を用
いて形成する。
After that, as shown in FIG. 7E, an n-type GaAs current confinement layer (block layer) 75 is formed on the flat portion 69b via the mask layer 72 by MOCVD or MBE. 72 is removed with a hydrofluoric acid-based etchant. Next, on the block layer 75 and in the stripe p
A p-type GaAs cap layer 76 on the
After being formed by the VD method or the MBE method, a p-type electrode and an n-type electrode are formed on the p-type cap layer 76 and the lower surface of the n-type substrate 65, respectively.
A mold electrode (neither is shown) is formed using a vapor deposition method and a heat treatment.

【0007】図8は、従来のGaInP系半導体結晶お
よびAlGaInP系半導体結晶を用いた自励発振型半
導体レーザの製造工程図である。
FIG. 8 is a manufacturing process diagram of a self-pulsation type semiconductor laser using a conventional GaInP-based semiconductor crystal and AlGaInP-based semiconductor crystal.

【0008】最初に、図8(a)に示すように、n型G
aAs基板77上にn型GaInPバッファ層78、n
型AlGaInPクラッド層79、アンドープのAlG
aInP活性層80、p型AlGaInPクラッド層8
1、p型GaInPキャップ層82、p型GaAs保護
層83をMOCVD法又はMBE法により連続成長す
る。
[0008] First, as shown in FIG.
An n-type GaInP buffer layer 78, n
AlGaInP cladding layer 79, undoped AlG
aInP active layer 80, p-type AlGaInP cladding layer 8
1. A p-type GaInP cap layer 82 and a p-type GaAs protective layer 83 are continuously grown by MOCVD or MBE.

【0009】次に、電子ビーム蒸着法によりSiO2
を形成し、フォトリソグラフ技術によりレジストパター
ン84をストライプ状に形成し、レジストパターン84
を介してSiO2 層をフッ酸系エッチング液で選択エッ
チングしストライプ状SiO 2 層85を形成する。更
に、図8(b)に示すように、ストライプ状SiO2
85を介してp型GaAs保護層83をリン酸系エッチ
ング液で選択エッチングしストライプ状p型GaAs保
護層86を形成する。
Next, SiO 2 is deposited by electron beam evaporation.Twolayer
Resist pattern by photolithographic technology
Pattern 84 is formed in a stripe shape, and the resist pattern 84 is formed.
Through SiOTwoSelect layer with hydrofluoric acid-based etchant
Chinged striped SiO TwoA layer 85 is formed. Change
Next, as shown in FIG.Twolayer
A phosphoric acid-based etch through the p-type GaAs protective layer
Selective etching with a stripping solution to maintain a striped p-type GaAs
A protective layer 86 is formed.

【0010】次に、図8(c)に示すように、ストライ
プ状SiO2 層85にフッ酸系エッチング液によるサイ
ドエッチングを施してサイズ減少したストライプ状Si
2マスク層87を形成しストライプ状p型GaAs保
護層86の上表面のサイド部を露出させた後、フォトレ
ジスト84を専用の除去液によって除去する。そして、
図8(d)に示すように、ストライプ状p型GaAs保
護層86を介してp型GaInPキャップ層82および
p型AlGaInPクラッド層81を臭化水素酸で選択
エッチングして、p型AlGaInPクラッド層81に
ストライプ部81aおよび平坦部81bを有したストラ
イプ状リッジ導波路88を形成する。
Next, as shown in FIG. 8C, the stripe-shaped SiO 2 layer 85 is subjected to side etching with a hydrofluoric acid-based etchant to reduce its size.
After the O 2 mask layer 87 is formed and the side portions on the upper surface of the striped p-type GaAs protective layer 86 are exposed, the photoresist 84 is removed by a dedicated removing solution. And
As shown in FIG. 8D, the p-type GaInP cap layer 82 and the p-type AlGaInP clad layer 81 are selectively etched with hydrobromic acid via the striped p-type GaAs protective layer 86 to form a p-type AlGaInP clad layer. A stripe-shaped ridge waveguide 88 having a stripe portion 81a and a flat portion 81b is formed on 81.

【0011】その後、図8(e)に示すように、マスク
層87を介して平坦部81b上および保護層86一部表
面にn型GaAs電流狭窄層(ブロック層)89をMO
CVD法又はMBE法により形成した後、同図(f)に
示すように、マスク層87をフッ酸系エッチング液で除
去する。次に、ブロック層89上および保護層86上に
p型GaAsキャップ層90をMOCVD法又はMBE
法により形成した後、p型キャップ層90上およびn型
基板77下面にそれぞれp型電極とn型電極(いずれも
図示せず)を蒸着法および熱処理により形成する。
Thereafter, as shown in FIG. 8E, an n-type GaAs current confinement layer (block layer) 89 is formed on the flat portion 81b and a part of the surface of the protection layer 86 via the mask layer 87.
After being formed by the CVD method or the MBE method, the mask layer 87 is removed with a hydrofluoric acid-based etchant as shown in FIG. Next, a p-type GaAs cap layer 90 is formed on the block layer 89 and the protective layer 86 by MOCVD or MBE.
After the formation, a p-type electrode and an n-type electrode (both not shown) are formed on the p-type cap layer 90 and on the lower surface of the n-type substrate 77 by vapor deposition and heat treatment, respectively.

【0012】[0012]

【発明が解決しようとする課題】上述のごとく、ストラ
イプ状リッジ導波路88を形成する場合、ストライプ状
SiO2 マスク層87を介してまずp型GaAs保護層
83をリン酸系エッチング液でエッチングしてストライ
プ状に形成し、更にGaInPキャップ層82とAlG
aInPクラッド層81を臭化水素酸系エッチング液で
ストライプ状にエッチングする方法が用いられている。
As described above, when forming the stripe-shaped ridge waveguide 88, the p-type GaAs protective layer 83 is first etched with a phosphoric acid-based etchant via the stripe-shaped SiO 2 mask layer 87. And a GaInP cap layer 82 and an AlG
A method is used in which the aInP cladding layer 81 is etched in a stripe shape using a hydrobromic acid-based etchant.

【0013】このため、ストライプ状リッジ導波路88
の形成工程が繁雑となり、しかもそれぞれのエッチング
工程でのパターンサイズの変化が、例えば半導体レーザ
の光学的特性のバラツキの発生や信頼性低下などに影響
を及ぼすという不具合を有していた。
Therefore, the stripe-shaped ridge waveguide 88
Has become disadvantageous in that the formation process of the semiconductor laser becomes complicated, and the change in the pattern size in each etching process affects, for example, the occurrence of variations in the optical characteristics of the semiconductor laser and the reduction in reliability.

【0014】この発明は、GaとAsを少なくとも含有
する化合物半導体結晶、ZnとSeを少なくとも含有す
る化合物半導体結晶、InとAsを少なくとも含有する
化合物半導体結晶、またはInとPを少なくとも含有す
る化合物半導体結晶のいずれか一つまたは二つ以上から
成る化合物半導体をエッチングする方法およびこのエッ
チング方法を用いた化合物半導体素子の製造方法および
半導体レーザを提供することを目的とする。
The present invention provides a compound semiconductor crystal containing at least Ga and As, a compound semiconductor crystal containing at least Zn and Se, a compound semiconductor crystal containing at least In and As, or a compound semiconductor containing at least In and P. An object of the present invention is to provide a method of etching a compound semiconductor composed of any one or more of crystals, a method of manufacturing a compound semiconductor device using the etching method, and a semiconductor laser.

【0015】[0015]

【課題を解決するための手段】この発明の化合物半導体
のエッチング方法は、GaとAsを少なくとも含有する
第1化合物半導体結晶、ZnとSeを少なくとも含有す
る第2化合物半導体結晶、またはInとAsを少なくと
も含有する第3化合物半導体結晶のいずれかを少なくと
も有して成る化合物半導体を、臭化水素酸と、過酸化水
素水とを含む混合液を用いてエッチングすることを特徴
とする。
The method of etching a compound semiconductor according to the present invention comprises a first compound semiconductor crystal containing at least Ga and As, a second compound semiconductor crystal containing at least Zn and Se, or In and As. A compound semiconductor having at least one of the at least one third compound semiconductor crystal is etched using a mixed solution containing hydrobromic acid and aqueous hydrogen peroxide.

【0016】また、この発明の化合物半導体のエッチン
グ方法は、GaとAsを少なくとも含有する第1化合物
半導体結晶、ZnとSeを少なくとも含有する第2化合
物半導体結晶、InとAsを少なくとも含有する第3化
合物半導体結晶、またはInとPを少なくとも含有する
第4化合物半導体結晶のいずれかを少なくとも有して成
る化合物半導体を、臭化水素酸と、過酸化水素水と、リ
ン酸を含む混合液を用いてエッチングすることを特徴と
する。
The method of etching a compound semiconductor according to the present invention includes a first compound semiconductor crystal containing at least Ga and As, a second compound semiconductor crystal containing at least Zn and Se, and a third compound semiconductor containing at least In and As. Using a mixed solution containing hydrobromic acid, aqueous hydrogen peroxide, and phosphoric acid, a compound semiconductor having at least either a compound semiconductor crystal or a fourth compound semiconductor crystal containing at least In and P And etching.

【0017】また、この発明の化合物半導体のエッチン
グ方法は、GaとAsを少なくとも含有する第1化合物
半導体結晶、ZnとSeを少なくとも含有する第2化合
物半導体結晶、InとAsを少なくとも含有する第3化
合物半導体結晶、またはInとPを少なくとも含有する
第4化合物半導体結晶のいずれかを少なくとも有して成
る化合物半導体を、臭化水素酸と、過酸化水素水と、塩
酸を含む混合液を用いてエッチングすることを特徴とす
る。
Further, the method of etching a compound semiconductor according to the present invention includes a first compound semiconductor crystal containing at least Ga and As, a second compound semiconductor crystal containing at least Zn and Se, and a third compound semiconductor containing at least In and As. A compound semiconductor having at least one of a compound semiconductor crystal or a fourth compound semiconductor crystal containing at least In and P is prepared by using a mixed solution containing hydrobromic acid, aqueous hydrogen peroxide, and hydrochloric acid. It is characterized by etching.

【0018】また、この発明の化合物半導体のエッチン
グ方法は、GaとAsを少なくとも含有する第1化合物
半導体結晶、ZnとSeを少なくとも含有する第2化合
物半導体結晶、InとAsを少なくとも含有する第3化
合物半導体結晶、またはInとPを少なくとも含有する
第4化合物半導体結晶のいずれかを少なくとも有して成
る化合物半導体を、臭化水素酸と、過酸化水素水と、リ
ン酸と、塩酸を含む混合液を用いてエッチングすること
を特徴とする。
Further, the method of etching a compound semiconductor according to the present invention includes a first compound semiconductor crystal containing at least Ga and As, a second compound semiconductor crystal containing at least Zn and Se, and a third compound semiconductor containing at least In and As. A compound semiconductor comprising at least either a compound semiconductor crystal or a fourth compound semiconductor crystal containing at least In and P is mixed with hydrobromic acid, aqueous hydrogen peroxide, phosphoric acid, and hydrochloric acid. The etching is performed using a liquid.

【0019】また、この発明の化合物半導体のエッチン
グ方法は、GaとAsを少なくとも含有する第1化合物
半導体結晶、ZnとSeを少なくとも含有する第2化合
物半導体結晶、InとAsを少なくとも含有する第3化
合物半導体結晶、またはInとPを少なくとも含有する
第4化合物半導体結晶のいずれかを少なくとも有して成
る化合物半導体を、臭化水素酸と、過酸化水素水と、水
を含む混合液を用いてエッチングすることを特徴とす
る。
The method of etching a compound semiconductor according to the present invention may further comprise a first compound semiconductor crystal containing at least Ga and As, a second compound semiconductor crystal containing at least Zn and Se, and a third compound semiconductor crystal containing at least In and As. A compound semiconductor having at least one of a compound semiconductor crystal or a fourth compound semiconductor crystal containing at least In and P is formed using a mixed solution containing hydrobromic acid, aqueous hydrogen peroxide, and water. It is characterized by etching.

【0020】前記GaとAsを少なくとも含有する第1
化合物半導体結晶が、AlGaAs系半導体結晶、Ga
As系半導体結晶、又はこれらの積層体であってもよ
い。また、前記ZnとSeを少なくとも含有する第2化
合物半導体結晶が、ZnSeS系半導体結晶、ZnSe
系半導体結晶、又はこれらの積層体であってもよい。ま
た、前記InとAsを少なくとも含有する第3化合物半
導体結晶が、InGaAs系半導体結晶、InAlAs
系半導体結晶、InGaAlAs系半導体結晶、又はこ
れらの積層体であってもよい。また、前記InとPを少
なくとも含有する第4化合物半導体結晶が、GaInP
系半導体結晶、AlInP系半導体結晶、AlGaIn
P系半導体結晶、又はこれらの積層体であってもよい。
The first containing at least Ga and As
The compound semiconductor crystal is an AlGaAs-based semiconductor crystal, Ga
It may be an As-based semiconductor crystal or a laminate thereof. Further, the second compound semiconductor crystal containing at least Zn and Se is a ZnSeS-based semiconductor crystal, ZnSe
A system semiconductor crystal or a laminate thereof may be used. Further, the third compound semiconductor crystal containing at least In and As is an InGaAs-based semiconductor crystal, InAlAs
A system semiconductor crystal, an InGaAlAs system semiconductor crystal, or a laminate thereof may be used. Further, the fourth compound semiconductor crystal containing at least In and P is GaInP.
-Based semiconductor crystal, AlInP-based semiconductor crystal, AlGaIn
It may be a P-based semiconductor crystal or a laminate thereof.

【0021】化合物半導体が、GaAs半導体基板、G
aInP半導体結晶層、AlGaInP結晶層、GaI
nP半導体結晶層、GaAs半導体結晶層とをこの順序
で含む積層体であり、該積層体を上述したいずれかのエ
ッチング方法を用いてエッチングしてもよい。
The compound semiconductor is a GaAs semiconductor substrate, G
aInP semiconductor crystal layer, AlGaInP crystal layer, GaI
The stacked body includes the nP semiconductor crystal layer and the GaAs semiconductor crystal layer in this order, and the stacked body may be etched using any of the above-described etching methods.

【0022】ここで、臭化水素酸と過酸化水素水を含む
混合液、臭化水素酸とリン酸と過酸化水素水を含む混合
液、臭化水素酸と塩酸と過酸化水素水を含む混合液、臭
化水素酸とリン酸と塩酸と過酸化水素水を含む混合液、
および臭化水素酸と水と過酸化水素水を含む混合液がエ
ッチング液として用いられるが、これらのエッチング液
は、前述した各種化合物半導体結晶(層である場合も含
む。以下同じ。)及びそれらの積層体に対する選択性が
非常に小さいため、リッジ導波路ストライプパターンの
形成が一回のエッチング工程で可能になる。
Here, a mixed solution containing hydrobromic acid and aqueous hydrogen peroxide, a mixed solution containing hydrobromic acid, phosphoric acid and aqueous hydrogen peroxide, and a mixed solution containing hydrobromic acid, hydrochloric acid and aqueous hydrogen peroxide A mixed liquid, a mixed liquid containing hydrobromic acid, phosphoric acid, hydrochloric acid, and hydrogen peroxide water,
In addition, a mixed solution containing hydrobromic acid, water and aqueous hydrogen peroxide is used as an etchant. These etchants include the above-described various compound semiconductor crystals (including the case of a layer; the same applies hereinafter) and the like. Is very small in selectivity to the stacked body, so that a ridge waveguide stripe pattern can be formed in a single etching step.

【0023】これは、臭化水素酸に含有する臭化水素
(HBr)と過酸化水素水に含有する過酸化水素(H2
2 )の反応によって生成されるHBrOが、エッチン
グ基として作用するために、各種化合物半導体結晶(結
晶層)及びそれらの積層体に対する選択性が非常に小さ
くなる要因と考えられる。
This is because hydrogen bromide (HBr) contained in hydrobromic acid and hydrogen peroxide (H 2
Since HBrO generated by the reaction of O 2 ) acts as an etching group, it is considered that the selectivity to various compound semiconductor crystals (crystal layers) and their laminates becomes extremely small.

【0024】即ち、極めて不安定状態の化合物であるH
BrOが被エッチング対象を酸化して酸化物を生成し、
分解して再生成したHBrが直ちにかかる酸化物に還元
作用を及ぼすことでエッチングが進行すると考えられ
る。そして、化合物半導体(ウェハ)の面内の均一なエ
ッチングの深さを得るためには、エッチング液を循環さ
せることが必要になる。このことから、エッチングはH
BrOの拡散律速によると予想される。
That is, H, which is a compound in an extremely unstable state,
BrO oxidizes the object to be etched to form an oxide,
It is considered that the etching proceeds because the HBr that is decomposed and regenerated immediately reduces the oxide. In order to obtain a uniform etching depth in the plane of the compound semiconductor (wafer), it is necessary to circulate the etching solution. From this, the etching is H
It is expected that this is due to the diffusion control of BrO.

【0025】臭化水素酸と過酸化水素水を含む混合液
は、上述した作用により各種化合物半導体結晶(結晶
層)をエッチングするが、この混合液にリン酸、塩酸、
リン酸と塩酸、或いは水を混合することによって、エッ
チング速度の制御、エッチング断面形状の制御、或い
は、エッチングの選択性を持たせることも可能であり、
それぞれの目的にあわせてエッチング液組成を選択する
ことができる。
The mixed solution containing hydrobromic acid and aqueous hydrogen peroxide etches various compound semiconductor crystals (crystal layers) by the above-described action.
By mixing phosphoric acid and hydrochloric acid, or water, it is possible to control the etching rate, control the etching cross-sectional shape, or provide etching selectivity,
The composition of the etching solution can be selected according to each purpose.

【0026】また、各種化合物半導体結晶(結晶層)及
びそれらの積層体をエッチングする場合において、例え
ばSiO2 層やフォトレジストをマスクとしてエッチン
グする場合、臭化水素酸と過酸化水素水を含む混合液、
或いは臭化水素酸とリン酸と過酸化水素水を含む混合
液、或いは臭化水素酸と塩酸と過酸化水素水を含む混合
液、或いは臭化水素酸とリン酸と塩酸と過酸化水素水を
含む混合液を用いることで、ケミカルエッチングの場合
に通常みられるようなサイドエッチングが、全く生じな
いエッチングを行うことも可能である。
In the case of etching various compound semiconductor crystals (crystal layers) and a laminate thereof, for example, when etching is performed using a SiO 2 layer or a photoresist as a mask, a mixed solution containing hydrobromic acid and hydrogen peroxide is used. liquid,
Alternatively, a mixed solution containing hydrobromic acid, phosphoric acid, and hydrogen peroxide, or a mixed solution containing hydrobromic acid, hydrochloric acid, and hydrogen peroxide, or a mixed solution containing hydrobromic acid, phosphoric acid, hydrochloric acid, and hydrogen peroxide By using a mixed solution containing, it is also possible to perform etching in which side etching which is usually observed in the case of chemical etching does not occur at all.

【0027】そして、この発明の化合物半導体素子の製
造方法は、上述した化合物半導体のエッチング方法を用
いる工程を有していることを特徴とする。
Further, a method of manufacturing a compound semiconductor device according to the present invention is characterized in that it has a step of using the above-described method of etching a compound semiconductor.

【0028】また、この発明の半導体レーザは、電流狭
窄層が、ストライプ状のリッジ導波路の最上層化合物半
導体結晶層と略同一幅を有するとともに、当該最上層化
合物半導体層の両端からその近傍において略直上方向に
形成されて成ることを特徴とする。また、電流狭窄層
が、ストライプ状のリッジ導波路よりも狭い幅で形成さ
れるとともに、ストライプ状のリッジ導波路の最上層化
合物半導体結晶層の上面および下面に共に平行なサイド
領域が形成されていることを特徴とする。
In the semiconductor laser according to the present invention, the current confinement layer has substantially the same width as the uppermost compound semiconductor crystal layer of the stripe-shaped ridge waveguide, and extends from both ends of the uppermost compound semiconductor layer to the vicinity thereof. It is characterized in that it is formed substantially directly above. In addition, the current confinement layer is formed with a width smaller than that of the stripe-shaped ridge waveguide, and side regions parallel to both the upper surface and the lower surface of the uppermost compound semiconductor crystal layer of the stripe-shaped ridge waveguide are formed. It is characterized by being.

【0029】[0029]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(実施の形態1)この実施の形態の化合物半導体のエッ
チング方法を用いた半導体レーザの製造方法を図1に基
づいて説明する。
(Embodiment 1) A method for manufacturing a semiconductor laser using the compound semiconductor etching method of this embodiment will be described with reference to FIG.

【0030】最初に、図1(a)に示すように、n型G
aAs基板1上に、層厚0.3μmのn型Ga0.5 In
0.5 Pバッファ層2、層厚1.2μmのn型(Al0.7
Ga 0.3 0.5 In0.5 Pクラッド層3、層厚0.1μ
mのアンドープ(Alx Ga 1-x 0.5 In0.5 P活性
層4、層厚0.8μmのp型(Al0.7 Ga0.3 0. 5
In0.5 Pクラッド層5、層厚0.1μmのp型Ga
0.5 In0.5 Pキャップ層6、及び層厚0.3μmのp
型GaAs保護層7を有機金属気相成長法(MOCVD
法)又は分子線エピタキシャル法(MBE法)により連
続成長する。
First, as shown in FIG.
An n-type Ga layer having a thickness of 0.3 μm is formed on an aAs substrate 1.0.5In
0.5P buffer layer 2, n-type (Al0.7
Ga 0.3)0.5In0.5P clad layer 3, thickness 0.1μ
m undoped (AlxGa 1-x)0.5In0.5P activity
Layer 4, p-type (Al0.7Ga0.3)0. Five
In0.5P cladding layer 5, p-type Ga having a layer thickness of 0.1 μm
0.5In0.5P cap layer 6 and 0.3 μm thick p
Type GaAs protective layer 7 is formed by metal organic chemical vapor deposition (MOCVD).
Method) or molecular beam epitaxial method (MBE method).
Continue to grow.

【0031】次に、図1(b)に示すように、p型保護
層7上にストライプ状の層厚0.2μm、幅2.0μm
のSiO2 マスク層8を電子ビーム蒸着法及びフォトリ
ソグラフ技術等によって形成した後、図1(c)に示す
ように、マスク層8を介してp型GaAs保護層7、p
型GaInPキャップ層6、p型AlGaInPクラッ
ド層5を温度10℃の臭化水素酸(HBrが47%含
有):リン酸(H3 PO 4 が85〜87%含有):過酸
化水素水(H2 2 が35%含有)=75:50:1
(体積比)のエッチング液でエッチング(エッチングレ
ートは約140Å/秒)して、p型クラッド層5に層厚
0.4μmの平坦部5a及び幅3μmのストライプ部5
bを有するストライプ状リッジ導波路9を形成する。
Next, as shown in FIG.
A stripe-shaped layer having a thickness of 0.2 μm and a width of 2.0 μm on the layer 7
SiOTwoThe mask layer 8 is formed by electron beam evaporation and photolithography.
After forming by sograph technology or the like, it is shown in FIG.
As described above, the p-type GaAs protective layer 7
GaInP cap layer 6, p-type AlGaInP
Layer 5 is treated with hydrobromic acid (containing 47% HBr) at a temperature of 10 ° C.
Existence): Phosphoric acid (HThreePO Four85-87%): Peracid
Hydrogen water (HTwoOTwo= 35: 50: 1)
Etching with etching solution (volume ratio)
Is about 140 ° / sec) and the p-type cladding layer 5 has a thickness
0.4 μm flat portion 5 a and 3 μm width stripe portion 5
A striped ridge waveguide 9 having b is formed.

【0032】その後、図1(b)に示すように、マスク
層8を介してn型GaAs電流狭窄層10をMOCVD
法又はMBE法により形成した後、図1(e)に示すよ
うに、マスク層8をフッ酸系エッチング液で除去し、次
にp型GaAsキャップ層12をMOCVD法又はMB
E法により形成した後、p型GaAsキャップ層12上
及びn型基板1下面にそれぞれp型電極及びn型電極
(いずれも図示せず)を形成する。
Thereafter, as shown in FIG. 1B, the n-type GaAs current confinement layer 10 is
1E, the mask layer 8 is removed with a hydrofluoric acid-based etchant, and then the p-type GaAs cap layer 12 is removed by MOCVD or MBE.
After the formation by the E method, a p-type electrode and an n-type electrode (both not shown) are formed on the p-type GaAs cap layer 12 and the lower surface of the n-type substrate 1, respectively.

【0033】この実施例から分かるように、SiO2
スク層8を介したp型GaAs保護層7、p型GaIn
Pキャップ層6、p型AlGaInPクラッド層5の臭
化水素酸:リン酸:過酸化水素水によるエッチングで
は、1回のエッチング工程でストライプ状リッジ導波路
9のパターン形成が可能である。また、サイドエッチン
グが生じないため、n型GaAs電流狭窄層10の成長
がリッジ導波路9の最上層であるp型GaInPキャッ
プ層6の両端6aからマスク層8の側面に沿って成長す
ることになる。即ち、この方法で製造された半導体レー
ザは、電流狭窄層が、ストライプ状のリッジ導波路の最
上層化合物半導体結晶層と略同一幅を有するとともに、
当該最上層化合物半導体層の両端からその近傍において
略直上方向に形成されたものとなる。そして、かかる方
法であれば、レーザ光の広がり角制御を、マスク層8の
サイズ制御によって容易に行うことができ、当該構造の
半導体レーザにおいては、レーザ光は正確に制御された
ものとなる。
[0033] As can be seen from this example, p-type GaAs protective layer 7 through the SiO 2 mask layer 8, p-type GaIn
In the etching of the P cap layer 6 and the p-type AlGaInP cladding layer 5 with hydrobromic acid: phosphoric acid: hydrogen peroxide solution, the pattern of the stripe-shaped ridge waveguide 9 can be formed in one etching step. Since side etching does not occur, the n-type GaAs current confinement layer 10 is grown from both ends 6a of the p-type GaInP cap layer 6, which is the uppermost layer of the ridge waveguide 9, along the side surfaces of the mask layer 8. Become. That is, in the semiconductor laser manufactured by this method, the current confinement layer has substantially the same width as the uppermost compound semiconductor crystal layer of the stripe-shaped ridge waveguide, and
The uppermost compound semiconductor layer is formed almost directly above from both ends thereof in the vicinity thereof. With such a method, the spread angle of the laser light can be easily controlled by controlling the size of the mask layer 8, and the laser light is accurately controlled in the semiconductor laser having the structure.

【0034】また、この実施の形態のエッチング液にお
いては、過酸化水素水の混合比が増えるとエッチングレ
ートが大きくなり、リン酸の混合比が増えるとエッチン
グレートが小さくなることから、その混合比や液の温度
は目的に応じて任意に選定することができるが、実用的
には臭化水素酸:過酸化水素水が50:1〜300:1
であり、臭化水素酸:リン酸が3:1〜1:3であるこ
とが望ましい。また、温度は5〜50℃であることが好
ましい。
In the etching solution of this embodiment, the etching rate increases as the mixing ratio of the aqueous hydrogen peroxide increases, and the etching rate decreases as the mixing ratio of the phosphoric acid increases. The temperature of the solution or the solution can be arbitrarily selected according to the purpose, but in practice, the ratio of hydrobromic acid: hydrogen peroxide solution is 50: 1 to 300: 1.
And the ratio of hydrobromic acid: phosphoric acid is desirably 3: 1 to 1: 3. Further, the temperature is preferably 5 to 50C.

【0035】(実施の形態2)この実施の形態の化合物
半導体のエッチング方法を用いた半導体レーザの製造方
法を図2に基づいて説明する。
(Embodiment 2) A method of manufacturing a semiconductor laser using the compound semiconductor etching method of this embodiment will be described with reference to FIG.

【0036】最初に、図2(a)に示すように、n型G
aAs基板13上に、層厚0.3μmのn型Ga0.5
0.5 Pバッファ層14、層厚1.2μmのn型(Al
0.7Ga0.3 0.5 In0.5 Pクラッド層15、層厚
0.1μmのアンドープの(Alx Ga1-x 0.5 In
0.5 P活性層16、層厚0.6μmのp型(Al0.7
0.3 0.5 In0.5 Pクラッド層17、層厚0.1μ
mのp型Ga0.5 In0. 5 Pキャップ層18、及び層厚
0.3μmのp型GaAs保護層19を有機金属気相成
長法(MOCVD法)又は分子線エピタキシャル法(M
BE法)により連続成長する。
First, as shown in FIG.
An n-type Ga 0.5 I layer having a thickness of 0.3 μm is formed on an aAs substrate 13.
n 0.5 P buffer layer 14, n-type (Al
0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer 15, undoped (Al x Ga 1 -x ) 0.5 In with a layer thickness of 0.1 μm
0.5 P active layer 16, p-type (Al 0.7 G
a 0.3 ) 0.5 In 0.5 P clad layer 17, layer thickness 0.1 μm
p-type m Ga 0.5 In 0. 5 P cap layer 18, and the layer thickness 0.3 [mu] m p-type GaAs protective layer 19 a metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (M
(BE method).

【0037】次に、図2(b)に示すように、p型Ga
As保護層19上にストライプ状の層厚0.2μm、幅
3.0μmのSiO2 マスク層20を電子ビーム蒸着法
及びフォトリソグラフ技術等によって形成した後、図2
(c)に示すように、マスク層20を介してp型GaA
s保護層19、p型GaInPキャップ層18、p型A
lGaInPクラッド層17を温度30℃の臭化水素酸
(HBrが47%含有):過酸化水素水(H2 2 が3
5%含有):水=1:1:30(体積比)のエッチング
液でエッチング(エッチングレートは約50Å/秒)し
て、p型AlGaInPクラッド層17に層厚0.4μ
mの平坦部17a及び下部幅が3μmのストライプ部1
7bを有するストライプ状リッジ導波路21を形成す
る。
Next, as shown in FIG.
After forming a stripe-shaped SiO 2 mask layer 20 having a thickness of 0.2 μm and a width of 3.0 μm on the As protective layer 19 by an electron beam evaporation method and a photolithographic technique, FIG.
As shown in FIG. 3C, the p-type GaAs is
s protective layer 19, p-type GaInP cap layer 18, p-type A
The 1GaInP cladding layer 17 is made of hydrobromic acid (containing 47% of HBr) at a temperature of 30 ° C .: hydrogen peroxide solution (H 2 O 2 is
(Containing 5%): water = 1: 1: 30 (volume ratio) by etching (etching rate: about 50 ° / sec) to form a p-type AlGaInP cladding layer 17 having a thickness of 0.4 μm.
m flat portion 17a and stripe portion 1 having a lower width of 3 μm
The stripe-shaped ridge waveguide 21 having 7b is formed.

【0038】その後、図2(b)に示すように、SiO
2 マスク層20を介して、n型GaAs電流狭窄層22
をMOCVD法又はMBE法により形成した後、図2
(e)に示すように、マスク層20をフッ酸系エッチン
グ液で除去し、次に、p型GaAsキャップ層23をM
OCVD法又はMBE法により形成した後、p型GaA
sキャップ層23上及びn型基板13下面にそれぞれp
型電極及びn型電極(いずれも図示せず)を形成する。
Thereafter, as shown in FIG.
2 n-type GaAs current confinement layer 22 via mask layer 20
Is formed by MOCVD or MBE, and FIG.
As shown in (e), the mask layer 20 is removed with a hydrofluoric acid-based etchant, and then the p-type GaAs cap layer 23 is
After being formed by OCVD or MBE, p-type GaAs
A p is formed on each of the s cap layer 23 and the n-type substrate 13
A mold electrode and an n-type electrode (both not shown) are formed.

【0039】この実施例から分かるように、SiO2
スク層20を介したp型GaAs保護層19、p型Ga
InPキャップ層18、p型AlGaInPクラッド層
17の臭化水素酸:過酸化水素水:水によるエッチング
では、1回のエッチング工程でストライプ状リッジ導波
路21のパターン形成が可能であるとともに、サイドエ
ッチング量の制御も可能である。例えばエッチング時間
が140秒〜200秒ではエッチング深さが約0.6μ
mと一定になるのに対して、サイドエッチング量は1.
0〜1.3μmと変化するためである。
[0039] As can be seen from this example, p-type GaAs protective layer 19 through the SiO 2 mask layer 20, p-type Ga
In the etching of the InP cap layer 18 and the p-type AlGaInP cladding layer 17 with hydrobromic acid: hydrogen peroxide solution: water, it is possible to form a pattern of the stripe-shaped ridge waveguide 21 in one etching step and to perform side etching. Control of the amount is also possible. For example, when the etching time is 140 seconds to 200 seconds, the etching depth is about 0.6 μm.
m, while the side etching amount is 1.
This is because it changes from 0 to 1.3 μm.

【0040】なお、エッチング液の混合比や温度は目的
に応じて任意に選定することができるが、実用的には臭
化水素酸:過酸化水素水が1:1〜100:1であり臭
化水素酸:水が1:1〜1:50であることが望まし
い。また、温度は5〜50℃であることが好ましい。
The mixing ratio and temperature of the etching solution can be arbitrarily selected according to the purpose, but practically, hydrobromic acid: hydrogen peroxide solution is 1: 1 to 100: 1, and It is desirable that the ratio of hydrofluoric acid: water is 1: 1 to 1:50. Further, the temperature is preferably 5 to 50C.

【0041】(実施の形態3)この実施の形態の化合物
半導体のエッチング方法を用いた半導体レーザの製造方
法を図3に基づいて説明する。
(Embodiment 3) A method of manufacturing a semiconductor laser using the compound semiconductor etching method of this embodiment will be described with reference to FIG.

【0042】最初に、図3(a)に示すように、n型G
aAs基板24上に、層厚0.3μmのn型Ga0.5
0.5 Pバッファ層25、層厚1.2μmのn型(Al
0.7Ga0.3 0.5 In0.5 Pクラッド層26、層厚
0.1μmのアンドープの(Alx Ga1-x 0.5 In
0.5 P活性層27、層厚0.8μmのp型(Al0.7
0.3 0.5 In0.5 Pクラッド層28、層厚0.1μ
mのp型Ga0.5 In0. 5 Pキャップ層29、及び層厚
0.3μmのp型GaAs保護層30を有機金属気相成
長法(MOCVD法)又は分子線エピタキシャル法(M
BE法)により連続成長する。
First, as shown in FIG.
On an aAs substrate 24, an n-type Ga 0.5 I layer having a thickness of 0.3 μm is formed.
n 0.5 P buffer layer 25, n-type (Al
0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer 26, undoped (Al x Ga 1-x ) 0.5 In layer 0.1 μm thick
0.5 P active layer 27, p-type (Al 0.7 G
a 0.3 ) 0.5 In 0.5 P clad layer 28, thickness 0.1 μm
p-type m Ga 0.5 In 0. 5 P cap layer 29, and the layer thickness 0.3 [mu] m p-type GaAs protective layer 30 and metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (M
(BE method).

【0043】次に、図3(b)に示すように、p型Ga
As保護層30上にストライプ状の層厚0.2μm、幅
2.0μmのSiO2 マスク層31を電子ビーム蒸着法
及びフォトリソグラフ技術等で形成した後、図3(c)
に示すように、SiO2 マスク層31を介してp型Ga
As保護層30、p型GaInPキャップ層29、p型
AlGaInPクラッド層28を温度10℃の臭化水素
酸(HBrが47%含有):リン酸(H3 PO4 が85
〜87%含有):過酸化水素水(H2 2 が35%含
有)=75:50:1(体積比)のエッチング液でエッ
チング(エッチングレートは約140Å/秒)して、p
型クラッド層28に層厚0.4μmの平坦部28a及び
下部幅が3.0μmのストライプ部28bを有するスト
ライプ状リッジ導波路32を形成する。
Next, as shown in FIG.
After a stripe-shaped SiO 2 mask layer 31 having a thickness of 0.2 μm and a width of 2.0 μm is formed on the As protective layer 30 by an electron beam evaporation method, a photolithographic technique, or the like, FIG.
As shown in, p-type Ga through the SiO 2 mask layer 31
The As protective layer 30, the p-type GaInP cap layer 29, and the p-type AlGaInP cladding layer 28 are formed at a temperature of 10 ° C. with hydrobromic acid (containing 47% of HBr): phosphoric acid (H 3 PO 4 is 85
8787%): etching with an etching solution of hydrogen peroxide solution (containing 35% of H 2 O 2 ) = 75: 50: 1 (volume ratio) (etching rate: about 140 ° / sec);
A stripe-shaped ridge waveguide 32 having a flat portion 28a having a thickness of 0.4 μm and a stripe portion 28b having a lower width of 3.0 μm is formed on the mold cladding layer 28.

【0044】その後、図3(b)に示すように、p型G
aAs保護層30にリン酸系エッチング液でサイドエッ
チング部33を形成し、更に、図3(e)に示すよう
に、n型Al0.5 In0.5 P電流狭窄層34をMOCV
D法又はMBE法により形成する。次に図3(f)に示
すように、SiO2 マスク層31をフッ酸系エッチング
液で除去し、p型GaAsキャップ層35をMOCVD
法又はMBE法で形成した後、p型GaAsキャップ層
35上及びn型基板24下面にそれぞれp型電極及びn
型電極(いずれも図示せず)を形成する。
Thereafter, as shown in FIG.
A side etching portion 33 is formed on the aAs protective layer 30 using a phosphoric acid-based etchant, and further, as shown in FIG. 3E, an n-type Al 0.5 In 0.5 P current confinement layer 34 is formed by MOCV.
It is formed by the D method or the MBE method. Next, as shown in FIG. 3F, the SiO 2 mask layer 31 is removed with a hydrofluoric acid-based etchant, and the p-type GaAs cap layer 35 is removed by MOCVD.
After the formation by the MBE method or the MBE method, the p-type electrode and the n-type electrode are formed on the p-type GaAs cap layer 35 and the lower surface of the n-type substrate 24, respectively.
Forming electrodes (both not shown) are formed.

【0045】この実施の形態の製造方法で得られる半導
体レーザは、2段電流狭窄層(ブロック層)構造を有す
る。そして、n型AlInP電流狭窄層(ブロック層)
34は、ストライプ状リッジ導波路32よりも狭い幅で
形成されるとともに、ストライプ状リッジ導波路32の
最上層化合物半導体結晶層であるp型GaAs保護層3
0の上面および下面に共に平行なサイド凸領域34aを
有したものとなる。これにより、図8に示したp型Ga
Asキャップ層90における凹凸の形成を排除し、平坦
な表面のp型GaAsキャップ層35が形成される。
The semiconductor laser obtained by the manufacturing method of this embodiment has a two-stage current confinement layer (block layer) structure. Then, an n-type AlInP current confinement layer (block layer)
Reference numeral 34 denotes a p-type GaAs protection layer 3 which is formed to have a width smaller than that of the stripe-shaped ridge waveguide 32 and is an uppermost compound semiconductor crystal layer of the stripe-shaped ridge waveguide 32.
0 has both side convex regions 34a parallel to the upper and lower surfaces. Thereby, the p-type Ga shown in FIG.
The formation of unevenness in the As cap layer 90 is eliminated, and the p-type GaAs cap layer 35 having a flat surface is formed.

【0046】また、かかる方法で製造された半導体レー
ザ素子は、その発振閾値電流は約40mA程度であり2
mW程度から10mW程度まで安定して自励発振するも
のであり、高性能な半導体レーザ素子が得られているこ
とを示す。
The semiconductor laser device manufactured by such a method has an oscillation threshold current of about 40 mA,
Self-excited oscillation stably from about mW to about 10 mW indicates that a high-performance semiconductor laser device has been obtained.

【0047】(実施の形態4)この実施の形態の化合物
半導体のエッチング方法を用いた半導体レーザの製造方
法を図4に基づいて説明する。
(Embodiment 4) A method of manufacturing a semiconductor laser using the compound semiconductor etching method of this embodiment will be described with reference to FIG.

【0048】最初に、図4(a)に示すように、n型G
aAs基板36上に、層厚0.3μmのn型Ga0.5
0.5 Pバッファ層37、層厚1.2μmのn型(Al
0.7Ga0.3 0.5 In0.5 Pクラッド層38、層厚
0.1μmのアンドープ(Al x Ga1-x 0.5 In
0.5 P活性層39、層厚0.6μmのp型(Al0.7
0.3 0.5 In0.5 Pクラッド層40、層厚0.1μ
mのp型Ga0.5 In0.5Pキャップ層41、及び層厚
0.3μmのp型GaAs保護層42を有機金属気相成
長法(MOCVD法)又は分子線エピタキシャル法(M
BE法)により連続成長する。
First, as shown in FIG.
An n-type Ga layer having a thickness of 0.3 μm is formed on an aAs substrate 36.0.5I
n0.5P buffer layer 37, 1.2 μm thick n-type (Al
0.7Ga0.3)0.5In0.5P cladding layer 38, layer thickness
0.1 μm undoped (Al xGa1-x)0.5In
0.5P active layer 39, 0.6 μm thick p-type (Al0.7G
a 0.3)0.5In0.5P clad layer 40, layer thickness 0.1μ
p-type Ga0.5In0.5P cap layer 41 and layer thickness
A 0.3 μm p-type GaAs protective layer 42 is
Long method (MOCVD method) or molecular beam epitaxial method (M
(BE method).

【0049】次に、図4(b)に示すように、p型Ga
As保護層42上にストライプ状の層厚0.2μm、幅
3.0μmのSiO2 マスク層43を電子ビーム蒸着法
及びフォトリソグラフ技術により形成した後、図4
(c)に示すように、マスク層43を介してp型GaA
s保護層42、p型GaInPキャップ層41、p型A
lGaInPクラッド層40を温度30℃の臭化水素酸
(HBrが47%含有):過酸化水素水(H2 2 が3
5%含有):水=1:1:30(体積比)のエッチング
液でエッチング(エッチングレートは約50Å/秒)し
て、p型AlGaInPクラッド層40に層厚0.4μ
mの平坦部40a及び下部幅が3.0μmのストライプ
部40bを有したストライプ状リッジ導波路44を形成
する。
Next, as shown in FIG.
After forming a stripe-shaped SiO 2 mask layer 43 having a thickness of 0.2 μm and a width of 3.0 μm on the As protective layer 42 by an electron beam evaporation method and a photolithographic technique, FIG.
As shown in (c), the p-type GaAs is formed via the mask layer 43.
s protective layer 42, p-type GaInP cap layer 41, p-type A
The 1GaInP cladding layer 40 is formed at a temperature of 30 ° C. with hydrobromic acid (containing 47% of HBr): hydrogen peroxide solution (H 2 O 2 is 3%).
(Containing 5%): water = 1: 1: 30 (volume ratio) by an etching solution (etching rate: about 50 ° / sec) to form a p-type AlGaInP cladding layer 40 having a layer thickness of 0.4 μm.
A stripe-shaped ridge waveguide 44 having an m flat portion 40a and a stripe portion 40b having a lower width of 3.0 μm is formed.

【0050】その後、図4(b)に示すように、p型G
aAs保護層42にリン酸系エッチング液でサイドエッ
チング45を施した後、図4(e)に示すように、n型
GaAs電流狭窄層46をMOCVD法又はMBE法に
より形成し、次に、図4(f)に示すようにSiO2
スク層43をフッ酸系エッチング液で除去し、p型Ga
Asキャップ層47をMOCVD法又はMBE法により
形成した後、p型GaAsキャップ層47上及びn型基
板36下面にそれぞれp型電極及びn型電極(いずれも
図示せず)を形成する。
Thereafter, as shown in FIG.
After performing side etching 45 on the aAs protective layer 42 with a phosphoric acid-based etchant, an n-type GaAs current confinement layer 46 is formed by MOCVD or MBE as shown in FIG. As shown in FIG. 4F, the SiO 2 mask layer 43 is removed with a hydrofluoric acid-based etchant, and
After the As cap layer 47 is formed by MOCVD or MBE, a p-type electrode and an n-type electrode (both not shown) are formed on the p-type GaAs cap layer 47 and on the lower surface of the n-type substrate 36, respectively.

【0051】この実施の形態の製造方法で得られる半導
体レーザは、2段電流狭窄層(ブロック層)構造を有す
る。そして、n型AlInP電流狭窄層(ブロック層)
46は、ストライプ状リッジ導波路44よりも狭い幅で
形成されるとともに、ストライプ状リッジ導波路44の
最上層化合物半導体結晶層であるp型GaAs保護層4
2の上面および下面に共に平行なサイド凸領域46aを
有したものとなる。これにより、図8に示したp型Ga
Asキャップ層90における凹凸の形成を排除し、平坦
な表面のp型GaAsキャップ層47が形成される。
The semiconductor laser obtained by the manufacturing method of this embodiment has a two-stage current confinement layer (block layer) structure. Then, an n-type AlInP current confinement layer (block layer)
Reference numeral 46 denotes a p-type GaAs protective layer 4 which is formed to have a width smaller than that of the stripe-shaped ridge waveguide 44 and is the uppermost compound semiconductor crystal layer of the stripe-shaped ridge waveguide 44.
2 has a side convex region 46a parallel to both the upper and lower surfaces. Thereby, the p-type Ga shown in FIG.
The formation of irregularities in the As cap layer 90 is eliminated, and the p-type GaAs cap layer 47 having a flat surface is formed.

【0052】かかる方法で製造された半導体レーザ素子
の特性は、発振閾値電流が約45mA程度であり、2m
A程度から10mA程度まで安定した自励発振特性を有
しており、高性能な半導体レーザが得られていることを
示す。
The characteristics of the semiconductor laser device manufactured by such a method are as follows.
It has stable self-sustained pulsation characteristics from about A to about 10 mA, indicating that a high-performance semiconductor laser has been obtained.

【0053】(実施の形態5)この実施の形態の化合物
半導体のエッチング方法を用いた半導体レーザの製造方
法を図5に基づいて説明する。
(Embodiment 5) A method for manufacturing a semiconductor laser using the method for etching a compound semiconductor according to this embodiment will be described with reference to FIG.

【0054】最初に、n型GaAs基板48上に、層厚
0.3μmのn型Ga0.5 In0.5Pバッファ層49、
層厚1.2μmのn型(Al0.7 Ga0.3 0.5 In
0.5 Pクラッド層50、層厚0.1μmのアンドープ
(Alx Ga1-x 0.5 In0.5P活性層51、層厚
0.8μmのp型(Al0.7 Ga0.3 0.5 In0.5
クラッド層52、層厚0.1μmのp型Ga0.5 In
0.5 Pキャップ層53、層厚0.3μmのp型GaAs
保護層55を有機金属気相成長法(MOCVD法)又は
分子線エピタキシャル法(MBE法)により連続成長す
る。
First, an n-type Ga 0.5 In 0.5 P buffer layer 49 having a thickness of 0.3 μm is formed on an n-type GaAs substrate 48.
N-type (Al 0.7 Ga 0.3 ) 0.5 In with a layer thickness of 1.2 μm
0.5 P cladding layer 50, undoped (Al x Ga 1 -x ) 0.5 In 0.5 P active layer 51 with a layer thickness of 0.1 μm, p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P with a layer thickness of 0.8 μm
Cladding layer 52, p-type Ga 0.5 In with a thickness of 0.1 μm
0.5 P cap layer 53, 0.3 μm thick p-type GaAs
The protective layer 55 is continuously grown by metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE).

【0055】次に、p型GaAs保護層55上にストラ
イプ状の層厚0.2μm、幅3.0μmのSiO2 マス
ク層54を電子ビーム蒸着法及びフォトリソグラフ技術
によって形成した後、SiO2 マスク層54を介して、
温度30℃の臭化水素酸(HBrが47%含有):過酸
化水素水(H2 2 が35%含有):水=5:1:20
0(体積比)のエッチング液でエッチング(エッチング
レートは約30Å/秒)を行うことによって、p型Ga
As保護層55だけが選択的にエッチング除去される。
Next, after a stripe of thickness 0.2μm on the p-type GaAs protective layer 55, the SiO 2 mask layer 54 of width 3.0μm was formed by electron beam evaporation and photolithography, the SiO 2 mask Through layer 54,
Hydrobromic acid at a temperature of 30 ° C. (containing 47% of HBr): aqueous hydrogen peroxide (containing 35% of H 2 O 2 ): water = 5: 1: 20
By performing etching (etching rate is about 30 ° / sec) with an etching solution of 0 (volume ratio), p-type Ga
Only the As protective layer 55 is selectively etched away.

【0056】上記の臭化水素酸:過酸化水素水:水のエ
ッチング液の場合、水:臭化水素酸の混合比が1:40
以下で且つ臭化水素酸:過酸化水素水の混合比が5:1
以下の場合は、GaAs系化合物半導体結晶あるいはG
aAs系化合物結晶積層体に対してエッチング作用を及
ぼすが、InP系化合物半導体結晶あるいはInP系化
合物半導体結晶積層体に対してはエッチング作用を及ぼ
さない。また、この場合の実用的温度は5〜50℃であ
る。
In the case of the above-mentioned hydrobromic acid: hydrogen peroxide solution: water etching solution, the mixing ratio of water: hydrobromic acid is 1:40.
Or less, and the mixing ratio of hydrobromic acid: hydrogen peroxide solution is 5: 1
In the following cases, a GaAs compound semiconductor crystal or G
An etching effect is exerted on the aAs-based compound crystal laminate, but not on the InP-based compound semiconductor crystal or the InP-based compound semiconductor crystal laminate. The practical temperature in this case is 5 to 50C.

【0057】(実施の形態6)この実施の形態の化合物
半導体のエッチング方法を用いた半導体レーザの製造方
法を図6に基づいて説明する。
(Embodiment 6) A method of manufacturing a semiconductor laser using the compound semiconductor etching method of this embodiment will be described with reference to FIG.

【0058】n型GaAs基板56上に、n型Ga0.5
In0.5 P層57、n型(Al0.7Ga0.3 0.5 In
0.5 P層58、アンドープ(Alx Ga1-x 0.5 In
0.5P層59、p型(Al0.7 Ga0.3 0.5 In0.5
P層60、n型GaAs層61、p型GaAs層62が
有機金属気相成長法(MOCVD法)又は分子線エピタ
キシャル法(MBE法)により形成されたウェハのp型
GaAs層62上に、フォトリソグラフ技術等によって
フォトレジストパターン63を形成する。
On an n-type GaAs substrate 56, an n-type Ga 0.5
In 0.5 P layer 57, n-type (Al 0.7 Ga 0.3 ) 0.5 In
0.5 P layer 58, undoped (Al x Ga 1 -x ) 0.5 In
0.5 P layer 59, p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5
A P-type layer 60, an n-type GaAs layer 61, and a p-type GaAs layer 62 are formed on a p-type GaAs layer 62 of a wafer formed by metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE). A photoresist pattern 63 is formed by a lithographic technique or the like.

【0059】次に、パターン63を介して、p型GaA
s層62からn型GaAs基板56に至るまでを温度3
0℃の臭化水素酸(HBrが47%含有):塩酸(HC
lが35%含有):リン酸(H3 PO4 が85〜87%
含有):過酸化水素水(H22 が35%含有)=7
5:50:50:1(体積比)のエッチング液でエッチ
ング(エッチングレートは約1μm/分)することで、
エッチング溝64を形成して素子分離を行う。
Next, the p-type GaAs is
The temperature ranging from the s layer 62 to the n-type GaAs substrate 56 is 3
Hydrobromic acid at 0 ° C. (containing 47% of HBr): hydrochloric acid (HC
l 35% content): phosphoric acid (H 3 PO 4 is from 85 to 87%
(Contained): hydrogen peroxide solution (containing 35% of H 2 O 2 ) = 7
By etching with an etching solution of 5: 50: 50: 1 (volume ratio) (etching rate is about 1 μm / min),
An element is isolated by forming an etching groove 64.

【0060】ここで、塩酸とリン酸を混入することで、
例えばオフ研磨(ウェハ表面が任意の結晶面となるよう
する研磨)がなされたオフ基板を用いた場合にみられる
エッチングの不均一状態が大きく改善される。
Here, by mixing hydrochloric acid and phosphoric acid,
For example, the non-uniform state of etching, which is observed when an off-substrate having been subjected to off-polishing (polishing so that the wafer surface has an arbitrary crystal plane) is greatly improved.

【0061】上記エッチング液の混合比や温度はその目
的に応じて任意に選定することができるが、実用的には
臭化水素酸:過酸化水素水が50:1〜150:1であ
り臭化水素酸:塩酸:リン酸が1:2:2〜4:1:1
であること又温度は10〜50℃であることが好まし
い。
The mixing ratio and temperature of the above-mentioned etching solution can be arbitrarily selected according to the purpose, but practically, hydrobromic acid: hydrogen peroxide solution is 50: 1 to 150: 1, Hydrofluoric acid: hydrochloric acid: phosphoric acid 1: 2: 2 to 4: 1: 1
And the temperature is preferably 10 to 50 ° C.

【0062】(実施の形態7)この実施の形態の化合物
半導体のエッチング方法を用いた半導体レーザの製造方
法をて説明する。
(Embodiment 7) A method for manufacturing a semiconductor laser using the compound semiconductor etching method of this embodiment will be described.

【0063】図には示していないが、例えばn型GaA
s基板上に、n型GaAsバッファ層、n型Al0.45
0.55Asクラッド層、アンドープAl0.14Ga0.86
s活性層、p型Al0.45Ga0.55Asクラッド層、p型
GaAsコンタクト層を順次MOCVD法又はMBE法
で形成した後、電子ビーム蒸着及びフォトリソグラフ技
術によって所望のSiO2 マスクパターンを形成する。
Although not shown, for example, n-type GaAs
An n-type GaAs buffer layer and an n-type Al 0.45 G
a 0.55 As cladding layer, undoped Al 0.14 Ga 0.86 A
After an s active layer, a p-type Al 0.45 Ga 0.55 As clad layer, and a p-type GaAs contact layer are sequentially formed by MOCVD or MBE, a desired SiO 2 mask pattern is formed by electron beam evaporation and photolithography.

【0064】しかる後に、マスクパターンを介して温度
10℃の臭化水素酸(HBrが47%含有):リン酸
(H3 PO4 が85〜87%含有):過酸化水素水(H
2 2が35%含有)=75:50:1(体積比)のエ
ッチング液でp型GaAsコンタクト層からp型AlG
aAsクラッド層の一部に至るまでをエッチング(エッ
チングレートは約100Å/秒)することで、ストライ
プ状リッジ導波路のパターンを形成することができるも
のである。
Thereafter, through a mask pattern, hydrobromic acid (containing 47% of HBr): phosphoric acid (containing 85 to 87% of H 3 PO 4 ): aqueous hydrogen peroxide (containing HBr at a temperature of 10 ° C.)
2 O 2 35% content) = 75: 50: 1 ( p -type AlG from p-type GaAs contact layer with an etching solution volume ratio)
By etching a part of the aAs cladding layer (etching rate is about 100 ° / sec), a pattern of a stripe-shaped ridge waveguide can be formed.

【0065】(実施の形態8)この実施の形態の化合物
半導体のエッチング方法を説明する。
(Embodiment 8) A method of etching a compound semiconductor according to this embodiment will be described.

【0066】図には示していないが、例えば、n型Ga
As基板上にMOCVD法又はMBE法で形成されたZ
nSe層をフォトレジストパターンを介して温度30℃
の臭化水素酸(HBrが47%含有):リン酸(H3
4 が85〜87%含有):過酸化水素水(H2 2
35%含有)=75:50:1(体積比)のエッチング
液でエッチング(エッチングレートは約300Å/秒)
することで、所望のパターンを得ることができる。
Although not shown in the figure, for example, n-type Ga
Z formed on MO substrate by MOCVD or MBE
The temperature of the nSe layer is 30 ° C. through the photoresist pattern.
Hydrobromic acid (containing 47% HBr): phosphoric acid (H 3 P
Etching with an etching solution of O 4 : 85-87%): hydrogen peroxide solution (H 2 O 2 : 35%) = 75: 50: 1 (volume ratio) (etching rate: about 300 ° / sec)
By doing so, a desired pattern can be obtained.

【0067】(実施の形態9)この実施の形態の化合物
半導体のエッチング方法を説明する。
(Embodiment 9) A method of etching a compound semiconductor of this embodiment will be described.

【0068】図には示していないが、例えばInP基板
上にMBE法で形成されたInAs層をフォトレジスト
パターンを介して温度10℃の臭化水素酸(HBrが4
7%含有):リン酸(H3 PO4 が85〜87%含
有):過酸化水素水(H2 2 が35%含有)=75:
50:1(体積比)のエッチング液でエッチング(エッ
チングレートは約50Å/秒)することで、所望のパタ
ーンが得られる。
Although not shown in the drawing, for example, an InAs layer formed on an InP substrate by MBE is formed by etching a hydrobromic acid (HBr 4) at a temperature of 10 ° C. through a photoresist pattern.
7% contained): containing phosphoric acid (H 3 PO 4 is from 85 to 87%): hydrogen peroxide (H 2 O 2 35% content) = 75:
A desired pattern can be obtained by etching with an etchant of 50: 1 (volume ratio) (etching rate is about 50 ° / sec).

【0069】(実施の形態10)この実施の形態の化合
物半導体のエッチング方法を説明する。
(Embodiment 10) A method for etching a compound semiconductor of this embodiment will be described.

【0070】図には示していないが、例えばn型GaA
s基板上に、n型GaAsバッファ層、n型Al0.45
0.55Asクラッド層、アンドープAl0.14Ga0.86
s活性層、p型Al0.45Ga0.55Asクラッド層、p型
GaAsコンタクト層を順次MOCVD法又はMBE法
で形成した後、電子ビーム蒸着及びフォトリソグラフ技
術によって所望のSiO2マスクパターンを形成する。
Although not shown in the figure, for example, n-type GaAs
An n-type GaAs buffer layer and an n-type Al 0.45 G
a 0.55 As cladding layer, undoped Al 0.14 Ga 0.86 A
After an s active layer, a p-type Al 0.45 Ga 0.55 As clad layer, and a p-type GaAs contact layer are sequentially formed by MOCVD or MBE, a desired SiO 2 mask pattern is formed by electron beam evaporation and photolithography.

【0071】しかる後に、マスクパターンを介して温度
30°Cの臭化水素酸(HBrが47%含有):過酸化
水素水(H22が35%含有)=75:1(体積比)の
エッチング液でエッチング(エッチングレートは約10
00Å/秒)することで、p型GaAsコンタクト層か
らp型Al0.45Ga0.55Asクラッド層までのエッチン
グが可能であり、1回のエッチング工程でストライプ状
リッジ導波路のパターンが形成されるというものであ
る。
Thereafter, through a mask pattern, hydrobromic acid (containing 47% of HBr): hydrogen peroxide (containing 35% of H 2 O 2 ) at a temperature of 30 ° C. = 75: 1 (volume ratio) Etching with an etching solution (etching rate is about 10
(00 ° / sec), it is possible to etch from the p-type GaAs contact layer to the p-type Al 0.45 Ga 0.55 As clad layer, and the pattern of the stripe-shaped ridge waveguide is formed in one etching step. It is.

【0072】(実施の形態11)この実施の形態の化合
物半導体のエッチング方法を説明する。
(Embodiment 11) A method for etching a compound semiconductor of this embodiment will be described.

【0073】図には示していないが、例えば、n型Ga
As基板上に、n型Ga0.5In0.5P層、n型(Al
0.7Ga0.30.5In0.5P層、アンドープ(AlxGa
1-x0. 5In0.5P層、p型(Al0.7Ga0.30.5In
0.5P層、n型GaAs層、p型GaAs層がMOCV
D法又はMBE法により形成されたウェハのp型GaA
s層上にフォトリソグラフ技術等によって、所望のフォ
トレジストパターンを形成する。
Although not shown in the figure, for example, n-type Ga
On an As substrate, an n-type Ga 0.5 In 0.5 P layer and an n-type (Al
0.7 Ga 0.3 ) 0.5 In 0.5 P layer, undoped (Al x Ga
1-x) 0. 5 In 0.5 P layer, p-type (Al 0.7 Ga 0.3) 0.5 In
0.5 P layer, n-type GaAs layer and p-type GaAs layer are MOCV
P-type GaAs of wafer formed by D method or MBE method
A desired photoresist pattern is formed on the s layer by a photolithographic technique or the like.

【0074】しかる後に、フォトレジストパターンを介
してp型GaAs基板に至るまでを温度30°Cの臭化
水素酸(HBrが47%含有):過酸化水素水(H22
が35%含有):塩酸(HClが35%含有)=75:
1:2.5(体積比)のエッチング液でエッチング(エ
ッチングレートは約1000Å/秒)することで、素子
分離溝の形成等を行うというものである。
After that, a process to reach the p-type GaAs substrate through the photoresist pattern at a temperature of 30 ° C. of hydrobromic acid (containing 47% of HBr): hydrogen peroxide solution (H 2 O 2)
35%): hydrochloric acid (35% HCl) = 75:
By performing etching with an etchant of 1: 2.5 (volume ratio) (etching rate is about 1000 ° / sec), an element isolation groove is formed.

【0075】なお、臭化水素酸:リン酸:水=1:1:
30のエッチング液を用いて各種化合物半導体を温度3
0℃でエッチング(エッチングレートはZnSeの場合
で約40Å/秒)することができる。
Incidentally, hydrobromic acid: phosphoric acid: water = 1: 1:
Various compound semiconductors were heated at a temperature of 3 using an etching solution of 30.
Etching can be performed at 0 ° C. (etching rate is about 40 ° / sec in the case of ZnSe).

【0076】また、以上説明した実施の形態では、化合
物半導体結晶(結晶層)を用いた半導体レーザを製造す
る例について説明をしたが、他の化合物半導体素子(電
子デバイス)の製造方法にも同様に用いることができ
る。更に、前述した化合物半導体結晶(結晶層)及びそ
れらの積層体の他に、イオン化結合を有する化合物半導
体結晶(結晶層)に対して用いても同様な効果を有す
る。
In the embodiment described above, an example of manufacturing a semiconductor laser using a compound semiconductor crystal (crystal layer) has been described. However, the same applies to a method of manufacturing another compound semiconductor element (electronic device). Can be used. Further, in addition to the above-described compound semiconductor crystal (crystal layer) and a laminate thereof, a similar effect can be obtained when used for a compound semiconductor crystal (crystal layer) having an ionized bond.

【0077】[0077]

【発明の効果】以上説明したように、臭化水素酸と過酸
化水素水を含む混合液を用いたこの発明のエッチング方
法によれば、GaAs系化合物半導体結晶(結晶層)、
InP系化合物半導体結晶(結晶層)、ZnSe系化合
物半導体結晶(結晶層)、InAs系化合物半導体結晶
(結晶層)、又は、これら化合物半導体結晶(結晶層)
から成る積層体に、1回のエッチング工程によって制御
性良くパターン形成することが可能となる。一方、前記
混合液にリン酸、塩酸、リン酸と塩酸、或いは水を混合
することによって、エッチング速度の制御、エッチング
断面形状の制御、或いは、エッチングの選択性を持たせ
ることも可能であり、それぞれの目的にあわせてエッチ
ング液組成を容易に選択することも可能である。そし
て、この発明の半導体レーザにあっては、レーザ光の広
がり角制御が容易であり、2段電流狭窄層構造の半導体
レーザにあってもその形成が容易であるとともに、その
特性を向上することができるという効果を奏する。
As described above, according to the etching method of the present invention using the mixed solution containing hydrobromic acid and hydrogen peroxide, the GaAs compound semiconductor crystal (crystal layer),
InP-based compound semiconductor crystal (crystal layer), ZnSe-based compound semiconductor crystal (crystal layer), InAs-based compound semiconductor crystal (crystal layer), or these compound semiconductor crystals (crystal layer)
It is possible to form a pattern with good controllability by a single etching step on the laminate composed of. On the other hand, by mixing phosphoric acid, hydrochloric acid, phosphoric acid and hydrochloric acid, or water in the mixed solution, it is possible to control the etching rate, control the etching cross-sectional shape, or impart etching selectivity, It is also possible to easily select the composition of the etching solution according to each purpose. According to the semiconductor laser of the present invention, it is easy to control the divergence angle of the laser beam, and to easily form the semiconductor laser having the two-stage current confinement layer structure and to improve the characteristics thereof. This has the effect that it can be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施の形態に係る半導体レー
ザの製造工程図である。
FIG. 1 is a manufacturing process diagram of a semiconductor laser according to a first embodiment of the present invention.

【図2】この発明の第2の実施の形態に係る半導体レー
ザの製造工程図である。
FIG. 2 is a manufacturing process diagram of a semiconductor laser according to a second embodiment of the present invention.

【図3】この発明の第3の実施の形態に係る半導体レー
ザの製造工程図である。
FIG. 3 is a manufacturing step diagram of a semiconductor laser according to a third embodiment of the present invention.

【図4】この発明の第4の実施の形態に係る半導体レー
ザの製造工程図である。
FIG. 4 is a manufacturing process diagram of a semiconductor laser according to a fourth embodiment of the present invention.

【図5】この発明の第5の実施の形態に係る半導体レー
ザの製造工程図である。
FIG. 5 is a manufacturing step diagram of a semiconductor laser according to a fifth embodiment of the present invention.

【図6】この発明の第6の実施の形態に係る化合物半導
体結晶層のエッチング模式図である。
FIG. 6 is a schematic diagram illustrating etching of a compound semiconductor crystal layer according to a sixth embodiment of the present invention.

【図7】従来の半導体レーザの製造工程図の一例であ
る。
FIG. 7 is an example of a manufacturing process diagram of a conventional semiconductor laser.

【図8】従来の半導体レーザの製造工程図の一例であ
る。
FIG. 8 is an example of a manufacturing process diagram of a conventional semiconductor laser.

【符号の説明】 1 n型GaAs基板1上 2 n型GaInPバッファ層 3 n型AlGaInPクラッド層 4 アンドープAlGaInP活性層 5 p型AlGaInPクラッド層 6 p型GaInPキャップ層 7 p型保護層 8 SiO2 マスク層 9 ストライプ状リッジ導波路 10 n型GaAs電流狭窄層 12 p型GaAsキャップ層DESCRIPTION OF SYMBOLS 1 On n-type GaAs substrate 1 2 n-type GaInP buffer layer 3 n-type AlGaInP cladding layer 4 undoped AlGaInP active layer 5 p-type AlGaInP cladding layer 6 p-type GaInP cap layer 7 p-type protection layer 8 SiO 2 mask Layer 9 Striped ridge waveguide 10 n-type GaAs current confinement layer 12 p-type GaAs cap layer

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 GaとAsを少なくとも含有する第1化
合物半導体結晶、ZnとSeを少なくとも含有する第2
化合物半導体結晶、またはInとAsを少なくとも含有
する第3化合物半導体結晶のいずれかを少なくとも有し
て成る化合物半導体を、臭化水素酸と、過酸化水素水と
を含む混合液を用いてエッチングすることを特徴とする
化合物半導体のエッチング方法。
1. A first compound semiconductor crystal containing at least Ga and As, and a second compound semiconductor crystal containing at least Zn and Se.
A compound semiconductor having at least either a compound semiconductor crystal or a third compound semiconductor crystal containing at least In and As is etched using a mixed solution containing hydrobromic acid and aqueous hydrogen peroxide. A method for etching a compound semiconductor, comprising:
【請求項2】 GaとAsを少なくとも含有する第1化
合物半導体結晶、ZnとSeを少なくとも含有する第2
化合物半導体結晶、InとAsを少なくとも含有する第
3化合物半導体結晶、またはInとPを少なくとも含有
する第4化合物半導体結晶のいずれかを少なくとも有し
て成る化合物半導体を、臭化水素酸と、過酸化水素水
と、リン酸を含む混合液を用いてエッチングすることを
特徴とする化合物半導体のエッチング方法。
2. A first compound semiconductor crystal containing at least Ga and As, and a second compound semiconductor containing at least Zn and Se.
A compound semiconductor having at least one of a compound semiconductor crystal, a third compound semiconductor crystal containing at least In and As, or a fourth compound semiconductor crystal containing at least In and P is treated with hydrobromic acid and A method for etching a compound semiconductor, comprising etching using a mixed solution containing hydrogen oxide water and phosphoric acid.
【請求項3】 GaとAsを少なくとも含有する第1化
合物半導体結晶、ZnとSeを少なくとも含有する第2
化合物半導体結晶、InとAsを少なくとも含有する第
3化合物半導体結晶、またはInとPを少なくとも含有
する第4化合物半導体結晶のいずれかを少なくとも有し
て成る化合物半導体を、臭化水素酸と、過酸化水素水
と、塩酸を含む混合液を用いてエッチングすることを特
徴とする化合物半導体のエッチング方法。
3. A first compound semiconductor crystal containing at least Ga and As, and a second compound semiconductor crystal containing at least Zn and Se.
A compound semiconductor having at least one of a compound semiconductor crystal, a third compound semiconductor crystal containing at least In and As, or a fourth compound semiconductor crystal containing at least In and P is treated with hydrobromic acid and A method for etching a compound semiconductor, comprising etching using a mixed solution containing hydrogen oxide water and hydrochloric acid.
【請求項4】 GaとAsを少なくとも含有する第1化
合物半導体結晶、ZnとSeを少なくとも含有する第2
化合物半導体結晶、InとAsを少なくとも含有する第
3化合物半導体結晶、またはInとPを少なくとも含有
する第4化合物半導体結晶のいずれかを少なくとも有し
て成る化合物半導体を、臭化水素酸と、過酸化水素水
と、リン酸と、塩酸を含む混合液を用いてエッチングす
ることを特徴とする化合物半導体のエッチング方法。
4. A first compound semiconductor crystal containing at least Ga and As, and a second compound semiconductor containing at least Zn and Se.
A compound semiconductor having at least one of a compound semiconductor crystal, a third compound semiconductor crystal containing at least In and As, or a fourth compound semiconductor crystal containing at least In and P is treated with hydrobromic acid and A method for etching a compound semiconductor, comprising etching using a mixed solution containing hydrogen oxide water, phosphoric acid, and hydrochloric acid.
【請求項5】 GaとAsを少なくとも含有する第1化
合物半導体結晶、ZnとSeを少なくとも含有する第2
化合物半導体結晶、InとAsを少なくとも含有する第
3化合物半導体結晶、またはInとPを少なくとも含有
する第4化合物半導体結晶のいずれかを少なくとも有し
て成る化合物半導体を、臭化水素酸と、過酸化水素水
と、水を含む混合液を用いてエッチングすることを特徴
とする化合物半導体のエッチング方法。
5. A first compound semiconductor crystal containing at least Ga and As, and a second compound semiconductor crystal containing at least Zn and Se.
A compound semiconductor having at least one of a compound semiconductor crystal, a third compound semiconductor crystal containing at least In and As, or a fourth compound semiconductor crystal containing at least In and P is treated with hydrobromic acid and A method for etching a compound semiconductor, comprising etching using a mixed solution containing hydrogen oxide water and water.
【請求項6】 上記GaとAsを少なくとも含有する第
1化合物半導体結晶が、AlGaAs系半導体結晶、G
aAs系半導体結晶、又はこれらの積層体であることを
特徴とする請求項1乃至請求項5のいずれかに記載の化
合物半導体のエッチング方法。
6. The first compound semiconductor crystal containing at least Ga and As is an AlGaAs-based semiconductor crystal,
The method for etching a compound semiconductor according to claim 1, wherein the method is an aAs-based semiconductor crystal or a laminate thereof.
【請求項7】 上記ZnとSeを少なくとも含有する第
2化合物半導体結晶が、ZnSeS系半導体結晶、Zn
Se系半導体結晶、又はこれらの積層体であることを特
徴とする請求項1乃至請求項5のいずれかに記載の化合
物半導体のエッチング方法。
7. The second compound semiconductor crystal containing at least Zn and Se is a ZnSeS-based semiconductor crystal, Zn
The method for etching a compound semiconductor according to claim 1, wherein the etching method is a Se-based semiconductor crystal or a stacked body thereof.
【請求項8】 上記InとAsを少なくとも含有する第
3化合物半導体結晶が、InGaAs系半導体結晶、I
nAlAs系半導体結晶、InGaAlAs系半導体結
晶、又はこれらの積層体であることを特徴とする請求項
1乃至請求項5のいずれかに記載の化合物半導体のエッ
チング方法。
8. The third compound semiconductor crystal containing at least In and As is an InGaAs-based semiconductor crystal,
6. The compound semiconductor etching method according to claim 1, wherein the compound semiconductor is an nAlAs-based semiconductor crystal, an InGaAlAs-based semiconductor crystal, or a laminate thereof.
【請求項9】 上記InとPを少なくとも含有する第4
化合物半導体結晶が、GaInP系半導体結晶、AlI
nP系半導体結晶、AlGaInP系半導体結晶、又は
これらの積層体であることを特徴とする請求項2乃至請
求項5のいずれかに記載の化合物半導体のエッチング方
法。
9. The fourth material containing at least In and P.
Compound semiconductor crystal is GaInP-based semiconductor crystal, AlI
The method for etching a compound semiconductor according to claim 2, wherein the compound semiconductor is an nP-based semiconductor crystal, an AlGaInP-based semiconductor crystal, or a stacked body thereof.
【請求項10】 化合物半導体が、GaAs半導体基
板、GaInP半導体結晶層、AlGaInP結晶層、
GaInP半導体結晶層、GaAs半導体結晶層とをこ
の順序で含む積層体であり、該積層体を請求項1乃至請
求項5のいずれかのエッチング方法を用いてエッチング
することを特徴とする化合物半導体のエッチング方法。
10. A compound semiconductor comprising: a GaAs semiconductor substrate, a GaInP semiconductor crystal layer, an AlGaInP crystal layer,
A compound semiconductor comprising a GaInP semiconductor crystal layer and a GaAs semiconductor crystal layer in this order, and the stacked body is etched using the etching method according to any one of claims 1 to 5. Etching method.
【請求項11】 請求項1乃至請求項10のいずれかに
記載の化合物半導体のエッチング方法を用いる工程を有
していることを特徴とする化合物半導体素子の製造方
法。
11. A method for manufacturing a compound semiconductor device, comprising the step of using the method for etching a compound semiconductor according to claim 1. Description:
【請求項12】 電流狭窄層が、ストライプ状のリッジ
導波路の最上層化合物半導体結晶層と略同一幅を有する
とともに、当該最上層化合物半導体層の両端からその近
傍において略直上方向に形成されて成ることを特徴とす
る半導体レーザ。
12. A current confinement layer having substantially the same width as the uppermost compound semiconductor crystal layer of the stripe-shaped ridge waveguide, and being formed almost directly above both ends of the uppermost compound semiconductor layer and in the vicinity thereof. A semiconductor laser, comprising:
【請求項13】 電流狭窄層が、ストライプ状のリッジ
導波路よりも狭い幅で形成されるとともに、ストライプ
状のリッジ導波路の最上層化合物半導体結晶層の上面お
よび下面に共に平行なサイド領域が形成されていること
を特徴とする半導体レーザ。
13. A current confinement layer having a width smaller than that of a stripe-shaped ridge waveguide, and a side region parallel to both upper and lower surfaces of an uppermost compound semiconductor crystal layer of the stripe-shaped ridge waveguide. A semiconductor laser characterized by being formed.
JP06826297A 1997-03-21 1997-03-21 Etching method of compound semiconductor Expired - Fee Related JP3850944B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06826297A JP3850944B2 (en) 1997-03-21 1997-03-21 Etching method of compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06826297A JP3850944B2 (en) 1997-03-21 1997-03-21 Etching method of compound semiconductor

Publications (2)

Publication Number Publication Date
JPH10270786A true JPH10270786A (en) 1998-10-09
JP3850944B2 JP3850944B2 (en) 2006-11-29

Family

ID=13368674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06826297A Expired - Fee Related JP3850944B2 (en) 1997-03-21 1997-03-21 Etching method of compound semiconductor

Country Status (1)

Country Link
JP (1) JP3850944B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086494A (en) * 2004-08-20 2006-03-30 Victor Co Of Japan Ltd Manufacturing method for ridge waveguide type semiconductor laser device
JP2006128491A (en) * 2004-10-29 2006-05-18 Sharp Corp Manufacturing method of semiconductor laser device
US7120181B1 (en) 1999-03-24 2006-10-10 Sanyo Electric Co., Ltd. Semiconductor laser device and method of fabricating the same
CN111106004A (en) * 2018-10-29 2020-05-05 东泰高科装备科技有限公司 A kind of gallium arsenide etching method
CN112582262A (en) * 2020-11-27 2021-03-30 中国电子科技集团公司第十三研究所 Non-selective wet etching method for multilayer material and application thereof
CN113889553A (en) * 2021-10-29 2022-01-04 中国电子科技集团公司第十八研究所 A Wet Step Etching Process for GaInP/GaInAs/Ge Solar Cells

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7120181B1 (en) 1999-03-24 2006-10-10 Sanyo Electric Co., Ltd. Semiconductor laser device and method of fabricating the same
JP2006086494A (en) * 2004-08-20 2006-03-30 Victor Co Of Japan Ltd Manufacturing method for ridge waveguide type semiconductor laser device
JP2006128491A (en) * 2004-10-29 2006-05-18 Sharp Corp Manufacturing method of semiconductor laser device
CN111106004A (en) * 2018-10-29 2020-05-05 东泰高科装备科技有限公司 A kind of gallium arsenide etching method
CN112582262A (en) * 2020-11-27 2021-03-30 中国电子科技集团公司第十三研究所 Non-selective wet etching method for multilayer material and application thereof
CN112582262B (en) * 2020-11-27 2022-10-04 中国电子科技集团公司第十三研究所 Non-selective wet etching method for multilayer material and application thereof
CN113889553A (en) * 2021-10-29 2022-01-04 中国电子科技集团公司第十八研究所 A Wet Step Etching Process for GaInP/GaInAs/Ge Solar Cells

Also Published As

Publication number Publication date
JP3850944B2 (en) 2006-11-29

Similar Documents

Publication Publication Date Title
JPH08307013A (en) Semiconductor laser device and manufacturing method thereof
US6430203B1 (en) Semiconductor laser device with non-oxidized facet regions
JP3553147B2 (en) Method for manufacturing semiconductor layer
JP3982985B2 (en) Manufacturing method of semiconductor laser device
JP2008235442A (en) Semiconductor light emitting device and manufacturing method thereof
JPH1140879A (en) Semiconductor laser and method of manufacturing the same
JPH10270786A (en) Etching method of compound semiconductor, manufacture of compound semiconductor, and semiconductor laser
JP2005005696A (en) Manufacturing method of ridge waveguide type semiconductor laser device and ridge waveguide type semiconductor laser device
US20020043209A1 (en) Method of fabricating compound semiconductor device
JPH05259574A (en) Semiconductor laser device and manufacture thereof
JP2525788B2 (en) Method for manufacturing semiconductor laser device
JP2804197B2 (en) Manufacturing method of semiconductor laser
JPH09232678A (en) Semiconductor device, manufacturing method thereof, semiconductor laser and manufacturing method thereof
JP3689733B2 (en) Manufacturing method of semiconductor device
JP2000340887A (en) Semiconductor laser and method of manufacturing the same
JP2525776B2 (en) Method for manufacturing semiconductor device
JP3143105B2 (en) Method for manufacturing semiconductor laser device
JP2003218465A (en) Stripe waveguide structure type semiconductor laser device and method of manufacturing the same
JP3908471B2 (en) Manufacturing method of semiconductor laser device
JPH11346033A (en) Semiconductor laser and manufacture thereof
JP2008028093A (en) Semiconductor laser device and manufacturing method thereof
JPH01238085A (en) Semiconductor laser element
JPH09153657A (en) Method for manufacturing semiconductor laser
JPH11284276A (en) Semiconductor laser device and its manufacture
KR100278631B1 (en) Semiconductor laser diode and manufacturing method thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040223

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040412

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20040430

Free format text: JAPANESE INTERMEDIATE CODE: A912

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060517

A61 First payment of annual fees (during grant procedure)

Effective date: 20060831

Free format text: JAPANESE INTERMEDIATE CODE: A61

LAPS Cancellation because of no payment of annual fees