JPH10270790A - Surface-emitting laser - Google Patents

Surface-emitting laser

Info

Publication number
JPH10270790A
JPH10270790A JP7374297A JP7374297A JPH10270790A JP H10270790 A JPH10270790 A JP H10270790A JP 7374297 A JP7374297 A JP 7374297A JP 7374297 A JP7374297 A JP 7374297A JP H10270790 A JPH10270790 A JP H10270790A
Authority
JP
Japan
Prior art keywords
semiconductor multilayer
layer
film
mesa
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7374297A
Other languages
Japanese (ja)
Inventor
Ko Kurihara
香 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7374297A priority Critical patent/JPH10270790A/en
Publication of JPH10270790A publication Critical patent/JPH10270790A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce a contact resistance that occupies the large part of an element resistance by forming a specific number of trenches at a contact layer that is the lowest layer of an upper semiconductor multilayer film for allowing an electrode to contact the surrounding of the bottom part of a mesa. SOLUTION: An n-type semiconductor multilayer reflecting film is formed on a n-type GaAs substrate and further a clad layer 3, an active layer 4, a clad layer 5, a contact layer 7 for forming an electrode, and a p-type semiconductor multilayer reflecting film 6 are formed. Then, a p-type semiconductor multilayer reflection film 6 is etched up to the upper surface of the contact layer 7, for example, by a reactive ion beam etching, thus forming a mesa. Then, a beam exposure resist is formed around the mesa, a pattern is formed by a beam exposure, and at least one trench 30 is formed by etching. Then, a p-type electrode 23 in a shape for covering the mesa is formed and further a plating pad 24 is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は垂直共振器型面発光
レーザに関する。
The present invention relates to a vertical cavity surface emitting laser.

【0002】[0002]

【従来の技術】従来の面発光レーザでは、抵抗の高いp
型半導体多層反射膜を迂回してコンタクト層から電流を
注入することが可能で、しかも横方向のシート抵抗は層
の厚さを厚く、通常の5倍の5/4λとすることにより
抵抗を低減することが知られていた。
2. Description of the Related Art A conventional surface emitting laser has a high resistance p.
Current can be injected from the contact layer bypassing the reflective semiconductor multilayer film, and the sheet resistance in the lateral direction is increased by increasing the thickness of the layer to 5 / 4λ, which is five times the normal value. Was known to do.

【0003】図4は面発光レーザの1例である従来の垂
直共振器型面発光レーザの断面構造であり、図5はこの
面発光レーザのプロセスフロー図である。以下に製法に
したがって構造を説明する。n型GaAs基板1の上
へ、媒質内波長をλとしたとき、1/4λの厚さのGa
As層と1/4λの厚さのAlAs層を交互に積層した
n型半導体多層反射膜2を形成する。その上にn型Al
0.3 Ga0.7 Asクラッド層3、i−In0.2 Ga0.8
As層4、p型Al0.3 Ga0.7 Asクラッド層5を成
長し、次に、今度はAlAs層から始まる1/4λの厚
さのAlAs層と1/4λの厚さのGaAs層を積層し
たp型半導体多層反射膜6を順次成長する。その際、素
子の電気抵抗を低減する目的で、p型半導体多層反射膜
を構成するAlAs/GaAs層のうち、最下層で最も
活性層に近いGaAs層の厚さを5/4λと厚く設定
し、後に電極を形成するコンタクト層7とする。以上の
ようにして、面発光レーザ基板15を作製する。これら
の成長は例えば分子ビームエピタキシー(MBE)など
の方法で行う。
FIG. 4 shows a cross-sectional structure of a conventional vertical cavity surface emitting laser, which is an example of a surface emitting laser, and FIG. 5 is a process flow diagram of the surface emitting laser. The structure will be described below according to the manufacturing method. On the n-type GaAs substrate 1, when the wavelength in the medium is λ, Ga having a thickness of 4λ
An n-type semiconductor multilayer reflective film 2 is formed by alternately stacking As layers and AlAs layers having a thickness of 積 層 λ. N-type Al
0.3 Ga 0.7 As clad layer 3, i-In 0.2 Ga 0.8
An As layer 4 and a p-type Al 0.3 Ga 0.7 As clad layer 5 are grown, and then a 1 / λ-thick AlAs layer starting from the AlAs layer and a 1 / λ-thick GaAs layer are stacked. The semiconductor multilayer reflective film 6 is sequentially grown. At this time, in order to reduce the electric resistance of the device, the thickness of the GaAs layer closest to the active layer in the lowermost layer among the AlAs / GaAs layers constituting the p-type semiconductor multilayer reflective film is set to be as thick as 5 / 4λ. And a contact layer 7 for forming an electrode later. The surface emitting laser substrate 15 is manufactured as described above. These growths are performed by a method such as molecular beam epitaxy (MBE).

【0004】このような垂直共振器型面発光レーザは水
平共振器型レーザと異なり、光の伝搬する方向が活性層
に垂直のため、利得を有する領域の長さが活性層の厚さ
となる。そのため光が増幅される領域が短く、レーザ発
振させるのに十分なほど素子内の光を増幅させるために
は、半導体多層反射膜の光学的反射率を高める必要があ
る。そのため半導体多層反射膜2と6として、屈折率差
の大きい2種類の物質、ここではAlAsとGaAsが
用いられる。これらの屈折率差の大きい物質は一般的に
バンドギャップの差も大きく、界面のバンドの不連続部
分でポテンシャル障壁が生じ、キャリヤの走行を阻害す
るため電気抵抗が上昇する。p型半導体中のキャリヤは
有効質量が電子と比べて大きい正孔であるため、電気抵
抗の上昇がn型半導体より大きくなる。そこで、素子抵
抗を下げるためには、p型半導体多層反射膜を迂回した
横からの電流注入が効果的であり、その1例が栗原など
によって、アイオーオーシー96 テクニカル ダイジ
ェスト TuB1−2(IOOC ’96−1 tec
hnical digest TuB1−2)に報告さ
れている。
[0004] Unlike the vertical cavity surface emitting laser, such a vertical cavity surface emitting laser has a direction in which light propagates perpendicular to the active layer, so that the length of a region having a gain is the thickness of the active layer. Therefore, the region where light is amplified is short, and it is necessary to increase the optical reflectance of the semiconductor multilayer reflective film in order to amplify the light in the element enough to cause laser oscillation. Therefore, as the semiconductor multilayer reflective films 2 and 6, two kinds of substances having a large difference in refractive index, here, AlAs and GaAs are used. These substances having a large difference in the refractive index generally have a large difference in the band gap, and a potential barrier is generated at a discontinuous portion of the band at the interface, which hinders the traveling of the carrier and increases the electric resistance. Since carriers in the p-type semiconductor are holes whose effective mass is larger than that of electrons, the increase in electric resistance is larger than that in the n-type semiconductor. Therefore, in order to lower the device resistance, it is effective to inject current from the side bypassing the p-type semiconductor multilayer reflective film. One example is Kurihara et al. -1 tec
hnical digest TuB1-2).

【0005】そこで上記の基板15を用いて図5にした
がって以下のように横から電流注入可能な素子プロセス
を行っている。まず、面発光レーザ基板15の上部にエ
ッチング用マスクとしてフォトレジスト膜を形成し、そ
のフォトレジスト16をリソグラフィー工程を用いて素
子の形状(6μm□)にパターニングする(図5
(b))。その後、塩素ガスを用いた反応性イオンビー
ムエッチング17(図5(b))などの手段でp型半導
体多層反射膜6をコンタクト層7の上面までエッチング
し、メサ20を形成する(図5(c))。次に同様のフ
ォトリソグラフィー工程を用い、面発光レーザ基板15
の一部をさらにn型半導体多層反射膜2までエッチング
し、エッチングされた底面にAuGeNiなどの金属を
用いてn型電極22を形成し(図5(d))、オーミッ
ク性を得るために、フラッシュアロイなどの熱処理を行
う。さらに、全面にフォトレジストを塗布した後、フォ
トリソグラフィー工程によって、素子上に10μm□程
度の大きさの開口部を形成する。その上にAuZn膜を
全面に形成した後、リフトオフ工程により、メサを覆う
形状のp型電極23を形成する(図5(e))。さら
に、電極パッドとイオン注入のマスクを兼ねたメッキパ
ッド24をp型電極23上と、n型電極22上に以下の
手法にて形成する。全面にTi/Au膜25を形成(図
5(f))した後、メッキされる部分を開口部としたレ
ジストマスク26をフォトリソグラフィー法にて作製す
る(図5(g))。その際、p型電極部は、さきに作製
したp型電極23と同じ大きさの開口部とし、n型電極
部はイオン注入によるダメージを避けるため、n型電極
形成時にエッチングした溝の大きさよりも片側5μm程
度大きい開口部とする。その後、電解メッキによる金メ
ッキを施したメッキパッド24を形成(図5(h))し
た後、フォトレジストマスク26を除去し、全面のTi
/Au膜25をアルゴンガスなどを用いたドライエッチ
ングまたはイオンミリングでエッチングし、メッキ時の
電極として使用したTi/Au膜25を剥離する。メッ
キパッド24は厚さが厚いので、Ti/Au膜25のエ
ッチング後にセルフアライン的に残る。このようにして
形成したメッキパッド24をマスクとして、全面にイオ
ン注入27を行い(図5(i))、電流狭窄のための高
抵抗領域28を形成する(図5(i))。イオン注入の
条件は、イオン種をプロトン(H+ )とし、注入エネル
ギーは100keV、ドーズ量5×1014cm-2とす
る。このイオン注入により、活性層深さの電流狭窄が可
能になる。この注入エネルギー領域では、エネルギーが
比較的小さいため、活性層の深さのみならず最表面まで
高抵抗化してしまうが、p型電極、n型電極はイオン注
入マスクに覆われているので高抵抗化することはない。
最後に基板を鏡面研磨し、必要に応じて裏面に無反射コ
ーティングを行う。
Therefore, an element process capable of injecting current from the side is performed as shown in FIG. First, a photoresist film is formed as an etching mask on the surface emitting laser substrate 15, and the photoresist 16 is patterned into an element shape (6 μm square) by using a lithography process (FIG. 5).
(B)). Thereafter, the p-type semiconductor multilayer reflective film 6 is etched to the upper surface of the contact layer 7 by means such as reactive ion beam etching 17 using chlorine gas (FIG. 5B) to form a mesa 20 (FIG. c)). Next, using the same photolithography process, the surface emitting laser substrate 15
Is further etched to the n-type semiconductor multilayer reflective film 2, and an n-type electrode 22 is formed on the etched bottom surface using a metal such as AuGeNi (FIG. 5 (d)). Heat treatment such as flash alloy is performed. Further, after applying a photoresist on the entire surface, an opening having a size of about 10 μm □ is formed on the element by a photolithography process. After an AuZn film is formed on the entire surface, a p-type electrode 23 having a shape covering the mesa is formed by a lift-off process (FIG. 5E). Further, a plating pad 24 serving as an electrode pad and a mask for ion implantation is formed on the p-type electrode 23 and the n-type electrode 22 by the following method. After forming a Ti / Au film 25 on the entire surface (FIG. 5 (f)), a resist mask 26 having an opening at a portion to be plated is formed by photolithography (FIG. 5 (g)). At this time, the p-type electrode portion has an opening having the same size as the p-type electrode 23 manufactured earlier, and the n-type electrode portion has a size smaller than the size of the groove etched at the time of forming the n-type electrode in order to avoid damage due to ion implantation. Is also an opening that is about 5 μm larger on one side. Thereafter, a plating pad 24 plated with gold by electrolytic plating is formed (FIG. 5 (h)), and then the photoresist mask 26 is removed, and Ti
The / Au film 25 is etched by dry etching using argon gas or ion milling, and the Ti / Au film 25 used as an electrode during plating is peeled off. Since the thickness of the plating pad 24 is large, it remains in a self-aligned manner after the etching of the Ti / Au film 25. Using the plating pad 24 thus formed as a mask, ion implantation 27 is performed on the entire surface (FIG. 5 (i)) to form a high resistance region 28 for current confinement (FIG. 5 (i)). The ion implantation conditions are such that the ion species is proton (H + ), the implantation energy is 100 keV, and the dose is 5 × 10 14 cm −2 . This ion implantation makes it possible to confine the current at the depth of the active layer. In this implantation energy region, since the energy is relatively small, the resistance is increased not only to the depth of the active layer but also to the outermost surface. It does not change.
Finally, the substrate is mirror-polished and, if necessary, a non-reflective coating is applied to the back surface.

【0006】電流は、p型電極23の主としてメサの周
辺部から注入され、表面から活性層の深さまで、イオン
注入により高抵抗領域28によって狭窄される。
The current is injected mainly from the periphery of the mesa of the p-type electrode 23, and is confined by the high resistance region 28 by ion implantation from the surface to the depth of the active layer.

【0007】[0007]

【発明が解決しようとする課題】上述したような面発光
レーザでは、抵抗の高いp型半導体多層反射膜を迂回し
てコンタクト層から電流を注入することが可能で、しか
も横方向のシート抵抗は層の厚さを通常の5倍の5/4
λとすることにより抵抗低減に寄与していた。しかし、
電流注入はメサ部の抵抗が高いためメサの周辺部から注
入されており、その面積は狭く、それに伴って、電極の
コンタクト抵抗が大きい。電極を大きくして、メサ周辺
部の面積を大きくすればコンタクト抵抗は低減するが、
それに伴って、イオン注入マスクも大きくしなければな
らず、その場合、メサの下部以外に注入される電流量が
相対的に大きくなり、電流ロスが大きくなり発光効率が
低下する。
In the above-described surface emitting laser, current can be injected from the contact layer by bypassing the p-type semiconductor multilayer reflective film having high resistance, and the sheet resistance in the lateral direction can be reduced. The thickness of the layer is 5/4 of the usual 5 times.
Setting to λ contributed to a reduction in resistance. But,
The current is injected from the periphery of the mesa because of the high resistance of the mesa. The area of the current is small, and accordingly, the contact resistance of the electrode is large. If the electrode is enlarged and the area around the mesa is increased, the contact resistance will be reduced.
Accordingly, the size of the ion implantation mask must be increased. In this case, the amount of current injected into portions other than the lower portion of the mesa becomes relatively large, resulting in a large current loss and a decrease in luminous efficiency.

【0008】しかも、コンタクト層は活性領域に近いの
で、光吸収ロスを抑えるために、ドーピング濃度を低く
抑えており、また、活性層や半導体多層反射膜への劣化
を避けるため、フラッシュアロイなどの熱処理をしない
ので、コンタクト抵抗が大きく、ショットキー性であ
る。以上のような要因から、p型電極部分の抵抗は素子
抵抗の70%近くを占める。p型電極部の抵抗が大きい
ため印加電圧が上昇して消費電力が増すだけでなく、そ
の部分が活性層に近いために抵抗により熱が発生すると
微分量子効率も低下させるなど、発光効率も低下してい
た。
In addition, since the contact layer is close to the active region, the doping concentration is kept low in order to suppress the light absorption loss, and in order to avoid the deterioration of the active layer and the semiconductor multilayer reflection film, a flash alloy or the like is used. Since no heat treatment is performed, the contact resistance is large and the film has Schottky characteristics. From the above factors, the resistance of the p-type electrode portion accounts for nearly 70% of the element resistance. Since the resistance of the p-type electrode is large, not only does the applied voltage rise and power consumption increases, but also because the part is close to the active layer, if heat is generated by the resistance, the differential quantum efficiency also decreases, and the luminous efficiency also decreases. Was.

【0009】本発明の目的は上述の問題を解決する電気
抵抗の小さい面発光レーザを提供することにある。
An object of the present invention is to provide a surface emitting laser having a low electric resistance which solves the above-mentioned problems.

【0010】[0010]

【課題を解決するための手段】この発明は次のようであ
る。 1.上部半導体多層反射膜と、活性層を含む中間層と、
下部半導体多層反射膜と、電流狭窄のための高抵抗領域
と、上部半導体多層膜を該多層膜の最下層を残してエッ
チングしてメサを形成し、そのメサ全面およびメサの底
部周辺を覆い、かつ、上部半導体多層膜を迂回して電流
注入が可能なように設けられた電極とを有する面発光レ
ーザにおいて、上記メサの底部周辺において該電極が接
触する上部半導体多層膜の最下層であるコンタクト層に
少なくとも1ケのトレンチが形成されていることを特徴
とする面発光レーザ。 2.下部半導体多層反射膜が、n型GaAs基板上に形
成されたn型半導体多層反射膜であり、中間層が前記下
部半導体多層反射膜上に形成されたn型Al0.3 Ga
0.7 Asクラッド層、i−In0.2 Ga0.8 As活性
層、p型Al0.3 Ga0.7 Asクラッド層であり、上部
半導体多層反射膜が、前記中間層上に形成されたp型半
導体多層反射膜である、ことを特徴とする上記1に記載
の面発光レーザ。 3.上部半導体多層反射膜と、活性層を含む中間層と、
下部半導体多層反射膜と、電流狭窄のための高抵抗領域
と、上部半導体多層膜を該多層膜の最下層を残してエッ
チングしてメサを形成し、そのメサ全面およびメサの底
部周辺を覆い、かつ、上部半導体多層膜を迂回して電流
注入が可能なように設けられた電極とを有する面発光レ
ーザの製造方法において、上記メサの底部周辺において
該電極が接触する上部半導体多層膜の最下層であるコン
タクト層に少なくとも1ケのトレンチを形成することを
特徴とする面発光レーザの製造方法。 4.下部半導体多層反射膜が、n型GaAs基板上に形
成されたn型半導体多層反射膜であり、中間層が前記下
部半導体多層反射膜上に形成されたn型Al0.3 Ga
0.7 Asクラッド層、i−In0.2 Ga0.8 As活性
層、p型Al0.3 Ga0.7 Asクラッド層であり、上部
半導体多層反射膜が、前記中間層上に形成されたp型半
導体多層反射膜である、ことを特徴とする請求項3に記
載の面発光レーザの製造方法。
SUMMARY OF THE INVENTION The present invention is as follows. 1. An upper semiconductor multilayer reflective film, an intermediate layer including an active layer,
A lower semiconductor multilayer reflective film, a high resistance region for current constriction, and an upper semiconductor multilayer film formed by etching the upper semiconductor multilayer film while leaving a lowermost layer of the multilayer film, covering the entire mesa surface and the periphery of the mesa bottom; And a surface emitting laser having an electrode provided so as to be able to inject current by bypassing the upper semiconductor multilayer film, wherein the contact is the lowermost layer of the upper semiconductor multilayer film with which the electrode comes into contact around the bottom of the mesa. A surface emitting laser comprising at least one trench formed in a layer. 2. The lower semiconductor multilayer reflective film is an n-type semiconductor multilayer reflective film formed on an n-type GaAs substrate, and the intermediate layer is an n-type Al 0.3 Ga formed on the lower semiconductor multilayer reflective film.
A 0.7 As clad layer, an i-In 0.2 Ga 0.8 As active layer, a p-type Al 0.3 Ga 0.7 As clad layer, and the upper semiconductor multilayer reflective film is a p-type semiconductor multilayer reflective film formed on the intermediate layer. 2. The surface emitting laser according to the above 1, wherein 3. An upper semiconductor multilayer reflective film, an intermediate layer including an active layer,
A lower semiconductor multilayer reflective film, a high resistance region for current constriction, and an upper semiconductor multilayer film formed by etching the upper semiconductor multilayer film while leaving a lowermost layer of the multilayer film, covering the entire mesa surface and the periphery of the mesa bottom; And a method of manufacturing a surface emitting laser having an electrode provided so as to allow current injection to bypass the upper semiconductor multilayer film, wherein the lowermost layer of the upper semiconductor multilayer film contacted by the electrode near the bottom of the mesa Forming at least one trench in the contact layer. 4. The lower semiconductor multilayer reflective film is an n-type semiconductor multilayer reflective film formed on an n-type GaAs substrate, and the intermediate layer is an n-type Al 0.3 Ga formed on the lower semiconductor multilayer reflective film.
A 0.7 As clad layer, an i-In 0.2 Ga 0.8 As active layer, a p-type Al 0.3 Ga 0.7 As clad layer, and the upper semiconductor multilayer reflective film is a p-type semiconductor multilayer reflective film formed on the intermediate layer. 4. The method for manufacturing a surface emitting laser according to claim 3, wherein:

【0011】本発明の面発光レーザによれば、メサを覆
う電極と接触するコンタクト層部分に溝を形成すること
によって接触面積を溝の側面の面積だけ増大させ、コン
タクト抵抗はその増大した面積分だけ低減される。した
がって素子抵抗が大幅に減少する。このように発光効率
の低下を招かず、素子抵抗を低減させて面発光レーザに
より駆動電圧が低減され、例えばCMOSレベルで駆動
可能な面発光レーザが得られる。
According to the surface emitting laser of the present invention, the contact area is increased by the area of the side surface of the groove by forming the groove in the contact layer portion in contact with the electrode covering the mesa, and the contact resistance is reduced by the increased area. Only reduced. Therefore, the element resistance is greatly reduced. As described above, the driving voltage is reduced by the surface emitting laser by reducing the element resistance without reducing the light emission efficiency, and a surface emitting laser that can be driven at, for example, a CMOS level can be obtained.

【0012】[0012]

【発明の実施の形態】本発明の実施の形態を次の実施例
によって説明する。
Embodiments of the present invention will be described with reference to the following examples.

【0013】[0013]

【実施例】以下に述べる実施例は前記従来技術に述べた
ものと同じ材料および寸法のものに本発明の特徴である
トレンチを設けたものである。したがって以下の図中、
図4および5と同一機能を有する部分の符号(数字)は
同一とした。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following embodiment, the same material and dimensions as those described in the above-mentioned prior art are provided with a trench which is a feature of the present invention. Therefore, in the following figure,
The reference numerals (numbers) of the parts having the same functions as in FIGS. 4 and 5 are the same.

【0014】本発明の実施例について図面を参照して説
明する。図1は本素子の電極部分の拡大図であり、図2
は本素子の構造図、図3は本素子のプロセスフロー図で
ある。以下に製法にしたがって構造を説明する。
An embodiment of the present invention will be described with reference to the drawings. FIG. 1 is an enlarged view of an electrode portion of the device, and FIG.
Is a structural diagram of the present device, and FIG. 3 is a process flow diagram of the present device. The structure will be described below according to the manufacturing method.

【0015】n型GaAs基板1の上へ、媒質内波長を
λとしたとき、1/4λの厚さのGaAs層と1/4λ
の厚さのAlAs層を交互に積層したn型半導体多層反
射膜2を形成する。その上にn型Al0.3 Ga0.7 As
クラッド層3、i−In0.2Ga0.8 As層(活性層)
4、p型Al0.3 Ga0.7 Asクラッド層5を成長し、
次に、今度はAlAs層から始まる1/4λの厚さのA
lAs層と1/4λの厚さのGaAs層を積層したp型
半導体多層反射膜6を順次成長する。その際、素子の電
気抵抗を低減する目的で、p型半導体多層反射膜を構成
するAlAs/GaAs層のうち、最下層で最も活性層
4に近いGaAs層の厚さを5/4λと厚く設定し、後
に電極を形成するコンタクト層7とする。以上のように
して、面発光レーザ基板15を作製する。これらの成長
は例えば分子ビームエピタキシー(MBE)などの方法
で行う。
Assuming that the wavelength in the medium is λ, the GaAs layer having a thickness of 1 / λ and the 1 / λ
To form an n-type semiconductor multilayer reflective film 2 in which AlAs layers each having a thickness of 3 nm are alternately stacked. On top of this, n-type Al 0.3 Ga 0.7 As
Clad layer 3, i-In 0.2 Ga 0.8 As layer (active layer)
4. growing a p-type Al 0.3 Ga 0.7 As clad layer 5;
Next, a 1 / 4λ thick A starting from the AlAs layer
A p-type semiconductor multilayer reflective film 6 in which an lAs layer and a GaAs layer having a thickness of 1 / 4λ are laminated is sequentially grown. At this time, in order to reduce the electric resistance of the element, the thickness of the lowermost GaAs layer closest to the active layer 4 among the AlAs / GaAs layers constituting the p-type semiconductor multilayer reflective film is set to be as thick as 5 / 4λ. Then, a contact layer 7 for forming an electrode later is formed. The surface emitting laser substrate 15 is manufactured as described above. These growths are performed by a method such as molecular beam epitaxy (MBE).

【0016】次に上記の基板15(図3(a))を用い
て図3にしたがって以下のように横から電流注入可能な
素子プロセスを行う。まず、面発光レーザ基板15の上
部にエッチング用マスクとしてフォトレジスト膜を形成
し、そのフォトレジスト16をリソグラフィー工程を用
いて素子の形状(6μm□)にパターニングする(図3
(b))。その後、塩素ガスを用いた反応性イオンビー
ムエッチング17(図3(b))などの手段でp型半導
体多層反射膜6をコンタクト層7の上面までエッチング
し、メサ20を形成する(図3(c))。次に同様のフ
ォトリソグラフィー工程を用い、面発光レーザ基板15
の一部をさらにn型半導体多層反射膜2までエッチング
し、エッチングされた底面にAuGeNiなどの金属を
用いてn型電極22を形成し(図3(d))、オーミッ
ク性を得るために、フラッシュアロイなどの熱処理を行
う。
Next, using the above-mentioned substrate 15 (FIG. 3A), an element process capable of injecting current from the side is performed according to FIG. 3 as follows. First, a photoresist film is formed as an etching mask on the surface emitting laser substrate 15, and the photoresist 16 is patterned into an element shape (6 μm square) using a lithography process (FIG. 3).
(B)). Thereafter, the p-type semiconductor multilayer reflective film 6 is etched to the upper surface of the contact layer 7 by means such as reactive ion beam etching 17 using chlorine gas (FIG. 3B) to form a mesa 20 (FIG. c)). Next, using the same photolithography process, the surface emitting laser substrate 15
Is further etched to the n-type semiconductor multilayer reflective film 2, and an n-type electrode 22 is formed on the etched bottom surface using a metal such as AuGeNi (FIG. 3 (d)). Heat treatment such as flash alloy is performed.

【0017】その後、O2 アッシャーと有機洗浄を用い
てフォトレジストマスクを除去し、電子ビーム露光(E
B)レジスト29を全面に塗布し、電子ビーム露光(E
B)31を用いてメサの周辺部に0.5μm幅の同心円
状のパターンを2列形成する(図3(e))。そのEB
レジストをマスクにして、RIBEなどを用いて0.5
μm深さにエッチングを行い、トレンチ30を形成す
る。
After that, the photoresist mask is removed using an O 2 asher and organic cleaning, and electron beam exposure (E
B) A resist 29 is applied to the entire surface, and is exposed to an electron beam (E).
B) Two rows of concentric patterns having a width of 0.5 μm are formed on the periphery of the mesa by using 31 (FIG. 3E). The EB
Using a resist as a mask, a 0.5
Etching is performed to a depth of μm to form a trench 30.

【0018】一般にメサ型発光素子を作製する際、電極
23とコンタクト層7と接触する面(図1のaに相当)
はメサの一辺の約30%程度が適当で、通常2μm前後
であり、トレンチの全巾(各トレンチの巾の積算)はそ
の1/2程度が適当である。トレンチの巾はエッチン
グ、電極形成技術上、極端に狭くすることはできず、し
たがってトレンチ数もおのずから限度があり1〜10程
度である。トレンチの深さは、浅ければ意味がなく、
0.1μm以上で上限はコンタクト層の厚さまでであ
る。
In general, when fabricating a mesa-type light-emitting device, a surface in contact with electrode 23 and contact layer 7 (corresponding to a in FIG. 1)
About 30% of one side of the mesa is appropriate, usually about 2 μm, and the entire width of the trench (integration of the width of each trench) is about 1/2. The width of the trench cannot be made extremely narrow due to etching and electrode forming techniques, and therefore the number of trenches is naturally limited to about 1 to 10. The depth of the trench is meaningless if it is shallow,
At 0.1 μm or more, the upper limit is up to the thickness of the contact layer.

【0019】トレンチ形成後EBレジストを除去し、表
面のダメージ層を除去するために、リン酸過酸化水素溶
液で、表面から10nm程度、浅くウェットエッチング
を行う。さらに、全面にフォトレジストを塗布した後、
フォトリソグラフィー工程によって、素子上に10μm
□程度の大きさの開口部を形成する。その上にAuZn
膜を全面に形成した後、リフトオフ工程により、メサを
覆う形状のp型電極23を形成する(図3(f))。こ
のとき、AuZn膜がトレンチの側壁に形成されるよう
に、基板を適当に傾けて蒸着するなどの処置を行う。さ
らに、電極パッドとイオン注入のマスクを兼ねたメッキ
パッド24をp型電極23上と、n型電極22上に以下
の手法にて形成する。全面にTi/Au膜25を形成
(図3(g))した後、メッキされる部分を開口部とし
たレジストマスク26をフォトリソグラフィー法にて作
製する(図3(h))。その際、p型電極部は、さきに
作製したp型電極23と同じ大きさの開口部とし、n型
電極部はイオン注入によるダメージを避けるため、n型
電極形成時にエッチングした溝の大きさよりも片側5μ
m程度大きい開口部とする。その後、電解メッキによる
金メッキを施したメッキパッド24を形成し(図3
(i))、フォトレジストマスク26を除去し、全面の
Ti/Au膜25をアルゴンガスなどを用いたドライエ
ッチングまたはイオンミリングでエッチングし、メッキ
時の電極として使用したTi/Au膜25を剥離する。
メッキパッド24は厚さが厚いので、Ti/Au膜25
のエッチング後にセルフアライン的に残る。
After the trench is formed, the EB resist is removed, and in order to remove the damaged layer on the surface, wet etching is performed to a depth of about 10 nm from the surface with a hydrogen peroxide solution of phosphoric acid. Furthermore, after applying photoresist on the entire surface,
10 μm on the device by photolithography process
An opening having a size of about □ is formed. AuZn on top
After the film is formed on the entire surface, a p-type electrode 23 having a shape covering the mesa is formed by a lift-off process (FIG. 3F). At this time, a treatment such as vapor deposition is performed with the substrate tilted appropriately so that the AuZn film is formed on the side wall of the trench. Further, a plating pad 24 serving as an electrode pad and a mask for ion implantation is formed on the p-type electrode 23 and the n-type electrode 22 by the following method. After a Ti / Au film 25 is formed on the entire surface (FIG. 3G), a resist mask 26 having an opening in a portion to be plated is formed by photolithography (FIG. 3H). At this time, the p-type electrode portion has an opening having the same size as the p-type electrode 23 manufactured earlier, and the n-type electrode portion has a size smaller than the size of the groove etched at the time of forming the n-type electrode in order to avoid damage due to ion implantation. 5μ on one side
The opening is about m larger. Thereafter, a plating pad 24 plated with gold by electrolytic plating is formed (FIG. 3).
(I)) The photoresist mask 26 is removed, the entire surface of the Ti / Au film 25 is etched by dry etching or ion milling using argon gas or the like, and the Ti / Au film 25 used as an electrode during plating is peeled off. I do.
Since the plating pad 24 is thick, the Ti / Au film 25
Remains in a self-aligned manner after etching.

【0020】このようにして形成したメッキパッド24
をマスクとして、全面にイオン注入27を行い(図3
(j))、電流狭窄のための高抵抗領域28を形成する
(図3(j))。イオン注入の条件は、イオン種をプロ
トン(H+ )とし、注入エネルギーは100keV、ド
ーズ量5×1014cm-2とする。このイオン注入によ
り、活性層深さの電流狭窄が可能になる。この注入エネ
ルギー領域では、エネルギーが比較的小さいため、活性
層の深さのみならず最表面まで高抵抗化してしまうが、
p型電極、n型電極はイオン注入マスクに覆われている
ので高抵抗化することはない。最後に基板を鏡面研磨
し、必要に応じて裏面に無反射コーティングを行う。電
流は、p型電極23の主としてメサの周辺部から注入さ
れ、表面から活性層の深さまで、イオン注入による高抵
抗領域28によって狭窄される。
The plating pad 24 thus formed
Is used as a mask to perform ion implantation 27 on the entire surface (FIG. 3
(J)), a high resistance region 28 for current constriction is formed (FIG. 3 (j)). The ion implantation conditions are such that the ion species is proton (H + ), the implantation energy is 100 keV, and the dose is 5 × 10 14 cm −2 . This ion implantation makes it possible to confine the current at the depth of the active layer. In this implantation energy region, since the energy is relatively small, the resistance increases not only to the depth of the active layer but also to the outermost surface,
Since the p-type electrode and the n-type electrode are covered with the ion implantation mask, the resistance does not increase. Finally, the substrate is mirror-polished and, if necessary, a non-reflective coating is applied to the back surface. The current is injected mainly from the periphery of the mesa of the p-type electrode 23, and is confined from the surface to the depth of the active layer by the high resistance region 28 by ion implantation.

【0021】このようにして得られた本発明の面発光レ
ーザの電気抵抗は、上述のようにp型電極とコンタクト
層との接触面積がトレンチを形成しなかった場合と比較
して2倍になっているので、約1/2に低減された。
The electric resistance of the surface emitting laser of the present invention obtained in this manner is twice as large as that of the case where the contact area between the p-type electrode and the contact layer is not formed as described above. Therefore, it was reduced to about 1/2.

【0022】[0022]

【発明の効果】以上説明したように、本発明によれば、
素子抵抗の大部分を占めるコンタクト抵抗を大幅に減少
させることができ、素子抵抗の低減、ひいては駆動電圧
の低減を達成することが可能となる。本発明を用いるこ
とで、例えば低抵抗でCMOSレベルでの駆動が可能な
面発光レーザが実現する。
As described above, according to the present invention,
The contact resistance occupying most of the element resistance can be greatly reduced, and the reduction of the element resistance and the reduction of the driving voltage can be achieved. By using the present invention, for example, a surface emitting laser which can be driven at a CMOS level with a low resistance is realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の素子の電極部分の拡大図である。FIG. 1 is an enlarged view of an electrode portion of an element of the present invention.

【図2】本発明の素子の構造図である。FIG. 2 is a structural view of an element of the present invention.

【図3】本発明の素子のプロセスフロー図である。FIG. 3 is a process flow chart of the device of the present invention.

【図4】従来例の素子の断面図である。FIG. 4 is a cross-sectional view of a conventional device.

【図5】従来例の素子のプロセルフロー図である。FIG. 5 is a process flow diagram of a conventional device.

【符号の説明】[Explanation of symbols]

1 n型GaAs基板 2 n型半導体多層反射膜 3 n型Al0.3 Ga0.7 Asクラッド層 4 In0.2 Ga0.8 As活性層 5 p型Al0.3 Ga0.7 Asクラッド層 6 p型半導体多層反射膜 7 コンタクト層 15 面発光レーザ基板 16 フォトレジスト 17 反応性イオンビームエッチング 20 メサ 22 n型電極 23 p型電極 24 メッキパッド 25 Ti/Au膜 26 レジストマスク 27 イオン注入 28 高抵抗領域 29 EBレジスト 30 トレンチ 31 電子ビーム露光Reference Signs List 1 n-type GaAs substrate 2 n-type semiconductor multilayer reflective film 3 n-type Al 0.3 Ga 0.7 As clad layer 4 In 0.2 Ga 0.8 As active layer 5 p-type Al 0.3 Ga 0.7 As clad layer 6 p-type semiconductor multilayer reflective film 7 contact layer Reference Signs List 15 surface emitting laser substrate 16 photoresist 17 reactive ion beam etching 20 mesa 22 n-type electrode 23 p-type electrode 24 plating pad 25 Ti / Au film 26 resist mask 27 ion implantation 28 high resistance region 29 EB resist 30 trench 31 electron beam exposure

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 上部半導体多層反射膜と、活性層を含む
中間層と、下部半導体多層反射膜と、電流狭窄のための
高抵抗領域と、上部半導体多層膜を該多層膜の最下層を
残してエッチングしてメサを形成し、そのメサ全面およ
びメサの底部周辺を覆い、かつ、上部半導体多層膜を迂
回して電流注入が可能なように設けられた電極とを有す
る面発光レーザにおいて、上記メサの底部周辺において
該電極が接触する上部半導体多層膜の最下層であるコン
タクト層に少なくとも1ケのトレンチが形成されている
ことを特徴とする面発光レーザ。
1. An upper semiconductor multilayer reflection film, an intermediate layer including an active layer, a lower semiconductor multilayer reflection film, a high resistance region for current confinement, and an upper semiconductor multilayer film leaving a lowermost layer of the multilayer film. Forming a mesa by etching at a surface, covering the entire surface of the mesa and the periphery of the bottom of the mesa, and having an electrode provided so as to allow current injection to bypass the upper semiconductor multilayer film. A surface emitting laser, wherein at least one trench is formed in a contact layer, which is the lowermost layer of the upper semiconductor multilayer film in contact with the electrode around the bottom of the mesa.
【請求項2】 下部半導体多層反射膜が、n型GaAs
基板上に形成されたn型半導体多層反射膜であり、 中間層が前記下部半導体多層反射膜上に形成されたn型
Al0.3 Ga0.7 Asクラッド層、i−In0.2 Ga
0.8 As活性層、p型Al0.3 Ga0.7 Asクラッド層
であり、 上部半導体多層反射膜が、前記中間層上に形成されたp
型半導体多層反射膜である、ことを特徴とする請求項1
に記載の面発光レーザ。
2. The method according to claim 1, wherein the lower semiconductor multilayer reflective film is made of n-type GaAs.
An n-type semiconductor multilayer reflective film formed on a substrate, wherein an intermediate layer is an n-type Al 0.3 Ga 0.7 As clad layer formed on the lower semiconductor multilayer reflective film, i-In 0.2 Ga
A 0.8 As active layer, a p-type Al 0.3 Ga 0.7 As clad layer, and an upper semiconductor multilayer reflective film formed on the intermediate layer.
2. A reflective semiconductor multilayer film.
A surface emitting laser according to claim 1.
【請求項3】 上部半導体多層反射膜と、活性層を含む
中間層と、下部半導体多層反射膜と、電流狭窄のための
高抵抗領域と、上部半導体多層膜を該多層膜の最下層を
残してエッチングしてメサを形成し、そのメサ全面およ
びメサの底部周辺を覆い、かつ、上部半導体多層膜を迂
回して電流注入が可能なように設けられた電極とを有す
る面発光レーザの製造方法において、上記メサの底部周
辺において該電極が接触する上部半導体多層膜の最下層
であるコンタクト層に少なくとも1ケのトレンチを形成
することを特徴とする面発光レーザの製造方法。
3. An upper semiconductor multilayer reflective film, an intermediate layer including an active layer, a lower semiconductor multilayer reflective film, a high-resistance region for current confinement, and an upper semiconductor multilayer film leaving a lowermost layer of the multilayer film. Forming a mesa by etching with an electrode, and covering the entire surface of the mesa and the periphery of the bottom of the mesa, and having an electrode provided so as to allow current injection to bypass the upper semiconductor multilayer film. 3. The method for manufacturing a surface emitting laser according to claim 1, wherein at least one trench is formed in a contact layer which is a lowermost layer of the upper semiconductor multilayer film in contact with the electrode around the bottom of the mesa.
【請求項4】 下部半導体多層反射膜が、n型GaAs
基板上に形成されたn型半導体多層反射膜であり、 中間層が前記下部半導体多層反射膜上に形成されたn型
Al0.3 Ga0.7 Asクラッド層、i−In0.2 Ga
0.8 As活性層、p型Al0.3 Ga0.7 Asクラッド層
であり、 上部半導体多層反射膜が、前記中間層上に形成されたp
型半導体多層反射膜である、ことを特徴とする請求項3
に記載の面発光レーザの製造方法。
4. The method according to claim 1, wherein the lower semiconductor multilayer reflective film is made of n-type GaAs.
An n-type semiconductor multilayer reflective film formed on a substrate, wherein an intermediate layer is an n-type Al 0.3 Ga 0.7 As clad layer formed on the lower semiconductor multilayer reflective film, i-In 0.2 Ga
A 0.8 As active layer, a p-type Al 0.3 Ga 0.7 As clad layer, and an upper semiconductor multilayer reflective film formed on the intermediate layer.
4. A reflective semiconductor multilayer film.
3. The method for manufacturing a surface emitting laser according to item 1.
JP7374297A 1997-03-26 1997-03-26 Surface-emitting laser Pending JPH10270790A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7374297A JPH10270790A (en) 1997-03-26 1997-03-26 Surface-emitting laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7374297A JPH10270790A (en) 1997-03-26 1997-03-26 Surface-emitting laser

Publications (1)

Publication Number Publication Date
JPH10270790A true JPH10270790A (en) 1998-10-09

Family

ID=13527010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7374297A Pending JPH10270790A (en) 1997-03-26 1997-03-26 Surface-emitting laser

Country Status (1)

Country Link
JP (1) JPH10270790A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159627A (en) * 2006-12-20 2008-07-10 Rohm Co Ltd Semiconductor light-emitting element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159627A (en) * 2006-12-20 2008-07-10 Rohm Co Ltd Semiconductor light-emitting element

Similar Documents

Publication Publication Date Title
JP4636575B2 (en) Semiconductor device and method having tunnel contact hole source
JP3586293B2 (en) Semiconductor light emitting device
JPH06232494A (en) Plane emitting element and its manufacture
JP5198793B2 (en) Semiconductor device and manufacturing method thereof
JP2011249557A (en) Vertical cavity surface emitting laser, image forming apparatus using the same
JP2710171B2 (en) Surface input / output photoelectric fusion device
JPH05283796A (en) Surface emission type semiconductor laser
JP3020167B1 (en) Method of forming current confinement layer and current confinement type surface emitting laser device
JP4381017B2 (en) Surface emitting semiconductor laser device
JPH08181384A (en) Surface emitting laser and its forming method
JP2001332812A (en) Surface emitting semiconductor laser device
JP2004146527A (en) Semiconductor laser device and method of manufacturing the same
JP7685986B2 (en) Surface-emitting laser
US7885312B2 (en) Surface emitting semiconductor laser element
JPH05235473A (en) Surface light emitting device and fabrication thereof
JP3685541B2 (en) Semiconductor laser device and manufacturing method thereof
JPH10270790A (en) Surface-emitting laser
JP3546630B2 (en) Surface emitting semiconductor laser device and method of manufacturing the same
JPH09237937A (en) Low resistance lower P-type upper light emitting ridge VCSEL and manufacturing method
JP4497606B2 (en) Semiconductor laser device
WO2005074080A1 (en) Surface-emitting laser and its manufacturing method
JP3358197B2 (en) Semiconductor laser
JP3612900B2 (en) Surface emitting semiconductor laser and manufacturing method thereof
JPH10209565A (en) Lateral current-injection type surface light-emitting semiconductor laser device, its manufacture, and semiconductor laser array
JP4212393B2 (en) Surface-emitting type semiconductor laser device and manufacturing method thereof