JPH10271103A - 受信制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 受信したデータのフレーム同期をとり易く
し、受信を成立させ易くする。 【解決手段】 受信したデータのフレーム同期信号をシ
フトレジスタ１に供給し、コンパレータ２においてフレ
ーム同期信号のデータパターンとシフトレジスタ１から
のフレーム同期信号とを１ビット毎に比較する。加算回
路３は、この両者が不一致の場合の比較出力をビットエ
ラーとして加算処理し、これをデコーダ４に供給する。
デコーダ４には、Ｆ１端子，Ｆ０端子を介してビットエ
ラーの許容範囲を示す許容範囲データが供給されてお
り、加算回路３からの加算出力である実際に生じたビッ
トエラーが、許容範囲内であるか否かを検出しこの検出
結果をマイコンに供給する。マイコンは、前記ビットエ
ラーが許容範囲内であることを示す検出結果が供給され
た場合に、擬似的にフレーム同期をとり受信を成立させ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばスペクトラ
ム拡散無線機等の小電力データ通信システムの受信機に
設けて好適な受信制御装置に関し、特に受信機側でフレ
ーム同期信号に多少のビットエラーを容認してフレーム
同期をとることで、受信を成立させ易くした受信制御装
置に関する。

【０００２】

【従来の技術】従来、スペクトラム拡散無線機等の小電
力データ通信システムに設けられている受信機は、デー
タ入力とクロック入力によるシリアル通信により送信さ
れた信号の中からフレーム同期信号を検出してフレーム
同期をとる同期検出方式を採用している。

【０００３】具体的には、受信機は、データを受信する
と、このデータを受信制御装置に供給する。受信制御装
置には、通信プロトコルで定められたデータパターンの
フレーム同期信号が記憶されており、この記憶されてい
るフレーム同期信号と受信したデータとを、データが１
ビット入力される毎に照合する。そして、この照合動作
を、フレーム同期信号と受信したデータとが誤り無く全
て一致するまで繰り返し行い、両者が一致した時点でフ
レーム同期をとり受信を成立させる。

【０００４】

【発明が解決しようとする課題】しかし、従来の受信機
に設けられている受信制御装置は、フレーム同期信号と
受信したデータとが完全に一致するまで両者の照合動作
を繰り返し行うようになっていたため、受信したデータ
のフレーム同期信号中に誤りが１つでもあると、フレー
ム同期信号の検出が行われないことから受信が成立せ
ず、フレーム同期信号の次に送信される、例えば呼出信
号等を受信することができない問題があった。この問題
は、通信経路にノイズが多い場合は特に顕著となる。

【０００５】本発明は上述の課題に鑑みてなされたもの
であり、フレーム同期信号と受信したデータとの照合動
作に、ある程度のビットエラーの許容範囲を設け、擬似
的にフレーム同期をとることにより、受信を成立させ易
くすることができるような受信制御装置の提供を目的と
する。

【０００６】

【課題を解決するための手段】本発明に係る受信制御装
置は、上述の課題を解決するために送信機側から送信さ
れたフレーム同期信号のビットエラーの数を検出するビ
ットエラー検出手段と、前記ビットエラー検出手段で検
出されるフレーム同期信号のビットエラーの数の許容範
囲を設定するための許容範囲設定手段と、前記ビットエ
ラー検出手段で検出されたフレーム同期信号のビットエ
ラーの数が、許容範囲設定手段により設定された許容範
囲内である場合に、フレーム同期をとり受信を成立させ
るフレーム同期手段とを有する構成とする。

【０００７】そして、ビットエラー検出手段により検出
されたフレーム同期信号のビットエラーの数が、許容範
囲設定手段により設定されたビットエラーの数の許容範
囲内であった場合に、フレーム同期手段が、フレーム同
期をとり受信を成立させる。

【０００８】これにより、例えば通信経路のノイズが多
い場合であっても、可変可能となっているビットエラー
の数の許容範囲に応じて、擬似的にフレーム同期をとる
ことができ、受信を成立させ易くすることができる。

【０００９】

【発明の実施の形態】以下、本発明に係る受信制御装置
の好ましい実施の形態について図面を参照しながら詳細
に説明する。

【００１０】本発明に係るの実施の形態の受信制御装置
は、図１に示すように受信したデータから抽出されたフ
レーム同期信号を１ビット毎に出力するシフトレジスタ
１と、通信プロトコルで定められたフレーム同期信号と
シフトレジスタ１からのフレーム同期信号とを１ビット
毎に比較（照合）するコンパレータ２と、この比較結果
を加算処理する加算回路３とを有している。

【００１１】また、この受信制御装置は、フレーム同期
信号のビットエラーの許容範囲を示す許容範囲データが
供給されるＦ０端子及びＦ１端子と、加算回路３からの
加算出力とＦ０端子及びＦ１端子を介して供給される許
容範囲データとを比較してこの比較結果を出力するデコ
ーダ４とを有している。

【００１２】このような受信制御装置は、図２に示す受
信機の信号検出部１３として設けることができる。

【００１３】この受信機は、送信機側から送信されたデ
ータを受信するアンテナ１１と、このアンテナ１１によ
り受信されたデータの取り込みを行う無線部１２と、無
線部１２からのデータからフレーム同期信号を検出して
受信を成立させる制御部１５と、外部機器との接続を図
るための外部接続部１６と、受信したデータを一旦記憶
しこれを所定のビットレートで出力するデータバッファ
１７とで構成されている。

【００１４】制御部１５は、図１に示す構成を有する信
号検出部１３と、通信プロトコルで定められたフレーム
同期信号を信号検出部１３のコンパレータ２に供給し、
前記Ｆ０端子及びＦ１端子を介してデコーダ４に許容範
囲データを供給すると共に、デコーダ４からの検出結果
に基づいてフレーム同期をとり通信を成立させるマイク
ロコンピュータ（マイコン）１４とで構成されている。

【００１５】このような受信機で受信されるデータは
（送信機側から送信されるデータは）、例えば図３に示
すように１フレームが４ビットのビット同期信号と、３
１ビットのフレーム同期信号と、６３ビットの呼出信号
と、データとで構成された電波法施行規則に基づいた通
信データフォーマットとなっている。また、３１ビット
のフレーム同期信号のデータパターンは、例えば「0001
101110101000010010110011111 」となっている。マイコ
ン１４にはこのフレーム同期信号のデータパターンが予
め記憶されている。

【００１６】次に、このような構成を有する受信制御装
置及び受信機の動作説明をする。

【００１７】まず、送信機側から図３に示したようなビ
ット同期信号，フレーム同期信号，呼出信号及びデータ
からなる各フレーム毎のデータが送信されると、図２に
示す受信機のアンテナ１１でこのデータが受信され無線
部１２に供給される。

【００１８】無線部１２は、この受信したデータを取り
込み、制御部１５の信号検出部１３に供給する。

【００１９】信号検出部１３は、前述のように図１に示
す構成の当該受信制御装置が適用されており、前記無線
部１２により取り込まれたデータのうち、３１ビットの
フレーム同期信号は、この図１に示すシフトレジスタ１
に供給される。

【００２０】シフトレジスタ１は、このフレーム同期信
号が供給されると、これを一旦記憶し、１ビット毎にコ
ンパレータ２に供給する。

【００２１】コンパレータ２には、この受信されたフレ
ーム同期信号とは別に、マイコン１４からのフレーム同
期信号のデータパターンが供給されている。コンパレー
タ２は、シフトレジスタ１から供給されるフレーム同期
信号と、マイコン１４から供給されるフレーム同期信号
のデータパターンとを１ビット毎に比較し、両者が一致
した場合は「０」の比較出力を、また、両者が不一致で
あった場合は「１」の比較出力をそれぞれ加算回路３に
供給する。これにより、加算回路３には、３１ビットの
比較出力が供給されることとなる。

【００２２】加算回路３は、例えば５ビットの加算回路
となっており、コンパレータ２からの３１ビットの比較
出力を加算処理し、この加算出力をデコーダ４に供給す
る。

【００２３】具体的には、前述のようにコンパレータ２
は、受信したフレーム同期信号と、マイコン１４からの
フレーム同期信号のデータパターンとを比較し、両者が
一致した場合は「０」の比較出力を、また、両者が不一
致であった場合は「１」の比較出力を出力するようにな
っている。このため、加算回路３でこの比較出力を加算
処理すると、両者が全て一致したときには「００００
０」の加算出力が得られ、１ビットのビットエラーがあ
ったときには「００００１」の加算出力が得られること
となる。また、同様に２ビットのビットエラーがあった
ときには「０００１０」の加算出力が得られ、４ビット
のビットエラーがあったときには「００１００」の加算
出力が得られ、両者が全て不一致であったとき（全てが
ビットエラーであったとき）には「１１１１１」の加算
出力が得られることとなる。

【００２４】ここで、当該受信機は、受信したフレーム
同期信号とマイコン１４からのフレーム同期信号のデー
タパターンのビットエラー（不一致）の許容範囲が設定
できるようになっている。

【００２５】具体的には、図４に示すように前記両者の
ビットエラーの許容範囲は、１ビットのビットエラーか
ら４ビットのビットエラーまで任意に設定可能となって
おり、１ビットのビットエラーが許容範囲として設定さ
れた場合は、マイコン１４のポートを介して図１に示す
Ｆ１端子及びＦ０端子にそれぞれローレベル（Ｌ）の許
容範囲データが供給される。また、２ビットのビットエ
ラーが許容範囲として設定された場合は、前記Ｆ１端子
にローレベルの許容範囲データが、Ｆ０端子にハイレベ
ル（Ｈ）の許容範囲データがそれぞれ供給され、３ビッ
トのビットエラーが許容範囲として設定された場合は、
前記Ｆ１端子にハイレベルの許容範囲データが、Ｆ０端
子にローレベルの許容範囲データがそれぞれ供給され
る。さらに、４ビットのビットエラーが許容範囲として
設定された場合は、前記Ｆ１端子及びＦ０端子にそれぞ
れハイレベルの許容範囲データが供給される。このＦ１
端子及びＦ０端子を介して供給された許容範囲データは
図１に示すデコーダ４に供給される。

【００２６】デコーダ４は、このＦ１端子及びＦ０端子
を介して供給された許容範囲データに基づいてビットエ
ラーの許容範囲を検出し、加算回路３からの加算出力で
あるビットエラーの総数が、この許容範囲内にあるか否
かを検出する。そして、この検出結果を図２に示すマイ
コン１４に供給する。

【００２７】マイコン１４は、前記ビットエラーの総数
が、設定されたビットエラーの許容範囲以上であること
を示す検出結果がデコーダ４から供給された場合には受
信は成立させず、前記ビットエラーの総数が、設定され
たビットエラーの許容範囲内にあることを示す検出結果
がデコーダ４から供給された場合に、フレーム同期がと
れたものとして受信を成立させる。そして、フレーム同
期をとると、受信したデータをデータバッファに一旦記
憶し、これを所定のビットレートで外部接続部１６に接
続された外部機器に供給する。

【００２８】以上の説明から明らかなように、当該受信
機（及び受信制御装置）は、フレーム同期信号のビット
エラーの許容範囲を予め設定し、実際に生じたビットエ
ラーが、この設定された許容範囲内であれば、擬似的に
フレーム同期をとり受信を成立させるようになってい
る。このため、通信経路にノイズが多い場合等であって
も、フレーム同期をとり易くすることができ、受信を成
立させ易くすることができる。また、デコーダ４からの
検出結果に基づいて、実際に生じたビットエラーが、設
定された許容範囲を越えたか否かを判別可能とすること
ができ、例えば通信経路に生じている現在のノイズの状
態を検出可能とすることができる。

【００２９】最後に、上述の実施の形態の説明では、送
信機側から送信されるフレーム同期信号は３１ビット
で、加算回路３は、５ビットの加算処理を行い、さらに
ビットエラーの許容範囲は４ビットまで設定可能である
等のように、具体的な数値を掲げたが、これは、ほんの
一例であり、例えばビットエラーの許容範囲を５ビット
或いは６ビットとする等のように、本発明に係る技術的
思想を逸脱しない範囲であれば、設計や規格等に応じて
種々の変更が可能であることは勿論である。

【００３０】

【発明の効果】本発明に係る受信制御装置は、通信経路
にノイズが多い場合等であっても、フレーム同期をとり
易くすることができ、受信を成立させ易くすることがで
きる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る受信制御装置のブロ
ック図である。

【図２】前記実施の形態に係る受信制御装置を適用した
受信機のブロック図である。

【図３】送信機側から送信される１フレーム分のデータ
の一例を示す図である。

【図４】前記受信機に設けられているマイコンで設定さ
れるフレーム同期信号のビットエラーの許容範囲を説明
するための図である。

【符号の説明】

１ シフトレジスタ ２ コンパレータ ３ 加算回路 ４ デコーダ １３ 信号検出部 １４ マイクロコンピュータ（マイコン） １５ 制御部 １７ データバッファ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 送信機側から送信されたフレーム同期信
   号のビットエラーの数を検出するビットエラー検出手段
   と、 前記ビットエラー検出手段で検出されるフレーム同期信
   号のビットエラーの数の許容範囲を設定するための許容
   範囲設定手段と、 前記ビットエラー検出手段で検出されたフレーム同期信
   号のビットエラーの数が、許容範囲設定手段により設定
   された許容範囲内である場合に、フレーム同期をとり受
   信を成立させるフレーム同期手段とを有する受信制御装
   置。
2. 【請求項２】 前記ビットエラー検出手段は、 送信機側から送信されたフレーム同期信号と予め記憶さ
   れているフレーム同期信号のデータパターンとを所定ビ
   ット毎に比較してビットエラーを検出する比較手段と、 前記比較手段によりビットエラーが検出される毎にこれ
   を加算処理してビットエラーの数を検出する加算手段と
   を有することを特徴とする請求項１記載の受信制御装
   置。