JPH10271139A - 情報処理装置および接続方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＤＶケーブルにより接続された中間ノードと
なる情報処理装置の電源がＯＦＦの状態とされた場合に
おいても他の情報処理装置の間で通信ができるようにす
る。 【解決手段】 中間ノードとなる情報処理装置Ｄの電源
がＯＮの状態とされている場合には、電源状態検出部１
０１が電源がＯＮの状態であることを検出し、スイッチ
部１００のスイッチ１００−ａ乃至１００−ｄが全て開
いた状態となるように制御するので、情報処理装置Ａ，
Ｂ，Ｄは、通常通り通信を行うことができる。情報処理
装置Ｄの電源がＯＦＦの状態とされた場合には、電源状
態検出部１０１が電源がＯＦＦの状態であることを検出
し、スイッチ部１００のスイッチ１００−ａ乃至１００
−ｄを全て閉じた状態とする。その結果、情報処理装置
Ａと情報処理装置Ｂはスイッチ部１００を介して通信を
行うことが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置に関
し、特に、ＩＥＥＥ１３９４インターフェースを具備す
る情報処理装置に関する。

【０００２】

【従来の技術】ディジタルデータを扱う情報処理装置
（例えば、パーソナルコンピュータやＤＶＤ（Digital
Versatile Disk）など）を相互に接続するインターフェ
ースとして、「ＩＥＥＥ１３９４ハイ・パフォーマンス
・シリアルバス」（以下、ＩＥＥＥ１３９４と略記す
る）が注目されている。

【０００３】このＩＥＥＥ１３９４は、２種類のデータ
転送モードを備えている。即ち、通常のデータ転送に使
用するAsynchronous転送モードと、動画や音声などのマ
ルチメディアデータ転送に使用するIsochronous転送モ
ードである。特に、Isochronous転送モードを備えてい
るところが他のインターフェースと大きく異なるところ
である。Isochronous転送モードでは、動画や音声デー
タなどのように転送の遅れが致命的となるデータを、所
定の時間内に確実に転送することが補償されているの
で、動画や音声データなどを含む情報が多用される、例
えば、マルチメディアシステムなどに好適である。

【０００４】また、ＩＥＥＥ１３９４は、「デイジーチ
ェーン方式」と「ノード分岐方式」の２種類の接続方式
をサポートしている。デイジーチェーン方式では、最大
１６ノード（Node：ＩＥＥＥ１３９４インターフェース
を持つ機器）を相互に接続することが可能である。ノー
ド分岐方式では、ある情報処理装置をルート（Root）と
し、そのルートから分岐するノード（または、リーフ
（Leaf））として、複数の情報処理装置を接続すること
が可能である。ＩＥＥＥ１３９４では、個々のノードに
対して６ビットのノード番号が付与されるので、ブロー
ドキャスト用に使用される最後のノード番号６３を除く
と、最大６３個のノード（情報処理装置）を接続するこ
とが可能である。

【０００５】図３は、複数の情報処理装置がＩＥＥＥ１
３９４を介して相互に接続されている場合の接続例を示
す図である。この図に示すように、個々の情報処理装置
のＩＥＥＥ１３９４インターフェースは、物理（ＰＨ
Ｙ）層とリンク（ＬＩＮＫ）層により構成されている。
物理層はシリアル信号の符号化方式と、信号の電気的仕
様を決定するようになされている。また、リンク層は、
読み出しや書き込みといった低レベルの処理のプロトコ
ルを規定するようになされている。なお、これらの物理
層およびリンク層は、それぞれ、専用のＬＳＩ（Large
Scale IntegratedCircuit）によりそれぞれ構成されて
いる。

【０００６】図３に示す例では、情報処理装置（ノー
ド）１乃至３は、物理層１−ａ乃至３−ａと、リンク層
１−ｂ乃至３−ｂによりそれぞれ構成されている。情報
処理装置１は、ＩＥＥＥ１３９４ケーブル（以下、ケー
ブルと略記する）４により他の情報処理装置（図示せ
ず）と接続され、また、ケーブル５により情報処理装置
２と接続されている。情報処理装置２は、ケーブル５に
より情報処理装置１と、ケーブル６により情報処理装置
３と、また、ケーブル７により他の情報処理装置（図示
せず）と相互に接続されている。更に、情報処理装置３
は、ケーブル６により情報処理装置２と接続されてい
る。

【０００７】図４は、ケーブルと接続コネクタの構造を
説明する図である。この図に示すように、接続コネクタ
２０，２１には、ピン１乃至６がそれぞれ内蔵されてい
る。ピン１にはプラス電源が供給されており、接続コネ
クタ２０，２１のそれぞれのピン１は、電源線２３を介
して相互に接続されている。ピン２は電源のグランドで
あり、電源線２４を介して相互に接続されている。な
お、コード内部のシールド２６，２７も電源線２４と同
電位とされている。

【０００８】接続コネクタ２０のピン３およびピン４は
信号線２８に接続され、接続コネクタ２１のピン５およ
びピン６に接続されている。なお、信号線２８は相互に
縒り合わされた縒線であり、シールド２７の内部に配置
されている。接続コネクタ２０のピン５およびピン６
は、信号線２５に接続され、接続コネクタ２１のピン３
およびピン４に接続されている。シールド２２は、接続
コネクタ２０，２１の筺体と同電位とされている。な
お、信号線２５と信号線２８は、平衡伝送方式（グラン
ドを基準レベルとして、信号を正負双方に対称に増幅し
て伝送する方式）により信号を伝送するようになされて
いる。

【０００９】図５は、図４に示すケーブルの断面図を示
している。この図に示すように、最外部の絶縁層３０の
内部には、シールド２２が配置されている。シールド２
２の内部には、電源線２３，２４、および、シールド２
６，２７が配置されている。シールド２６の内部には、
相互に縒り合わされて形成された信号線２５が配置され
ている。また、シールド２７の内部には、同じく、相互
に縒り合わされて形成された信号線２８が配置されてい
る。

【００１０】図４および図５を参照して示したように、
ＩＥＥＥ１３９４ケーブルには、信号線のみならず、電
源ケーブルが内蔵されている。従って、複数の情報処理
装置を相互に接続している場合において、そのうちのい
くつかの情報処理装置の電源がＯＦＦの状態とされたと
きでも、ＯＦＦ状態の情報処理装置に対して、電源線を
介して電力を供給することが可能となるので、情報の伝
送が可能となる。

【００１１】このような場合を、図６を参照して説明す
る。この例では、６個の情報処理装置（ノードＡ乃至
Ｆ）が相互に接続されており、また、ノードＢに該当す
る情報処理装置以外の電源が全てＯＮの状態とされてい
る。このような場合、ノードＢの物理層を構成するＬＳ
Ｉは、図４に示すケーブルの電源線２３および電源線２
４を介して、残りのノードのうちの何れか１つから電力
の供給を受ける。従って、ノードＢの電源がＯＦＦの状
態にされた場合においても、例えば、ノードＦはノード
Ａと通信することが可能となる。

【００１２】

【発明が解決しようとする課題】ところで、民生機器
（例えば、家庭用ビデオカメラ）への適用を図るために
は、接続コネクタとケーブルの形状を小型化することが
必要となる。そこで、電力供給用の電源線２３および２
４を取り除いたＤＶ（Digital Video）ケーブルが提案
されている。

【００１３】図７は、ＤＶケーブルと接続コネクタの構
造を説明する図である。なお、この図において、図４に
示すＩＥＥＥ１３９４ケーブルと対応する部分には同一
の符号が付してあるので、その説明は省略する。

【００１４】この図に示すように、接続コネクタ４０，
４１には、ピン１乃至ピン４がそれぞれ内蔵されてい
る。接続コネクタ４０のピン１およびピン２は、相互に
縒り合わされて形成されている信号線２５を介して、接
続コネクタ４１のピン１およびピン２に接続されてい
る。また、接続コネクタ４０のピン３およびピン４は、
同じく相互に縒り合わされて形成されている信号線２８
を介して、接続コネクタ４１のピン３およびピン４に接
続されている。なお、信号線２５と信号線２８は、それ
ぞれ、シールド２６とシールド２７の内部に配置されて
いる。

【００１５】また、シールド２２は、接続コネクタ４
０，４１の筺体と同電位とされている。なお、信号線２
５と信号線２８は、平衡伝送方式（グランドを基準レベ
ルとして、信号を正負双方に対称に増幅して伝送する方
式）により信号を伝送するようになされている。

【００１６】しかしながら、このようなＤＶケーブルを
使用した場合、情報処理装置の電源をＯＦＦの状態にす
ると、その情報処理装置の物理層には電力が供給されな
いことになり、他の情報処理装置が、その情報処理装置
を介して通信を行うことができなくなるという課題があ
った。そのような場合の一例を以下に説明する。

【００１７】図８は、情報処理装置Ｄが中間のノードと
なるように、情報処理装置Ａ（図示せず）と、情報処理
装置Ｂ（図示せず）を、ＤＶケーブルにより相互に接続
した場合の接続関係を示す図である。

【００１８】図８（Ａ）は、情報処理装置Ｄの電源がＯ
Ｎの状態とされている場合を示している。情報処理装置
Ｄの物理層４０には、信号線５０−ａ乃至５０−ｄによ
り構成されているＤＶケーブル５０と、信号線６０−ａ
乃至６０−ｄにより構成されているＤＶケーブル６０と
が接続されている。また、物理層４０には、ＬＳＩ４１
とＬＳＩ４２とが内蔵されており、これらは情報処理装
置Ｄの電源から電力の供給を受けている。

【００１９】図８（Ｂ）は、情報処理装置Ｄの電源がＯ
ＦＦの状態とされている場合を示している。この場合、
物理層４０のＬＳＩ４１とＬＳＩ４２には電力が供給さ
れていない状態となるので、情報処理装置Ａと情報処理
装置Ｂとの接続は遮断された状態となり、これら２つの
情報処理装置の間で通信を行うことができなくなる。

【００２０】本発明は、以上のような状況に鑑みてなさ
れたものであり、中間ノードとなる情報処理装置をＤＶ
ケーブルを用いて他の情報処理装置と相互に接続した場
合において、中間ノードとなる情報処理装置の電源をＯ
ＦＦの状態としたときにも他の情報処理装置の間で通信
が可能となるようにするものである。

【００２１】

【課題を解決するための手段】請求項１に記載の情報処
理装置は、情報処理装置の電源がＯＮまたはＯＦＦの何
れの状態であるかを検出する検出手段と、第１のＤＶ端
子の各信号線と、第２のＤＶ端子の対応する信号線とを
それぞれ接続または遮断する断続手段とを備え、検出手
段により情報処理装置の電源がＯＮの状態であることが
検出された場合は、断続手段により第１のＤＶ端子の各
信号線と、第２のＤＶ端子の対応する信号線とをそれぞ
れ遮断し、検出手段により、情報処理装置の電源がＯＦ
Ｆの状態であることが検出された場合には、断続手段に
より第１のＤＶ端子の各信号線と、第２のＤＶ端子の対
応する信号線とをそれぞれ接続することを特徴とする。

【００２２】請求項２に記載の接続方法は、情報処理装
置の電源がＯＮまたはＯＦＦの何れの状態であるかを検
出する検出ステップと、第１のＤＶ端子の各信号線と、
第２のＤＶ端子の対応する信号線とをそれぞれ接続また
は遮断する断続ステップとを備え、検出ステップにより
情報処理装置の電源がＯＮの状態であることが検出され
た場合は、断続ステップにより第１のＤＶ端子の各信号
線と、第２のＤＶ端子の対応する信号線とをそれぞれ遮
断し、検出ステップにより、情報処理装置の電源がＯＦ
Ｆの状態であることが検出された場合には、断続ステッ
プにより第１のＤＶ端子の各信号線と、第２のＤＶ端子
の対応する信号線とをそれぞれ接続することを特徴とす
る。

【００２３】請求項１に記載の情報処理装置において
は、情報処理装置の電源がＯＮまたはＯＦＦの何れの状
態であるかを検出手段が検出し、第１のＤＶ端子の各信
号線と、第２のＤＶ端子の対応する信号線とを断続手段
がそれぞれ接続または遮断し、検出手段により情報処理
装置の電源がＯＮの状態であることが検出された場合
は、断続手段により第１のＤＶ端子の各信号線と、第２
のＤＶ端子の対応する信号線とをそれぞれ遮断し、検出
手段により、情報処理装置の電源がＯＦＦの状態である
ことが検出された場合には、断続手段により第１のＤＶ
端子の各信号線と、第２のＤＶ端子の対応する信号線と
をそれぞれ接続する。例えば、第１の情報処理装置の第
１のＤＶ端子と第２のＤＶ端子にＤＶケーブルを介して
第２の情報処理装置と第３の情報処理装置がそれぞれ接
続されている場合において、第１の情報処理装置の電源
がＯＮの状態とされると、検出手段によりＯＮの状態で
あることが検出され、断続手段により第１のＤＶ端子の
各信号線と第２のＤＶ端子の対応する信号線の接続を遮
断し、また、第１の情報処理装置の電源がＯＦＦの状態
とされると、検出手段によりＯＦＦの状態であることが
検出され、断続手段により第１のＤＶ端子の各信号線と
第２のＤＶ端子の対応する信号線が接続される。

【００２４】請求項２に記載の接続方法においては、情
報処理装置の電源がＯＮまたはＯＦＦの何れの状態であ
るかを検出ステップが検出し、第１のＤＶ端子の各信号
線と、第２のＤＶ端子の対応する信号線とを断続ステッ
プがそれぞれ接続または遮断し、検出ステップにより情
報処理装置の電源がＯＮの状態であることが検出された
場合は、断続ステップにより第１のＤＶ端子の各信号線
と、第２のＤＶ端子の対応する信号線とをそれぞれ遮断
し、検出ステップにより、情報処理装置の電源がＯＦＦ
の状態であることが検出された場合には、断続ステップ
により第１のＤＶ端子の各信号線と、第２のＤＶ端子の
対応する信号線とをそれぞれ接続する。例えば、第１の
情報処理装置の第１のＤＶ端子と第２のＤＶ端子にＤＶ
ケーブルを介して第２の情報処理装置と第３の情報処理
装置がそれぞれ接続されている場合において、第１の情
報処理装置の電源がＯＮの状態とされると、検出ステッ
プによりＯＮの状態であることが検出され、断続ステッ
プにより第１のＤＶ端子の各信号線と第２のＤＶ端子の
対応する信号線の接続を遮断し、また、第１の情報処理
装置の電源がＯＦＦの状態とされると、検出ステップに
よりＯＦＦの状態であることが検出され、断続ステップ
により第１のＤＶ端子の各信号線と第２のＤＶ端子の対
応する信号線が接続される。

【００２５】

【発明の実施の形態】図１は、本発明の一実施の形態の
構成例を示す図である。この図において、図８に示す場
合と対応する部分には同一の符号を付してあるので、そ
の説明は省略する。

【００２６】この実施の形態では、図８の場合と比較し
て、スイッチ１００−ａ乃至１００−ｄから構成される
スイッチ部１００（断続手段）と、電源のＯＮまたはＯ
ＦＦ状態を検出する電源状態検出部１０１（検出手段）
が新たに追加されている。その他の構成は、図８に示す
場合と同様である。

【００２７】図２は、スイッチ部１００と電源状態検出
部１０１の詳細な構成例を示す図である。この図では、
スイッチ部１００のスイッチ１００−ａのみを図示して
いるが、他のスイッチ１００−ｂ乃至１００−ｄも同様
の構成とされている。

【００２８】電源状態検出部１０１は、抵抗１０１−
ａ、トランジスタ１０１−ｂ（検出手段）、および、抵
抗１０１−ｃにより構成されている。また、スイッチ１
００−ａは、ツェナーダイオード１００−ａ−１とリレ
イ１００−ａ−２（断続手段）により構成されている。

【００２９】電源状態検出部１０１の抵抗１０１−ａ
は、トランジスタ１０１−ｂのベース保護抵抗であり、
ベースに過大な電流が流入することを防止するようにな
されている。トランジスタ１０１−ｂは、情報処理装置
Ｄの電源がＯＮの状態とされているか否かを検出し、Ｏ
Ｎの状態とされている場合には、スイッチ１００−ａに
対して所定の電圧を出力するようになされている。抵抗
１０１−ｃは、エミッタ抵抗であり、トランジスタ１０
１−ｂと組み合わされてエミッタフォロア回路を構成し
ている。

【００３０】ツェナーダイオード１００−ａ−１は、リ
レイ１００−ａ−２の電磁石が自己誘導により生ずる高
電圧によりトランジスタ１０１−ｂが破損しないように
保護するようになされている。即ち、ツェナーダイオー
ド１００−ａ−１は、リレイ１００−ａ−２の電磁石の
入力端子に対して所定以上の電圧が印加された場合に
は、この電圧を制限するようになされている。

【００３１】リレイ１００−ａ−１は、抵抗１０１−ｃ
の両端に出力電圧が印加された場合は、接点が開いた状
態となり、また、抵抗１０１−ｃの両端の出力電圧が０
Ｖの場合には、接点が閉じた状態となるようになされて
いる。

【００３２】次に、以上の実施の形態の動作について説
明する。

【００３３】いま、図１に示す情報処理装置Ｄの電源が
ＯＮの状態とされたとすると、電源状態検出部１０１の
トランジスタ１０１−ｂのコレクタと抵抗１０１−ａの
一方の端子に電源電圧（直流電圧）が印加される。抵抗
１０１−ａの他方の端子は、いま、出力がない状態であ
るので、グランドレベルであり、従って、所定の電流が
ベースに向けて流入することになる。その結果、トラン
ジスタ１０１−ｂのコレクタとエミッタ間には所定の電
流（ベース電流を所定のゲインで増幅した電流）が流れ
ることになる。すると、抵抗１０１−ｃの両端には所定
の出力電圧が生ずることになる。

【００３４】抵抗１０１−ｃの両端に生じた出力電圧
は、ツェナーダイオード１００−ａ−１とリレイ１００
−ａ−２の双方に印加される。ツェナーダイオード１０
０−ａ−１のツェナー電圧は、通常レベルの出力電圧よ
りかなり大きめに設定されているので、この両端に印加
された電圧は、そのまま（電圧降下なしに）リレイ１０
０−ａ−２に供給される。リレイ１００−ａ−２に出力
電圧が印加されると、接点が開いた状態となるので（図
１において、スイッチ１００−ａが開放状態となるの
で）、情報処理装置Ａからの信号線５０−ａは、ＬＳＩ
４１に接続され、また、情報処理装置Ｂからの信号線６
０−ａも、ＬＳＩ４１に接続されることになる。

【００３５】このとき、情報処理装置Ｄの物理層４０に
は電源部から電力が供給されており、また、スイッチ１
００−ｂ乃至１００−ｄも、電源状態検出部１０１の制
御により開放状態とされるので、情報処理装置Ａからの
ＤＶケーブル５０と情報処理装置ＢからのＤＶケーブル
６０は、情報処理装置Ｄの物理層に接続されることにな
る。従って、この場合、情報処理装置Ａ，Ｂ，Ｄの間で
通常通りに情報を送受信することが可能となる。

【００３６】次に、情報処理装置Ｄの電源がＯＦＦの状
態とされた場合について説明する。電源がＯＦＦの状態
とされると、電源状態検出部１０１の抵抗１０１−ａに
印加される電圧は０Ｖとなり、また、コレクタに印加さ
れる電圧も同様に０Ｖとなるので、抵抗１０１−ｃの両
端に出力される電圧も０Ｖとなる。その結果、リレイ１
００−ａ−２の電磁石には電流が供給されない状態とな
る。

【００３７】このとき、リレイ１００−ａ−２の電磁石
は、直前まで流れていた電流が急に遮断されることにな
るので、自己誘導により大きな電圧を生ずることにな
る。しかしながら、このようにして生じた電圧は、ツェ
ナーダイオード１００−ａ−１により吸収されるので、
トランジスタが破損することを防止することができる。

【００３８】リレイ１００−ａ−２の電磁石に電流が供
給されなくなると、スイッチが閉じた状態となる。その
結果、図１に示すスイッチ１００−ａが閉じた状態とな
るので、情報処理装置Ａの信号線５０−ａと情報処理装
置Ｂの信号線６０−ａが直接接続された状態となる。ス
イッチ１００−ｂ乃至１００−ｄに対しても同様の制御
が行われ、これらは全て閉じた状態とされるので、情報
処理装置Ａと情報処理装置Ｂはスイッチ部１００を介し
て通信することが可能となる。

【００３９】以上のような実施の形態によれば、情報処
理装置をＤＶケーブルにより他の情報処理装置と接続
し、中間ノードとなる情報処理装置の電源をＯＦＦの状
態とした場合においても、他の情報処理装置との間で通
信を通常通り行うことが可能となる。

【００４０】なお、以上の実施の形態においては、リレ
イ１００−ａ−２により信号線を接続または遮断するよ
うにしたが、半導体スイッチ（例えば、ＦＥＴ（Field
Effect Transistor））などを用いてもよいことは言う
までもない。

【００４１】

【発明の効果】請求項１に記載の情報処理装置および請
求項２に記載の接続方法によれば、情報処理装置の電源
がＯＮまたはＯＦＦの何れの状態であるかを検出し、情
報処理装置の電源がＯＮの状態であることが検出された
場合は、第１のＤＶ端子の各信号線と、第２のＤＶ端子
の対応する信号線とをそれぞれ遮断し、また、情報処理
装置の電源がＯＦＦの状態であることが検出された場合
には、第１のＤＶ端子の各信号線と、第２のＤＶ端子の
対応する信号線とをそれぞれ接続するようにしたので、
中間ノードである情報処理装置の電源がＯＦＦの状態と
された場合においても、他の情報処理装置の間で通信を
行うことが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態の構成例を示す図である。

【図２】図１に示すスイッチ部１００と電源状態検出部
１０１の詳細な構成例を示す回路図である。

【図３】ＩＥＥＥ１３９４ケーブルを介して複数の情報
処理装置を相互に接続した場合の接続状態を示す図であ
る。

【図４】ＩＥＥＥ１３９４ケーブル内部の信号線と接続
コネクタ内部のピンの接続状態を示す図である。

【図５】ＩＥＥＥ１３９４ケーブルの断面を示す断面図
である。

【図６】ＩＥＥＥ１３９４ケーブルを介して複数の情報
処理装置を相互に接続した場合にノードＢの電源をＯＦ
Ｆの状態とした場合の状態を示す図である。

【図７】ＤＶケーブル内部の信号線と接続コネクタ内部
のピンの接続状態を示す図である。

【図８】情報処理装置Ｄを中間ノードとして情報処理装
置Ａと情報処理装置ＢとをＤＶケーブルで接続した場合
の接続関係を示す図である。

【符号の説明】

４０ 物理層， ５０ ＤＶケーブル， ６０ ＤＶケ
ーブル， １００ 電源状態検出部（検出手段）， １
００−ａ−２ リレイ（断続手段）， １０１スイッチ
部（断続手段）， １０１−ｂ トランジスタ（検出手
段）

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ２つのＤＶケーブル接続端子を有するＩ
   ＥＥＥ１３９４インターフェースを備える情報処理装置
   において、 前記情報処理装置の電源がＯＮまたはＯＦＦの何れの状
   態であるかを検出する検出手段と、 第１のＤＶ端子の各信号線と、第２のＤＶ端子の対応す
   る信号線とをそれぞれ接続または遮断する断続手段とを
   備え、 前記検出手段により前記情報処理装置の電源がＯＮの状
   態であることが検出された場合は、前記断続手段により
   前記第１のＤＶ端子の各信号線と、前記第２のＤＶ端子
   の対応する信号線とをそれぞれ遮断し、 前記検出手段により、前記情報処理装置の電源がＯＦＦ
   の状態であることが検出された場合には、前記断続手段
   により前記第１のＤＶ端子の各信号線と、前記第２のＤ
   Ｖ端子の対応する信号線とをそれぞれ接続することを特
   徴とする情報処理装置。
2. 【請求項２】 ２つのＤＶケーブル接続端子を有するＩ
   ＥＥＥ１３９４インターフェースを備える情報処理装置
   の接続方法において、 前記情報処理装置の電源がＯＮまたはＯＦＦの何れの状
   態であるかを検出する検出ステップと、 第１のＤＶ端子の各信号線と、第２のＤＶ端子の対応す
   る信号線とをそれぞれ接続または遮断する断続ステップ
   とを備え、 前記検出ステップにより前記情報処理装置の電源がＯＮ
   の状態であることが検出された場合は、前記断続ステッ
   プにより前記第１のＤＶ端子の各信号線と、前記第２の
   ＤＶ端子の対応する信号線とをそれぞれ遮断し、 前記検出ステップにより、前記情報処理装置の電源がＯ
   ＦＦの状態であることが検出された場合には、前記断続
   ステップにより前記第１のＤＶ端子の各信号線と、前記
   第２のＤＶ端子の対応する信号線とをそれぞれ接続する
   ことを特徴とする接続方法。