JPH10271361A - フィールド判別回路 - Google Patents
フィールド判別回路Info
- Publication number
- JPH10271361A JPH10271361A JP6712397A JP6712397A JPH10271361A JP H10271361 A JPH10271361 A JP H10271361A JP 6712397 A JP6712397 A JP 6712397A JP 6712397 A JP6712397 A JP 6712397A JP H10271361 A JPH10271361 A JP H10271361A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- pulse
- field
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【課題】 種々の映像信号に対応して正確にフィールド
判別を行なう。 【解決手段】 供給された水平同期信号（ＨＤ）と、垂
直同期信号（ＶＤ）の位相差を計測する位相計測部１
と、前記位相計測部１から入力した前フィールドの位相
差と現フィールドの位相差とを演算するフィールド間演
算部２と、前記フィールド間演算部２の演算結果に基づ
き現フィールドの偶／奇を判定するフィールド判定部３
と、前記フィールド判定部３の判定した偶／奇順のフィ
ールド周期性に基づき現フィールドの偶／奇を予測する
予測処理部４と、前記フィールド間演算部２の複数の演
算結果を用いてインタレース又はノン・インタレースモ
ード（走査モード）を判定する走査モード識別部６と、
前記予測処理部４の処理結果と、前記走査モード識別部
５の識別結果と、前記等価パルス検出部６の検出結果と
に基づきパリティ信号を決定するパリティ決定部７とで
なる。
判別を行なう。 【解決手段】 供給された水平同期信号（ＨＤ）と、垂
直同期信号（ＶＤ）の位相差を計測する位相計測部１
と、前記位相計測部１から入力した前フィールドの位相
差と現フィールドの位相差とを演算するフィールド間演
算部２と、前記フィールド間演算部２の演算結果に基づ
き現フィールドの偶／奇を判定するフィールド判定部３
と、前記フィールド判定部３の判定した偶／奇順のフィ
ールド周期性に基づき現フィールドの偶／奇を予測する
予測処理部４と、前記フィールド間演算部２の複数の演
算結果を用いてインタレース又はノン・インタレースモ
ード（走査モード）を判定する走査モード識別部６と、
前記予測処理部４の処理結果と、前記走査モード識別部
５の識別結果と、前記等価パルス検出部６の検出結果と
に基づきパリティ信号を決定するパリティ決定部７とで
なる。
Description
【０００１】
【発明の属する技術分野】本発明はＮＴＳＣ（National
Television System Committee）等のテレビ信号の同期
信号から奇数フィールドと偶数フィールドを判別するた
めの回路に関する。
Television System Committee）等のテレビ信号の同期
信号から奇数フィールドと偶数フィールドを判別するた
めの回路に関する。
【０００２】
【従来の技術】従来のフィールド判別回路は垂直同期信
号（ＶＤ）と、水平同期信号（ＨＤ）との位相に基づ
き、例えば、垂直同期信号（ＶＤ）の開始点から１つ目
の水平同期信号（ＨＤ）の開始点までの時間を計測し、
その値によって奇数フィールドと、偶数フィールドとを
判別するようにしている。即ち、図６のフィールド判別
回路の動作波形図に示すように、垂直同期信号（ＶＤ）
の立ち下がりから１つ目の水平同期信号（ＨＤ）の立ち
下がりの時間（位相差：T1又はT2）を計測しフィールド
の偶／奇を判別する。例えば、位相差がT1の場合、T1は
ほぼ０Ｈ（水平周期）であり、このフィールドを奇数フ
ィールドと判定する。また、位相差がT2の場合、T2はほ
ぼ1/2 Ｈ（水平周期）であり、このフィールドを偶数フ
ィールドと判定する。
号（ＶＤ）と、水平同期信号（ＨＤ）との位相に基づ
き、例えば、垂直同期信号（ＶＤ）の開始点から１つ目
の水平同期信号（ＨＤ）の開始点までの時間を計測し、
その値によって奇数フィールドと、偶数フィールドとを
判別するようにしている。即ち、図６のフィールド判別
回路の動作波形図に示すように、垂直同期信号（ＶＤ）
の立ち下がりから１つ目の水平同期信号（ＨＤ）の立ち
下がりの時間（位相差：T1又はT2）を計測しフィールド
の偶／奇を判別する。例えば、位相差がT1の場合、T1は
ほぼ０Ｈ（水平周期）であり、このフィールドを奇数フ
ィールドと判定する。また、位相差がT2の場合、T2はほ
ぼ1/2 Ｈ（水平周期）であり、このフィールドを偶数フ
ィールドと判定する。
【０００３】ところで、従来のテレビ受信機等に使用し
ているフィールド判別回路は、周波数分離方式により複
合同期信号から分離生成した垂直同期信号（ＶＤ）と、
水平同期信号（ＨＤ）とを利用している。前記周波数分
離方式では、従来ＣＲ素子を用いたハイパスフィルター
（微分回路）やローパスフィルター（積分回路）を利用
してアナログ的な方法で分離している。
ているフィールド判別回路は、周波数分離方式により複
合同期信号から分離生成した垂直同期信号（ＶＤ）と、
水平同期信号（ＨＤ）とを利用している。前記周波数分
離方式では、従来ＣＲ素子を用いたハイパスフィルター
（微分回路）やローパスフィルター（積分回路）を利用
してアナログ的な方法で分離している。
【０００４】上記ＣＲ素子を用いたアナログフィルター
は温度により特性が変化し易く、一般のテレビ受信機等
の使用環境では、分離した垂直同期信号（ＶＤ）と、水
平同期信号（ＨＤ）との位相関係が温度によりかなり変
化する。ところが、従来のフィールド判別回路は、上記
した通り、垂直同期信号（ＶＤ）と、水平同期信号（Ｈ
Ｄ）との位相に基づきフィールドを認識するため、正確
な識別が困難である問題があった。
は温度により特性が変化し易く、一般のテレビ受信機等
の使用環境では、分離した垂直同期信号（ＶＤ）と、水
平同期信号（ＨＤ）との位相関係が温度によりかなり変
化する。ところが、従来のフィールド判別回路は、上記
した通り、垂直同期信号（ＶＤ）と、水平同期信号（Ｈ
Ｄ）との位相に基づきフィールドを認識するため、正確
な識別が困難である問題があった。
【０００５】また、ＮＴＳＣ信号（標準信号）と異なる
ＶＴＲ等が生成した複合映像信号、所謂、非標準信号で
は一般に標準信号の場合と同期信号の形状や位相関係が
異なるので、０Ｈ（水平周期）又は1/2 Ｈ（水平周期）
等の固定基準値を用いて識別するような従来のフィール
ド判別回路を使用した場合、確実に識別が行なえるとは
限らない。さらに、ＶＴＲ等の特殊再生時にはインタレ
ース信号からノン・インタレース信号に表示モードが切
り替わる。例えば、サーチモードや静止画等の再生時に
は、インタレース信号からノン・インタレース信号に切
り替わるとともに、同期信号の形状、例えば、等価パル
スが存在しないなどの特徴があるが、従来のフィールド
判別回路では表示モードの変化を的確に判定すること困
難であるため、特殊再生時に画像が乱れる問題があっ
た。
ＶＴＲ等が生成した複合映像信号、所謂、非標準信号で
は一般に標準信号の場合と同期信号の形状や位相関係が
異なるので、０Ｈ（水平周期）又は1/2 Ｈ（水平周期）
等の固定基準値を用いて識別するような従来のフィール
ド判別回路を使用した場合、確実に識別が行なえるとは
限らない。さらに、ＶＴＲ等の特殊再生時にはインタレ
ース信号からノン・インタレース信号に表示モードが切
り替わる。例えば、サーチモードや静止画等の再生時に
は、インタレース信号からノン・インタレース信号に切
り替わるとともに、同期信号の形状、例えば、等価パル
スが存在しないなどの特徴があるが、従来のフィールド
判別回路では表示モードの変化を的確に判定すること困
難であるため、特殊再生時に画像が乱れる問題があっ
た。
【０００６】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、種々の映像信号に対応して偶数フ
ィールドと、奇数フィールドとを正確に識別し判定する
フィールド判別回路を提供することを目的とする。
鑑みなされたもので、種々の映像信号に対応して偶数フ
ィールドと、奇数フィールドとを正確に識別し判定する
フィールド判別回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、供給された水平同期信号（ＨＤ）と、垂直同期信号
（ＶＤ）の位相差を計測する位相計測部と、前記位相計
測部から入力した前フィールドの位相差と現フィールド
の位相差とを演算するフィールド間演算部と、前記フィ
ールド間演算部の演算結果に基づき現フィールドの偶／
奇を判定するフィールド判定部と、前記フィールド判定
部の判定した偶／奇順のフィールド周期性に基づき現フ
ィールドの偶／奇を予測する予測処理部と、前記フィー
ルド間演算部の複数の演算結果を用いてインタレース又
はノン・インタレースモード（走査モード）を判定する
走査モード識別部と、元の複合同期信号を入力して等価
パルスの有無を検出する等価パルス検出部と、前記予測
処理部の処理結果と、前記走査モード識別部の識別結果
と、前記等価パルス検出部の検出結果とに基づきパリテ
ィ信号を決定するパリティ決定部とで構成した。
に、供給された水平同期信号（ＨＤ）と、垂直同期信号
（ＶＤ）の位相差を計測する位相計測部と、前記位相計
測部から入力した前フィールドの位相差と現フィールド
の位相差とを演算するフィールド間演算部と、前記フィ
ールド間演算部の演算結果に基づき現フィールドの偶／
奇を判定するフィールド判定部と、前記フィールド判定
部の判定した偶／奇順のフィールド周期性に基づき現フ
ィールドの偶／奇を予測する予測処理部と、前記フィー
ルド間演算部の複数の演算結果を用いてインタレース又
はノン・インタレースモード（走査モード）を判定する
走査モード識別部と、元の複合同期信号を入力して等価
パルスの有無を検出する等価パルス検出部と、前記予測
処理部の処理結果と、前記走査モード識別部の識別結果
と、前記等価パルス検出部の検出結果とに基づきパリテ
ィ信号を決定するパリティ決定部とで構成した。
【０００８】
【発明の実施の形態】以上のように構成したので、位相
計測部が計測した水平同期信号（ＨＤ）と、垂直同期信
号（ＶＤ）の位相差を用い、次段に設けたフィールド間
演算部が前フィールドの位相差と現フィールドの位相差
とを演算する。フィールド判定部がフィールド間演算か
ら現フィールドの偶／奇を判定し、予測処理部が偶／奇
のフィールド周期性に基づき現フィールドの偶／奇を予
測することによりフィールドの偶／奇誤りを訂正する。
一方、走査モード識別部は前記フィールド間演算部の複
数の演算結果を用いるようにして正確に走査モードを判
定する。さらに等価パルス検出部で等価パルスの有無を
検出することによりＶＴＲ等の特殊再生か否かを判定す
る。パリティ決定部は、前記予測処理部と、前記走査モ
ード識別部と、前記等価パルス検出部との結果に基づき
パリティ信号を決定する。
計測部が計測した水平同期信号（ＨＤ）と、垂直同期信
号（ＶＤ）の位相差を用い、次段に設けたフィールド間
演算部が前フィールドの位相差と現フィールドの位相差
とを演算する。フィールド判定部がフィールド間演算か
ら現フィールドの偶／奇を判定し、予測処理部が偶／奇
のフィールド周期性に基づき現フィールドの偶／奇を予
測することによりフィールドの偶／奇誤りを訂正する。
一方、走査モード識別部は前記フィールド間演算部の複
数の演算結果を用いるようにして正確に走査モードを判
定する。さらに等価パルス検出部で等価パルスの有無を
検出することによりＶＴＲ等の特殊再生か否かを判定す
る。パリティ決定部は、前記予測処理部と、前記走査モ
ード識別部と、前記等価パルス検出部との結果に基づき
パリティ信号を決定する。
【０００９】
【実施例】以下、本発明によるフィールド判別回路につ
いて、図を用いて詳細に説明する。図１は本発明による
フィールド判別回路の基本的な実施例を示すシステムブ
ロック図である。１は供給された水平同期信号（ＨＤ）
と、垂直同期信号（ＶＤ）の位相差を計測する位相計測
部である。２は、前記位相計測部１から入力した前フィ
ールドの位相差と現フィールドの位相差とを演算するフ
ィールド間演算部である。３は、前記フィールド間演算
部２の演算結果に基づき現フィールドの偶／奇を判定す
るフィールド判定部である。４は、前記フィールド判定
部３の判定した偶／奇順のフィールド周期性に基づき現
フィールドの偶／奇を予測する予測処理部である。５
は、前記フィールド間演算部２の複数の演算結果を用い
てインタレース又はノン・インタレースモード（走査モ
ード）を判定する走査モード識別部である。６は元の複
合同期信号を入力して等価パルスの有無を検出する等価
パルス検出部である。７は、前記予測処理部４の処理結
果と、前記走査モード識別部５の識別結果と、前記等価
パルス検出部６の検出結果とに基づきパリティ信号を決
定するパリティ決定部である。
いて、図を用いて詳細に説明する。図１は本発明による
フィールド判別回路の基本的な実施例を示すシステムブ
ロック図である。１は供給された水平同期信号（ＨＤ）
と、垂直同期信号（ＶＤ）の位相差を計測する位相計測
部である。２は、前記位相計測部１から入力した前フィ
ールドの位相差と現フィールドの位相差とを演算するフ
ィールド間演算部である。３は、前記フィールド間演算
部２の演算結果に基づき現フィールドの偶／奇を判定す
るフィールド判定部である。４は、前記フィールド判定
部３の判定した偶／奇順のフィールド周期性に基づき現
フィールドの偶／奇を予測する予測処理部である。５
は、前記フィールド間演算部２の複数の演算結果を用い
てインタレース又はノン・インタレースモード（走査モ
ード）を判定する走査モード識別部である。６は元の複
合同期信号を入力して等価パルスの有無を検出する等価
パルス検出部である。７は、前記予測処理部４の処理結
果と、前記走査モード識別部５の識別結果と、前記等価
パルス検出部６の検出結果とに基づきパリティ信号を決
定するパリティ決定部である。
【００１０】本発明によるフィールド判別回路の概念的
動作を図１、図６に従い説明する。位相計測部１は供給
された水平同期信号（ＨＤ）と、垂直同期信号（ＶＤ）
の位相差を計測し、次段に設けたフィールド間演算部２
が前フィールドの位相差と現フィールドの位相差とを演
算する。図６に示したように、走査モードがインタレー
スである場合、フィールドの奇偶状態により位相差は、
例えば、T1（０Ｈ）と、T2（1/2 Ｈ）となる。フィール
ド間演算部２が、例えば、現フィールドの位相差から前
フィールド（１フィールド前）の位相差を論理差演算す
るものとすると、T1（０Ｈ）と、T2（1/2 Ｈ）とを交互
に引き算する結果、フィールド間演算部２はプラス値
「ほぼ＋1/2 Ｈ」と、マイナス値「ほぼ−1/2 Ｈ」とを
交互に出力することになる。尚、走査モードがノン・イ
ンタレースである場合、フィールド間演算部２はほぼ０
Ｈを出力する。
動作を図１、図６に従い説明する。位相計測部１は供給
された水平同期信号（ＨＤ）と、垂直同期信号（ＶＤ）
の位相差を計測し、次段に設けたフィールド間演算部２
が前フィールドの位相差と現フィールドの位相差とを演
算する。図６に示したように、走査モードがインタレー
スである場合、フィールドの奇偶状態により位相差は、
例えば、T1（０Ｈ）と、T2（1/2 Ｈ）となる。フィール
ド間演算部２が、例えば、現フィールドの位相差から前
フィールド（１フィールド前）の位相差を論理差演算す
るものとすると、T1（０Ｈ）と、T2（1/2 Ｈ）とを交互
に引き算する結果、フィールド間演算部２はプラス値
「ほぼ＋1/2 Ｈ」と、マイナス値「ほぼ−1/2 Ｈ」とを
交互に出力することになる。尚、走査モードがノン・イ
ンタレースである場合、フィールド間演算部２はほぼ０
Ｈを出力する。
【００１１】従って、フィールド判定部３は上記フィー
ルド間演算結果がプラス値の場合は、現フィールドは偶
数フィールドと判定でき、マイナス値の場合は、現フィ
ールドは奇数フィールドと判定できる。予測処理部４は
偶／奇のフィールドが周期的に交互に現れるので前フィ
ールドの状態から現フィールドの偶／奇を予測すること
ができるのでフィールドの偶／奇誤りを訂正する。一
方、走査モード識別部５は、前記フィールド間演算部２
の複数の演算結果が、例えば、プラス値「ほぼ＋1/2
Ｈ」と、マイナス値「ほぼ−1/2 Ｈ」とであれば走査モ
ードはインタレースであると識別でき、ほぼ０Ｈであれ
ば走査モードはノン・インタレースであると識別でき
る。さらに等価パルス検出部６は供給された複合同期信
号の等価パルスの有無を検出することによりＶＴＲ等の
特殊再生か否かを判定する。パリティ決定部７は、前記
予測処理部４と、前記走査モード識別部５と、前記等価
パルス検出部６との結果に基づき、例えば、ノン・イン
タレースの場合、パリティ信号「０」とし、また、イン
タレース又は等価パルスの有の場合、パリティ信号
「１」とするようにパリティ信号を決定する。
ルド間演算結果がプラス値の場合は、現フィールドは偶
数フィールドと判定でき、マイナス値の場合は、現フィ
ールドは奇数フィールドと判定できる。予測処理部４は
偶／奇のフィールドが周期的に交互に現れるので前フィ
ールドの状態から現フィールドの偶／奇を予測すること
ができるのでフィールドの偶／奇誤りを訂正する。一
方、走査モード識別部５は、前記フィールド間演算部２
の複数の演算結果が、例えば、プラス値「ほぼ＋1/2
Ｈ」と、マイナス値「ほぼ−1/2 Ｈ」とであれば走査モ
ードはインタレースであると識別でき、ほぼ０Ｈであれ
ば走査モードはノン・インタレースであると識別でき
る。さらに等価パルス検出部６は供給された複合同期信
号の等価パルスの有無を検出することによりＶＴＲ等の
特殊再生か否かを判定する。パリティ決定部７は、前記
予測処理部４と、前記走査モード識別部５と、前記等価
パルス検出部６との結果に基づき、例えば、ノン・イン
タレースの場合、パリティ信号「０」とし、また、イン
タレース又は等価パルスの有の場合、パリティ信号
「１」とするようにパリティ信号を決定する。
【００１２】図２は本発明によるフィールド判別回路の
詳細な実施例を示すシステムブロック図である。１１は
供給された水平同期信号（ＨＤ）と、垂直同期信号（Ｖ
Ｄ）とに基づき前記垂直同期信号（ＶＤ）から前記水平
同期信号（ＨＤ）までの位相差に相応したパルスを生成
するパルス生成部である。１２は、前記垂直同期信号
（ＶＤ）のネガティブエッジを検出する垂直エッジ検出
部である。１３は、前記パルス生成部１１が生成したパ
ルスをイネーブル端子に入力するとともに、前記垂直エ
ッジ検出部１２の出力をロード端子に入力したカウンタ
部である。１４は、前記垂直エッジ検出部１２の出力を
ロード端子に入力するとともに、前記カウンタ部１３の
出力をラッチする第一Ｄ−ＦＦ部である。１５は、前記
カウンタ部１３の出力をプラス端子に入力するととも
に、前記第一Ｄ−ＦＦ部１４の出力をマイナス端子に入
力した加算部である。
詳細な実施例を示すシステムブロック図である。１１は
供給された水平同期信号（ＨＤ）と、垂直同期信号（Ｖ
Ｄ）とに基づき前記垂直同期信号（ＶＤ）から前記水平
同期信号（ＨＤ）までの位相差に相応したパルスを生成
するパルス生成部である。１２は、前記垂直同期信号
（ＶＤ）のネガティブエッジを検出する垂直エッジ検出
部である。１３は、前記パルス生成部１１が生成したパ
ルスをイネーブル端子に入力するとともに、前記垂直エ
ッジ検出部１２の出力をロード端子に入力したカウンタ
部である。１４は、前記垂直エッジ検出部１２の出力を
ロード端子に入力するとともに、前記カウンタ部１３の
出力をラッチする第一Ｄ−ＦＦ部である。１５は、前記
カウンタ部１３の出力をプラス端子に入力するととも
に、前記第一Ｄ−ＦＦ部１４の出力をマイナス端子に入
力した加算部である。
【００１３】１６は、前記パルス生成部１１が生成した
パルスのネガティブエッジを検出するパルスエッジ検出
部である。１７は、前記加算部１５の出力の最上位ビッ
トを入力するとともに、前記垂直エッジ検出部１２の出
力を入力し最上位ビットの符号に基づきフィールドの偶
／奇を判定する予測処理部である。１８は、前記加算部
１５の出力の複数上位ビットに基づきノン・インタレー
スか否かを判定する簡易判定部である。１９は、前記簡
易判定部１８の判定出力を連続複数回用いるとともに、
前記パルスエッジ検出部１６の出力を用いてインタレー
ス又はノン・インタレースモード（走査モード）を判定
するノンインタ判定部である。
パルスのネガティブエッジを検出するパルスエッジ検出
部である。１７は、前記加算部１５の出力の最上位ビッ
トを入力するとともに、前記垂直エッジ検出部１２の出
力を入力し最上位ビットの符号に基づきフィールドの偶
／奇を判定する予測処理部である。１８は、前記加算部
１５の出力の複数上位ビットに基づきノン・インタレー
スか否かを判定する簡易判定部である。１９は、前記簡
易判定部１８の判定出力を連続複数回用いるとともに、
前記パルスエッジ検出部１６の出力を用いてインタレー
ス又はノン・インタレースモード（走査モード）を判定
するノンインタ判定部である。
【００１４】２０は、前記予測処理部１７の出力を入力
し、前記ノンインタ判定部１９の出力を入力するととも
に外部から供給された等価パルス有無を示す等価パルス
検出信号２０ａを入力しこれら３つの入力に基づきパリ
ティ信号を決定するパリティ決定部である。２１は、前
記パルスエッジ検出部１６の出力をロード端子に入力す
るとともに、前記パリティ決定部２０の出力をＤ０端子
に入力しＱ０端子にパリティ信号をラッチ出力するとと
もに、前記ノンインタ判定部１９の出力をＤ１端子に入
力しＱ１端子に走査モードをラッチ出力する第二Ｄ−Ｆ
Ｆ部である。
し、前記ノンインタ判定部１９の出力を入力するととも
に外部から供給された等価パルス有無を示す等価パルス
検出信号２０ａを入力しこれら３つの入力に基づきパリ
ティ信号を決定するパリティ決定部である。２１は、前
記パルスエッジ検出部１６の出力をロード端子に入力す
るとともに、前記パリティ決定部２０の出力をＤ０端子
に入力しＱ０端子にパリティ信号をラッチ出力するとと
もに、前記ノンインタ判定部１９の出力をＤ１端子に入
力しＱ１端子に走査モードをラッチ出力する第二Ｄ−Ｆ
Ｆ部である。
【００１５】本発明によるフィールド判別回路の詳細な
動作を図２、図３に従い説明する。尚、図３は本発明に
よるフィールド判別回路のパリティ予測処理部のパリテ
ィ予測動作を説明する波形図であり、ノイズ等による誤
り訂正（イ）、入力信号切替え対応（ロ）、ノンインタ
への変化に対応（ハ）である。パルス生成部１１は供給
された水平同期信号（ＨＤ）と、垂直同期信号（ＶＤ）
とに基づき、前記垂直同期信号（ＶＤ）から前記水平同
期信号（ＨＤ）までの位相差に相応したパルスを生成
し、垂直エッジ検出部１２は、前記垂直同期信号（Ｖ
Ｄ）のエッジを検出し、カウンタ部１３は、前記パルス
生成部１１が生成したパルスをイネーブル端子に入力す
るとともに、前記垂直エッジ検出部１２の出力をロード
端子に入力し、位相差を計測する。第一Ｄ−ＦＦ部１４
は、前記垂直エッジ検出部１２の出力をロード端子に入
力するとともに、前記カウンタ部１３の出力をラッチす
るので前フィールドの位相差の計測値をラッチする。
動作を図２、図３に従い説明する。尚、図３は本発明に
よるフィールド判別回路のパリティ予測処理部のパリテ
ィ予測動作を説明する波形図であり、ノイズ等による誤
り訂正（イ）、入力信号切替え対応（ロ）、ノンインタ
への変化に対応（ハ）である。パルス生成部１１は供給
された水平同期信号（ＨＤ）と、垂直同期信号（ＶＤ）
とに基づき、前記垂直同期信号（ＶＤ）から前記水平同
期信号（ＨＤ）までの位相差に相応したパルスを生成
し、垂直エッジ検出部１２は、前記垂直同期信号（Ｖ
Ｄ）のエッジを検出し、カウンタ部１３は、前記パルス
生成部１１が生成したパルスをイネーブル端子に入力す
るとともに、前記垂直エッジ検出部１２の出力をロード
端子に入力し、位相差を計測する。第一Ｄ−ＦＦ部１４
は、前記垂直エッジ検出部１２の出力をロード端子に入
力するとともに、前記カウンタ部１３の出力をラッチす
るので前フィールドの位相差の計測値をラッチする。
【００１６】加算部１５は、前記カウンタ部１３の出力
をプラス端子に入力するとともに、前記第一Ｄ−ＦＦ部
１４の出力（前フィールドの位相差の計測値）をマイナ
ス端子に入力するので、現フィールドの位相差の計測値
から前フィールドの位相差の計測値を引き算して結果を
出力する。
をプラス端子に入力するとともに、前記第一Ｄ−ＦＦ部
１４の出力（前フィールドの位相差の計測値）をマイナ
ス端子に入力するので、現フィールドの位相差の計測値
から前フィールドの位相差の計測値を引き算して結果を
出力する。
【００１７】パルスエッジ検出部１６は、前記パルス生
成部１１が生成したパルスのネガティブエッジを検出
し、予測処理部１７は、前記加算部１５の出力の最上位
ビットを入力するとともに、前記垂直エッジ検出部１２
の出力を入力し最上位ビットの符号に基づき以下の処理
を行なう。即ち、インタレースの場合、例えば、最上位
ビットの符号が「＋」の場合は、現フィールドは偶数フ
ィールドと判定し、符号が「−」の場合は、奇数フィー
ルドと判定するとともに、図３（イ）に示した通り、偶
／奇フィールドに対応させたパリティ信号が周期的に交
互に現れるので、前フィールドの状態から現フィールド
の偶／奇を予測し、前記パリティ信号のノイズ等による
誤り部（＊イ）を訂正するような予測処理を行なう。
成部１１が生成したパルスのネガティブエッジを検出
し、予測処理部１７は、前記加算部１５の出力の最上位
ビットを入力するとともに、前記垂直エッジ検出部１２
の出力を入力し最上位ビットの符号に基づき以下の処理
を行なう。即ち、インタレースの場合、例えば、最上位
ビットの符号が「＋」の場合は、現フィールドは偶数フ
ィールドと判定し、符号が「−」の場合は、奇数フィー
ルドと判定するとともに、図３（イ）に示した通り、偶
／奇フィールドに対応させたパリティ信号が周期的に交
互に現れるので、前フィールドの状態から現フィールド
の偶／奇を予測し、前記パリティ信号のノイズ等による
誤り部（＊イ）を訂正するような予測処理を行なう。
【００１８】尚、予測処理のアルゴリズムは、図４の本
発明によるフィールド判別回路のパリティ信号の予測処
理を示す図の通り、連続する３フィールド（n-2,n-1,n
）のパリティ信号の周期性を監視し、２度続けて状態
の変化がある場合、始めて出力パリティ信号を反転させ
る。
発明によるフィールド判別回路のパリティ信号の予測処
理を示す図の通り、連続する３フィールド（n-2,n-1,n
）のパリティ信号の周期性を監視し、２度続けて状態
の変化がある場合、始めて出力パリティ信号を反転させ
る。
【００１９】また、走査モードがノン・インタレースで
ある場合、加算部１５はほぼ０Ｈを出力するので、簡易
判定部１８は、前記加算部１５の出力の複数上位ビット
に基づきノン・インタレース（ほぼ０Ｈ）か否かを判定
し、次段のノンインタ判定部１９は、前記パルスエッジ
検出部１６の出力をトリガ信号として、前記簡易判定部
１８の判定出力を連続複数回分用いて、例えば、３回
（３フィールド）連続して同じ状態であった場合、始め
てインタレース又はノン・インタレース（走査モード）
を切替える。
ある場合、加算部１５はほぼ０Ｈを出力するので、簡易
判定部１８は、前記加算部１５の出力の複数上位ビット
に基づきノン・インタレース（ほぼ０Ｈ）か否かを判定
し、次段のノンインタ判定部１９は、前記パルスエッジ
検出部１６の出力をトリガ信号として、前記簡易判定部
１８の判定出力を連続複数回分用いて、例えば、３回
（３フィールド）連続して同じ状態であった場合、始め
てインタレース又はノン・インタレース（走査モード）
を切替える。
【００２０】パリティ決定部２０は、前記予測処理部１
７の出力を入力し、前記ノンインタ判定部１９の出力を
入力するとともに、外部から供給された等価パルス有無
を示す等価パルス検出信号２０ａを入力し、これら３つ
の入力に基づきパリティ信号を決定する。即ち、パリテ
ィ決定部２０は、ノン・インタレースや等価パルス無し
の情報が得られた場合は、パリティの出力を固定（ノン
・インタレース状態に）する。
７の出力を入力し、前記ノンインタ判定部１９の出力を
入力するとともに、外部から供給された等価パルス有無
を示す等価パルス検出信号２０ａを入力し、これら３つ
の入力に基づきパリティ信号を決定する。即ち、パリテ
ィ決定部２０は、ノン・インタレースや等価パルス無し
の情報が得られた場合は、パリティの出力を固定（ノン
・インタレース状態に）する。
【００２１】第二Ｄ−ＦＦ部２１は、前記パルスエッジ
検出部１６の出力をロード端子にトリガ入力するととも
に、前記パリティ決定部２０の出力をＤ０端子に入力し
Ｑ０端子にパリティ信号をラッチ出力するとともに、前
記ノンインタ判定部１９の出力をＤ１端子に入力しＱ１
端子に走査モードをラッチ出力する。
検出部１６の出力をロード端子にトリガ入力するととも
に、前記パリティ決定部２０の出力をＤ０端子に入力し
Ｑ０端子にパリティ信号をラッチ出力するとともに、前
記ノンインタ判定部１９の出力をＤ１端子に入力しＱ１
端子に走査モードをラッチ出力する。
【００２２】図５は本発明によるフィールド判別回路の
等価パルス検出部の詳細な実施例を示すブロック図であ
る。４１は供給された複合同期信号から垂直同期パルス
を検出するとともにＶＤ期間内の等価パルスを除去する
垂直同期パルス検出部である。４２は、前記垂直同期パ
ルス検出部４１が検出した垂直同期パルスのパルス幅を
測定して垂直同期信号（ＶＤ）を判定する垂直同期信号
（ＶＤ）判定部である。４３は、前記垂直同期信号（Ｖ
Ｄ）判定部４２の判定結果に基づき垂直同期パルスを生
成し出力する垂直同期（ＶＤ）パルス生成部である。４
４は、前記垂直同期パルス検出部４１が検出した垂直同
期信号（ＶＤ）と、前記垂直同期信号（ＶＤ）判定部４
２の判定結果から、計測期間を示すパルスを生成する計
測期間生成部である。４５は、前記計測期間生成部４４
が供給したパルスに基づき、複合同期信号の等価パルス
の数を計測する等価パルス計測部である。４６は、前記
等価パルス計測部４５の計測結果から等価パルスの有無
を判定する等価パルス判定部である。
等価パルス検出部の詳細な実施例を示すブロック図であ
る。４１は供給された複合同期信号から垂直同期パルス
を検出するとともにＶＤ期間内の等価パルスを除去する
垂直同期パルス検出部である。４２は、前記垂直同期パ
ルス検出部４１が検出した垂直同期パルスのパルス幅を
測定して垂直同期信号（ＶＤ）を判定する垂直同期信号
（ＶＤ）判定部である。４３は、前記垂直同期信号（Ｖ
Ｄ）判定部４２の判定結果に基づき垂直同期パルスを生
成し出力する垂直同期（ＶＤ）パルス生成部である。４
４は、前記垂直同期パルス検出部４１が検出した垂直同
期信号（ＶＤ）と、前記垂直同期信号（ＶＤ）判定部４
２の判定結果から、計測期間を示すパルスを生成する計
測期間生成部である。４５は、前記計測期間生成部４４
が供給したパルスに基づき、複合同期信号の等価パルス
の数を計測する等価パルス計測部である。４６は、前記
等価パルス計測部４５の計測結果から等価パルスの有無
を判定する等価パルス判定部である。
【００２３】上記図５を参照して等価パルス検出の有無
を判定する動作を説明する。垂直同期パルス検出部４１
は、供給された複合同期信号から、例えば、水平パルス
幅より十分大である低期間等の周期を計測するなどし
て、垂直同期パルスを検出し、垂直同期信号（ＶＤ）判
定部４２は、前記垂直同期パルス検出部４１が検出した
垂直同期パルスの開始点から測定したパルス幅が所定の
基準値より大である場合に垂直同期信号（ＶＤ）である
と判定する。垂直同期（ＶＤ）パルス生成部４３は、前
記垂直同期信号（ＶＤ）判定部４２の判定結果に基づき
所定幅及び位相を有する垂直同期パルスを生成し出力す
る。計測期間生成部４４は、前記垂直同期パルス検出部
４１が検出した垂直同期信号（ＶＤ）と、前記垂直同期
信号（ＶＤ）判定部４２の判定結果から、所定幅、例え
ば、1.5 乃至２Ｈ（水平周期）程度、を有するパルスを
生成し、次段の等価パルス計測部４５は、前記計測期間
生成部４４が供給したパルスに基づき、複合同期信号の
相応期間の等価パルスの数を計測する。等価パルス判定
部４６は、前記等価パルス計測部４５の計測結果から、
例えば、計測期間が1.7 Ｈ（水平周期）であるとする
と、その期間に含まれる等価パルスの数は「３」である
ことが分かっているので、期間に相応の基準値と比較し
て等価パルスの存在を正しく判定し、等価パルス検出
（信号）を出力する。
を判定する動作を説明する。垂直同期パルス検出部４１
は、供給された複合同期信号から、例えば、水平パルス
幅より十分大である低期間等の周期を計測するなどし
て、垂直同期パルスを検出し、垂直同期信号（ＶＤ）判
定部４２は、前記垂直同期パルス検出部４１が検出した
垂直同期パルスの開始点から測定したパルス幅が所定の
基準値より大である場合に垂直同期信号（ＶＤ）である
と判定する。垂直同期（ＶＤ）パルス生成部４３は、前
記垂直同期信号（ＶＤ）判定部４２の判定結果に基づき
所定幅及び位相を有する垂直同期パルスを生成し出力す
る。計測期間生成部４４は、前記垂直同期パルス検出部
４１が検出した垂直同期信号（ＶＤ）と、前記垂直同期
信号（ＶＤ）判定部４２の判定結果から、所定幅、例え
ば、1.5 乃至２Ｈ（水平周期）程度、を有するパルスを
生成し、次段の等価パルス計測部４５は、前記計測期間
生成部４４が供給したパルスに基づき、複合同期信号の
相応期間の等価パルスの数を計測する。等価パルス判定
部４６は、前記等価パルス計測部４５の計測結果から、
例えば、計測期間が1.7 Ｈ（水平周期）であるとする
と、その期間に含まれる等価パルスの数は「３」である
ことが分かっているので、期間に相応の基準値と比較し
て等価パルスの存在を正しく判定し、等価パルス検出
（信号）を出力する。
【００２４】
【発明の効果】以上説明したように、本発明は種々の映
像信号に対応して偶数フィールドと、奇数フィールドと
を正確に識別し判定するフィールド判別回路を提供す
る。従って、アナログフィルターを使用して分離した垂
直同期信号（ＶＤ）と、水平同期信号（ＨＤ）との位相
差を利用した従来のフィールド判別回路のフィールド判
別と比較し、正確な識別（判別）が可能であるメリット
がある。また、ＮＴＳＣ信号（標準信号）と異なるＶＴ
Ｒ等が生成した複合映像信号、所謂、非標準信号であっ
ても、フィールド判別が確実にできる。さらに、ＶＴＲ
等の特殊再生時のようにインタレース信号からノン・イ
ンタレース信号に表示モードが切り替わる場合にも、フ
ィールド判別及びパリテイー信号を固定する処理を適切
に実施できるので、従来、特殊再生時に発生していた画
像の乱れを防止できるメリットがある。
像信号に対応して偶数フィールドと、奇数フィールドと
を正確に識別し判定するフィールド判別回路を提供す
る。従って、アナログフィルターを使用して分離した垂
直同期信号（ＶＤ）と、水平同期信号（ＨＤ）との位相
差を利用した従来のフィールド判別回路のフィールド判
別と比較し、正確な識別（判別）が可能であるメリット
がある。また、ＮＴＳＣ信号（標準信号）と異なるＶＴ
Ｒ等が生成した複合映像信号、所謂、非標準信号であっ
ても、フィールド判別が確実にできる。さらに、ＶＴＲ
等の特殊再生時のようにインタレース信号からノン・イ
ンタレース信号に表示モードが切り替わる場合にも、フ
ィールド判別及びパリテイー信号を固定する処理を適切
に実施できるので、従来、特殊再生時に発生していた画
像の乱れを防止できるメリットがある。
【図１】本発明によるフィールド判別回路の基本的な実
施例を示すシステムブロック図である。
施例を示すシステムブロック図である。
【図２】本発明によるフィールド判別回路の詳細な実施
例を示すシステムブロック図である。
例を示すシステムブロック図である。
【図３】本発明によるフィールド判別回路のパリティ予
測処理部のパリティ予測動作を説明する波形図であり、
ノイズ等による誤り訂正（イ）、入力信号切替え対応
（ロ）、ノンインタへの変化に対応（ハ）である。
測処理部のパリティ予測動作を説明する波形図であり、
ノイズ等による誤り訂正（イ）、入力信号切替え対応
（ロ）、ノンインタへの変化に対応（ハ）である。
【図４】本発明によるフィールド判別回路のパリティ信
号の予測処理を示す図である。
号の予測処理を示す図である。
【図５】本発明によるフィールド判別回路の等価パルス
検出部の詳細な実施例を示すブロック図である。
検出部の詳細な実施例を示すブロック図である。
【図６】フィールド判別回路の動作波形図である。
１ 位相計測部 ２ フィールド間演算部 ３ フィールド判定部 ４ 予測処理部 ５ 走査モード識別部 ６ 等価パルス検出部 ７ パリティ決定部 １１ パルス生成部 １２ 垂直エッジ検出部 １３ カウンタ部 １４ 第一Ｄ−ＦＦ部 １５ 加算部 １６ パルスエッジ検出部 １７ 予測処理部 １８ 簡易判定部 １９ ノンインタ判定部 ２０ パリティ決定部 ２０ａ 等価パルス検出信号 ２１ 第二Ｄ−ＦＦ部 ４１ 垂直同期パルス検出部 ４２ 垂直同期信号（ＶＤ）判定部 ４３ 垂直同期（ＶＤ）パルス生成部 ４４ 計測期間生成部 ４５ 等価パルス計測部 ４６ 等価パルス判定部
Claims (8)
- 【請求項１】 供給された水平同期信号（ＨＤ）と、垂
直同期信号（ＶＤ）の位相差を計測する位相計測部と、
前記位相計測部からの前フィールドの位相差と現フィー
ルドの位相差とを演算するフィールド間演算部と、前記
フィールド間演算部の演算結果に基づき現フィールドの
偶／奇を判定するフィールド判定部と、前記フィールド
判定部で判定した偶／奇順のフィールド周期性に基づき
現フィールドの偶／奇を予測する予測処理部と、前記フ
ィールド間演算部の複数の演算結果を用いてインタレー
ス又はノン・インタレースモード（走査モード）を判定
する走査モード識別部と、元の複合同期信号を入力して
等価パルスの有無を検出する等価パルス検出部と、前記
予測処理部の処理結果と、前記走査モード識別部の識別
結果と、前記等価パルス検出部の検出結果とに基づきパ
リティ信号を決定するパリティ決定部とで構成したフィ
ールド判別回路。 - 【請求項２】 供給された水平同期信号（ＨＤ）と、垂
直同期信号（ＶＤ）とに基づき前記垂直同期信号（Ｖ
Ｄ）から前記水平同期信号（ＨＤ）までの位相差に相応
したパルスを生成するパルス生成部と、前記垂直同期信
号（ＶＤ）のエッジを検出する垂直エッジ検出部と、前
記パルス生成部が生成したパルスをイネーブル端子に入
力するとともに、前記垂直エッジ検出部の出力をロード
端子に入力したカウンタ部と、前記垂直エッジ検出部の
出力をロード端子に入力するとともに前記カウンタ部の
出力をラッチする第一Ｄ−ＦＦ部と、前記カウンタ部の
出力をプラス端子に入力するとともに、前記第一Ｄ−Ｆ
Ｆ部の出力をマイナス端子に入力した加算部と、前記パ
ルス生成部が生成したパルスのエッジを検出するパルス
エッジ検出部と、前記加算部の出力の最上位（符号）ビ
ットを入力するとともに前記垂直エッジ検出部の出力を
入力し最上位ビットの符号に基づきフィールドの偶／奇
を判定する予測処理部と、前記加算部の出力の複数上位
ビットに基づきノン・インタレースか否かを判定する簡
易判定部と、前記簡易判定部の判定出力を連続複数回用
いるとともに前記パルスエッジ検出部の出力を用いてイ
ンタレース又はノン・インタレースモード（走査モー
ド）を判定するノンインタ判定部と、前記予測処理部の
出力を入力し前記ノンインタ判定部の出力を入力すると
ともに外部から供給された等価パルスの有無を示す等価
パルス検出信号を入力しこれら３つの入力に基づきパリ
ティ信号を決定するパリティ決定部と、前記パルスエッ
ジ検出部の出力をロード端子に入力し、前記パリティ決
定部の出力をＤ０端子に入力しＱ０端子にパリティ信号
をラッチ出力するとともに、前記ノンインタ判定部の出
力をＤ１端子に入力しＱ１端子に走査モードをラッチ出
力する第二Ｄ−ＦＦ部とで構成したフィールド判別回
路。 - 【請求項３】 上記水平同期信号（ＨＤ）と、垂直同期
信号（ＶＤ）とを負極性の信号とし、上記垂直エッジ検
出部及びパルスエッジ検出部が入力パルスのネガティブ
エッジを検出することを特徴とした請求項２記載のフィ
ールド判別回路。 - 【請求項４】 上記予測処理部は最上位ビットが正のと
き奇数フィールドと予測し、最上位ビットが負のとき偶
数フィールドと予測とする請求項２記載のフィールド判
別回路。 - 【請求項５】 上記簡易判定部を、最上位ビットを除く
上位５ビット程度のビット数の論理和を計算する加算器
で構成したことを特徴とする請求項２記載のフィールド
判別回路。 - 【請求項６】 上記ノンインタ判定部は、簡易判定部の
判定が連続して３回程度「ほぼ０」の場合、ノン・イン
タレースモードと判定するようにした請求項２記載のフ
ィールド判別回路。 - 【請求項７】 上記パリティ決定部は、少なくともノン
インタ判定部の出力がノンインタ状態を示す場合、又は
等価パルス検出信号が等価パルス無し状態を示す場合、
パリティ信号を所定値に固定するようにした請求項２記
載のフィールド判別回路。 - 【請求項８】 供給された複合同期信号から垂直同期パ
ルスを検出する垂直同期パルス検出部と、前記垂直同期
パルス検出部が検出した垂直同期パルスのパルス幅を測
定して垂直同期信号（ＶＤ）を判定する垂直同期信号
（ＶＤ）判定部と、前記垂直同期信号（ＶＤ）判定部の
判定結果に基づき垂直同期パルスを生成し出力する垂直
同期（ＶＤ）パルス生成部と、前記垂直同期パルス検出
部が検出した垂直同期信号（ＶＤ）と、前記垂直同期信
号（ＶＤ）判定部の判定結果から、計測期間を示すパル
スを生成する計測期間生成部と、前記計測期間生成部が
供給したパルスに基づき、複合同期信号の等価パルスの
数を計測する等価パルス計測部と、前記等価パルス計測
部の計測結果から等価パルスの有無を判定する等価パル
ス判定部とで構成し、 前記等価パルス判定部の出力として等価パルスの有無を
示す上記等価パルス検出信号を得るようにした請求項２
記載のフィールド判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6712397A JPH10271361A (ja) | 1997-03-19 | 1997-03-19 | フィールド判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6712397A JPH10271361A (ja) | 1997-03-19 | 1997-03-19 | フィールド判別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10271361A true JPH10271361A (ja) | 1998-10-09 |
Family
ID=13335822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6712397A Pending JPH10271361A (ja) | 1997-03-19 | 1997-03-19 | フィールド判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10271361A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003094507A1 (en) * | 2002-05-02 | 2003-11-13 | Sony Corporation | Video signal processing device and method, recording medium, and program |
| US7450180B2 (en) | 2004-12-29 | 2008-11-11 | General Instrument Corporation | Method for detecting interlaced material and field order |
-
1997
- 1997-03-19 JP JP6712397A patent/JPH10271361A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003094507A1 (en) * | 2002-05-02 | 2003-11-13 | Sony Corporation | Video signal processing device and method, recording medium, and program |
| US7092034B2 (en) | 2002-05-02 | 2006-08-15 | Sony Corporation | Video signal processing device and method, recording medium, and program |
| US7450180B2 (en) | 2004-12-29 | 2008-11-11 | General Instrument Corporation | Method for detecting interlaced material and field order |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3751988B2 (ja) | 動きベクトルを補正する方法および装置 | |
| KR20020064440A (ko) | 영상 움직임 보상 장치 및 방법 | |
| JP2533710B2 (ja) | フィルム−テレビジョン変換後に得られたテレビジョン画像に対する動検出方法およびその装置 | |
| WO2001080559A2 (en) | Method, system and apparatus for identifying the source type and quality level of a video sequence | |
| EP1158481B1 (en) | A video display apparatus and display method | |
| JPH02199970A (ja) | フィルムから得たビデオフィールドのシーケンス位置の決定システム | |
| JP3847024B2 (ja) | 映像信号変換装置 | |
| CN100361538C (zh) | 检测电影模式的装置和方法 | |
| JP4538174B2 (ja) | 映像信号のテレシネ変換方式検出装置 | |
| KR100857731B1 (ko) | 움직임 추정을 용이하게 하는 방법 및 장치 | |
| US8330858B2 (en) | Pull-down detection apparatus and pull-down detection method | |
| EP0647919B1 (en) | Method and apparatus for correcting motion vectors | |
| GB2263602A (en) | Motion compensated video signal processing | |
| JPH10271361A (ja) | フィールド判別回路 | |
| US7999876B2 (en) | Pull-down detection apparatus and pull-down detection method | |
| US20060187301A1 (en) | Pull-down detection apparatus and pull-down detection method | |
| US7636129B2 (en) | Method and device for detecting sawtooth artifact and/or field motion | |
| KR100351160B1 (ko) | 영상 움직임 보상 장치 및 방법 | |
| KR100574503B1 (ko) | 필름모드 판별장치 및 그 방법 | |
| JP2762794B2 (ja) | 走査線補間装置 | |
| JP2603938B2 (ja) | 垂直同期判定回路 | |
| US20070140357A1 (en) | Method and apparatus for treating a video signal | |
| KR20060019051A (ko) | 배드에딧 검출이 가능한 필름모드 판별장치 및 그 방법 | |
| JP3365127B2 (ja) | 動き検出装置 | |
| JP2006303910A (ja) | フィルムモード検出装置 |