JPH10271362A - ホワイトシェーディング補正装置 - Google Patents

Abstract

(57)【要約】 【課題】 制御電圧に利得が比例する特性を有する一般
的な可変利得増幅器（ＶＧＡ）を使用してホワイトシェ
ーディング補正を行う。 【解決手段】 撮像出力の平均値を平均計算回路１で計
算しＣＰＵ４へ通知する。また、ある任意の１フレーム
分のシェーディング特性データを記憶回路６へ記憶す
る。ＣＰＵ４は平均値をシェーディング特性データの各
値で除算したものものを予め除算回路２内のメモリに記
憶しておく。しかる後に、撮像出力と同期して記憶回路
６から読出してこの読出しデータを除算回路２内のメモ
リの読出しアドレスとして使用して、そのときの映像ド
ットのシェーディグ補正のためのＶＧＡ３の利得制御デ
ータを当該メモリから読出してリアルタイムのシェーデ
ィグ補正が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はホワイトシェーディ
ング補正装置に関し、特にレンズを経た被写体の撮像素
子の出力を可変増幅器により増幅して導出した撮像信号
に対して、これ等レンズ及び撮像素子のホワイトシェー
ディング補正をなすホワイトシェーディング補正装置に
関するものである。

【０００２】

【従来の技術】従来のホワイトシェーディング補正装置
の概略ブロックを図６に示す。図６において、レンズ及
びアイリス９を経た図示せぬ被写体の像は撮像素子（Ｃ
ＣＤ）８により画像信号となり、可変利得増幅器３を介
してアナログ／ディジタル変換器５へ入力されてアナロ
グ映像信号として出力される。

【０００３】この映像出力の平均値が平均値計算回路１
にて算出され、ＣＰＵ４にてこの平均値に応じたアイリ
ス９の光量調整がなされる。また、映像出力についての
シェーディング特性データが予め記憶回路６に記憶され
ており、このシェーディング特性データがディジタル／
アナログ変換器７にてアナログ化され、可変利得増幅器
３の利得制御信号となり、ホワイトシェーディングがな
される。

【０００４】また、他のホワイトシェーディング補正装
置の１つに、特開平６−１９７２６６号公報に開示のも
のがある。これは、レンズの絞りや種類に応じたシェー
ディングが補正係数を記憶回路に持ち、この記憶回路か
ら読出されたデータを基に補正信号を生成し、この補正
信号をＡ／Ｄ変換器の基準電圧とすることでシェーディ
ング補正を行うものである。

【０００５】更に他の提案とし、特開平５−２３６２７
１号公報に開示の例がある。これは、ＣＣＤから読出さ
れたデータに、ルックアップテーブルからの補正データ
をディジタルデータ装置の乗算を行い、補正を行うもの
である。

【０００６】

【発明が解決しようとする課題】第１の問題点は、特開
平６−１９７２６６号公報による方法ではＡ／Ｄ変換の
精度が十分に取れなくなる可能性があるということであ
る。その理由は、温度的に安定でかつノイズの混入が少
ないことが要求されるＡ／Ｄ変換器の基準信号源に、シ
ェーディング補正データをＤ／Ａ変換したものを使用す
るため、それらも含めた安定性精度を確保する必要があ
るからである。

【０００７】第２の問題点は、特開平６−１９７２６
６，５−２３６２７１号公報とも、ディジタル的にシェ
ーディング補正演算を行うことである。その理由は、精
度を取るためには乗算器のビット数を多く取らねばなら
ず、回路規模と消費電力の増大を招くからである。

【０００８】本発明の目的は、従来のビデオカメラ装置
における、特にアナログ信号処理系をほとんど変更する
ことなく、かつ回路規模や消費電力の増大を招来するこ
となく、ホワイトシェーディングを精度良く行うことが
可能なホワイトシェーディング装置を提供することであ
る。

【０００９】

【課題を解決するための手段】本発明によれば、レンズ
を経た被写体の撮像素子の出力を可変増幅器により増幅
して導出した撮像信号に対して、これ等レンズ及び撮像
素子のホワイトシェーディング補正をなすホワイトシェ
ーディング補正装置であって、１フレーム分のホワイト
シェーディング特性データを予め記憶した第１の記憶手
段と、前記撮像信号の平均値を算出する平均値算出手段
と、前記第１の記憶手段のホワイトシェーディング特性
データの各値により前記平均値を夫々除算した１フレー
ム分の各除算値を予め記憶した第２の記憶手段と、前記
第２の記憶手段からの読出し値に応じて前記可変増幅手
段の増幅率を制御する手段とを含むことを特徴とするホ
ワイトシェーディング補正装置が得られる。

【００１０】また、本発明によれば、レンズを経た被写
体の撮像素子の出力を可変増幅器により増幅して導出し
た撮像信号に対して、これ等レンズ及び撮像素子のホワ
イトシェーディング補正をなすホワイトシェーディング
補正装置であって、ホワイトシェーディング特性データ
を記憶する第１の記憶手段と、前記撮像信号の平均値を
算出する平均値算出手段と、前記第１の記憶手段のホワ
イトシェーディング特性データの各値により前記平均値
を夫々除算した各除算値を記憶する第２の記憶手段と、
前記第２の記憶手段からの読出し値に応じて前記可変増
幅手段の増幅率を制御する手段と、外部指令に応答して
１フレーム分のホワイトシェーディング特性及び前記平
均値を測定してこの測定された１フレーム分のホワイト
シェーディング特性データを前記第１の記憶手段に書込
み、かつこの１フレーム分のホワイトシェーディング特
性データの各値により測定された平均値を夫々除算して
１フレーム分の各除算値を前記第２の記憶手段に書込む
制御手段とを含むことを特徴とするホワイトシェーディ
ング補正装置ガ得られる。

【００１１】そして、前記制御手段は、前記第２の記憶
手段の１フレーム分の各除算値を前記撮像信号に同期し
て読出すようにしたことを特徴としており、また、１フ
レーム分の前記撮像信号の各データ値と前記平均値とを
減算してこの減算結果の各データを前記第１の記憶手段
への記憶データとすることを特徴としている。更にはま
た、前記第１の記憶手段の各読出しデータに前記平均値
を加算したデータの各値により前記平均値を夫々除算し
た各除算値を前記第２の書込み手段に対して書込むよう
にしたことを特徴としている。

【００１２】更に本発明によれば、レンズを経た被写体
の撮像素子の出力を可変増幅器により増幅して導出した
撮像信号に対して、これ等レンズ及び撮像素子のホワイ
トシェーディング補正をなすホワイトシェーディング補
正装置であって、１フレーム分のホワイトシェーディン
グ特性データを記憶する記憶手段と、前記撮像信号の平
均値を算出する平均値算出手段と、前記記憶手段のホワ
イトシェーディング特性データの各値により前記平均値
を夫々除算した各除算値を算出する除算手段と、この除
算値に応じて前記可変増幅手段の増幅率を制御する手段
とを含むことを特徴とするシェーディング補正装置が得
られる。

【００１３】そして、前記１フレーム分のホワイトシェ
ーディング特性データは、少なくとも１画素おき、また
は少なくとも１ラインおきに間引かれたデータであるこ
とを特徴とする。

【００１４】本発明の作用を述べる。１フレーム分のホ
ワイトシェーディング特性データを予めメモリに記憶さ
せておき、メモリ内のホワイトシェーディング補正デー
タの各値により、撮像信号の平均値を夫々除算した１フ
レーム分の各除算値をこれまたメモリに予め記憶するよ
うにしておき、実際の撮像信号に対するホワイトシェー
ディング補正処理は、各除算値に応じてリアルタイムで
可変利得増幅器の利得を制御する様にしている。

【００１５】こうすることにより、アナログ撮像信号処
理系は一般的に使用されている実績のある可変利得増幅
器を用いれば良く、回路規模や消費電力の増大，コスト
アップ等を防止できる。

【００１６】

【発明の実施の形態】以下、図面を用いて本発明の実施
例について説明する。

【００１７】図１は本発明の実施例の概略ブロック図で
あり、図７と同等部分は同一符号にて示している。図７
において、レンズ１０からの撮像光を、ＣＰＵによって
制御される光量調節機構（アイリス）９によって適切な
光量に調節した後、ＣＣＤ８によって光電変換を行い、
電気信号に変換する。その後、可変利得増幅器（ＶＧ
Ａ）３によって信号を増幅した後、ＡＤＣ（アナログ／
ディジタル変換器）５によってディジタル信号に変換す
る。

【００１８】シェーディング特性記憶回路６には、均一
な明るさの被写体を撮像した時にレンズやＣＣＤで発生
する明るさのムラ、すなわち１フレーム分のシェーディ
ング特性が記憶されている。平均値計算回路１は、上記
被写体を撮像した時の信号レベルの平均値を求めるもの
である。

【００１９】また、除算装置２は、シェーディング特性
記憶回路５に記憶されたデータの各々と平均値との比率
を求めるものである。すなわち、（平均値／シェーディ
ング特性データの各値）の計算を行う。換言すれば、シ
ェーディングによって平均値よりも小さいレベルの場合
には、これを増幅する必要があるので、シェーディング
特性データ値が平均値より小さい時に、上記除算により
大なるデータ値を算出してＶＧＡ３の利得を大とするデ
ータを得る。逆の場合には、上記除算により小なるデー
タ値を算出してＶＧＡ３の利得を小とするデータを得
る。

【００２０】この除算値をＤ／Ａ変換器７にてアナログ
信号としてＶＧＡ３の利得制御を行う様になっている。
尚、ＣＰＵ５は装置全体の制御を行うものである。

【００２１】図２を参照してシェーディング補正につい
て詳細に説明する。

【００２２】シェーディング補正を行わない場合、均一
な明るさの被写体を撮像すると、ＣＣＤ８の出力信号は
図２（３）の様に中央部分が明るく、周辺部が暗くな
り、ムラが発生する。図２（２）は、横方向のシェーデ
ィング特性、図２（４）は縦方向のシェーディング特性
である。

【００２３】この特性を補正し、図２（１），（５）の
様に平坦な特性を得るためには、平均レベルに対してレ
ベルの小さい周辺部では増幅器３の利得を大きくし、レ
ベルの大きい中央部では、利得が小さくなる様にしてや
れば良い。このため、平均値計算回路１で平均レベルを
求めたら、ＣＰＵ４でこの平均レベルを読取り、シェー
ディング特性データで平均レベルを除算することによ
り、増幅器３の利得を求める。

【００２４】次に、この除算結果を除算回路２に渡す。
除算回路２では、シェーディング特性記憶回路６から送
られてくるデータを、ＣＰＵ４から与えられた除算結果
に変換し、Ｄ／Ａ変換器７に出力する。

【００２５】この様に予め除算結果を計算しておき、Ｄ
／Ａ出力するので、ＶＧＡには通常良く用いられてい
る、制御電圧に利得が比例するタイプのＶＧＡが使用で
きる。もし除算を行わずに、シェーディング特性データ
をそのまま補正波形として出力する場合は、ＶＧＡの利
得は制御電圧に反比例させる必要があり、専用のＶＧＡ
が必要になる。

【００２６】図１におけるシェーディング補正処理のた
めのディジタル信号系について図３の例を用いて詳細に
説明する。尚、図３において、図１と同等部分は同一符
号にて示している。

【００２７】図３において、除算回路２としてＲＡＭ３
１を、シェーディング特性記憶回路６として不揮発性Ｒ
ＡＭ３５を使用したものである。クリップ回路３２は不
揮発性ＲＡＭ３５の容量を少なくするために、ＡＤＣ５
からのデータから、ＣＰＵ４によって与えられる、平均
値検出回路１で検出した平均値を減算する。

【００２８】不揮発性ＲＡＭ３５からのデータの読出し
や書込みの制御信号や、またその時のアドレスは、ドッ
トクロックや水平同期信号をカウントするＲＡＭ制御回
路３６により発生される。

【００２９】本発明の実施例の動作について、図１，３
のブロック図及び図４，５の動作波形図に基づいて説明
する。実際に被写体の撮像をして映像データを外部へ出
力する前に、シェーディング補正を行うための前処理と
して、ＲＡＭ３５及びＲＡＭ３１へ各データを記憶せし
める必要がある。そこで、オペレータは任意の時点で、
図３に示す如く、シェーディング波形取込みコマンド
またはパルスを生成する様操作する。

【００３０】これに応答して、図３に示す１フレーム
分の映像信号の期間、シェーディング補正のためのデー
タ算出及びＲＡＭへの書込み処理が開始される。

【００３１】不揮発性ＲＡＭ制御回路３６はドットクロ
ックをカウンタでカウントし、同期信号でカウンタをリ
セットすることで１フレームの先頭で不揮発性メモリの
アドレスが０となる様にカウントしている。この様にす
ることで、メモリへデータ（シェーディング特性波形）
を書込む時には、メモリの０番地から順に１フレームの
映像データが不揮発性ＲＡＭ３５に書込まれ、読出し時
には１フレームの先頭から順に読出されることになる
（図５）。

【００３２】尚、不揮発性ＲＡＭへのデータの書込み
は、ＣＰＵ４がカメラを操作するオペレータや外部の制
御装置からシェーディング波形取込みコマンドを受信し
た後の任意の１フレーム間のみであり、図４に示した如
くである。

【００３３】ＣＰＵ４はコマンドを受取ると、任意のフ
レームの先頭でライト許可信号を１フレーム間だけ出力
する。この信号を受けた不揮発性ＲＡＭ制御回路３６
は、１フレーム間だけ不揮発性メモリ３５にライト信号
（ＷＲ）を出力し、１フレーム分の映像データを不揮発
性メモリに書込む。

【００３４】この時は、ＣＰＵ４は不揮発性ＲＡＭ３５
の出力を停止させ、シェーディング補正信号を出力しな
い様にする。そうすると、不揮発性メモリ３５には、シ
ェーディング補正が施されていない映像データ、つまり
シェーディング特性波形が入力されることになる。尚、
その時以外は不揮発性ＲＡＭ３５からデータ（シェーデ
ィング補正波形）を読出し、常にシェーディング補正を
行う様にすることは勿論である。

【００３５】尚、クリップ回路３２によりＡＤＣ５の出
力データから平均値（ＣＰＵ４より得られる）を差し引
いた値を得てＲＡＭ３５へ供給する様にしている。こう
することにより、平均値からの差データのみが得られる
ので、ＲＡＭ３５の容量を小とすることができる。この
クリップ回路３の出力データは、ドットクロック，垂直
及び水平同期信号に同期していることは勿論である。

【００３６】不揮発性ＲＡＭ３５には、データのビット
数が８ビットだとすると０〜２５５までの値が書込まれ
ることになる。仮に平均値が１１０だとすると、予めＣ
ＰＵ４で１１０／０から１１０／２５５までの値を計算
し、その結果をＲＡＭ３１のアドレス０から順に書込ん
でおく。そうすると、仮に不揮発性ＲＡＭ３５から６４
という値が読出されると、ＲＡＭ３１のアドレスが６４
になり、そのアドレスには１１０／（６４＋１１０）の
計算結果がＣＰＵによって前もって書込まれているた
め、見掛け上はリアルタイムに除算を行うことができる
のである。

【００３７】ここで、分子は平均値、分母は（平均値＋
クリップ回路出力データ）、すなわちクリップされる前
のデータであり、要するに（平均値）／（シェーディン
グ波形データ）を計算している。ここではＲＡＭ３１は
除算をリアルタイムで行うためのルックアップテーブル
として使用していることになる。

【００３８】以上の処理により、図〜に示した如
く、任意の１フレーム分のシェーディング特性データが
ＲＡＭ３５に、またシェーディング補正データがＲＡＭ
３１に格納されたことになる。よって、以降は、これ等
ＲＡＭ３１，３５のデータをドットクロック，垂直及び
水平同期信号に同期しつつ読出して処理することによ
り、リアルタイムにホワイトシェーディング補正が自動
的に行えることになるのである。

【００３９】図６は本発明の他の実施例のブロック図で
あり、図１，３と同等部分は同一符号にて示す。上記実
施例では、ＲＡＭ３１を、除算をリアルタイムで行うた
めのルックアップテーブルとして使用した構成である
が、本例では、ＲＡＭ３１のリックアップテーブルを用
いることなく、通常のハードウェアによる除算回路を用
いる構成としている。

【００４０】この場合、１ドットクロックで１回の除算
を行うことは不可能に近いので、間引き回路３８をクリ
ップ回路３２の入力部に挿入してデータレートを落とし
ている。

【００４１】すなわち、シェーディング特性波形にあま
り高い周波数成分が含まれていないため、隣り合った画
素は殆ど同じ値になる。このため、不揮発性ＲＡＭ３５
の容量を小さくするために、１画素おき、あるいは１ラ
インおきにデータを記憶しておくだけでも殆ど問題はな
い。

【００４２】このため、間引き回路３８は１クロックお
き、あるいは１ラインおきのデータのみを不揮発性ＲＡ
Ｍ３５に転送する。具体的には、１クロックおき、１ラ
インおきに不揮発性ＲＡＭ制御回路３６からのＷＲ（ラ
イトイネーブル）信号をマスクするなどすることによ
り、間引きを実行する。

【００４３】

【発明の効果】第１の効果は、利得を制御するＶＧＡ
に、一般的に用いられている制御電圧に利得が比例する
ＶＧＡが利用できる。その理由は、ディジタル的に除算
を行うので、アナログ的な除算処理が不要になるからで
ある。

【００４４】第２の効果は、開発期間とコストを削減で
きるという点である。その理由は、上記第１の効果によ
り、新たに、制御電圧と利得が反比例するＶＧＡを使用
しなくて済むからである。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図である。

【図２】ホワイトシェーディング補正を説明する図であ
る。

【図３】図１のブロックの詳細な一例を示す図である。

【図４】図３の動作を示す波形図である。

【図５】図３の動作を示す波形図である。

【図６】図１のブロックの詳細な他の例を示す図であ
る。

【図７】従来のホワイトシェーディング補正装置のブロ
ック図である。

【符号の説明】

１ 平均値計算回路 ２ 除算回路 ３ ＶＧＡ ４ ＣＰＵ ５ ＡＤＣ ６ シェーディング特性記憶回路 ７ Ｄ／Ａ変換器 ８ ＣＣＤ ９ アイリス １０ レンズ ３１ ＲＡＭ ３２ クリップ回路 ３５ 不揮発性ＲＡＭ ３６ 不揮発性ＲＡＭ制御回路 ３８ 間引き回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】 レンズを経た被写体の撮像素子の出力を
   可変増幅器により増幅して導出した撮像信号に対して、
   これ等レンズ及び撮像素子のホワイトシェーディング補
   正をなすホワイトシェーディング補正装置であって、１
   フレーム分のホワイトシェーディング特性データを予め
   記憶した第１の記憶手段と、前記撮像信号の平均値を算
   出する平均値算出手段と、前記第１の記憶手段のホワイ
   トシェーディング特性データの各値により前記平均値を
   夫々除算した１フレーム分の各除算値を予め記憶した第
   ２の記憶手段と、前記第２の記憶手段からの読出し値に
   応じて前記可変増幅手段の増幅率を制御する手段とを含
   むことを特徴とするホワイトシェーディング補正装置。
2. 【請求項２】 レンズを経た被写体の撮像素子の出力を
   可変増幅器により増幅して導出した撮像信号に対して、
   これ等レンズ及び撮像素子のホワイトシェーディング補
   正をなすホワイトシェーディング補正装置であって、ホ
   ワイトシェーディング特性データを記憶する第１の記憶
   手段と、前記撮像信号の平均値を算出する平均値算出手
   段と、前記第１の記憶手段のホワイトシェーディング特
   性データの各値により前記平均値を夫々除算した各除算
   値を記憶する第２の記憶手段と、前記第２の記憶手段か
   らの読出し値に応じて前記可変増幅手段の増幅率を制御
   する手段と、外部指令に応答して１フレーム分のホワイ
   トシェーディング特性及び前記平均値を測定してこの測
   定された１フレーム分のホワイトシェーディング特性デ
   ータを前記第１の記憶手段に書込み、かつこの１フレー
   ム分のホワイトシェーディング特性データの各値により
   測定された平均値を夫々除算して１フレーム分の各除算
   値を前記第２の記憶手段に書込む制御手段とを含むこと
   を特徴とするホワイトシェーディング補正装置。
3. 【請求項３】 前記制御手段は、前記第２の記憶手段の
   １フレーム分の各除算値を前記撮像信号に同期して読出
   すようにしたことを特徴とする請求項２記載のホワイト
   シェーディング補正装置。
4. 【請求項４】 １フレーム分の前記撮像信号の各データ
   値と前記平均値とを減算してこの減算結果の各データを
   前記第１の記憶手段への記憶データとすることを特徴と
   する請求項１〜３いずれか記載のホワイトシェーディン
   グ補正装置。
5. 【請求項５】 前記第１の記憶手段の各読出しデータに
   前記平均値を加算したデータの各値により前記平均値を
   夫々除算した各除算値を前記第２の書込み手段に対して
   書込むようにしたことを特徴とする請求項４記載のホワ
   イトシェーディング補正装置。
6. 【請求項６】 レンズを経た被写体の撮像素子の出力を
   可変増幅器により増幅して導出した撮像信号に対して、
   これ等レンズ及び撮像素子のホワイトシェーディング補
   正をなすホワイトシェーディング補正装置であって、１
   フレーム分のホワイトシェーディング特性データを記憶
   する記憶手段と、前記撮像信号の平均値を算出する平均
   値算出手段と、前記記憶手段のホワイトシェーディング
   特性データの各値により前記平均値を夫々除算した各除
   算値を算出する除算手段と、この除算値に応じて前記可
   変増幅手段の増幅率を制御する手段とを含むことを特徴
   とするシェーディング補正装置。
7. 【請求項７】 前記１フレーム分のホワイトシェーディ
   ング特性データは、少なくとも１画素おき、または少な
   くとも１ラインおきに間引かれたデータであることを特
   徴とする請求項６記載のホワイトシェーディング補正装
   置。