JPH10271575A - 通信装置 - Google Patents
通信装置Info
- Publication number
- JPH10271575A JPH10271575A JP7195097A JP7195097A JPH10271575A JP H10271575 A JPH10271575 A JP H10271575A JP 7195097 A JP7195097 A JP 7195097A JP 7195097 A JP7195097 A JP 7195097A JP H10271575 A JPH10271575 A JP H10271575A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- written
- transponder
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Selective Calling Equipment (AREA)
Abstract
ータの正・否を判断可能とする。 【解決手段】 トランスポンダ7においては、送信信号
がトランスポンダ用共振回路部8により受信され、この
受信信号の電力信号により交流電力が供給され、送信信
号の指令内容に基いて所要データを不揮発性メモリ12
に書き込む。この場合、書き込むデータの該当アドレス
から3番目のアドレスにエンドマークを書き込み、次い
で、前記書き込むデータの該当アドレスから1番目のア
ドレスにサム・チェックを書き込み、この後データを該
当アドレスに書き込むように書き込み動作を制御する。
Description
データを重畳させた送信信号を受信し、その電力信号の
受信に応じて動作電力を生成し、前記送信信号に基いて
所要データを不揮発性メモリに書き込む書き込み機能を
有した通信装置に関する。
側とで非接触で双方向通信を行なう通信装置において
は、車両側に、電力信号にパルスデータを重畳させた送
信信号を送信する送信器を設け、イグニッションキーあ
るいはドアキーといったキー側に、受信手段としてトラ
ンスポンダを設けた構成が考えられている。
リンダに差し込まれて、送信器からの送信信号が与えら
れると、電力信号の受信に応じて動作電力を生成し、そ
の動作電力にて能動状態となることにより、上記受信信
号の信号内容に応じて応答信号を返信したり、あるい
は、トランスポンダが備えた不揮発性メモリにデータを
書き込んだりする。
ダの不揮発性メモリにデータが書き込まれているとき
に、キーが抜かれる等すると、動作電力の供給がなくな
るため、データが正常に書き込めないことがある。この
場合、不揮発性メモリに書き込まれた最終データが正し
いか否かが判断できないものであった。
であり、その目的は、送信手段から受信手段に対して電
磁結合により電力を供給し且つ送信信号に基いて所要デ
ータを不揮発性メモリに書き込むようにした通信装置に
おいて、不揮発性メモリに書き込まれたデータが正しい
か否かを判断することが可能な通信装置を提供するにあ
る。
ルスデータを重畳させた送信信号を送信する送信手段
と、前記送信信号を受信しその電力信号の受信に応じて
動作電力を生成し、前記送信信号に基いて所要データを
不揮発性メモリに書き込む書き込み機能を有した受信手
段とを備えた通信装置において、前記不揮発性メモリに
データを書き込むに際して、書き込むデータの該当アド
レスから3番目のアドレスにエンドマークを書き込み、
次いで、前記書き込むデータの該当アドレスから1番目
のアドレスにサム・チェックを書き込み、この後データ
を該当アドレスに書き込むように書き込み動作を制御す
る書き込み制御手段を設け、前記不揮発性メモリのデー
タ内容をアドレス順に読み、前記エンドマークが連続し
て読まれたときに前記サム・チェックを判断するデータ
正・否判定手段を設けたところに特徴を有する。
ータをデータD(n)とし、既に書き込まれているデー
タをデータD(n−1)、データD(n−2)、…とし
たとき、不揮発性メモリにおけるデータ内容は、図7の
ようになる。
しては、このデータD(n)を書き込むべきアドレスは
「n」である。しかして、上記書き込み制御手段は、第
1番目の書き込みとして、アドレス「n」から3番目の
アドレスであるアドレス「n+3」にエンドマークを書
き込む。第2番目の書き込みとしては、アドレス「n」
から1番目のアドレスであるアドレス「n+1」にサム
・チェックを書き込み、そして、第3番目の書き込みと
してアドレス「n」にデータD(n)を書き込む。な
お、サム・チェックには、前回の最終データD(n−
1)と今回のデータD(n)との下位ビットのエクスク
ルーシブオアがチェックデータとして書き込まれる。な
お、アドレス「n+2」にはエンドマークは書き込ま
ず、前回のエンドマークをそのまま使用する(データと
してはエンドマークが連続する)。
・否判定手段は、不揮発性メモリのデータ内容をアドレ
ス順に読み、前記エンドマークが連続して読まれたとき
に前記サム・チェックを判断する。すなわち、今回書き
込んだデータD(n)とその前のデータD(n−1)と
のエクスクルーシブオアとサム・チェックのチェックデ
ータとを比較し、サム・チェックが正しければ(一致す
れば)、今回のデータD(n)および以前のデータD
(n−1)、…は正しいデータであると判定し、サム・
チェックが正しくなければ、データD(n)は誤ったデ
ータと判定し、データD(n−1)、…は正しいデータ
であると判定する。これにて、不揮発性メモリのデータ
の正・否が判定できるようになる。
1ないし図6を参照して説明する。まず、図2には、通
信装置の概略構成を示す。送信手段としての送受信器1
は車両に設けられており、書き込み機能を有する受信手
段たるトランスポンダ7は例えばイグニッションキー内
に設けられている。また、リーダ・ライタ15はオフィ
スなどに設けられている。
ロコンピュータを主体とする制御回路2、パワーアンプ
3、共振回路部4、検波回路5、アンプ6から成り、共
振回路部4はアンテナコイル4aおよび共振コンデンサ
4bを有して成る。上記送受信器1の制御回路2には制
御プログラムが記憶されており、制御回路2は、制御プ
ログラムに基いてパワーアンプ3をオンオフすることに
より、図5(a)に示すように、電力信号にデータパル
スを重畳させた送信信号をアンテナコイル4aから送信
する。
トランスポンダ用コイル8aおよび共振コンデンサ8b
を有して成るトランスポンダ用共振回路部8、電源回路
9、検波回路10、マイクロコンピュータを主体とする
制御回路11、不揮発性メモリ12、CR発振回路13
および変調回路14を備えて構成されている。
ダあるいはイグニッションキーシリンダに差し込まれ
て、車両側の送受信器1のアンテナコイル4aとキー側
のトランスポンダ用コイル8aとが電磁接続された状態
では、車両側のアンテナコイル4aからの送信信号がキ
ー側のトランスポンダ用コイル8aに非接触で与えられ
るようになる。
記送信信号がトランスポンダ用共振回路部8により受信
される。この受信信号は、図5(a)と同様である。こ
の場合、その電力信号により交流電力が供給されること
になる。すなわち、この交流電力は電源回路9により整
流され且つ十分に平滑され、そして定電圧化(電圧Vd
d)され、その定電圧電源は、各回路に供給される。検
波回路10はトランスポンダ用共振回路部8の受信信号
である共振波形を前記電源回路9より小さい時定数で波
形整形し、パルスデータ波形を出力する。
パルスデータのうちSOM(Startof Message)の入
力を検出すると、データの読み込みを開始し、以後、指
令内容を判断する。そして、この判断結果に基いて不揮
発性メモリ12から例えばIDコードなどのデータを読
みだしたり、あるいは、所要データ例えば運行データを
書き込んだりする。この書き込みの制御内容についは後
述する。
を返信する場合、その返信すべきデータに応じて、変調
回路14によりトランスポンダ用共振回路部8のインピ
ーダンスを変化させて、車両側の送受信器1に図5
(b)に示す返信信号を発生させるようになっている。
この返信信号は車両側の検波回路5およびアンプ6を介
して制御回路2に与えられる。この場合、制御回路2
は、フレーム同期の後、SOMの入力を検出すると、返
信データの読み込みを開始し、以後の返信信号に基いて
キー側の制御回路11からの応答内容を判断する。
ように、基本的は、送受信器1と同様の構成であり、す
なわち、マイクロコンピュータを主体とする制御回路1
6、パワーアンプ17、アンテナコイル18aおよび共
振コンデンサ18bを有する共振回路部18、検波回路
19、アンプ20を備え、さらには、外部電源から動作
電力を作成する電源回路21、およびパソコンに接続さ
れるシリアルI/F22を備えている。
キーが差し込まれる差し込み部が設けられていて、キー
が差し込まれて、このリーダ・ライタ15のアンテナコ
イル18aとキー側のトランスポンダ用コイル8aとが
電磁接続された状態では、リーダ・ライタ15側のアン
テナコイル18aからの送信信号(電力信号にパルスデ
ータを重畳させた信号)がキー側のトランスポンダ用コ
イル8aに非接触で与えられるようになる。
記送受信器1との通信の場合と同様に、その電力信号に
より交流電力が供給されることになり、この送信信号の
指令内容に応じて返信信号をリーダ・ライタ15に返信
する。
は書き込み機能を有しており、書き込み制御手段として
動作する。また、リーダ・ライタ15はデータ正・否判
定手段として動作する。詳細には次の通りである。トラ
ンスポンダ7の不揮発性メモリ12には、図6のA欄に
示すように、データが書き込まれているものとする。こ
の場合、アドレス「0」にはデータD(0)が、アドレ
ス「1」にはデータD(1)が、また、アドレス「2」
にはデータD(2)が、それぞれ書き込まれ、アドレス
「3」には「サム・チェック」が、アドレス「4」およ
びアドレス「5」には「エンドマーク」が書き込まれて
いるものとする。この場合、例えば、「エンドマーク」
は全ビット「1」としたビット構成とされ、「サム・チ
ェック」は最上位ビットを「0」とし、サム・チェック
の前の2つのデータの最上位を除いたビットでエクスク
ルーシブオアをとったビット構成とされ、各データDと
しては全ビット「1」をとらないビット構成とされる。
タD(3)を書き込みなさい』という指令内容の送信信
号が与えられると、トランスポンダ7の制御回路11
は、図6のB欄のように書き込み制御動作する。データ
D(3)を書き込むに際しては、このデータD(3)を
書き込むべきアドレスは「3」である。しかして、制御
回路11は、第1番目の書き込みとして、アドレス
「3」から3番目のアドレスであるアドレス「6」にエ
ンドマークを書き込む。第2番目の書き込みとしては、
アドレス「3」から1番目のアドレスであるアドレス
「4」にサム・チェックを書き込み、そして、第3番目
の書き込みとしてアドレス「3」にデータD(3)を書
き込む。なお、アドレス「5」にはエンドマークは書き
込まず、前回のエンドマークをそのまま使用する(デー
タとしてはエンドマークが連続する)。
ポンダ7の不揮発性メモリ12からデータを読み込む場
合、このリーダ・ライタ15の制御回路16は、不揮発
性メモリ12のデータ内容をアドレス順に読み、前記エ
ンドマークが連続して読まれたときにその前段のサム・
チェックを判断する。すなわち、今回書き込んだデータ
D(3)とその前のデータD(2)との下位ビットのエ
クスクルーシブオアがサム・チェックのチェックデータ
と一致すれば(サム・チェックが正しければ)、今回の
データD(3)および以前のデータD(2)〜D(0)
は正しいデータであると判定し、不一致であれば(サム
・チェックが正しくなければ)、データD(3)は誤っ
たデータと判定し、データD(2)〜D(0)は正しい
データであると判定する。これにて、不揮発性メモリの
データの正・否が判定できるようになる。
書き込んでいるときにキーが抜かれた場合、アドレス
「6」のエンドマークは正常に書き込まれないことにな
る。このような場合、リーダ・ライタ15の制御回路1
6は、アドレス「4」、「5」のエンドマークを見つけ
てアドレス「3」のサム・チェックを判定する。このサ
ム・チェックは書き込み前のものであるから、データD
(2)〜D(0)は正しいと判定する。
書き込んでいるときにキーが抜かれた場合、アドレス
「4」のサム・チェックは正常に書き込まれないことに
なる。このような場合、リーダ・ライタ15の制御回路
16は、アドレス「5」、「6」のエンドマークを見つ
けてアドレス「2」とアドレス「3」のデータ(前回の
サム・チェック)からアドレス「4」のサム・チェック
を判定するが、一致しないので、アドレス「3」のデー
タ(前回のサム・チェック)は誤ったデータであると判
定し、データD(2)〜D(0)は正しいと判定する。
(3)を書き込んでいるときにキーが抜かれた場合、ア
ドレス「3」のデータD(3)は正常に書き込まれない
ことになる。このような場合、リーダ・ライタ15の制
御回路16は、アドレス「5」、「6」のエンドマーク
を見つけてアドレス「2」とアドレス「3」のデータ
(今回の誤ったデータが入っている)からアドレス
「4」のサム・チェックを判定するが、一致しないの
で、アドレス「3」のデータは誤ったデータであると判
定し、データD(2)〜D(0)は正しいと判定する。
このように、不揮発性メモリ12に書き込まれたデータ
が正しいか否かを判断することができる。従って、キー
抜き取り防止機能のない通信装置に大いに好適する。
ドレスのエンドマークとして、前回のエンドマークをそ
のまま使用する理由は、次の通りである。すなわち、も
し、図6のB欄において、アドレス「6」にエンドマー
クを書き込んだ後、アドレス「5」にエンドマークを書
き込むようにすると、この時にキーが抜かれると、ここ
にエンドマークが書かれているという保証がなく、従っ
て、連続した2つのエンドマークが無くなり、次にリー
ダ・ライタ15で読むと、データの終りが検出できなく
なる。
込む先頭のアドレスから3番目のアドレスにエンドマー
クを書いておくと良い。また、トランスポンダ7の不揮
発性メモリ12にデータを書き込む機能はトランスポン
ダ7の制御回路11が有するが、その書き込みを制御す
る書き込み制御手段(エンドマーク、サム・チェックを
指定のアドレスにふり分けて書き込む制御)は、送受信
器1の制御回路2やリーダ・ライタ15に設けても良
い。この場合、送受信器1やリーダ・ライタ15で送信
する送信信号に書き込み制御信号を重畳させる。さら
に、正・否判定手段は送受信器1側に設けても良い。さ
らにまた、本実施例では、車両側の送受信器1と、キー
側のトランスポンダ7と、オフィス側のリーダ・ライタ
15とを備えたが、これは、車両側の送受信器1とキー
側のトランスポンダ7との組み合わせ、または、オフィ
ス側のリーダ・ライタ15とキー側のトランスポンダ7
との組み合わせでも良い。
に、送信手段から受信手段に対して電磁結合により電力
を供給し、且つ前記送信信号に基いて所要データを不揮
発性メモリに書き込んだときに、不揮発性メモリに書き
込まれたデータが正しいか否かを判断することができ
る。
的構成のブロック図
メモリのデータ内容を示す図
路部、7はトランスポンダ(受信手段)、8はトランス
ポンダ用共振回路部、11は制御回路(書き込み制御手
段)、12は不揮発性メモリ、15はリーダ・ライタ、
16は制御回路(正・否判定手段)を示す。
Claims (1)
- 【請求項1】 電力信号にパルスデータを重畳させた送
信信号を送信する送信手段と、 前記送信信号を受信しその電力信号の受信に応じて動作
電力を生成し、前記送信信号に基いて所要データを不揮
発性メモリに書き込む書き込み機能を有した受信手段と
を備えた通信装置において、 前記不揮発性メモリにデータを書き込むに際して、書き
込むデータの該当アドレスから3番目のアドレスにエン
ドマークを書き込み、次いで、前記書き込むデータの該
当アドレスから1番目のアドレスにサム・チェックを書
き込み、この後データを該当アドレスに書き込むように
書き込み動作を制御する書き込み制御手段を設け、 前記不揮発性メモリのデータ内容をアドレス順に読み、
前記エンドマークが連続して読まれたときに前記サム・
チェックを判断するデータ正・否判定手段を設けたこと
を特徴とする通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7195097A JP3983844B2 (ja) | 1997-03-25 | 1997-03-25 | 通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7195097A JP3983844B2 (ja) | 1997-03-25 | 1997-03-25 | 通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10271575A true JPH10271575A (ja) | 1998-10-09 |
| JP3983844B2 JP3983844B2 (ja) | 2007-09-26 |
Family
ID=13475285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7195097A Expired - Lifetime JP3983844B2 (ja) | 1997-03-25 | 1997-03-25 | 通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3983844B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961000B2 (en) * | 2001-07-05 | 2005-11-01 | Amerasia International Technology, Inc. | Smart tag data encoding method |
-
1997
- 1997-03-25 JP JP7195097A patent/JP3983844B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961000B2 (en) * | 2001-07-05 | 2005-11-01 | Amerasia International Technology, Inc. | Smart tag data encoding method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3983844B2 (ja) | 2007-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0615645B1 (en) | Multi-memory electronic identification tag | |
| US5257011A (en) | Data altering means for multi-memory electronic identification tag | |
| JP2690229B2 (ja) | 非接触icカード | |
| US5499017A (en) | Multi-memory electronic identification tag | |
| US4877945A (en) | IC card having a function to exclude erroneous recording | |
| EP0217654B1 (en) | Information medium | |
| JP2005136972A (ja) | 非接触近接式自動データ収集システムおよび方法 | |
| JP2001504625A (ja) | 最小電圧無線周波識別 | |
| JP3689213B2 (ja) | 非接触型icカード | |
| KR100597979B1 (ko) | 비접촉식 ic 카드 및 비접촉식 ic 카드 시스템 | |
| JP3344185B2 (ja) | コード判別装置 | |
| JP3983844B2 (ja) | 通信装置 | |
| US20030126483A1 (en) | Computer starter and starting method for utilizing smart card interface | |
| US5493665A (en) | Portable memory device and method of securing the integrity of stored data therein utilizing a starting address and a stored memory cycle number | |
| US8860556B2 (en) | Method and system for the secure detection of an RFID electronic tag | |
| JPH09148971A (ja) | 移動体識別装置 | |
| JPH10269392A (ja) | データキャリアシステム | |
| JP2007328689A (ja) | 携帯可能情報記録媒体及び読取装置 | |
| JP3455941B2 (ja) | Icタグ識別装置 | |
| JPH1115931A (ja) | カード識別方式 | |
| JP3179375B2 (ja) | 非接触データ送受信方法およびその装置 | |
| JP2009187495A (ja) | 情報処理装置、情報処理方法及びプログラム | |
| JP3367648B2 (ja) | キーレスエントリーシステム | |
| JPH10171944A (ja) | データキャリアシステム | |
| JPH09161492A (ja) | 送受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050713 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050819 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |