JPH10271805A

JPH10271805A - 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置

Info

Publication number: JPH10271805A
Application number: JP9076885A
Authority: JP
Inventors: Tomohiro Kobayashi; 知宏小林; Fumio Mizohata; 文雄溝畑
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-03-28
Filing date: 1997-03-28
Publication date: 1998-10-09
Anticipated expiration: 2017-03-28
Also published as: JP3371068B2

Abstract

(57)【要約】【課題】リング状のゲート端子を有する半導体スイッ
チング素子を備えた半導体スイッチング装置の製品化を
図る上において、このゲート端子とゲートドライバから
の配線基板とを電気的に接続する部分の構造、その接続
作業性の簡便化が大きな課題となる。【解決手段】配線基板１１０の第１の導電層１１１と
電気的に接続され内周に雌ネジ１２４が形成されたリン
グ状の取付座１２３、および外周に形成された雄ネジ１
２８を取付座１２３の雌ネジ１２４に螺合させることに
よりゲート端子１０１を軸方向に圧接してゲート端子１
０１と第１の導電層１１１とを電気的に接続するゲート
押えリング１２７を備えている。【効果】単一のゲート押えリングを螺合回動するのみ
の操作でゲート端子と配線基板との接続脱着が可能とな
り、その作業が極めて簡便になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ゲート電極を有
する半導体スイッチング素子、および電流路を介して上
記半導体スイッチング素子のゲート電極とカソード電極
との間にターンオフ電流を供給するゲートドライバを備
えた半導体スイッチング装置、この半導体スイッチング
装置を使用してなる半導体スタック装置および電力変換
装置に関する。

【０００２】

【従来の技術】従来の半導体スイッチング装置の回路構
成の一例を、図３３に示す。同図において、参照符号３
Ｐは半導体スイッチング素子であり、ここでは、それは
ＧＴＯ（ゲートターンオフ・サイリスタ）である。ＧＴ
Ｏ３Ｐのゲートとカソード間には、ゲートターンオン制
御電流Ｉ_GPを発生させるゲートドライバ４Ｐが接続され
ており、同ドライバ４Ｐは、上記ゲートターンオン制御
電流Ｉ_GPをＧＴＯ３Ｐのゲートに印加することで、ＧＴ
Ｏ３Ｐをターンオンさせる。更に、同ドライバ４Ｐは、
電流変化率ｄＩ_GQP／ｄｔが２０〜５０Ａ／μｓで与え
られるゲート逆電流Ｉ_GQPをゲートからカソードに向け
て通電する。このゲート逆電流Ｉ_GQPは、アノード電流
Ｉ_APより分流したものである。このとき、ターンオフゲ
インは２〜５までの範囲内の値となり、ＧＴＯ３Ｐはタ
ーンオフする。

【０００３】又、アノード電極とカソード電極間電圧Ｖ
_AKPの上昇率（ｄＶ_AKP／ｄｔ）とサージ電圧とを抑える
ために、一般にスナバ回路が用いられる。ここでは、ス
ナバ回路は、次の通りに構成される。即ち、スナバコン
デンサＣｓとスナバダイオードＤ_SとがＧＴＯ３Ｐに対
して並列に接続されており、また、ＧＴＯ３Ｐのターン
オフ時にスナバコンデンサＣｓに充電された電荷を放電
するために、スナバ抵抗Ｒ_SがスナバダイオードＤ_Sに対
して並列に接続されている。

【０００４】又、インダクタンス１Ｐは、ＧＴＯ３Ｐが
ターンオンしたときに流れる陽極電流Ｉ_APの上昇率ｄＩ
_AP／ｄｔを１０００Ａ／μｓ以下に抑えるためのもので
あり、インダクタンス１Ｐに対して並列接続された還流
ダイオード２Ｐは、ＧＴＯ３Ｐがターンオフした時にイ
ンダクタンス１Ｐに発生したエネルギーを還流させるた
めのものである。

【０００５】尚、インダクタンスＬｓは、上記スナバ回
路の配線の浮遊インダクタンスである。

【０００６】上記の半導体スイッチング装置の回路に対
して、ターンオフ試験を実施して得られた実測波形を、
図３４に示す。同図において、波形Ｃ１Ｐ，Ｃ２Ｐ及び
Ｃ３Ｐは、それぞれ陽極電流Ｉ_AP，アノード電極とカソ
ード電極間電圧Ｖ_AKP及びゲート逆電流Ｉ_GQPを示す波形
であり、横軸は時間軸である。

【０００７】図３４において、時刻ｔＰ１ではＧＴＯ３
Ｐはターンオン状態にあり、ゲート逆電流Ｉ_GQPは０の
状態にある。この時に、ゲート逆電流Ｉ_GQPの上昇率ｄ
Ｉ_GQP／ｄｔの絶対値を２０〜５０Ａ／μｓとしてゲー
ト逆電流Ｉ_GQPを立ち上げ、ＧＴＯ３Ｐ自身が持つター
ンオフゲイン（陽極電流Ｉ_AP／ゲート逆電流Ｉ_GQPで与
えられる比の絶対値）のしきい値に当該ターンオフゲイ
ンが達すると（時刻ｔＰ２）、陽極電流Ｉ_APは減少し始
め、ＧＴＯ３Ｐのアノード電極とカソード電極間電圧Ｖ
_AKPが上昇し始める。この時、前述したスナバ回路側に
も電流Ｉ_Sが流れ出すこととなり、この電流Ｉ_Sの上昇率
とスナバ回路のインダクタンス（スナバインダクタン
ス）Ｌｓにより電圧が発生し、この電圧がアノード電極
とカソード電極間電圧Ｖ_AKPに重畳される結果、スパイ
ク電圧Ｖ_DSPが発生する（時刻ｔＰ３）。このスパイク
電圧Ｖ_DSPは、電力損失の原因となる。例えば、約４０
００Ａの電流が流れるときは、上記電力ロスは数ＭＷに
もなる。そのため、このスパイク電圧Ｖ_DSPを出来る限
り低い値に抑える必要があり、従来よりスナバインダク
タンスＬ_Sを低減する努力が続けられてきた。

【０００８】又、スパイク電圧Ｖ_DSPの発生後のアノー
ド電極とカソード電極間電圧Ｖ_AKPの上昇率ｄＶ_AKP／ｄ
ｔが急峻に変化し、陽極電流Ｉ_APに極大値が発生し（時
刻ｔＰ４）、それ以後は、テール電流が発生する。その
ため、このテール電流と上記電圧Ｖ_AKPとの積により、
電力損失が更に発生する。そして、上記電圧Ｖ_AKPは、
時刻ｔＰ５において、ピーク電圧に達する。その後は、
上記電圧Ｖ_AKPは、電源電圧Ｖ_DDに到達する。

【０００９】そこで、このような上昇率ｄＶ_AKP／ｄｔ
を抑制するために、既述したスナバコンデンサＣ_Sが必
要となる。その容量値は、Ｉ_AP／（ｄＶ_AKP／ｄｔ）で
表され、通常は、ｄＶ_AKP／ｄｔ≦１０００Ｖ／μｓの
関係式を満足するように選定されている。

【００１０】図３５及び図３６は、図３３で示した従来
の半導体スイッチング装置で用いられているＧＴＯ３Ｐ
の構造（同構造は、ＧＴＯ素子のパッケージと２つのス
タック電極に大別される。）を示した図であり、両図
は、ゲートドライバ４Ｐを含めて図示されている。その
内、図３５は、図３６に示す矢印方向ＤＰ２から眺めた
ＧＴＯ３Ｐの側面図を示すものであるが、その内の一部
分だけは断面図形式で以て表示されている。又、図３６
は、図３５に示す矢印方向ＤＰ１からＧＴＯ３Ｐを見た
ときのスタック電極２７Ｐａを除いた部分の平面図であ
る。

【００１１】両図３５，３６において、各参照符号は以
下の部材を示す。即ち、２０ＰはＧＴＯ素子、４ＰＬは
ゲートドライバ４Ｐの内部インダクタンス、２１Ｐ及び
２２Ｐは、それぞれ、共に同軸構成のシールド線もしく
はツイストされたリード線からなるゲート外部リード
（ゲート取り出し線）及びカソード外部リード（カソー
ド取り出し線）である。そして、ＧＴＯ素子２０Ｐのゲ
ート端子２５Ｐとゲート外部リード２１Ｐの一端とを金
属性の連結部材２３Ｐに溶接又は半田付けすることによ
り、又は嵌合することにより、両者２５Ｐ，２１Ｐを一
体化すると共に、カソード端子２６Ｐとカソード外部リ
ード２２Ｐの一端とを金属性の連結部材２４Ｐに溶接又
は半田付けして、又は嵌合して、両者２６Ｐ，２２Ｐを
一体化する。これにより、両端子２５Ｐ、２６Ｐは、そ
れぞれ上記リード２１Ｐ，２２Ｐを介してゲートドライ
バ４Ｐに接続される。

【００１２】参照符号２７Ｐａ，２７Ｐｂは、ＧＴＯ素
子２０Ｐを加圧するためのスタック電極である。

【００１３】参照符号２８ＰはＧＴＯのセグメントが形
成された半導体基板であり、半導体基板２８Ｐの上側表
面の最外周部上にＡ１（アルミニウム）のゲート電極２
９Ｐａが形成され、そのゲート電極２９Ｐａよりも内側
の上記上側表面上にカソード電極２９Ｐｂが各セグメン
トに対応して形成されている。又、３０Ｐ及び３１Ｐ
は、それぞれ半導体基板２８Ｐの上側表面上のカソード
電極２９Ｐｂの上側表面上に順次積載して配設されたカ
ソード歪緩衝板及びカソードポスト電極であり、他方、
３２Ｐ及び３３Ｐは、それぞれ半導体基板２８Ｐの裏面
に形成されたアノード電極（図示せず）（上記裏面中、
カソード電極２９Ｐｂとは、反対側に位置する面に該当
している）上に順次積載されたアノード歪緩衝板及びア
ノードポスト電極である。

【００１４】又、３４Ｐは半導体基板２８Ｐのゲート電
極２９Ｐａの上側表面に接したリング状ゲート電極、３
５Ｐは環状絶縁体３６Ｐを介してリング状ゲート電極３
４Ｐをゲート電極２９Ｐａに押圧する皿バネ、３７Ｐ
は、リング状ゲート電極３４Ｐをカソード歪緩衝板３０
Ｐ及びポスト電極３１Ｐから絶縁するための絶縁シート
であり、３８Ｐは、その一端がリング状ゲート電極３４
Ｐにろう付けあるいは溶接などによって固着され且つそ
の他端がゲート端子２５Ｐに電気的に接続されたゲート
リードであり、３９Ｐは、その一他がカソードポスト電
極３１Ｐに固着され且つ他端がカソード端子２６Ｐをな
した第１のフランジであり、４０Ｐはアノードポスト電
極３３Ｐにその一端が固着された第２のフランジであ
り、４１Ｐは、その開口の内面上にゲート端子２５Ｐが
配設された、しかも突起部４２Ｐを有する絶縁筒であ
り、絶縁筒４１Ｐの上下面より突出した両端部４３Ｐ
ａ，４３Ｐｂはそれぞれ第１及び第２のフランジ３９Ｐ
及び４０Ｐと気密に固着されており、これによりＧＴＯ
素子２０Ｐは密閉された構造となっている。

【００１５】

【発明が解決しようとする課題】従来の半導体スイッチ
ング装置には、大別して２つの問題点がある。

【００１６】(1)先ず、その第一は、例えば図３６に示
したように、ゲート逆電流の取り出しリード２１Ｐがリ
ング状ゲート電極３４Ｐの内の局所的な部分から取り出
されているという点である。このため、ゲート逆電流の
取り出しが一方向となる。その結果、ターンオフ時に、
カソード電流の不均一が発生し、上述したスパイク損失
やテール電流による損失という電力損失が全てＧＴＯ内
部のカソード面の一部に局部的に集中し、局部的な温度
上昇の発生によりＧＴＯの各素子ないし各セグメントが
破壊されて導通状態となり、結果的にターンオフが失敗
するという事態が起こる蓋然性が高いという問題点があ
り、このため装置としての信頼性に問題が生じていた。

【００１７】この点を模式的に説明するのが、図３７の
ＧＴＯ素子の平面図と、図３８のＧＴＯ素子の断面図で
ある。図３８は、図３７に示す線ＣＳＡ−ＣＳＢに関す
る縦断面図にあたる。即ち、円柱状のウェハ内に形成さ
れたＧＴＯの各素子の内で、リング状ゲート電極３４Ｐ
に近い領域、例えば領域ＲＥＯ内に形成されたものほ
ど、そのゲート逆電流は、それよりも内側の領域ＲＥＩ
にあるＧＴＯ素子の場合よりも、より一層早く引き抜か
れることとなり、従って、より早くターンオフされるこ
ととなる。それに対して、ウェハ中心部の領域ＲＥＣ内
に形成されたＧＴＯのセグメントは最もターンオフする
のに長い時間を必要とすることとなり、この中心部領域
ＲＥＣ内の各セグメントのカソード電極へ向けて、その
周りの各セグメントからカソード電流Ｉ_Kが流入してく
ることとなるので、ＧＴＯのウェハ内部の一部に電流集
中が生じてしまうのである。

【００１８】(2)第２の問題点は、スナバ回路、特にス
ナバコンデンサの存在に起因するものである。即ち、上
述したように、ターンオフ時にスナバコンデンサＣｓ
（図３３）にチャージアップされた電荷は、次回のター
ンオフ迄にこれを完全に放電しておく必要がある。そこ
で、ＧＴＯ３Ｐのターンオン時にスナバ抵抗Ｒ_Sを通し
て上記電荷を放電しているが、このため、大きな電力損
失が生じている。この時のスナバ抵抗Ｒ_Sに生じる消費
電力の容量は、ＰＷ＝１／２＊Ｃｓ＊ｆ（Ｖ_DD ²＋（Ｖ
_DM−Ｖ_DD）²）の関係式で表される。ここで、Ｖ_DDは電
源電圧，Ｖ_DMはスナバコンデンサＣＳがターンオフ時に
チャージアップされたときの電圧である。そのため、装
置全体を冷却するための冷却装置を設ける必要性が生じ
る。

【００１９】このような電力容量のスナバ抵抗を接続す
ることは、当該スナバ抵抗で生じる電力分だけが、本来
伝達すべき電力の内のロス分となってしまい、効率の低
下をもたらすと共に、上記冷却装置の設置の必要性を生
じさせるので、その点が、装置全体の簡素化，小形化を
すすめる上で大変大きな問題となっていた。

【００２０】そこで、これら問題を解決するため、第
１、第２及び第３電極を有し、前記第３電極に印加され
たターンオン制御電流に応じてオン状態となったときは
前記第１電極に流れ込む主電流を前記第１電極から前記
第２電極へと直接に流す半導体スイッチング素子と、前
記第３電極と前記第２電極との間に接続され、前記ター
ンオン制御電流を生成して前記第３電極に印加する駆動
制御手段とを備え、ターンオフ時には、前記主電流の全
てを前記ターンオン制御電流とは逆方向に前記第１電極
から前記第３電極を介して前記駆動制御手段へと転流さ
せた、半導体スイッチング装置を案出し、一応の解決を
図った。しかし、現実に製品化を図る上で更なる検討を
加えたところ、半導体スイッチング素子とゲートドライ
バとの接続、特に両者を接続する導体と半導体スイッチ
ング素子との結合部分の構成には、高い加工精度が要求
され、組立作業が煩雑になるという問題点を解決する必
要があることが判明した。

【００２１】この発明は、以上のような問題点を解決す
るためになされたもので、半導体ウエハ内の一部の半導
体スイッチング素子に電力損失が局部的に集中すること
を防止して素子破壊を防止し、以て装置の信頼性向上を
図るような半導体スイッチング装置等において、上記導
体と半導体スイッチング素子との結合が簡単な構造とな
り、組立作業も容易簡便となる半導体スイッチング装
置、これを使用した半導体スタック装置および電力変換
装置を得ることを目的とする。

【００２２】

【課題を解決するための手段】請求項１に係る半導体ス
イッチング装置は、半導体スイッチング素子を周方向に
延在するゲート端子を備えたものとし、互いに係合する
一対の固定側部材と可動側部材とからなり、上記固定側
部材は電流路に固定され、上記可動側部材は回動するこ
とにより上記回動軸の軸方向に移動し上記ゲート端子を
上記軸方向に圧接して上記ゲート端子と上記電流路とを
電気的に接続するゲート接続手段を備えたものである。

【００２３】請求項２に係る半導体スイッチング装置
は、半導体スイッチング素子を周方向に延在するゲート
端子を備えたものとし、電流路をゲート側電流路を形成
する第１の導電層とカソード側電流路を形成する第２の
導電層とを絶縁層を介して積層してなる配線基板とし、
上記半導体スイッチング素子と同軸でその外周に配設さ
れ上記配線基板の第１の導体層と電気的に接続され内周
に雌ネジが形成されたリング状の取付座、および外周に
形成された雄ネジを上記取付座の雌ネジに螺合させるこ
とにより上記ゲート端子を軸方向に圧接して上記ゲート
端子と上記第１の導体層とを電気的に接続するゲート押
えリングを備えたものである。

【００２４】請求項３に係る半導体スイッチング装置
は、半導体スイッチング素子を周方向に延在するゲート
端子を備えたものとし、電流路をゲート側電流路を形成
する第１の導電層とカソード側電流路を形成する第２の
導電層とを絶縁層を介して積層してなる配線基板とし、
上記半導体スイッチング素子と同軸でその外周に配設さ
れ上記配線基板の第１の導体層と電気的に接続され内周
に螺旋状に延在するガイドが形成されたリング状の取付
座、および外周に上記取付座のガイドに係合するピンを
突設し回動させることにより上記ゲート端子を軸方向に
圧接して上記ゲート端子と上記第１の導体層とを電気的
に接続するゲート押えリングを備えたものである。

【００２５】また、請求項４に係る半導体スイッチング
装置は、請求項２または３において、その配線基板の一
方の面に露出させた第１の導体層が直接ゲート端子に当
接するようにしたものである。

【００２６】また、請求項５に係る半導体スイッチング
装置は、請求項２または３において、その取付座を、配
線基板側端部を内径側へ延在させて形成された受座部を
有するものとし、上記受座部が直接ゲート端子に当接す
るようにしたものである。

【００２７】また、請求項６に係る半導体スイッチング
装置は、請求項４または５において、その半導体スイッ
チング素子のカソード電極に当接し軸方向に圧接されて
固定される導体板、配線基板を介して取付座およびゲー
ト押えリングと軸方向に対向して配設され、上記配線基
板の他方の面に露出させた第２の導体層と上記導体板と
の間に介在するカソードスペーサリング、上記導体板と
カソードスペーサリングとを互いに圧接結合する第１の
締付具、および上記取付座とカソードスペーサリングと
で上記配線基板を挟持圧接し互いに結合する第２の締付
具を備えたものである。

【００２８】また、請求項７に係る半導体スイッチング
装置は、請求項４または５において、その半導体スイッ
チング素子のカソード電極に当接し軸方向に圧接されて
固定される導体板、配線基板を介してゲート押えリング
と軸方向に対向して配設され、上記配線基板の他方の面
に露出させた第２の導体層と上記導体板との間に介在す
るカソードスペーサリング、上記配線基板と取付座とを
互いに圧接結合する第１の締付具、および上記配線基板
と導体板とで上記カソードスペーサリングを挟持圧接し
互いに結合する第２の締付具を備えたものである。

【００２９】請求項８に係る半導体スイッチング装置
は、半導体スイッチング素子を周方向に延在し互いに電
気的に絶縁されて表裏に形成されたゲートドライバ接続
用のゲート端子およびカソード端子を備えたものとし、
電流路をゲート側電流路を形成する第１の導電層とカソ
ード側電流路を形成する第２の導電層とを絶縁層を介し
て積層してなる配線基板とし、上記半導体スイッチング
素子と同軸でその外周に配設され上記配線基板の第１の
導体層と電気的に接続され内周に雌ネジが形成されたリ
ング状の取付座、および外周に形成された雄ネジを上記
取付座の雌ネジに螺合させることにより上記ゲート端子
およびカソード端子を軸方向に圧接して上記ゲート端子
と上記第１の導体層、および上記カソード端子と上記第
２の導体層をそれぞれ電気的に接続するゲート押えリン
グを備えたものである。

【００３０】請求項９に係る半導体スイッチング装置
は、半導体スイッチング素子を周方向に延在し互いに電
気的に絶縁されて表裏に形成されたゲートドライバ接続
用のゲート端子およびカソード端子を備えたものとし、
電流路をゲート側電流路を形成する第１の導電層とカソ
ード側電流路を形成する第２の導電層とを絶縁層を介し
て積層してなる配線基板とし、上記半導体スイッチング
素子と同軸でその外周に配設され上記配線基板の第１の
導体層と電気的に接続され内周に螺旋状に延在するガイ
ドが形成されたリング状の取付座、および外周に上記取
付座のガイドに係合するピンを突設し回動させることに
より上記ゲート端子およびカソード端子を軸方向に圧接
して上記ゲート端子と上記第１の導体層、および上記カ
ソード端子と上記第２の導体層をそれぞれ電気的に接続
するゲート押えリングを備えたものである。

【００３１】また、請求項１０に係る半導体スイッチン
グ装置は、請求項８または９において、その配線基板の
一方の面に互いに絶縁した状態で第１の導体層および第
２の導体層を露出させ、これら露出した第１の導体層お
よび第２の導体層に直接それぞれ取付座およびカソード
端子が当接するようにしたものである。

【００３２】また、請求項１１に係る半導体スイッチン
グ装置は、請求項８ないし１０のいずれかにおいて、そ
の配線基板を介して取付座およびゲート押えリングと軸
方向に対向して配設されたスペーサリング、および上記
取付座とスペーサリングとで上記配線基板を挟持圧接し
互いに結合する締付具を備えたものである。

【００３３】また、請求項１２に係る半導体スイッチン
グ装置は、請求項２ないし１１のいずれかにおいて、そ
のゲート押えリングを、半導体スイッチング素子のゲー
ト端子に一体に固着する構成としたものである。

【００３４】また、請求項１３に係る半導体スイッチン
グ装置は、請求項２ないし１２のいずれかにおいて、そ
のゲート押えリングの圧接側端面に弾性接触子を取付
け、圧接時上記弾性接触子が蓄勢状態となるようにした
ものである。

【００３５】また、請求項１４に係る半導体スイッチン
グ装置は、請求項２ないし１２のいずれかにおいて、弾
性部材からなり、ゲート押えリングとゲート端子との間
に挿入され、圧接時軸方向に変形収縮して蓄勢状態とな
る弾性ワッシャを備えたものである。

【００３６】また、請求項１５に係る半導体スイッチン
グ装置は、請求項２ないし７のいずれかにおいて、その
ゲート端子を、圧接時軸方向に変形収縮して蓄勢状態と
なる弾性部材で構成したものである。

【００３７】また、請求項１６に係る半導体スイッチン
グ装置は、請求項２ないし１５のいずれかにおいて、そ
の配線基板を、第１および第２の導体層を複数対、上記
両導体層を交互に積層してなるものとし、半導体スイッ
チング素子との接続位置近傍において、上記第１の導体
層同士および第２の導体層同士をスルーホールで互いに
電気的に接続するようにしたものである。

【００３８】請求項１７に係る半導体スタック装置は、
請求項１ないし１６のいずれかに記載の半導体スイッチ
ング装置を使用したもので、半導体スイッチング素子と
上記半導体スイッチング素子からの発熱を放熱する冷却
部材とを積み重ね取付枠内に配置してなるものである。

【００３９】請求項１８に係る電力変換装置は、請求項
１ないし１７のいずれかに記載の半導体スイッチング装
置を使用したもので、半導体スイッチング素子をゲート
制御して電力変換を行うゲート制御装置を備えたもので
ある。

【００４０】

【発明の実施の形態】本発明の半導体スイッチング装置
又は半導体スイッチング素子は、車両用電力変換装置
や、ＵＰＳ（無停電電力システム）や、産業用電力変換
装置等の各種の電力変換装置に用いられる、パワーデバ
イスである。

【００４１】本発明が提案する、新規な半導体スイッチ
ング素子の制御方法の核心部は、オン状態にある半導体
スイッチング素子に流れる主電流の全てを、駆動回路へ
転流させ、これにより半導体スイッチング素子をターン
オフ状態とする点にある。

【００４２】以下では、そのような半導体スイッチング
素子として、ゲートターンオフ・サイリスタ（以下、Ｇ
ＴＯと称す）を用いた例を示す。この場合には、ＧＴＯ
の第１，第２及び第３電極は、それぞれアノード電極，
カソード電極及びゲート電極にあたる。尚、上記半導体
スイッチング素子としては、ＧＴＯのような４層構造を
もつものに限られるわけではなく、３層構造を有するト
ランジスタを本発明の半導体スイッチング素子として用
いることも可能である。この場合には、ＮＰＮトランジ
スタ利用のときは、第１，第２，第３電極は、それぞれ
コレクタ電極，エミッタ電極及びベース電極にあたり、
又、ＰＮＰトランジスタ利用のときは、第１，第２及び
第３電極は、それぞれエミッタ電極、コレクタ電極及び
ベース電極に該当する。

【００４３】実施の形態１．図１は、本発明の実施の形
態１に係る半導体スイッチング装置１０の回路構成を示
す。同図において、各参照符号は、それぞれ次の回路要
素を示す。即ち、３は半導体スイッチング素子としての
ＧＴＯであり、このＧＴＯ３のゲート電極３Ｇとカソー
ド電極３Ｋのノード１３との間に、ゲートドライバ４
（駆動制御手段）が接続される。

【００４４】ゲートドライバ４は、その駆動電源４ａ
（電源電圧Ｖ_GD（例えば２０Ｖ））、コンデンサ４ｂ，
インダクタンス４Ｃ，トランジスタ４ｄから成る。尚、
その詳細な構成を、後述する図２で示す。

【００４５】このゲートドライバ３は、ＧＴＯ３をター
ンオンさせるためのターンオン制御電流Ｉ_Gを発生し
て、配線経路ないしラインＬ１を介してこの電流Ｉ_Gを
ゲート電極３Ｇに印加する。これに応じて、ＧＴＯ３は
オン状態となる。又、１１はノードであり、９は同装置
１０を駆動するための電源、即ち同装置１０の主回路用
電源（電源電圧Ｖ_DD）である。

【００４６】他方、１は、ＧＴＯ３がターンオンした時
に流れる主電流ないし陽極電流Ｉ_Aの上昇率ｄＩ_A／ｄｔ
を抑制するためのインダクタンスであり、２は、ＧＴＯ
３がターンオフした時にインダクタンス１に発生するエ
ネルギーを還流させるための還流用ダイオードである。

【００４７】５は、アノード電極３Ａのノード１１とカ
ソード電極３Ｋのノード１２との間にＧＴＯ３に対して
並列に接続されており、かつＧＴＯ３がターンオフした
時にアノード・カソード電極間電圧Ｖ_AKの上昇に伴って
発生するピーク電圧のみを抑制するためのピーク電圧抑
制回路である。同回路５は、後述するように、上記電圧
Ｖ_AKがターンオフ時にＧＴＯ３の電圧阻止能力に応じて
定まる所定の電圧値に所定の時間だけ上記電圧Ｖ_AKを保
持ないしクランプする機能を有する。

【００４８】ここでは、ターンオフ時に、従来、主電流
Ｉ_Aより分流してゲートドライバ４側へ流入していたゲ
ート逆電流Ｉ_GQの変化率ないし上昇率（勾配）ｄＩ_GQ／
ｄｔの絶対値を出来る限り大きくして（理想的には、｜
ｄＩ_GQ／ｄｔ｜は∞）、主電流Ｉ_Aの全てをゲート逆電
流Ｉ_GQとしてゲートドライバ４を介してノード１２へ流
すこととする。即ち、主電流Ｉ_Aとゲート逆電流Ｉ_GQと
の比の絶対値で定まるターンオフゲインＧ（＝｜Ｉ_A／
Ｉ_GQ｜）を１以下（Ｇ≦１）に設定することで、主電流
Ｉ_Aの全てを、ターンオン制御電流Ｉ_Gとは逆方向に、ア
ノード電極３Ａからゲート電極３Ｇを介してゲートドラ
イバ４及びノード１２側へと転流させ、以てＧＴＯ３を
ターンオフさせる。このとき、アノード電極３Ａからカ
ソード電極３Ｋへ向けて直接ＧＴＯ３内部を流れるカソ
ード電流Ｉ_Kは、直ちに全く流れなくなる。その意味
で、本方式は、主電流Ｉ_Aの分流ではなくて、「主電流
Ｉ_Aの転流」を実現しているのである。

【００４９】ここで、ゲートドライバ４の駆動電源（主
電源）４ａの電源電圧値Ｖ_GDと、ループＲ１のインダク
タンス値との関係に応じて、上昇率ｄＩ_GQ／ｄｔの値を
変化させることができるので、両者４（４ａ），Ｒ１の
値を適切に設定することで、上昇率｜ｄＩ_GQ／ｄｔ｜を
限りなく∞値に近い極めて大きな値に設定してやれば、
極めて短時間で主電流Ｉ_Aを全てゲートドライバ４側へ
転流させることができる。

【００５０】他方、そのようなゲート逆電流Ｉ_GQの転流
をゲートドライバ４単独で以て実現することは、当該ド
ライバ４の駆動電源４ａがとりうる電源電圧値Ｖ_GDに限
界があるため容易でないが、その反面、ゲートドライバ
４の駆動電源電圧Ｖ_GDを設定可能な実用値に設定してお
き、ゲートターンオフゲインＧを１以下とするために必
要な上昇率ｄＩ_GQ／ｄｔの絶対値を実現しうるループＲ
１の内部インダクタンスの値を設定することは、現実に
可能である。

【００５１】そこで、ゲート電極３Ｇからゲートドライ
バ４までのラインＬ１と、ゲートドライバ４と、ゲート
ドライバ４からノード１３を介してカソード電極３Ｋま
でのラインＬ２と、ゲート・カソード電極間のＧＴＯ３
内部の経路とからなるループないし経路Ｒ１内の（浮
遊）内部インダクタンスの値を、ターンオフゲインＧを
１以下とするのに必要な値にまで低減させることが求め
られる。

【００５２】但し、ゲートドライバ４は、主電流Ｉ_A以
上の値のゲート逆電流Ｉ_GQを流せるだけのキャパシタン
スを有するように、設定されなければならない。

【００５３】例えば、ゲートドライバ４の主電源４_aの
電源電圧Ｖ_GDを２０Ｖに設定し、上昇率ｄＩ_GQ／ｄｔの
絶対値を約８０００Ａ／μｓに設定する場合には、上記
ループＲ１のインダクタンス値は２．５ｎＨ以下、ゲー
トドライバ４の内部インダクタンス値は１ｎＨ以下とす
るのが好ましい。

【００５４】そのようなキャパシタンスを有するゲート
ドライバ４の具体的な回路図を、図２に示す。同図にお
いて、駆動電源５０はゲートドライバ４を駆動するため
の主電源であり、副電源５１はターンオンゲート電流用
の電源，副電源５２はターンオン用トランジスタＴr1，
Ｔr2を駆動するための駆動回路５６用の電源，副電源５
３はターンオフゲート電流用の電源，副電源５４はター
ンオフ用トランジスタＴr3を駆動するための駆動回路５
７用の電源，副電源５５は制御信号６２よりターンオン
信号及びターンオフ信号を生成する回路部５８を駆動す
るための電源であり、トランジスタＴr1は図３に示すタ
ーンオン・ハイゲート電流Ｉ_G1を供給するためのスイッ
チであり、トランジスタＴr2はターンオン・定常ゲート
電流Ｉ_G2を供給するためのスイッチ，トランジスタＴr3
はターンオフゲート電流Ｉ_GQ（ゲート逆電流）を供給す
るためのスイッチである。尚、上記電流Ｉ_G1，Ｉ_G2を総
称したのが、ターンオン制御電流Ｉ_Gである。Ｃ１はター
ンオンゲート電流Ｉ_G用のコンデンサであり、Ｃ２はタ
ーンオフゲート電流Ｉ_GQ用のコンデンサである。

【００５５】以上のゲートドライバ回路４において、外
部より制御信号６２を与えると、ノイズカット回路５９
は制御信号６２より制御信号６２に含まれるノイズ成分
を取り除き、ノイズ除去された制御信号を受けて、ター
ンオン信号生成回路６０，ターンオフ信号生成回路６１
は、それぞれターンオン用信号６３とターンオフ用信号
６４を生成して、各信号６３，６４を対応する駆動回路
５６，５７へ供給する。

【００５６】同信号６３，３４を受け取った両駆動回路
５６，５７は、次の通りに動作する。即ち、時刻ｔ₀₁に
おいて、駆動回路５６は、トランジスタＴr1を駆動でき
るだけの信号を生成し、これをトランジスタＴr1のベー
スへと供給する。ここで、両コンデンサＣ１とＣ２は、
それぞれ副電源５１と副電源５３により充電されている
ので、ターンオン・ハイゲート電流Ｉ_G1がコンデンサＣ
１からトランジスタＴr1を通してＧＴＯ３へと流れる。
そして、時刻ｔ₀₂において、駆動回路５６は、トランジ
スタＴr1のベース電流の供給を止め、今度は、トランジ
スタＴr2を駆動できるだけのベース電流を発生して、こ
れをトランジスタＴr2のベースへ供給する。これによ
り、トランジスタＴr1はオフし、代わってトランジスタ
Ｔr2がオンし、ターンオン・定常ゲート電流Ｉ_G2がコン
デンサＣ１からトランジスタＴr2を通してＧＴＯ３へと
流れる。

【００５７】また、時刻ｔ₁では、駆動回路５６はトラ
ンジスタＴr2のベース電流の供給を止め、駆動回路５７
が、信号６４に応じて、トランジスタＴr3をオンするの
に必要なベース電流を生成して、これをトランジスタＴ
r3のベースへ供給する。これにより、トランジスタＴr2
はオフし、代わってトランジスタＴr3がオンする結果、
コンデンサＣ２に充電されている電荷がトランジスタＴ
r3を介してＧＴＯ３側へと放電されることとなり、従っ
て、ターンオフゲート電流Ｉ_GQがＧＴＯ３からトランジ
スタＴr3を通してＧＴＯ３のカソード電極３Ｋのノード
１３へ流れることとなる。しかも、この電流Ｉ_GQは、極
めて短時間の間に主電流Ｉ_Aの絶対値と等しいか、又は
それ以上の値となり、逆に、カソード電流は極めて短時
間の間に０値へ減少する。

【００５８】上述した通り、ターンオフゲインＧが１以
下となるような上昇率ｄＩ_GQ／ｄｔを実現するために
は、ゲートドライバ４内部の配線経路を含むループＲ１
全体のインダクタンス値を低減することが必要である。
そして、この点は、ＧＴＯ素子の配線ないしパッケージ
構造という機構部品の改良を以て実現することが望まれ
る。

【００５９】しかるに、従来のＧＴＯ３Ｐのパッケージ
構造は、図３５及び図３６で示した様な構造となってい
るため、ＧＴＯ素子２０Ｐの内部のインダクタンス（リ
ード２１Ｐ〜リング状ゲート電極３４Ｐ〜カソード電極
３０Ｐ〜リード２２Ｐまでの経路のインダクタンス）
は、例えば５０ｎＨ程度もの大きな値であった。この値
では、到底、約８０００Ａ／μｓもの上昇率ｄＩ_GQ／ｄ
ｔを達成することはできない。従って、このＧＴＯ素子
２０Ｐの内部インダクタンス値を、例えば２ｎＨ以下と
いうような所望値にまで低減するためには、ゲート側の
連結部２３Ｐ及びカソード側の連結部２４ＰとＧＴＯ素
子２０Ｐのゲート端子２５Ｐ及びカソード端子２６Ｐと
のそれぞれの結合で生じるロスや，ゲート外部リード２
１Ｐ及びカソード外部リード２２Ｐとゲートドライバ４
Ｐとのそれぞれの結合で生じるロスや，ゲートリード３
８Ｐのインダクタンス値や、更にはループＲ１中の全イ
ンダクタンス値の内の９０％をも占めるゲート及びカソ
ードの各外部リード線２１Ｐ，２２Ｐ自体のインダクタ
ンス値を低減する必要がある。

【００６０】そこで、本願出願人は、上述した観点から
ＧＴＯ素子のパッケージ構造を検討し、改良を加えるこ
ととし、その結果、つぎの様な構造を有する圧接型半導
体素子を実現した。

【００６１】即ち、図４は、圧接型ＧＴＯ素子２０と、
それを上下方向から加圧するスタック電極２７ａ，２７
ｂとを示す断面図であり、又、図５は、図４に示す矢印
方向Ｄ１からＧＴＯ素子２０を眺めた正面図（スタック
電極２７ａを除く）である。従って、図５の線ＳＡ−Ｓ
Ｂに関する縦断面図が図４にあたる。

【００６２】両図４，５において、各参照符号は、以下
の部材を示す。即ち、２０は圧接型半導体素子、即ち、
ここではＧＴＯ素子の全体を示し、２８はＧＴＯの各セ
グメントが形成された半導体基板であり、半導体基板２
８の上側表面の内の外周部側に位置する面上にＡ１（ア
ルミニウム）のゲート電極２９ａが形成されており、さ
らにゲート電極２９ａよりも内側の半導体基板２８の上
側表面上には、各セグメントの位置に対応して各カソー
ド電極２９ｂが形成されている。各セグメントの構造な
いしＧＴＯ素子のウェハ構造は、図３８の断面図に示し
た構造と同様である。

【００６３】３０及び３１は、それぞれ半導体基板２８
の上側表面上のカソード電極２９ｂの上側表面上に順次
に積載されたカソード歪緩衝板及びカソードポスト電極
であり、他方、３２及び３３は、それぞれ半導体基板８
の裏面上に形成された図示しないアノード電極の表面
（カソード電極２９ｂと反対側の面）上に順次に積載さ
れたアノード歪緩衝板及びアノードポスト電極であり、
３４は半導体基板２８のゲート電極２９ａの上側表面に
接するリング状ゲート電極であり、３８は環状金属板か
らなるリング状ゲート端子であって、その内周平面２５
がリングゲート電極３４と摺動可能に同電極３４に対し
て接触・配置されている。３５は、環状絶縁体３６を介
して、リング状ゲート端子３８とともに、リング状ゲー
ト電極３４をゲート電極２９ａに対して押圧するための
皿バネあるいは波バネのような弾性体であり、３７は、
リング状ゲート電極３４をカソード歪緩衝板３０及びカ
ソードポスト電極３１から絶縁するための絶縁シート等
からなる絶縁体であり、２６は、その一端部分がカソー
ドポスト電極３１に固着された第１のフランジであり、
４０は、その一端部分がアノードポスト電極３３に固着
された第２のフランジであり、４１はセラミック等から
なり、リング状ゲート端子３８を挟んで上下に分割され
且つ突起部４２を有する絶縁筒である。そして、リング
状ゲート端子３８の外周側部分２３が絶縁筒４１の側面
から外部に突出するとともに、その他端３８Ｅよりも内
周側の位置に取り付け穴２１が所定の間隔で複数個設け
られている。そして、上側の絶縁筒４１の上面より上方
に突出した部分４３ａが第１のフランジ２６の他端部２
６Ｅと気密に固着され、下側の絶縁筒４１の裏面より下
方に突出した部分４３ｂが第２のフランジ４０の他端部
と気密に固着されており、これによって圧接型半導体素
子２０は、密閉されたパッケージ構造になっている。
尚、この内部は、不活性ガスで置換されている。

【００６４】又、図６は、ゲートドライバ４の機構部分
を示す平面図であり、図７は、ゲートドライバ４に図
４，図５に示した構造のＧＴＯ素子２０（スタック電極
２７ａ，２７ｂで加圧されている）を装着した状態を示
す縦断面図である。両図６，７において、参照符号４Ａ
はゲートドライバ本体４Ｃをカバーするためのケース
を、４Ｂはゲートドライバ本体４Ｃの座となるケースを
各々示しており、７０はゲートドライバ本体４とＧＴＯ
素子２０とを電気的に接続するための、回路パターンが
形成された基板全体を示している。同基板７０は、丁
度、従来パッケージのゲートリード線２１Ｐ，２２Ｐ
（図３５）に代わるものであって、ＧＴＯ素子２０の重
量をささえ得るだけの強度を有する。７１は、ＧＴＯ素
子２０のカソード電極２９ｂと圧接により接続されるカ
ソード電極であり、スタック電極２７ａにあたる。２１
Ａは、ゲートドライバ４の基板７０に対応する取り付け
穴２１を介してＧＴＯ素子２０を接続する為の、基板７
０に設けられた取り付け穴であり、ゲートドライバ４と
ＧＴＯ素子２０とを接続する為には、例えば６つ程度の
取り付け穴２１Ａが必要となる。

【００６５】上述した基板７０は、絶縁体を挟んで対向
した次の２つの回路パターン基板を有する。即ち、同基
板７０は、ゲートリード基板７２、カソードリード基板
７３、両基板７２と７３とを絶縁するための絶縁体７４
とを有している。このような多層基板構造を設けたの
は、ゲートドライバ４側の内部インダクタンスを低減す
るためである。ＧＴＯ素子本体２０は、ネジ７５，７６
又は溶接、かしめ等により、ゲートドライバ本体４Ｃと
接続される。

【００６６】以上のように、本ＧＴＯ３の気密パッケー
ジは、半導体基板上に形成された内部のゲート電極２９
ａ側からゲートドライバ本体４Ｃ側へ向けて延長された
リング状ないし円盤状のゲート電極３８を有しており、
しかも当該パッケージ（２０）は、上記リング状ゲート
電極３８の外周部分を直接ゲートドライバ４の本体４Ｃ
より延びた基板７０に取り付け穴２１Ａを介して接続・
固定するだけで、ゲートドライバ４に接続される。その
ため、当該接続にあたっては、ゲートリード線は一切使
用されていない。従って、従来構成における問題点は全
て改善される。即ち、従来、ＧＴＯ素子の内部ゲートリ
ード部とＧＴＯ素子のゲート端子及びカソード端子との
それぞれの結合で発生していた結合ロスというものは、
上述のようにゲートリードの取り出しを円盤状構造とす
ることにより大幅に低減されると共に、従来、外部ゲー
トリード線とゲートドライバとの結合により生じていた
結合ロスに相当する電力ロスは、この発明では円盤状の
ゲートリード部ないしゲート電極３８の全体がゲートド
ライバ４のゲート電流通電用基板７０に直接に接続され
るため、大幅に低減される。更に、従来、ループＲ１の
全インダクタンスの９０％をも占めていた外部ゲートリ
ード線自体のインダクタンスは、この発明では、それら
自体が使用されないため、存在しない。

【００６７】この様に、ＧＴＯ素子２０（３）の内部イ
ンダクタンスの低減とゲートドライバ４の内部インダク
タンスの低減とを実現することが可能となった。これら
の改善に加えて、更に、ＧＴＯ素子２０とゲートドライ
バ４との接続を既述したように工夫を行うことにより
（図７）、ＧＴＯ素子３を、ターンオフゲインＧ≦１と
いう条件で以てターンオフさせることが可能な上昇率ｄ
Ｉ_GQ／ｄｔの領域を現実に発生させることが可能となっ
た。

【００６８】尚、ゲート電流を、図８の平面図に示す基
板７０Ａを用いて、対角に位置する２方向、又は４方向
へと取り出すようにしても良く、更にそれ以上の方向へ
とゲート電流を取り出すようにしても良い。

【００６９】以上の様な回路構成，機構を備える半導体
スイッチ装置の動作を、図９と図１０に基づき説明す
る。尚、図９は、動作波形を示しており、図１０は、Ｇ
ＴＯ３をＰＮＰトランジスタ８０とＮＰＮトランジスタ
８１とから成る回路構成に置き換えた場合の等価モデル
を示す。

【００７０】図９において、ＧＴＯ３がターンオンして
陽極電流Ｉ_Aが流れている状態の時に（時刻ｔ₁）、制御
信号６２（図２）に応じてゲートドライバ４がゲート逆
電流Ｉ_GQを急激な上昇率ないし傾きで以て上昇させる
と、ゲート逆電流Ｉ_GQは、その絶対値が極めて短時間に
陽極電流Ｉ_Aの絶対値と等しい電流値に達する（Ｉ_GQ＝
−Ｉ_A）（時刻Ｔ₂）。この状態で、ＧＴＯ３のアノード
電極３Ａに流れ込む陽極電流Ｉ_Aは全てゲート電極３
Ｇ，配線経路Ｌ１を介してゲートドライバ４に転流し、
｜ＧＴＯ３の陽極電流Ｉ_A｜≦｜ゲート逆電流Ｉ_GQ｜の
関係式が成立し、カソード電流Ｉ_K＝０の状態となる。
これ以降、ゲート逆電流Ｉ_GQは、ＧＴＯ３が完全にター
ンオフするまで、｜Ｉ_A｜≦｜Ｉ_GQ｜の状態を維持し続
ける。

【００７１】図９に示す電流差ΔＩ_GQは、図１０に示す
ＮＰＮトランジスタ８１のリカバリー電流であるものと
考えられる。これは、次のような現象により生ずる。即
ち、図１０において、ＧＴＯ３がターンオンして陽極電
流Ｉ_Aが半導体基板内を流れている状態では、その電流
Ｉ_Aは、ＧＴＯ３のアノード電極３Ａからループ８２と
ループ８３とに別れてカソード電極３Ｋへと流れてい
る。この状態からＧＴＯ３がターンオフへ移行すると、
陽極電流Ｉ_Aの全ては強烈にゲートドライバ４へと引っ
張られ、ループ８４とループ８５へと流れていく。この
時、ＮＰＮトランジスタ８１のベース電流は正方向から
負の方向へ反転し、ＮＰＮトランジスタ８１は急激にタ
ーンオフしてしまい、その内部キャリアがリカバリ電流
となって重畳的に流れることとなる。このリカバリ電流
の増加分が上述の電流差ΔＩ_GQとなって表われ、この
時、｜ゲート逆電流Ｉ_GQ｜＞｜陽極電流Ｉ_A｜となる。

【００７２】このように、ゲート逆電流｜Ｉ_GQ｜＞｜陽
極電流Ｉ_A｜となって、図１０のＮＰＮトランジスタ８
１がターンオフしてしまうと、ＰＮＰトランジスタ８０
のベース電流は０となり（Ｉ_B＝０）、ＰＮＰトランジ
スタ８０はターンオフへと移行していく。

【００７３】ＰＮＰトランジスタ８０の電圧阻止機能が
回復し始めると（時刻Ｔ₃）、図９に示すアノード・カ
ソード電極間電圧Ｖ_AKが上昇し始め、このアノード・カ
ソード電極間電圧Ｖ_AKが電源電圧Ｖ_DDと等しい値に達し
た時（時刻Ｔ₄）、陽極電流Ｉ_Aが減少し始め、ＧＴＯ３
はターンオフ状態へと移行していく。この時のアノード
・カソード電極間電圧Ｖ_AKの上昇率ｄＶ_AK／ｄｔは、Ｇ
ＴＯ３の電圧阻止機能の回復するスピードのみによって
決定されるものであり、外部接続回路等により決定され
るものではない。この点で、スナバコンデンサＣ_Sに依
存してアノード・カソード電極間電圧の上昇率が決定さ
れていた従来技術とは、本発明は明確に異なる。

【００７４】図９において、本発明のピーク電圧（サー
ジ電圧）Ｖ_Pとは、ＧＴＯ３がターンオフした時に主回
路（電源９からノード１１，ＧＴＯ３，ノード１２を経
て電源９に至るまでのループ）の浮遊インダクタンスＬ
に起因して発生する起電圧（そのエネルギーはＥ＝１／
２＊Ｌ＊Ｉ²で表される）が電源電圧Ｖ_DDに重畳されて
得られる電圧である。このピーク電圧Ｖ_Pが仮にＧＴＯ
３の電圧阻止能力を超えると、ＧＴＯ３は破壊されてし
まう。そこで、ＧＴＯ３のターンオフ時に上記ピーク電
圧Ｖ_Pへ向けて上昇し続けるアノード・カソード電極間
電圧Ｖ_AKを、ＧＴＯ３の電圧阻止能力を超えないように
抑圧するピーク電圧抑制回路５を、ＧＴＯ３のノード１
１，１２間にＧＴＯ３に対して並列に接続しておく必要
がある。図１のピーク電圧抑制回路５は、そのような機
能をもったものであり、例えばツェナーダイオード，バ
リスタ，セレスタ，アレスタ等から成る、電圧クランプ
回路である。同回路５は、ＧＴＯのターンオフ時に上昇
し続ける電圧Ｖ_AKが、ＧＴＯ３の電圧阻止能力を越えな
い範囲内に設定された所定の電圧値Ｖ_SPに達した後は、
もし同回路５がなかったならば同電圧Ｖ_AKがピーク電圧
Ｖ_Pに達し、再び所定の電圧値Ｖ_SPに戻るまでに要する
時間である所定の時間Δｔ（図９）だけ、電圧Ｖ_AKを抑
制後のピーク電圧Ｖ_SPに保持し続ける。従って、ピーク
電圧Ｖ_Pは発生せず、ＧＴＯ３素子が破壊されることは
全くない。

【００７５】以上の様に、この発明では、ターンオフ時
に、図１１に示す上昇率ｄＩ_GQ／ｄｔの領域ＲＡにおい
てＧＴＯ３を制御することで、ＧＴＯ３をターンオフさ
せている。同図中、曲線ＣＡ上の点ＰＡが、主電流Ｉ_A
のゲートドライバ４側への転流が生じる転流点であり、
この場合は、前述のリカバリー電流が無いと考えた場合
の理想状態にある。現実的には、転流した主電流にリカ
バリー電流が重畳されるので、ターンオフゲインＧ＜１
の領域内でＧＴＯ３のターンオフが実現されている。

【００７６】図１２及び図１３は、それぞれ、従来技術
及び本発明における主電流Ｉ_Aのターンオフ時の流れを
比較的に示した図である。従来技術、例えば特開平５−
１１１２６２号公報（スイス国出願番号９１１０６１９
１９）や特開平６−１８８４１１号公報（ドイツ国出願
番号Ｐ４２２７０６３）に開示された技術では、図１２
に示すとおり、ターンオフ時においても、カソード電流
Ｉ_KがＧＴＯ３Ｐ内を流れている。即ち、主電流Ｉ_Aは、
ターンオフ時、カソード電流Ｉ_KとＩ_GQPとに分流してい
る。しかし、この場合は、個々のセグメントに流れるカ
ソード電流Ｉ_Kは小さな値であっても、それらが一部の
セグメントに集中的に流れ込むこととなるので、ＧＴＯ
素子の破壊という問題点を内在している。

【００７７】これに対して、本発明では、図１３に示す
通り、ターンオフ時、カソード電流Ｉ_Kは全く流れなく
なり、主電流Ｉ_Aは全てゲートドライバ４側の経路へ転
流し、リカバリー電流の発生によってゲート逆電流Ｉ_GQ
の絶対値は主電流Ｉ_Aの絶対値とリカバリー電流の絶対
値との和となり、｜Ｉ_GQ｜≧｜Ｉ_A｜の関係式が成立し
ている（従来技術では、｜Ｉ_GQP｜＜｜Ｉ_A｜）。

【００７８】以上のように、この発明では、ターンオフ
モード期間中にわたり｜陽極電流Ｉ_A｜≦｜ゲート逆電
流Ｉ_GQ｜となる、新規のゲート転流方式を採用している
ため、ターンオフ時にはカソード電流Ｉ_K＝０となり、
ＧＴＯ３Ｐの内部のカソード面にカソード電流が流れ込
むという状態は全く発生せず、従来ターンオフ失敗の原
因となっていたカソード面への局在的な電流集中は全く
おこり得ない。よって、ターンオフ失敗による素子破壊
のおそれは、この発明では皆無となり、装置の信頼度は
格段に向上する。この効果は、本発明の核心的効果であ
って、上述した各文献に示された技術の組合せを以てし
ても得られない利点であると言える。

【００７９】加えて、アノード・カソード電極間電圧Ｖ
_AKの上昇を抑制してサージ電圧を抑制する回路５を設け
ているので、スパイク電圧は、同回路５によりカットさ
れて全く発生しない。そのため、従来、ターンオフ時に
蓄積された電荷を放電させるために必要であったスナバ
コンデンサＣ_Sを不要とすることができる。即ち、従来
技術では必要不可欠であったスナバ回路を不必要とする
ことができ、これにより装置の小形化，簡素化，低コス
ト化，高効率化を実現することができる。

【００８０】図１４は、図１のものとは異なるピーク電
圧保護回路を採用した半導体スイッチング装置の回路構
成を示す。同図において、図１中の参照符号と同一符号
のものは、同一のものを示す。そして、ＧＴＯ３のパッ
ケージ構造やゲートドライバ４の機構も、図１で述べた
ものが用いられる。参照符号６から８のそれぞれは、Ｇ
ＴＯ３がターンオフ状態となったときに発生するスパイ
ク電圧やピーク電圧（サージ電圧）による電力ロスを抑
制ないし低減する、保護回路を構成する素子であり、順
番にダイオード，抵抗素子，コンデンサを示す。特に、
ここでは、ノード１１とノード１２間にＧＴＯ３に対し
て並列に配設されたバイパス線ＢＬに含まれるコンデン
サ８（容量素子）の一端１５が、抵抗素子７を含み且つ
ノード１４において電源９と接続された配線経路Ｒ４を
介して、電源９に接続されている点に特徴点がある。

【００８１】以上の様な半導体スイッチング装置１０Ａ
ないし、ＧＴＯ３の動作を、実測波形を示す図１５を基
に説明する。

【００８２】この場合のＧＴＯ３の動作は既述した図１
の装置での動作と同等であり、アノード・カソード電極
間電圧Ｖ_AKのピーク電圧抑制動作のみが図１の場合と異
なる。図１５の実測波形は、Ｉ_A＝１０００（Ａ／
ｄ），Ｖ_AK＝１０００（Ｖ／ｄ），Ｉ_GQ＝１２００（Ａ
／ｄ），Ｖ_GD＝２０（Ｖ／ｄ），ｔ＝２（μｓ／ｄ）と
した場合の例である。同図中、曲線Ｃ１，Ｃ２，Ｃ３，
Ｃ４は、それぞれ陽極電流Ｉ_A，アノード・カソード電
極間電圧Ｖ_AK，ゲート逆電流Ｉ_GQ，ゲート電圧Ｖ_Gの実
測波形を示す。

【００８３】図１４において、コンデンサ８は抵抗素子
７を通して常に電源電圧Ｖ_DDに充電されており、ターン
オフ動作時においては、発生するスパイク電圧Ｖ_DSP及
びピーク電圧Ｖ_Pから電源電圧Ｖ_DDを超えた電圧部分
（Ｖ_DSP−Ｖ_DD，Ｖ_P−Ｖ_DD）による電流のみが、ダイオ
ード６を通してコンデンサ８に吸収される。従って、上
記超過した部分だけが、その超過する時間だけ、コンデ
ンサ８に新たに充電されるにすぎない。

【００８４】以上の点を、図１５に基づいて説明する。
アノード・カソード電極間電圧Ｖ_AKが電源電圧Ｖ_DDに達
するまでは、コンデンサ８は機能せず、この期間（ｔ₂
−ｔ₁）の上昇率ｄＶ_AK／ｄｔはＧＴＯ３の能力により
決定される（このとき、全主電流Ｉ_Aはゲートドライバ
４側へ転流している）。そして、アノード・カソード電
極間電圧Ｖ_AKが電源電圧Ｖ_DDに達して陽極電流Ｉ_Aが減
少し始めると（時刻ｔ₂）、それと同時に、ノード１１
に流れ込む主電流はダイオード６を通してコンデンサ８
側へと、即ちバイパス経路ＢＬへと流れ始める。この
時、流れ込むバイパス電流ｉの上昇率ｄｉ／ｄｔと、Ｇ
ＴＯ３とダイオード６とコンデンサ８とから成る閉回路
ないし第１ループＲ２に浮遊するインダクタンス
（Ｌ_f1）とによって起電圧が発生する。これが、図１５
に示すスパイク電圧Ｖ_DSPである（時刻ｔ₃）。これ以
後、時刻ｔ₅までは、アノード・カソード電極間電圧Ｖ
_AKのピーク電圧Ｖ_Pと電源電圧Ｖ_DDとの差はコンデンサ
８に吸収される。その際、コンデンサ８に吸収される過
充電分が、ＧＴＯ３の電圧阻止能力以下となるように、
コンデンサ８の容量値は適切に決定されている。つま
り、時刻ｔ₄から時刻ｔ₅までに上昇するアノード・カソ
ード電極間電圧Ｖ_AKのピーク値Ｖ_PがＧＴＯ３の電圧阻
止能力以下となるように、コンデンサ８の容量値によっ
て決定される。

【００８５】尚、コンデンサ８によって吸収されたピー
ク電圧の過充電分は、抵抗素子７を通して、次回ターン
オフまでに電源９側に放電される。一方、ＧＴＯ３のタ
ーンオン時においてもコンデンサ８に充電された電圧な
いし電荷は、それが放電しようとしてもダイオード６に
阻止されるので、放電することはない。よって、コンデ
ンサ８は、常に電源電圧Ｖ_DDと等しい電圧に充電されて
いることになる。

【００８６】尚、時刻ｔ₄から時刻ｔ₅までのピーク電圧
Ｖ_Pは、第２ループＲ３内の浮遊インダクタンス
（Ｌ_A2）とコンデンサ８の容量値とに起因して生ずる起
電力に基づく。

【００８７】以上の様に、この半導体スイッチング装置
１０Ａのピーク電圧抑制回路ないし保護回路のコンデン
サ８に蓄積されるエネルギーについては、従来技術にお
けるスナバコンデンサのようにスナバ抵抗によって０値
に至るまで全てが放電されてしまうのではなくて、その
内の過充電分のみが放電されるに過ぎなく、従来問題と
なっていたスナバ回路の放電損失を格段に低減すること
ができる。しかも、この半導体スイッチング装置１０Ａ
では、従来技術のスナバ回路で用いられていた部材をそ
のまま用い、かつスナバ抵抗として用いられていた抵抗
素子の配線を配線経路Ｒ４として電源９のノード１４に
直接接続するだけで、上記保護回路を簡単に構成できる
ため、即ち、従来のスナバ回路をそのまま利用して放電
損失を十分低減させることが可能となるため、非常に実
現性の高い装置を実現できる利点がある。勿論、同装置
１０Ａでも、図１の装置１０と同様に、ターンオフ時の
ＧＴＯ３の素子破壊を完全に阻止することができる。

【００８８】先の課題の項で触れたように、以上図１な
いし図１５で説明した半導体スイッチング装置により、
従来からの課題は基本的には解決されるが、現実の製品
化を図るためには、構造は勿論、製造、保守時の作業性
等、更には周辺機器、部品を含めた具体化への検討が必
要となり、これら具体化の中で提起される問題点も解決
していかねばならない。

【００８９】即ち、本願発明になる半導体スイッチング
装置においては、ゲートドライバから半導体スイッチン
グ素子のゲート電極へターンオフ電流を流すため、半導
体スイッチング素子のリング状のゲート端子とゲートド
ライバからの導体とを電気的に接続する必要があるが、
先の図６、図７に示した例では、この接続をネジを使用
して締め付ける構造のものとしている。この場合、ゲー
ト端子に流入する電流はその周方向に沿って均等に分布
することが要求されるので、ネジの取付ピッチは大きく
できず、結果としてネジの本数が増える。発明者等が試
作した４０００Ａ定格のＧＴＯの場合は少なくとも１６
本のネジが必要となる。このため、当該部分のネジ穴寸
法の要求精度が極めて高くなって加工コストが増大する
とともに、当該部分の着脱時の作業性が極めて煩雑にな
るという新たな問題点が存在する。

【００９０】図１６は、以上の新たな問題点をも解決し
た、この発明の実施の形態１における半導体スイッチン
グ装置の要部、即ち、半導体スイッチング素子のゲート
端子の接続部分を示す構成図である。同図（１）は、そ
の平面図、同図（２）は、同図（１）のＸ１−Ｘ１線で
切断した断面図で、いずれもゲートドライバは図示を省
略している。なお、以下では、図１〜図１５で説明した
内容とその主たる着目点が異なるので、同一または相当
部分についても新たな符号を付して説明するものとす
る。

【００９１】図において、１００は周方向に延在するリ
ング状のゲート端子１０１を備えた半導体スイッチング
素子としてのＧＴＯ、１０２および１０３はＧＴＯ１０
０の軸方向上下端に形成されたアノード電極およびカソ
ード電極、１０４は各電極端子間を絶縁する絶縁筒であ
る。１１０はＧＴＯ１００とゲートドライバとの間の電
流路を構成する配線基板で、図１７にその詳細断面を示
すように、互いに絶縁層１１５を介して積層された４層
の導電層１１１〜１１４を備えている。そして、第１
層、第３層の第１の導電層１１１、１１３はゲート側電
流路を形成し、それぞれの一端（図１７では、図示を省
略している左方端）はゲートドライバのゲート側出力端
子に接続され、第２層、第４層の第２の導電層１１２、
１１４はカソード側電流路を形成し、それぞれの一端は
ゲートドライバのカソード側出力端子に接続されてい
る。なお、第１の導電層１１１、１１３および第２の導
電層１１２、１１４は、ゲート端子１０１の接続位置近
傍において、スルーホール１１６によりそれぞれ相互に
電気的に接続されている。また、１１７は配線基板１１
０の表裏両面に施された絶縁被膜である。

【００９２】図１６に戻り、１２０は平板状の導体板で
図１８で後述するように、スタック構造として組み立て
られた時点でその右方端がカソード電極１０３に当接
し、軸方向に圧接されて固定される。導体板１２０の左
方端は図示しないゲートドライバと一体に固定される。
１２１は第１の締付具としての皿ネジ１２２により導体
板１２０に一体に固着された導電材からなるカソードス
ペーサリングで、その上面には第２の導電層１１４を露
出させた配線基板１１０の下面が当接する。

【００９３】１２３はＧＴＯ１００と同軸に配設されそ
の内周に雌ネジ１２４が形成された導電材からなるリン
グ状の固定側部材としての取付座で、その下面には第１
の導電層１１１を露出させた配線基板１１０の上面が当
接する。１２５は第２の締付具としてのボルトで、カソ
ードスペーサリング１２１と取付座１２３とで配線基板
１１０を挟持圧接し三者を一体に固定する。１２６はボ
ルト１２５を絶縁するための絶縁スペーサである。１２
７は外周に形成された雄ネジ１２８を取付座１２３の雌
ネジ１２４に螺合させることによりゲート端子１０１を
軸方向下方へ圧接してゲート端子１０１と第１の導電層
１１１とを電気的に接続する可動側部材としてのゲート
押えリングである。１２７ａはこの螺合の際に使用する
工具を係合させるためゲート押えリング１２７の周方向
４個所に設けられた凹部である。

【００９４】図１６に示す半導体スイッチング装置にお
いては、予め皿ネジ１２２およびボルト１２５を使用し
て取付座１２３、配線基板１１０、カソードスペーサリ
ング１２１および導体板１２０、更にゲートドライバを
一体に組み立てておき、ＧＴＯ１００を位置合わせした
後、ゲート押えリング１２７を取付座１２３に螺合させ
ることによりゲート端子１０１と配線基板１１０の第１
の導電層１１１とが接触する。なお、この接触は、ゲー
ト端子１０１の下面だけでなく、取付座１２３およびゲ
ート押えリング１２７を経てゲート端子１０１の上面か
らもなされるので、良好な導通状態が得られる。そし
て、この導電層１１１はスルーホール１１６により導電
層１１３と接続されているので、ゲートドライバのゲー
ト側出力端子からの電流は両導電層１１１、１１３を経
てゲート端子１０１に流れることになる。

【００９５】また、カソード電極１０３は導体板１２０
およびカソードスペーサリング１２１を経て第２の導電
層１１４と接続される。そして、この導電層１１４はス
ルーホール１１６により導電層１１２と接続されている
ので、ゲートドライバのカソード側出力端子からの電流
は両導電層１１２、１１４を経てカソード電極１０３に
流れることになる。以上のように、ゲートドライバとＧ
ＴＯ１００との間を接続する電流路が、電流が互いに逆
方向に流れる一対の導電層を２組積層してなる配線基板
１１０で構成されているので、この電流路のインダクタ
ンスを極めて小さな値に抑えることができ、前述した原
理にもとづく所望の急峻なターンオフ電流の供給が容易
確実になされる訳である。

【００９６】また、ゲート端子１０１の切り離しは、ゲ
ート押えリング１２７の螺合状態を緩め、取付座１２３
から分離させればよい。以上のように、この実施の形態
による半導体スイッチング装置のゲート端子の接続脱着
構造にあっては、ゲート押えリング１２７という１個の
ネジ構造部品の螺合操作でその着脱が可能となるので、
その作業性が極めて簡便になる。しかも、先の図６、図
７のように、多数のネジ穴を必要としないので、特別に
高い加工精度が不要となり製品価格を低減することがで
きる。また、小径のネジ穴が多い場合には、組立作業時
に、ネジの切り屑が原因となって、ゲート、カソード間
が短絡状態となる可能性があるが、この発明ではこのよ
うな懸念が皆無となる。

【００９７】なお、図１８は、以上で説明した半導体ス
イッチング装置を複数個使用し他の周辺部品とともに半
導体スタック装置として組み立てたものである。同図
（１）はその構造図、同図（２）はその回路ブロック図
である。図において、１００はＧＴＯ、２００はゲート
ドライバ、２０１は環流ダイオード、２０２はスナバダ
イオード、２０３は冷却部材としての冷却フィン、２０
４はスタック電極、２０５は絶縁スペーサである。この
内、冷却フィン２０３には水冷配管２０６が接続され、
ＧＴＯ１００や環流ダイオード２０１からの発熱を冷却
水へ放熱する。２１０は以上の各部品を積み重ね上下か
ら締め付け、各構成部品を圧接状態で格納する取付枠で
ある。図１８から判るように、この形態例では、ゲート
ドライバ２００は導体板１２０を介して支持されスタッ
ク構造と一体の構成となる。

【００９８】実施の形態２．以下、実施の形態１と同様
の課題を解決するための他の変形例について、特に実施
の形態１との相異点を中心に説明する。図１９はこの発
明の実施の形態２における半導体スイッチング装置の要
部を示す構成図である。図１６と異なる点は、取付座１
２３である。即ち、取付座１２３の下部には内径側へ延
在する受座部１２３ａが形成されており、ゲート端子１
０１はこの受座部１２３ａに直接当接する構成となって
いる。従って、ゲート押えリング１２７を螺合してゲー
ト端子１０１を圧接した場合、その反力はすべて取付座
１２３自体が受け、配線基板１１０に掛からないので配
線基板１１０の信頼性が向上するという利点がある。

【００９９】更に、図１９に示す、取付座１２３側の寸
法Ｌ１（受座部１２３ａの上面とカソードスペーサリン
グ１２１の下面との間の寸法）とＧＴＯ１００側の寸法
Ｌ２（ゲート端子１０１の根元部分の下面とカソード電
極１０３の下面との間の寸法）との間にＬ１＞Ｌ２（例
えばＬ１＝Ｌ２＋０．１ｍｍ）の関係が成立するよう
に、寸法設定することにより以下の効果が得られる。即
ち、導体板１２０とともにＧＴＯ１００をスタックに組
み上げ取付枠２１０により圧接されたとき、その圧接に
よる力がゲート端子１０１を介して取付座１２３側に伝
達されるが、上記の寸法関係としておくことにより、上
記力は、導体板１２０と取付座１２３とで配線基板１１
０およびカソードスペーサリング１２１を圧縮する方向
の力となり、皿ネジ１２２およびボルト１２５による締
付力を阻害することなく、これら取付機構の長期安定性
が確保される。

【０１００】なお、このボルト１２５に関して言えば、
図１９では、取付座１２３に有底のネジ穴を形成し、こ
れにボルト１２５を螺合して締め付ける構造としている
が、取付座１２３に上部へ貫通する丸穴を形成し、別途
ナットを用いてボルト１２５とで締め付ける構造として
もよいのは勿論である。これは、先の実施の形態１およ
び後述の形態例の場合も同様である。

【０１０１】実施の形態３．図２０はこの発明の実施の
形態３における半導体スイッチング装置の要部を示す構
成図である。この形態３では、カソードスペーサリング
１２１を先の形態のものより小形化している。即ち、ゲ
ート押えリング１２７に対向する部分のみの形状とし、
図に示す皿ネジ１２２とナット１２９とにより配線基板
１１０、カソードスペーサリング１２１および導体板１
２０の三者を締め付け一体化している。これにより、カ
ソードスペーサリング１２１および導体板１２０を介し
て第２の導電層１１２、１１４とＧＴＯ１００のカソー
ド電極１０３とが電気的に接続される。なお、この際、
皿ネジ１２２と第１の導電層１１１、１１３との電気的
絶縁を確保するため、図に断面で示すような、各導電層
のパターニング設定がなされる。

【０１０２】一方、ボルト１２５は取付座１２３と配線
基板１１０との二者のみを締め付け一体化する。ここで
も、皿ネジ１２２の場合と同様、各導電層のパターニン
グ設定を適当に行うことにより、ボルト１２５と第２の
導電層１１２、１１４との電気的絶縁を確保している。
従って、図１６で使用した絶縁スペーサ１２６が不要と
なる利点がある。

【０１０３】実施の形態４．図２１はこの発明の実施の
形態４における半導体スイッチング装置の要部を示す構
成図である。先の形態例と異なるところは、ゲート押え
リング１２７の下面、即ち、圧接側端面に蟻溝状の凹部
を形成し、この凹部に弾性材からなる弾性接触子１３０
を取り付けた点である。これにより、ゲート押えリング
１２７による締め付け力が比較的小さくても、ゲート端
子１０１の全周にわたってほぼ均等な圧接力が働く。従
って、ゲート端子１０１の着脱の作業が簡便になるとと
もに、ゲート全周にわたって均一により安定した接触状
態が得られる。

【０１０４】なお、図２１は、受座部１２３ａを有する
図１９に示す形態例のものに弾性接触子１３０を追設し
た例であるが、図１６等他の形態例のものにも同様に適
用することができる。

【０１０５】実施の形態５．図２２はこの発明の実施の
形態５における半導体スイッチング装置の要部を示す構
成図である。ここでは、ゲート押えリングによる締め付
けの作業の簡便化を追求している。同図（１）はゲート
ドライバ２００を含む全体を側面から見た図、同図
（２）は要部の断面図である。この形態例では、取付座
１２３とゲート押えリング１２７のいずれにもネジは形
成していない。ネジに替って、取付座１２３には、図に
示すように螺旋状に延在するガイド１３１が形成されて
おり、ゲート押えリング１２７の外周にはこのガイド１
３１に係合するピン１３２が突設されている。なお、こ
れらガイド１３１およびピン１３２は、図示は省略して
いるが、周方向に均等間隔で例えば４個所に設けられて
いる。

【０１０６】締め付けの作業としては、先ず、ピン１３
２がガイド１３１の上端位置に来るようにし、そこか
ら、ピン１３２がガイド１３１内に嵌まるようにしてゲ
ート押えリング１２７を回動させる。この結果、ゲート
押えリング１２７はガイド１３１の傾斜に応じて軸方向
に降下し、やがて、ゲート端子１０１を圧接して停止す
る。従って、ガイド１３１の傾斜角を適当に設定するこ
とにより、先のネジを利用した形態例のものに比較し
て、少ない回動角でゲート端子１０１の圧接接続が可能
となり、この作業性が改善される。

【０１０７】もっとも、先の形態例のところでは説明し
ていないが、ネジを利用したものであっても、例えば、
取付座１２３とゲート押えリング１２７との両者に、そ
れぞれ４本のネジ溝ネジ山を周方向の等間隔の位置から
開始させて形成するようにすれば、ゲート押えリング１
２７を最大９０度回動してやれば雌雄両ネジが係合し、
締め付けの作業が簡便となる。

【０１０８】なお、図２２では、ガイド１３１は取付座
１２３をその径方向に貫通したものとしているが、貫通
せず、内周側に開口した形状のものとしてもよいことは
勿論である。

【０１０９】図２３は、先の図１９の形態例のものにガ
イド−ピン構造を採用したもので、他は図２２の場合と
同様であるのでそれ以上の説明は省略する。図２４は、
先の図２１の形態例のものにガイド−ピン構造を採用し
たもので、同様に説明は省略する。

【０１１０】実施の形態６．図２５はこの発明の実施の
形態６における半導体スイッチング装置の要部を示す構
成図である。図において、先の形態例と大きく異なるの
は、ＧＴＯ１００のカソードの構成である。即ち、図２
５のものでは、主電流を流すためのカソード電極１０３
とは別に、ゲートドライバ接続用のカソード端子１０５
を追設している。そして、先のゲート端子１０１とカソ
ード端子１０５とは絶縁リング１０６の表裏に一体にな
って周方向に延在するリング状に形成されている。ま
た、導体板１２０はＧＴＯ１００とは分離されたものと
なっている。従って、カソード電極１０３には直接冷却
フィン２０３を当接させることができるので、その分、
放熱の熱伝達性が向上する。

【０１１１】次に図２６は、圧接部近傍の配線基板１１
０の断面を示す。ここでは、配線基板１１０の上面の
内、取付座１２３と当接する部分は第１の導電層１１１
が露出しているが、ゲート押えリング１２７の下方のカ
ソード端子１０５と当接する部分は、第２の導電層１１
２、１１４と接続された導電層が露出している。そし
て、両露出導電層間は電気的に絶縁されるよう、配線基
板１１０のパターニング設定がなされている。

【０１１２】従って、この形態例では、ゲート押えリン
グ１２７を取付座１２３に螺合させゲート端子１０１お
よびカソード端子１０５を圧接することにより、ゲート
端子１０１はゲート押えリング１２７、取付座１２３お
よび第１の導電層１１１、１１３を経てゲートドライバ
のゲート側出力端子に接続されることになる。また、カ
ソード端子１０５は配線基板１１０の最上層の導電層か
ら第２の導電層１１２、１１４を経てゲートドライバの
カソード側出力端子に接続されることになる。

【０１１３】図２７は、図２５、２６で説明したゲート
端子１０１、カソード端子１０５を備えたＧＴＯ１００
の更に変形例である。図において、１２１Ａは絶縁部材
からなるスペーサリングである。先に説明した図２０の
形態例と類似するが、ここでは、ゲートドライバへの接
続は、ゲート端子１０１側は勿論、カソード端子１０５
側もこれと直接当接する配線基板１１０を経て行われる
ので、スペーサリング１２１Ａを絶縁部材で構成するこ
とにより、絶縁スペーサ１２６が不要となる簡単な構造
となり、しかもスペーサリング１２１Ａにより配線基板
１１０端部が補強されることになる。

【０１１４】実施の形態７．図２８はこの発明の実施の
形態７における半導体スイッチング装置の要部を示す構
成図である。ここでは、先の可動側部材であるゲート押
えリング１２７をゲート端子１０１と一体化している。
固定側部材である取付座１２３は先の形態例と変わると
ころがない。従って、雌雄両ネジの場合は、ＧＴＯ１０
０自体を回動させて行うことになる。部品点数が減少す
る利点がある。

【０１１５】同図（１）〜（４）は、ゲート押えリング
１２７とゲート端子１０１との一体化を図る構成例を示
すもので、いずれも両者の接合部分のみを図示してい
る。同図（１）は、両者をロー付で接合するもの、同図
（２）は両者をスポット溶接で接合するものである。ま
た、同図（３）はゲート端子１０１にプレス加工でテー
パ部を有する穴を形成し、皿ネジ１０７で締め付け両者
を一体化するものである。ゲート端子１０１に薄板を使
用する場合に適用する。また、同図（４）はゲート端子
１０１に座ぐりを形成し皿ネジ１０７で締め付け両者を
一体化するもので、ゲート端子１０１に厚板を使用する
場合に適用する。

【０１１６】実施の形態８．図２９はこの発明の実施の
形態８における半導体スイッチング装置の要部を示す構
成図である。ここでは、新たに弾性部材からなる弾性ワ
ッシャ１３３を採用し、これをゲート押えリング１２７
とゲート端子１０１との間に挿入するようにしている。
同図（１）および（２）にその弾性ワッシャ１３３単体
の平面図および側面図を示し、同図（３）にその弾性ワ
ッシャ１３３を適用した場合の要部の断面図を示す。図
に示すように、弾性ワッシャ１３３は波状に形成されて
おり、ゲート押えリング１２７を取付座１２３に螺合回
動することにより、ゲート端子１０１とともに圧接され
て変形しその軸方向高さが収縮して蓄勢状態となる。そ
して、この蓄勢力がゲート端子１０１の全周にわたって
ほぼ均一に働くので、ゲート押えリング１２７の締め付
け管理を適正に行うようにすれば、接触部分の平面度に
多少の歪が存在しても、弾性ワッシャ１３３が接触面の
各部の形状に添う形に変形し、ゲート端子１０１と配線
基板１１０との電気的接続がより均一で確実になされ、
また、接触状態も安定したものとなる。

【０１１７】なお、図２９では、この弾性ワッシャ１３
３を先の形態１の図１６の構造のものに適用した場合に
ついて説明しているが、先行の他の形態例のものにも適
用できることは勿論である。また、挿入する弾性ワッシ
ャ１３３の枚数は、１枚に限らず、ゲート端子１０１ま
たはゲート端子１０１およびカソード端子１０５の両面
に各１枚、計２枚挿入するようにしてもよい。

【０１１８】実施の形態９．図３０はこの発明の実施の
形態９における半導体スイッチング装置の要部を示す構
成図である。ここでは、ＧＴＯ１００のゲート端子１０
１自体を圧接時軸方向に変形収縮して蓄勢状態となる弾
性部材で構成するものである。即ち、同図（１）はその
平面図、同図（２）はその側面図である。図に示すよう
に、ゲート端子１０１Ａは多翼ターボファンのように、
周方向に多数の形成された羽根状片１０８群からなり、
各羽根状片１０８は所定の勾配にねじられており、軸方
向に圧接された時、各羽根状片１０８が個々に変形して
蓄勢状態となる。そして、この蓄勢力がゲート端子１０
１Ａの全周にわたってほぼ均一に働くので、ゲート押え
リング１２７の締め付け管理を適正に行うようにすれ
ば、ゲート押えリング１２７や配線基板１１０の当接部
の平面度に多少の歪が存在しても、各羽根状片１０８が
接触面の各部の形状に添う形で変形し、ゲート端子１０
１Ａと配線基板１１０との電気的接続がより均一で確実
になされ、また、接触状態も安定したものとなる。図２
９に示した弾性ワッシャ１３３など部品点数が増えない
利点もある。

【０１１９】図３１は図３０に示すゲート端子の更に変
形例で、ここでのゲート端子１０１Ｂは、図に示すよう
に、周方向に波状に成形された弾性部材からなり、図３
０に示すゲート端子１０１Ａと同等の効果を奏するもの
である。

【０１２０】なお、上記各形態例におけるゲート端子１
０１はいずれもＧＴＯ１００の周方向に延在するリング
状の形態のものとして説明したが、図３２に示すよう
に、ＧＴＯ１００の周方向に沿って等間隔に複数の端子
片１０９が設けられたもので、いわば、周方向に不連続
に延在する形態のゲート端子１０１Ｃであっても、この
発明は同様に適用することができ同等の効果を奏するも
のである。

【０１２１】また、この発明に係る半導体スイッチング
素子を適用し、更にこれら半導体スイッチング素子をゲ
ート制御して電力変換を行うゲート制御装置を備えるこ
とにより、上述した通り、ゲート端子の接続脱着の作業
性が良好で兼価な、例えばインバータ等の電力変換装置
を得ることができる。

【０１２２】

【発明の効果】以上のように、請求項１に係る半導体ス
イッチング装置は、半導体スイッチング素子を周方向に
延在するゲート端子を備えたものとし、互いに係合する
一対の固定側部材と可動側部材とからなり、上記固定側
部材は電流路に固定され、上記可動側部材は回動するこ
とにより上記回動軸の軸方向に移動し上記ゲート端子を
上記軸方向に圧接して上記ゲート端子と上記電流路とを
電気的に接続するゲート接続手段を備えたので、単一の
可動側部材を回動するのみの操作でゲートと電流路との
接続着脱が可能となり、その作業が極めて簡便となる。

【０１２３】請求項２に係る半導体スイッチング装置
は、半導体スイッチング素子を周方向に延在するゲート
端子を備えたものとし、電流路をゲート側電流路を形成
する第１の導電層とカソード側電流路を形成する第２の
導電層とを絶縁層を介して積層してなる配線基板とし、
上記半導体スイッチング素子と同軸でその外周に配設さ
れ上記配線基板の第１の導体層と電気的に接続され内周
に雌ネジが形成されたリング状の取付座、および外周に
形成された雄ネジを上記取付座の雌ネジに螺合させるこ
とにより上記ゲート端子を軸方向に圧接して上記ゲート
端子と上記第１の導体層とを電気的に接続するゲート押
えリングを備えたので、単一のゲート押えリングの雄ネ
ジを取付座の雌ネジに螺合回動するのみの操作でゲート
と電流路との接続着脱が可能となり、その作業が極めて
簡便になるとともに、配線基板の採用で低インダクタン
スの電流路が実現する。

【０１２４】請求項３に係る半導体スイッチング装置
は、半導体スイッチング素子を周方向に延在するゲート
端子を備えたものとし、電流路をゲート側電流路を形成
する第１の導電層とカソード側電流路を形成する第２の
導電層とを絶縁層を介して積層してなる配線基板とし、
上記半導体スイッチング素子と同軸でその外周に配設さ
れ上記配線基板の第１の導体層と電気的に接続され内周
に螺旋状に延在するガイドが形成されたリング状の取付
座、および外周に上記取付座のガイドに係合するピンを
突設し回動させることにより上記ゲート端子を軸方向に
圧接して上記ゲート端子と上記第１の導体層とを電気的
に接続するゲート押えリングを備えたので、単一のゲー
ト押えリングのピンを取付座のガイドに係合回動するの
みの操作でゲートと電流路との接続着脱が可能となり、
その作業が極めて簡便になるとともに、配線基板の採用
で低インダクタンスの電流路が実現する。

【０１２５】また、請求項４に係る半導体スイッチング
装置は、その配線基板の一方の面に露出させた第１の導
体層が直接ゲート端子に当接するようにしたので、ゲー
ト端子と第１の導電層との電気的接続が確実になされ
る。

【０１２６】また、請求項５に係る半導体スイッチング
装置は、その取付座を、配線基板側端部を内径側へ延在
させて形成された受座部を有するものとし、上記受座部
が直接ゲート端子に当接するようにしたので、圧接動作
に伴う力が取付座とゲート押えリングとのみで吸収され
配線基板に伝わらないので、配線基板の信頼性が向上す
る。

【０１２７】また、請求項６に係る半導体スイッチング
装置は、その半導体スイッチング素子のカソード電極に
当接し軸方向に圧接されて固定される導体板、配線基板
を介して取付座およびゲート押えリングと軸方向に対向
して配設され、上記配線基板の他方の面に露出させた第
２の導体層と上記導体板との間に介在するカソードスペ
ーサリング、上記導体板とカソードスペーサリングとを
互いに圧接結合する第１の締付具、および上記取付座と
カソードスペーサリングとで上記配線基板を挟持圧接し
互いに結合する第２の締付具を備えたので、カソードス
ペーサリングの存在で取付座近傍の構造が強固となり信
頼性が向上する。

【０１２８】また、請求項７に係る半導体スイッチング
装置は、その半導体スイッチング素子のカソード電極に
当接し軸方向に圧接されて固定される導体板、配線基板
を介してゲート押えリングと軸方向に対向して配設さ
れ、上記配線基板の他方の面に露出させた第２の導体層
と上記導体板との間に介在するカソードスペーサリン
グ、上記配線基板と取付座とを互いに圧接結合する第１
の締付具、および上記配線基板と導体板とで上記カソー
ドスペーサリングを挟持圧接し互いに結合する第２の締
付具を備えたので、配線基板の強度を利用してカソード
スペーサリングの小形化が実現する。

【０１２９】請求項８に係る半導体スイッチング装置
は、半導体スイッチング素子を周方向に延在し互いに電
気的に絶縁されて表裏に形成されたゲートドライバ接続
用のゲート端子およびカソード端子を備えたものとし、
電流路をゲート側電流路を形成する第１の導電層とカソ
ード側電流路を形成する第２の導電層とを絶縁層を介し
て積層してなる配線基板とし、上記半導体スイッチング
素子と同軸でその外周に配設され上記配線基板の第１の
導体層と電気的に接続され内周に雌ネジが形成されたリ
ング状の取付座、および外周に形成された雄ネジを上記
取付座の雌ネジに螺合させることにより上記ゲート端子
およびカソード端子を軸方向に圧接して上記ゲート端子
と上記第１の導体層、および上記カソード端子と上記第
２の導体層をそれぞれ電気的に接続するゲート押えリン
グを備えたので、単一のゲート押えリングの雄ネジを取
付座の雌ネジに螺合回動するのみの操作でゲートおよび
カソードと電流路との接続着脱が可能となり、その作業
が極めて簡便になるとともに、配線基板の採用で低イン
ダクタンスの電流路が実現する。更に、カソード電極に
は、ゲートドライバ接続用の部材を介在させる必要がな
いので、例えばこのカソード電極に直接冷却部材を当接
させることで冷却性能の向上を図ることができる。

【０１３０】請求項９に係る半導体スイッチング装置
は、半導体スイッチング素子を周方向に延在し互いに電
気的に絶縁されて表裏に形成されたゲートドライバ接続
用のゲート端子およびカソード端子を備えたものとし、
電流路をゲート側電流路を形成する第１の導電層とカソ
ード側電流路を形成する第２の導電層とを絶縁層を介し
て積層してなる配線基板とし、上記半導体スイッチング
素子と同軸でその外周に配設され上記配線基板の第１の
導体層と電気的に接続され内周に螺旋状に延在するガイ
ドが形成されたリング状の取付座、および外周に上記取
付座のガイドに係合するピンを突設し回動させることに
より上記ゲート端子およびカソード端子を軸方向に圧接
して上記ゲート端子と上記第１の導体層、および上記カ
ソード端子と上記第２の導体層をそれぞれ電気的に接続
するゲート押えリングを備えたので、単一のゲート押え
リングのピンを取付座のガイドに係合回動するのみの操
作でゲートおよびカソードと電流路との接続着脱が可能
となり、その作業が極めて簡便になるとともに、配線基
板の採用で低インダクタンスの電流路が実現する。更
に、カソード電極には、ゲートドライバ接続用の部材を
介在させる必要がないので、例えばこのカソード電極に
直接冷却部材を当接させることで冷却性能の向上を図る
ことができる。

【０１３１】また、請求項１０に係る半導体スイッチン
グ装置は、その配線基板の一方の面に互いに絶縁した状
態で第１の導体層および第２の導体層を露出させ、これ
ら露出した第１の導体層および第２の導体層に直接それ
ぞれ取付座およびカソード端子が当接するようにしたの
で、ゲート押えリングによりゲート端子およびカソード
端子を圧接することにより、両端子がそれぞれ第１およ
び第２の導電層に確実に接続される。

【０１３２】また、請求項１１に係る半導体スイッチン
グ装置は、その配線基板を介して取付座およびゲート押
えリングと軸方向に対向して配設されたスペーサリン
グ、および上記取付座とスペーサリングとで上記配線基
板を挟持圧接し互いに結合する締付具を備えたので、ス
ペーサリングの存在で取付座近傍の構造が強固となり信
頼性が向上する。

【０１３３】また、請求項１２に係る半導体スイッチン
グ装置は、そのゲート押えリングを、半導体スイッチン
グ素子のゲート端子に一体に固着する構成としたので、
部品点数が減少し構造が簡単となる。

【０１３４】また、請求項１３に係る半導体スイッチン
グ装置は、そのゲート押えリングの圧接側端面に弾性接
触子を取付け、圧接時上記弾性接触子が蓄勢状態となる
ようにしたので、ゲート押えリングの締め付けが緩くて
もゲート端子に均等な圧接力がかかり安定した接触状態
が得られる。

【０１３５】また、請求項１４に係る半導体スイッチン
グ装置は、弾性部材からなり、ゲート押えリングとゲー
ト端子との間に挿入され、圧接時軸方向に変形収縮して
蓄勢状態となる弾性ワッシャを備えたので、ゲート押え
リングの締め付けが緩くてもゲート端子に均等な圧接力
がかかり安定した接触状態が得られる。

【０１３６】また、請求項１５に係る半導体スイッチン
グ装置は、そのゲート端子を、圧接時軸方向に変形収縮
して蓄勢状態となる弾性部材で構成したので、部品点数
を増すことなく、ゲート押えリングの締め付けが緩くて
もゲート端子に均等な圧接力がかかり安定した接触状態
が得られる。

【０１３７】また、請求項１６に係る半導体スイッチン
グ装置は、その配線基板を、第１および第２の導体層を
複数対、上記両導体層を交互に積層してなるものとし、
半導体スイッチング素子との接続位置近傍において、上
記第１の導体層同士および第２の導体層同士をスルーホ
ールで互いに電気的に接続するようにしたので、電流路
の低インダクタンス化を一層徹底され、ターンオフ電流
の供給が一層容易となる。

【０１３８】請求項１７に係る半導体スタック装置およ
び請求項１８に係る電力変換装置は、以上の半導体スイ
ッチング素子を備えた、特にゲート接続の作業性の良好
な半導体スタック装置および電力変換装置が得られる。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係る半導体スイッチ
ング装置の回路図である。

【図２】ゲートドライバ回路の具体的な構成を示す図
である。

【図３】ゲート側に流れる電流の波形を示す図であ
る。

【図４】本発明のＧＴＯ素子パッケージを示す断面図
である。

【図５】本発明のＧＴＯ素子パッケージの外観を示す
平面図である。

【図６】本発明のゲートドライバの外観を示す平面図
である。

【図７】本発明のＧＴＯ素子パッケージとのゲートド
ライバとの接続方法を示す断面図である。

【図８】多方向からゲート逆電流を取り出す場合のゲ
ートドライバーを示す平面図である。

【図９】本発明の実施の形態１に係る半導体スイッチ
ング装置の動作を示す図である。

【図１０】ＧＴＯの等価モデルを示す図である。

【図１１】アノード・カソード電極間電圧の上昇率と
ターンオフゲインとの関係を示す図である。

【図１２】従来技術におけるターンオフ時の主電流の
流れを示す図である。

【図１３】本発明におけるターンオフ時の主電流の流
れを示す図である。

【図１４】図１とは異なる、本発明の実施の形態１に
係る半導体スイッチング装置の回路図である。

【図１５】図１４の装置における実測波形を示す図で
ある。

【図１６】この発明の実施の形態１における半導体ス
イッチング装置の要部を示す構成図である。

【図１７】図１６の一部を拡大して示す断面図であ
る。

【図１８】図１６の半導体スイッチング装置を使用し
た半導体スタック装置を示す構成図である。

【図１９】この発明の実施の形態２における半導体ス
イッチング装置の要部を示す構成図である。

【図２０】この発明の実施の形態３における半導体ス
イッチング装置の要部を示す構成図である。

【図２１】この発明の実施の形態４における半導体ス
イッチング装置の要部を示す構成図である。

【図２２】この発明の実施の形態５における半導体ス
イッチング装置の要部を示す構成図である。

【図２３】この発明の実施の形態５における半導体ス
イッチング装置の図２２とは異なる変形例を示す構成図
である。

【図２４】この発明の実施の形態５における半導体ス
イッチング装置の図２２とは異なる変形例を示す構成図
である。

【図２５】この発明の実施の形態６における半導体ス
イッチング装置の要部を示す構成図である。

【図２６】図２５の一部を拡大して示す断面図であ
る。

【図２７】この発明の実施の形態６における半導体ス
イッチング装置の図２５とは異なる変形例を示す構成図
である。

【図２８】この発明の実施の形態７における半導体ス
イッチング装置の要部を示す構成図である。

【図２９】この発明の実施の形態８における半導体ス
イッチング装置の要部を示す構成図である。

【図３０】この発明の実施の形態９における半導体ス
イッチング装置の要部を示す構成図である。

【図３１】この発明の実施の形態９における半導体ス
イッチング装置の図３０とは異なる変形例を示す構成図
である。

【図３２】周方向に延在するゲート端子１０１の変形
例を示す図である。

【図３３】従来装置の回路を示す図である。

【図３４】従来回路による実測波形を示す図である。

【図３５】従来のＧＴＯ素子パッケージの断面図であ
る。

【図３６】従来のＧＴＯ素子パッケージの外観を示す
平面図である。

【図３７】従来の問題点を指摘するための図である。

【図３８】従来の問題点を指摘するための図である。

【符号の説明】

３ＧＴＯ、３Ａアノード電極、３Ｋカソード電
極、３Ｇゲート電極、４ゲートドライバ、５ピー
ク電圧抑制回路、Ｒ１経路、Ｉ_A 主電流、Ｉ_G ター
ンオン制御電流、Ｉ_GQ ゲート逆電流、１００ＧＴ
Ｏ、１０１，１０１Ａ，１０１Ｂ，１０１Ｃゲート端
子、１０２アノード電極、１０３カソード電極、１
０５カソード端子、１０６絶縁リング、１１０配
線基板、１１１，１１３第１の導電層、１１２，１１
４第２の導電層、１１５絶縁層、１１６スルーホ
ール、１２０導体板、１２１カソードスペーサリン
グ、１２１Ａスペーサリング、１２２皿ネジ、１２
３取付座、１２４雌ネジ、１２５ボルト、１２６
絶縁スペーサ、１２７ゲート押えリング、１２８
雄ネジ、２００ゲートドライバ、２０３冷却フィ
ン、２１０取付枠、１３０弾性接触子、１３１ガ
イド、１３２ピン、１３３弾性ワッシャ。

Claims

【特許請求の範囲】

【請求項１】ゲート電極を有する半導体スイッチング
素子、および電流路を介して上記半導体スイッチング素
子の上記ゲート電極とカソード電極との間にターンオフ
電流を供給するゲートドライバを備えた半導体スイッチ
ング装置において、上記半導体スイッチング素子を周方向に延在するゲート
端子を備えたものとし、互いに係合する一対の固定側部
材と可動側部材とからなり、上記固定側部材は上記電流
路に固定され、上記可動側部材は回動することにより上
記回動軸の軸方向に移動し上記ゲート端子を上記軸方向
に圧接して上記ゲート端子と上記電流路とを電気的に接
続するゲート接続手段を備えたことを特徴とする半導体
スイッチング装置。
【請求項２】ゲート電極を有する半導体スイッチング
素子、および電流路を介して上記半導体スイッチング素
子の上記ゲート電極とカソード電極との間にターンオフ
電流を供給するゲートドライバを備えた半導体スイッチ
ング装置において、上記半導体スイッチング素子を周方向に延在するゲート
端子を備えたものとし、上記電流路をゲート側電流路を
形成する第１の導電層とカソード側電流路を形成する第
２の導電層とを絶縁層を介して積層してなる配線基板と
し、上記半導体スイッチング素子と同軸でその外周に配設さ
れ上記配線基板の第１の導体層と電気的に接続され内周
に雌ネジが形成されたリング状の取付座、および外周に
形成された雄ネジを上記取付座の雌ネジに螺合させるこ
とにより上記ゲート端子を軸方向に圧接して上記ゲート
端子と上記第１の導体層とを電気的に接続するゲート押
えリングを備えたことを特徴とする半導体スイッチング
装置。
【請求項３】ゲート電極を有する半導体スイッチング
素子、および電流路を介して上記半導体スイッチング素
子の上記ゲート電極とカソード電極との間にターンオフ
電流を供給するゲートドライバを備えた半導体スイッチ
ング装置において、上記半導体スイッチング素子を周方向に延在するゲート
端子を備えたものとし、上記電流路をゲート側電流路を
形成する第１の導電層とカソード側電流路を形成する第
２の導電層とを絶縁層を介して積層してなる配線基板と
し、上記半導体スイッチング素子と同軸でその外周に配設さ
れ上記配線基板の第１の導体層と電気的に接続され内周
に螺旋状に延在するガイドが形成されたリング状の取付
座、および外周に上記取付座のガイドに係合するピンを
突設し回動させることにより上記ゲート端子を軸方向に
圧接して上記ゲート端子と上記第１の導体層とを電気的
に接続するゲート押えリングを備えたことを特徴とする
半導体スイッチング装置。
【請求項４】配線基板の一方の面に露出させた第１の
導体層が直接ゲート端子に当接するようにしたことを特
徴とする請求項２または３記載の半導体スイッチング装
置。
【請求項５】取付座を、配線基板側端部を内径側へ延
在させて形成された受座部を有するものとし、上記受座
部が直接ゲート端子に当接するようにしたことを特徴と
する請求項２または３記載の半導体スイッチング装置。
【請求項６】半導体スイッチング素子のカソード電極
に当接し軸方向に圧接されて固定される導体板、配線基
板を介して取付座およびゲート押えリングと軸方向に対
向して配設され、上記配線基板の他方の面に露出させた
第２の導体層と上記導体板との間に介在するカソードス
ペーサリング、上記導体板とカソードスペーサリングと
を互いに圧接結合する第１の締付具、および上記取付座
とカソードスペーサリングとで上記配線基板を挟持圧接
し互いに結合する第２の締付具を備えたことを特徴とす
る請求項４または５記載の半導体スイッチング装置。
【請求項７】半導体スイッチング素子のカソード電極
に当接し軸方向に圧接されて固定される導体板、配線基
板を介してゲート押えリングと軸方向に対向して配設さ
れ、上記配線基板の他方の面に露出させた第２の導体層
と上記導体板との間に介在するカソードスペーサリン
グ、上記配線基板と取付座とを互いに圧接結合する第１
の締付具、および上記配線基板と導体板とで上記カソー
ドスペーサリングを挟持圧接し互いに結合する第２の締
付具を備えたことを特徴とする請求項４または５記載の
半導体スイッチング装置。
【請求項８】ゲート電極を有する半導体スイッチング
素子、および電流路を介して上記半導体スイッチング素
子の上記ゲート電極とカソード電極との間にターンオフ
電流を供給するゲートドライバを備えた半導体スイッチ
ング装置において、上記半導体スイッチング素子を周方向に延在し互いに電
気的に絶縁されて表裏に形成されたゲートドライバ接続
用のゲート端子およびカソード端子を備えたものとし、
上記電流路をゲート側電流路を形成する第１の導電層と
カソード側電流路を形成する第２の導電層とを絶縁層を
介して積層してなる配線基板とし、上記半導体スイッチング素子と同軸でその外周に配設さ
れ上記配線基板の第１の導体層と電気的に接続され内周
に雌ネジが形成されたリング状の取付座、および外周に
形成された雄ネジを上記取付座の雌ネジに螺合させるこ
とにより上記ゲート端子およびカソード端子を軸方向に
圧接して上記ゲート端子と上記第１の導体層、および上
記カソード端子と上記第２の導体層をそれぞれ電気的に
接続するゲート押えリングを備えたことを特徴とする半
導体スイッチング装置。
【請求項９】ゲート電極を有する半導体スイッチング
素子、および電流路を介して上記半導体スイッチング素
子の上記ゲート電極とカソード電極との間にターンオフ
電流を供給するゲートドライバを備えた半導体スイッチ
ング装置において、上記半導体スイッチング素子を周方向に延在し互いに電
気的に絶縁されて表裏に形成されたゲートドライバ接続
用のゲート端子およびカソード端子を備えたものとし、
上記電流路をゲート側電流路を形成する第１の導電層と
カソード側電流路を形成する第２の導電層とを絶縁層を
介して積層してなる配線基板とし、上記半導体スイッチング素子と同軸でその外周に配設さ
れ上記配線基板の第１の導体層と電気的に接続され内周
に螺旋状に延在するガイドが形成されたリング状の取付
座、および外周に上記取付座のガイドに係合するピンを
突設し回動させることにより上記ゲート端子およびカソ
ード端子を軸方向に圧接して上記ゲート端子と上記第１
の導体層、および上記カソード端子と上記第２の導体層
をそれぞれ電気的に接続するゲート押えリングを備えた
ことを特徴とする半導体スイッチング装置。
【請求項１０】配線基板の一方の面に互いに絶縁した
状態で第１の導体層および第２の導体層を露出させ、こ
れら露出した第１の導体層および第２の導体層に直接そ
れぞれ取付座およびカソード端子が当接するようにした
ことを特徴とする請求項８または９記載の半導体スイッ
チング装置。
【請求項１１】配線基板を介して取付座およびゲート
押えリングと軸方向に対向して配設されたスペーサリン
グ、および上記取付座とスペーサリングとで上記配線基
板を挟持圧接し互いに結合する締付具を備えたことを特
徴とする請求項８ないし１０のいずれかに記載の半導体
スイッチング装置。
【請求項１２】ゲート押えリングを、半導体スイッチ
ング素子のゲート端子に一体に固着する構成としたこと
を特徴とする請求項２ないし１１のいずれかに記載の半
導体スイッチング装置。
【請求項１３】ゲート押えリングの圧接側端面に弾性
接触子を取付け、圧接時上記弾性接触子が蓄勢状態とな
るようにしたことを特徴とする請求項２ないし１２のい
ずれかに記載の半導体スイッチング装置。
【請求項１４】弾性部材からなり、ゲート押えリング
とゲート端子との間に挿入され、圧接時軸方向に変形収
縮して蓄勢状態となる弾性ワッシャを備えたことを特徴
とする請求項２ないし１２のいずれかに記載の半導体ス
イッチング装置。
【請求項１５】ゲート端子を、圧接時軸方向に変形収
縮して蓄勢状態となる弾性部材で構成したことを特徴と
する請求項２ないし７のいずれかに記載の半導体スイッ
チング装置。
【請求項１６】配線基板を、第１および第２の導体層
を複数対、上記両導体層を交互に積層してなるものと
し、半導体スイッチング素子との接続位置近傍におい
て、上記第１の導体層同士および第２の導体層同士をス
ルーホールで互いに電気的に接続するようにしたことを
特徴とする請求項２ないし１５のいずれかに記載の半導
体スイッチング装置。
【請求項１７】半導体スイッチング素子と上記半導体
スイッチング素子からの発熱を放熱する冷却部材とを積
み重ね取付枠内に配置してなることを特徴とする請求項
１ないし１６のいずれかに記載の半導体スイッチング装
置を使用した半導体スタック装置。
【請求項１８】半導体スイッチング素子をゲート制御
して電力変換を行うゲート制御装置を備えたことを特徴
とする請求項１ないし１７のいずれかに記載の半導体ス
イッチング装置を使用した電力変換装置。