JPH10271837A - インバータにおける過電流制限方法 - Google Patents
インバータにおける過電流制限方法Info
- Publication number
- JPH10271837A JPH10271837A JP9071704A JP7170497A JPH10271837A JP H10271837 A JPH10271837 A JP H10271837A JP 9071704 A JP9071704 A JP 9071704A JP 7170497 A JP7170497 A JP 7170497A JP H10271837 A JPH10271837 A JP H10271837A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- overcurrent
- switching element
- signal
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【課題】 インバータがＰＷＭ飽和領域や２アーム変調
領域であっても、出力電流の波形の歪みを最小限に抑え
る。 【解決手段】 絶縁ゲート型バイポーラトランジスタＱ
１〜Ｑ６における過電流が検出されてからＰＷＭ信号の
次のパルスの立ち下がりまでの間隔が絶縁ゲート型バイ
ポーラトランジスタＱ１〜Ｑ６のスイッチング周期を越
える場合、マイクロコンピュータ４において、絶縁ゲー
ト型バイポーラトランジスタＱ１〜Ｑ６をその間隔より
も短い時間だけオンあるいはオフ状態とするための駆動
信号を生成し、ＰＷＭ信号としてパワーデバイス制御装
置３に対して出力し、パワーデバイス制御装置３におい
て、マイクロコンピュータ４から出力されたＰＷＭ信号
に基づいて絶縁ゲート型バイポーラトランジスタＱ１〜
Ｑ６の制御を行う。
領域であっても、出力電流の波形の歪みを最小限に抑え
る。 【解決手段】 絶縁ゲート型バイポーラトランジスタＱ
１〜Ｑ６における過電流が検出されてからＰＷＭ信号の
次のパルスの立ち下がりまでの間隔が絶縁ゲート型バイ
ポーラトランジスタＱ１〜Ｑ６のスイッチング周期を越
える場合、マイクロコンピュータ４において、絶縁ゲー
ト型バイポーラトランジスタＱ１〜Ｑ６をその間隔より
も短い時間だけオンあるいはオフ状態とするための駆動
信号を生成し、ＰＷＭ信号としてパワーデバイス制御装
置３に対して出力し、パワーデバイス制御装置３におい
て、マイクロコンピュータ４から出力されたＰＷＭ信号
に基づいて絶縁ゲート型バイポーラトランジスタＱ１〜
Ｑ６の制御を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、電動機を駆動させ
るインバータにおける過電流制限方法に関する。
るインバータにおける過電流制限方法に関する。
【０００２】
【従来の技術】図３は、スイッチング素子における過電
流に対する保護回路を有するインバータの一構成例を示
す回路図である。本回路は図３に示すように、三相（Ｕ
相，Ｖ相，Ｗ相）交流信号によって電動機２を駆動させ
るものであり、直流電源１と、オン／オフ動作によって
三相交流信号の上アームを生成する半導体スイッチング
素子である絶縁ゲート型バイポーラトランジスタＱ１，
Ｑ３，Ｑ５と、オン／オフ動作によって三相交流信号の
下アームを生成する半導体スイッチング素子である絶縁
ゲート型バイポーラトランジスタＱ２，Ｑ４，Ｑ６と、
絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６のエミ
ッタ側にそれぞれ接続され、絶縁ゲート型バイポーラト
ランジスタＱ１〜Ｑ６における過電流をそれぞれ検出す
るための抵抗Ｒ１〜Ｒ６と、絶縁ゲート型バイポーラト
ランジスタＱ１〜Ｑ６とそれぞれ逆並列に接続されたフ
リーホイールダイオードＤ１〜Ｄ６と、絶縁ゲート型バ
イポーラトランジスタＱ１〜Ｑ６の駆動を制御するとと
もに、抵抗Ｒ１〜Ｒ６のそれぞれの両端の電圧を検出す
ることにより絶縁ゲート型バイポーラトランジスタＱ１
〜Ｑ６における過電流を検出し、その検出結果を過電流
検出信号ＯＣＬとして出力するパワーデバイス制御装置
３と、電動機２を駆動させるためのパルス幅変調信号
（以下、ＰＷＭ信号と称する）を演算し、演算したＰＷ
Ｍ信号を、絶縁ゲート型バイポーラトランジスタＱ１〜
Ｑ６を駆動させるための信号としてパワーデバイス制御
装置３に対して出力するマイクロコンピュータ４とから
構成されており、パワーデバイス制御装置３による絶縁
ゲート型バイポーラトランジスタＱ１〜Ｑ６の駆動の制
御は、マイクロコンピュータ４から出力されるＰＷＭ信
号に基づいて行われている。なお、電動機２において
は、絶縁ゲート型バイポーラトランジスタＱ１とＱ２、
Ｑ３とＱ４、及びＱ５とＱ６との接続点に接続され、絶
縁ゲート型バイポーラトランジスタＱ１〜Ｑ６から出力
される三相交流信号によって駆動される。また、直流電
源１としては、例えば、ダイオードで構成されたコンバ
ータにより、三相の交流電源が順変換されて得られる直
流電源等が考えられ、また、電動機２としては、例え
ば、三相の誘導電動機等が考えられる。
流に対する保護回路を有するインバータの一構成例を示
す回路図である。本回路は図３に示すように、三相（Ｕ
相，Ｖ相，Ｗ相）交流信号によって電動機２を駆動させ
るものであり、直流電源１と、オン／オフ動作によって
三相交流信号の上アームを生成する半導体スイッチング
素子である絶縁ゲート型バイポーラトランジスタＱ１，
Ｑ３，Ｑ５と、オン／オフ動作によって三相交流信号の
下アームを生成する半導体スイッチング素子である絶縁
ゲート型バイポーラトランジスタＱ２，Ｑ４，Ｑ６と、
絶縁ゲート型バイポーラトランジスタＱ１〜Ｑ６のエミ
ッタ側にそれぞれ接続され、絶縁ゲート型バイポーラト
ランジスタＱ１〜Ｑ６における過電流をそれぞれ検出す
るための抵抗Ｒ１〜Ｒ６と、絶縁ゲート型バイポーラト
ランジスタＱ１〜Ｑ６とそれぞれ逆並列に接続されたフ
リーホイールダイオードＤ１〜Ｄ６と、絶縁ゲート型バ
イポーラトランジスタＱ１〜Ｑ６の駆動を制御するとと
もに、抵抗Ｒ１〜Ｒ６のそれぞれの両端の電圧を検出す
ることにより絶縁ゲート型バイポーラトランジスタＱ１
〜Ｑ６における過電流を検出し、その検出結果を過電流
検出信号ＯＣＬとして出力するパワーデバイス制御装置
３と、電動機２を駆動させるためのパルス幅変調信号
（以下、ＰＷＭ信号と称する）を演算し、演算したＰＷ
Ｍ信号を、絶縁ゲート型バイポーラトランジスタＱ１〜
Ｑ６を駆動させるための信号としてパワーデバイス制御
装置３に対して出力するマイクロコンピュータ４とから
構成されており、パワーデバイス制御装置３による絶縁
ゲート型バイポーラトランジスタＱ１〜Ｑ６の駆動の制
御は、マイクロコンピュータ４から出力されるＰＷＭ信
号に基づいて行われている。なお、電動機２において
は、絶縁ゲート型バイポーラトランジスタＱ１とＱ２、
Ｑ３とＱ４、及びＱ５とＱ６との接続点に接続され、絶
縁ゲート型バイポーラトランジスタＱ１〜Ｑ６から出力
される三相交流信号によって駆動される。また、直流電
源１としては、例えば、ダイオードで構成されたコンバ
ータにより、三相の交流電源が順変換されて得られる直
流電源等が考えられ、また、電動機２としては、例え
ば、三相の誘導電動機等が考えられる。
【０００３】ここで、上記のように構成されたインバー
タの駆動方式においては、３アームの絶縁ゲート型バイ
ポーラトランジスタＱ１〜Ｑ６を全てオン／オフ動作さ
せ、それにより交流電源出力を得る３アーム変調方式
と、３アームの絶縁ゲート型バイポーラトランジスタＱ
１〜Ｑ６のうち、２アームの絶縁ゲート型バイポーラト
ランジスタのみオン／オフ動作させ、残りの１アームの
絶縁ゲート型バイポーラトランジスタを交流電源出力の
１周期のうちの特定区間オン動作させることにより交流
電源出力を得る２アーム変調方式とがあるが、通常、３
アーム変調方式を用いたインバータにおいては入力に対
して１００％の出力を得ることができないため、入力に
対して１００％の出力を得ることができる２アーム変調
方式が用いられる場合が多い。
タの駆動方式においては、３アームの絶縁ゲート型バイ
ポーラトランジスタＱ１〜Ｑ６を全てオン／オフ動作さ
せ、それにより交流電源出力を得る３アーム変調方式
と、３アームの絶縁ゲート型バイポーラトランジスタＱ
１〜Ｑ６のうち、２アームの絶縁ゲート型バイポーラト
ランジスタのみオン／オフ動作させ、残りの１アームの
絶縁ゲート型バイポーラトランジスタを交流電源出力の
１周期のうちの特定区間オン動作させることにより交流
電源出力を得る２アーム変調方式とがあるが、通常、３
アーム変調方式を用いたインバータにおいては入力に対
して１００％の出力を得ることができないため、入力に
対して１００％の出力を得ることができる２アーム変調
方式が用いられる場合が多い。
【０００４】以下に、上記のように構成されたインバー
タにおける過電流制限方法について説明する。図４は、
図３に示したインバータにおける従来の過電流制限方法
を説明するためのタイミングチャートである。なお、図
４においては、２アーム変調方式の場合について示して
いる。絶縁ゲート型バイポーラトランジスタＱ１がオン
状態となり、絶縁ゲート型バイポーラトランジスタＱ１
に電流が流れているときに、抵抗Ｒ１において過電流が
検出されると、パワーデバイス制御装置３において、絶
縁ゲート型バイポーラトランジスタＱ１を駆動させるた
めの駆動信号ＰＵがＨｉレベルに固定され、それにより
絶縁ゲート型バイポーラトランジスタＱ１のゲートが遮
断されるとともに、過電流検出信号ＯＣＬが過電流検出
状態（Ｌｏｗレベル）に設定されてマイクロコンピュー
タ４に対して出力される。
タにおける過電流制限方法について説明する。図４は、
図３に示したインバータにおける従来の過電流制限方法
を説明するためのタイミングチャートである。なお、図
４においては、２アーム変調方式の場合について示して
いる。絶縁ゲート型バイポーラトランジスタＱ１がオン
状態となり、絶縁ゲート型バイポーラトランジスタＱ１
に電流が流れているときに、抵抗Ｒ１において過電流が
検出されると、パワーデバイス制御装置３において、絶
縁ゲート型バイポーラトランジスタＱ１を駆動させるた
めの駆動信号ＰＵがＨｉレベルに固定され、それにより
絶縁ゲート型バイポーラトランジスタＱ１のゲートが遮
断されるとともに、過電流検出信号ＯＣＬが過電流検出
状態（Ｌｏｗレベル）に設定されてマイクロコンピュー
タ４に対して出力される。
【０００５】すると、絶縁ゲート型バイポーラトランジ
スタＱ１の動作が停止し、電動機２にＵ相の交流電流が
正常に入力されなくなる。その後、マイクロコンピュー
タ４において予め演算されているＰＷＭ信号である、絶
縁ゲート型バイポーラトランジスタＱ１を駆動させるた
めの駆動信号ＰＵＬの次のパルスの立ち下がり時におい
て、過電流検出信号ＯＣＬ及び駆動信号ＰＵがリセット
され、それにより、絶縁ゲート型バイポーラトランジス
タＱ１が通常動作に復帰する。特開平５−２５２７５４
号公報に開示されているものにおいては、インバータ主
回路の直流電源部に過電流検出手段を設け、この過電流
検出手段において過電流が検出された場合に、過電流が
検出された半導体スイッチング素子の動作を停止させ、
その後、マイクロコンピュータにて演算されているＰＷ
Ｍ信号の次のパルスの立ち下がり時において半導体スイ
ッチング素子の動作を復帰させることによって、インバ
ータにおける過電流制限を行っている。
スタＱ１の動作が停止し、電動機２にＵ相の交流電流が
正常に入力されなくなる。その後、マイクロコンピュー
タ４において予め演算されているＰＷＭ信号である、絶
縁ゲート型バイポーラトランジスタＱ１を駆動させるた
めの駆動信号ＰＵＬの次のパルスの立ち下がり時におい
て、過電流検出信号ＯＣＬ及び駆動信号ＰＵがリセット
され、それにより、絶縁ゲート型バイポーラトランジス
タＱ１が通常動作に復帰する。特開平５−２５２７５４
号公報に開示されているものにおいては、インバータ主
回路の直流電源部に過電流検出手段を設け、この過電流
検出手段において過電流が検出された場合に、過電流が
検出された半導体スイッチング素子の動作を停止させ、
その後、マイクロコンピュータにて演算されているＰＷ
Ｍ信号の次のパルスの立ち下がり時において半導体スイ
ッチング素子の動作を復帰させることによって、インバ
ータにおける過電流制限を行っている。
【０００６】
【発明が解決しようとする課題】上述したような従来の
インバータにおける過電流制限方法においては、過電流
検出手段において過電流が検出された場合に、過電流が
検出された半導体スイッチング素子の動作を停止させ、
その後、マイクロコンピュータにて演算されているＰＷ
Ｍ信号の次のパルスの立ち下がり時において半導体スイ
ッチング素子の動作を復帰させているが、２アーム変調
方式を用いたインバータにおいては、１アームの半導体
スイッチング素子へのパルスが出力されていないため、
図４に示すように、マイクロコンピュータにて演算され
ているＰＷＭ信号である駆動信号ＰＵＬのパルスとパル
スとの間隔が半導体スイッチング素子の周期よりも長く
なる部分が存在してしまう（図４Ａ部）。そのため、そ
の期間において半導体スイッチング素子の動作が停止し
た場合、動作が停止した半導体スイッチング素子におけ
る相の電流が長時間正常に出力されず、その分、出力電
流の波形が歪んでしまうという問題点がある。これは、
２アーム変調方式が用いられた場合に限られず、ＰＷＭ
飽和時においても生じてしまう。
インバータにおける過電流制限方法においては、過電流
検出手段において過電流が検出された場合に、過電流が
検出された半導体スイッチング素子の動作を停止させ、
その後、マイクロコンピュータにて演算されているＰＷ
Ｍ信号の次のパルスの立ち下がり時において半導体スイ
ッチング素子の動作を復帰させているが、２アーム変調
方式を用いたインバータにおいては、１アームの半導体
スイッチング素子へのパルスが出力されていないため、
図４に示すように、マイクロコンピュータにて演算され
ているＰＷＭ信号である駆動信号ＰＵＬのパルスとパル
スとの間隔が半導体スイッチング素子の周期よりも長く
なる部分が存在してしまう（図４Ａ部）。そのため、そ
の期間において半導体スイッチング素子の動作が停止し
た場合、動作が停止した半導体スイッチング素子におけ
る相の電流が長時間正常に出力されず、その分、出力電
流の波形が歪んでしまうという問題点がある。これは、
２アーム変調方式が用いられた場合に限られず、ＰＷＭ
飽和時においても生じてしまう。
【０００７】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、出力電流の
波形の歪みを最小限に抑えることができるインバータに
おける過電流制限方法を提供することを目的とする。
する問題点に鑑みてなされたものであって、出力電流の
波形の歪みを最小限に抑えることができるインバータに
おける過電流制限方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明は、直流電源と、オン／オフ動作によって三相
交流を生成する複数の半導体スイッチング素子と、該複
数の半導体スイッチング素子とそれぞれ接続され、接続
された半導体スイッチング素子における過電流を検出す
るための複数の抵抗と、前記半導体スイッチング素子の
駆動を制御するとともに、前記抵抗のそれぞれの両端の
電圧を検出することにより前記半導体スイッチング素子
における過電流を検出し、該検出結果を過電流検出信号
として出力するパワーデバイス制御装置と、電動機を駆
動させるためのパルス幅変調信号を演算し、該パルス幅
変調信号を前記半導体スイッチング素子を駆動させるた
めの信号として前記パワーデバイス制御装置へ出力する
マイクロコンピュータとを有し、前記パワーデバイス制
御装置による前記半導体スイッチング素子の駆動の制御
が前記ＰＷＭ信号に基づいて行われ、前記パワーデバイ
ス制御装置にて前記半導体スイッチング素子における過
電流が検出された場合に、前記半導体スイッチング素子
のうち過電流が検出された半導体スイッチング素子のゲ
ートを遮断し、その後、前記パルス幅変調信号の次のパ
ルスの立ち下がり時にて前記半導体スイッチング素子を
動作状態に復帰させることにより過電流を制限するイン
バータにおける過電流制限方法において、前記過電流が
検出されてから前記パルス幅変調信号の次のパルスの立
ち下がりまでの間隔が前記半導体スイッチング素子のス
イッチング周期を越える場合は、前記半導体スイッチン
グ素子を前記間隔よりも短い時間だけオンあるいはオフ
状態とするための駆動信号を生成し、前記パルス幅変調
信号として出力することを特徴とする。
に本発明は、直流電源と、オン／オフ動作によって三相
交流を生成する複数の半導体スイッチング素子と、該複
数の半導体スイッチング素子とそれぞれ接続され、接続
された半導体スイッチング素子における過電流を検出す
るための複数の抵抗と、前記半導体スイッチング素子の
駆動を制御するとともに、前記抵抗のそれぞれの両端の
電圧を検出することにより前記半導体スイッチング素子
における過電流を検出し、該検出結果を過電流検出信号
として出力するパワーデバイス制御装置と、電動機を駆
動させるためのパルス幅変調信号を演算し、該パルス幅
変調信号を前記半導体スイッチング素子を駆動させるた
めの信号として前記パワーデバイス制御装置へ出力する
マイクロコンピュータとを有し、前記パワーデバイス制
御装置による前記半導体スイッチング素子の駆動の制御
が前記ＰＷＭ信号に基づいて行われ、前記パワーデバイ
ス制御装置にて前記半導体スイッチング素子における過
電流が検出された場合に、前記半導体スイッチング素子
のうち過電流が検出された半導体スイッチング素子のゲ
ートを遮断し、その後、前記パルス幅変調信号の次のパ
ルスの立ち下がり時にて前記半導体スイッチング素子を
動作状態に復帰させることにより過電流を制限するイン
バータにおける過電流制限方法において、前記過電流が
検出されてから前記パルス幅変調信号の次のパルスの立
ち下がりまでの間隔が前記半導体スイッチング素子のス
イッチング周期を越える場合は、前記半導体スイッチン
グ素子を前記間隔よりも短い時間だけオンあるいはオフ
状態とするための駆動信号を生成し、前記パルス幅変調
信号として出力することを特徴とする。
【０００９】また、前記ゲートを遮断した回数をカウン
トし、該カウント値が所定の値に到達した場合、前記複
数の半導体スイッチング素子の全てのゲートを遮断する
ことを特徴とする。 （作用）上記のように構成された本発明においては、過
電流が検出されてからパルス幅変調信号の次のパルスの
立ち下がりまでの間隔が半導体スイッチング素子のスイ
ッチング周期を越える場合、半導体スイッチング素子を
その間隔よりも短い時間だけオンあるいはオフ状態とす
るための駆動信号が生成され、パルス幅変調信号として
出力される。それにより、過電流が検出されてからパル
ス幅変調信号の次のパルスの立ち下がりまでの間隔が半
導体スイッチング素子のスイッチング周期を越える場合
においても、過電流が検出されてゲートが遮断された
後、前記駆動信号に基づいて半導体スイッチング素子が
動作状態に復帰するので、ゲートが遮断された半導体ス
イッチング素子における相の電流が長時間正常に出力さ
れないことがなくなり、出力電流の波形の歪みが最小限
に抑えられる。
トし、該カウント値が所定の値に到達した場合、前記複
数の半導体スイッチング素子の全てのゲートを遮断する
ことを特徴とする。 （作用）上記のように構成された本発明においては、過
電流が検出されてからパルス幅変調信号の次のパルスの
立ち下がりまでの間隔が半導体スイッチング素子のスイ
ッチング周期を越える場合、半導体スイッチング素子を
その間隔よりも短い時間だけオンあるいはオフ状態とす
るための駆動信号が生成され、パルス幅変調信号として
出力される。それにより、過電流が検出されてからパル
ス幅変調信号の次のパルスの立ち下がりまでの間隔が半
導体スイッチング素子のスイッチング周期を越える場合
においても、過電流が検出されてゲートが遮断された
後、前記駆動信号に基づいて半導体スイッチング素子が
動作状態に復帰するので、ゲートが遮断された半導体ス
イッチング素子における相の電流が長時間正常に出力さ
れないことがなくなり、出力電流の波形の歪みが最小限
に抑えられる。
【００１０】また、ゲートを遮断した回数がカウントさ
れ、該カウント値が所定の値に到達した場合、複数の半
導体スイッチング素子の全てのゲートが遮断されるの
で、半導体スイッチング素子の過電流耐量以内にて電動
機の運転が継続して行われる。
れ、該カウント値が所定の値に到達した場合、複数の半
導体スイッチング素子の全てのゲートが遮断されるの
で、半導体スイッチング素子の過電流耐量以内にて電動
機の運転が継続して行われる。
【００１１】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。図１は、図３に示したイ
ンバータにおける本発明の過電流制限方法の実施の一形
態を説明するためのタイミングチャートである。なお、
図１においては、図４と同様に２アーム変調方式の場合
について示している。絶縁ゲート型バイポーラトランジ
スタＱ１がオン状態となり、絶縁ゲート型バイポーラト
ランジスタＱ１に電流が流れているときに、抵抗Ｒ１に
おいて過電流が検出されると、パワーデバイス制御装置
３において、絶縁ゲート型バイポーラトランジスタＱ１
を駆動させるための駆動信号ＰＵがＨｉレベルに固定さ
れ、それにより絶縁ゲート型バイポーラトランジスタＱ
１のゲートが遮断されるとともに、過電流検出信号ＯＣ
Ｌが過電流検出状態（Ｌｏｗレベル）に設定されてマイ
クロコンピュータ４に対して出力される。
いて図面を参照して説明する。図１は、図３に示したイ
ンバータにおける本発明の過電流制限方法の実施の一形
態を説明するためのタイミングチャートである。なお、
図１においては、図４と同様に２アーム変調方式の場合
について示している。絶縁ゲート型バイポーラトランジ
スタＱ１がオン状態となり、絶縁ゲート型バイポーラト
ランジスタＱ１に電流が流れているときに、抵抗Ｒ１に
おいて過電流が検出されると、パワーデバイス制御装置
３において、絶縁ゲート型バイポーラトランジスタＱ１
を駆動させるための駆動信号ＰＵがＨｉレベルに固定さ
れ、それにより絶縁ゲート型バイポーラトランジスタＱ
１のゲートが遮断されるとともに、過電流検出信号ＯＣ
Ｌが過電流検出状態（Ｌｏｗレベル）に設定されてマイ
クロコンピュータ４に対して出力される。
【００１２】すると、絶縁ゲート型バイポーラトランジ
スタＱ１の動作が停止し、電動機２にＵ相の交流電流が
正常に入力されなくなる。その後、マイクロコンピュー
タ４において予め演算されているＰＷＭ信号である、絶
縁ゲート型バイポーラトランジスタＱ１を駆動させるた
めの駆動信号ＰＵＬの次のパルスの立ち下がり時におい
て、過電流検出信号ＯＣＬ及び駆動信号ＰＵがリセット
され、それにより、絶縁ゲート型バイポーラトランジス
タＱ１が通常動作に復帰するが、その際、マイクロコン
ピュータ４において、予め演算されているＰＷＭ信号の
パルスの間隔に基づいて、改めてＰＷＭ信号の演算が行
われる。以下に、マイクロコンピュータにおけるＰＷＭ
信号の演算処理について詳細に説明する。
スタＱ１の動作が停止し、電動機２にＵ相の交流電流が
正常に入力されなくなる。その後、マイクロコンピュー
タ４において予め演算されているＰＷＭ信号である、絶
縁ゲート型バイポーラトランジスタＱ１を駆動させるた
めの駆動信号ＰＵＬの次のパルスの立ち下がり時におい
て、過電流検出信号ＯＣＬ及び駆動信号ＰＵがリセット
され、それにより、絶縁ゲート型バイポーラトランジス
タＱ１が通常動作に復帰するが、その際、マイクロコン
ピュータ４において、予め演算されているＰＷＭ信号の
パルスの間隔に基づいて、改めてＰＷＭ信号の演算が行
われる。以下に、マイクロコンピュータにおけるＰＷＭ
信号の演算処理について詳細に説明する。
【００１３】図２は、本発明の過電流制限方法における
マイクロコンピュータの演算アルゴリズムを示すフロー
チャートである。まず、マイクロコンピュータ４（図３
参照）において、パワーデバイス制御装置３（図３参
照）から入力される過電流検出信号ＯＣＬがオン状態
（Ｌｏｗレベル）であるかオフ状態（Ｈｉレベル）であ
るかが判断される（ステップＳ１）。ステップＳ１にお
いて過電流検出信号ＯＣＬがオン状態であると判断され
た場合、マイクロコンピュータ４（図３参照）にて予め
演算されている半導体スイッチング素子駆動用ＰＷＭ信
号の次のパルスまでの間隔が、半導体スイッチング素子
のスイッチング周期を越えているか否かが判断される
（ステップＳ２）。すなわち、ステップＳ２において
は、過電流が検出された時点において、インバータがＰ
ＷＭ飽和領域あるいは２アーム変調領域であるか否かが
判断される。
マイクロコンピュータの演算アルゴリズムを示すフロー
チャートである。まず、マイクロコンピュータ４（図３
参照）において、パワーデバイス制御装置３（図３参
照）から入力される過電流検出信号ＯＣＬがオン状態
（Ｌｏｗレベル）であるかオフ状態（Ｈｉレベル）であ
るかが判断される（ステップＳ１）。ステップＳ１にお
いて過電流検出信号ＯＣＬがオン状態であると判断され
た場合、マイクロコンピュータ４（図３参照）にて予め
演算されている半導体スイッチング素子駆動用ＰＷＭ信
号の次のパルスまでの間隔が、半導体スイッチング素子
のスイッチング周期を越えているか否かが判断される
（ステップＳ２）。すなわち、ステップＳ２において
は、過電流が検出された時点において、インバータがＰ
ＷＭ飽和領域あるいは２アーム変調領域であるか否かが
判断される。
【００１４】ステップＳ１において過電流検出信号ＯＣ
Ｌがオフ状態であると判断された場合や、ステップＳ２
において半導体スイッチング素子駆動用ＰＷＭ信号の次
のパルスまでの間隔が、半導体スイッチング素子のスイ
ッチング周期以下であると判断された場合は、通常のＰ
ＷＭ信号の演算処理が行われる（ステップＳ６）。一
方、ステップＳ２において、半導体スイッチング素子駆
動用ＰＷＭ信号の次のパルスまでの間隔が、半導体スイ
ッチング素子のスイッチング周期を越えると判断された
場合は、半導体スイッチング素子を最小時間オンあるい
はオフ状態とするための駆動信号が生成される（ステッ
プＳ３）。なお、この最小時間においては、半導体スイ
ッチング素子のスイッチング周期程度の時間である。ス
テップＳ３における処理の後、半導体スイッチング素子
駆動用ＰＷＭ信号が、次のパルスまでオン状態となる信
号であれば、半導体スイッチング素子を最小時間オフ状
態とするためのＰＷＭ信号の演算が行われ（ステップＳ
４）、また、半導体スイッチング素子駆動用ＰＷＭ信号
が、次のパルスまでオフ状態となる信号であれば、半導
体スイッチング素子を最小時間オン状態とするためのＰ
ＷＭ信号の演算が行われ（ステップＳ５）、演算された
ＰＷＭ信号が駆動信号ＰＵＬ〜ＮＷＬ（図３参照）とし
てパワーデバイス制御装置３（図３参照）に対して出力
される。
Ｌがオフ状態であると判断された場合や、ステップＳ２
において半導体スイッチング素子駆動用ＰＷＭ信号の次
のパルスまでの間隔が、半導体スイッチング素子のスイ
ッチング周期以下であると判断された場合は、通常のＰ
ＷＭ信号の演算処理が行われる（ステップＳ６）。一
方、ステップＳ２において、半導体スイッチング素子駆
動用ＰＷＭ信号の次のパルスまでの間隔が、半導体スイ
ッチング素子のスイッチング周期を越えると判断された
場合は、半導体スイッチング素子を最小時間オンあるい
はオフ状態とするための駆動信号が生成される（ステッ
プＳ３）。なお、この最小時間においては、半導体スイ
ッチング素子のスイッチング周期程度の時間である。ス
テップＳ３における処理の後、半導体スイッチング素子
駆動用ＰＷＭ信号が、次のパルスまでオン状態となる信
号であれば、半導体スイッチング素子を最小時間オフ状
態とするためのＰＷＭ信号の演算が行われ（ステップＳ
４）、また、半導体スイッチング素子駆動用ＰＷＭ信号
が、次のパルスまでオフ状態となる信号であれば、半導
体スイッチング素子を最小時間オン状態とするためのＰ
ＷＭ信号の演算が行われ（ステップＳ５）、演算された
ＰＷＭ信号が駆動信号ＰＵＬ〜ＮＷＬ（図３参照）とし
てパワーデバイス制御装置３（図３参照）に対して出力
される。
【００１５】そして、パワーデバイス制御装置３（図３
参照）において、マイクロコンピュータ４（図３参照）
から出力された駆動信号ＰＵＬ〜ＮＷＬ（図３参照）の
次のパルスの立ち下がり時に、過電流検出信号ＯＣＬ及
び駆動信号ＰＵ〜ＮＷがリセットされ、それにより、半
導体スイッチング素子が通常動作に復帰する。なお、上
述した一連の動作は、過電流検出信号ＯＣＬがリセット
されるまで行われる。また、マイクロコンピュータ４
（図３参照）においては、過電流検出時に半導体スイッ
チング素子のゲートが遮断された回数（パワーデバイス
制御装置３から出力される過電流検出信号ＯＣＬの読込
み回数）がカウントされており、その回数が連続して所
定の回数（例えば５回）に到達した時点、あるいは所定
の時間内（例えば半導体スイッチング素子のスイッチン
グ周期の３０倍の時間内）に所定の回数（例えば５回）
に到達した時点において、インバータ主回路の全半導体
スイッチング素子のゲートが遮断される。
参照）において、マイクロコンピュータ４（図３参照）
から出力された駆動信号ＰＵＬ〜ＮＷＬ（図３参照）の
次のパルスの立ち下がり時に、過電流検出信号ＯＣＬ及
び駆動信号ＰＵ〜ＮＷがリセットされ、それにより、半
導体スイッチング素子が通常動作に復帰する。なお、上
述した一連の動作は、過電流検出信号ＯＣＬがリセット
されるまで行われる。また、マイクロコンピュータ４
（図３参照）においては、過電流検出時に半導体スイッ
チング素子のゲートが遮断された回数（パワーデバイス
制御装置３から出力される過電流検出信号ＯＣＬの読込
み回数）がカウントされており、その回数が連続して所
定の回数（例えば５回）に到達した時点、あるいは所定
の時間内（例えば半導体スイッチング素子のスイッチン
グ周期の３０倍の時間内）に所定の回数（例えば５回）
に到達した時点において、インバータ主回路の全半導体
スイッチング素子のゲートが遮断される。
【００１６】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載するような効果を奏する。請求
項１に記載のものにおいては、過電流が検出されてから
パルス幅変調信号の次のパルスの立ち下がりまでの間隔
が半導体スイッチング素子のスイッチング周期を越える
場合、半導体スイッチング素子をその間隔よりも短い時
間だけオンあるいはオフ状態とするための駆動信号を生
成し、パルス幅変調信号として出力する構成としたた
め、過電流が検出されてからパルス幅変調信号の次のパ
ルスの立ち下がりまでの間隔が半導体スイッチング素子
のスイッチング周期を越える場合においても、ゲートが
遮断された半導体スイッチング素子における相の電流が
長時間正常に出力されないことがなくなり、出力電流の
波形の歪みを最小限に抑えることができる。
ているので、以下に記載するような効果を奏する。請求
項１に記載のものにおいては、過電流が検出されてから
パルス幅変調信号の次のパルスの立ち下がりまでの間隔
が半導体スイッチング素子のスイッチング周期を越える
場合、半導体スイッチング素子をその間隔よりも短い時
間だけオンあるいはオフ状態とするための駆動信号を生
成し、パルス幅変調信号として出力する構成としたた
め、過電流が検出されてからパルス幅変調信号の次のパ
ルスの立ち下がりまでの間隔が半導体スイッチング素子
のスイッチング周期を越える場合においても、ゲートが
遮断された半導体スイッチング素子における相の電流が
長時間正常に出力されないことがなくなり、出力電流の
波形の歪みを最小限に抑えることができる。
【００１７】請求項２に記載のものにおいては、ゲート
を遮断した回数をカウントし、該カウント値が所定の値
に到達した場合、複数の半導体スイッチング素子の全て
のゲートを遮断する構成としたため、半導体スイッチン
グ素子の過電流耐量以内にて電動機の運転を継続して行
うことができる。これらにより、過渡的な過電流（過負
荷）、インバータ内部の過電流検出・保護回路の誤動作
あるいは外来侵入ノイズによって過電流検出信号に変動
が生じた場合においても、出力電流波形の歪みを最小限
に抑えて電動機の運転を継続して行うことができる。
を遮断した回数をカウントし、該カウント値が所定の値
に到達した場合、複数の半導体スイッチング素子の全て
のゲートを遮断する構成としたため、半導体スイッチン
グ素子の過電流耐量以内にて電動機の運転を継続して行
うことができる。これらにより、過渡的な過電流（過負
荷）、インバータ内部の過電流検出・保護回路の誤動作
あるいは外来侵入ノイズによって過電流検出信号に変動
が生じた場合においても、出力電流波形の歪みを最小限
に抑えて電動機の運転を継続して行うことができる。
【図１】本発明の、インバータにおける過電流制限方法
の実施の一形態を説明するためのタイミングチャートで
ある。
の実施の一形態を説明するためのタイミングチャートで
ある。
【図２】本発明の過電流制限方法におけるマイクロコン
ピュータの演算アルゴリズムを示すフローチャートであ
る。
ピュータの演算アルゴリズムを示すフローチャートであ
る。
【図３】スイッチング素子における過電流に対する保護
回路を有するインバータの一構成例を示す回路図であ
る。
回路を有するインバータの一構成例を示す回路図であ
る。
【図４】図３に示したインバータにおける従来の過電流
制限方法を説明するためのタイミングチャートである。
制限方法を説明するためのタイミングチャートである。
１ 直流電源 ２ 電動機 ３ パワーデバイス制御装置 ４ マイクロコンピュータ Ｄ１〜Ｄ６ フリーホイールダイオード Ｑ１〜Ｑ６ 絶縁ゲート型バイポーラトランジスタ Ｒ１〜Ｒ６ 抵抗
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０２Ｐ 7/63 ３０２ Ｈ０２Ｐ 7/63 ３０２Ｄ
Claims (2)
- 【請求項１】 直流電源と、オン／オフ動作によって三
相交流を生成する複数の半導体スイッチング素子と、該
複数の半導体スイッチング素子とそれぞれ接続され、接
続された半導体スイッチング素子における過電流を検出
するための複数の抵抗と、前記半導体スイッチング素子
の駆動を制御するとともに、前記抵抗のそれぞれの両端
の電圧を検出することにより前記半導体スイッチング素
子における過電流を検出し、該検出結果を過電流検出信
号として出力するパワーデバイス制御装置と、電動機を
駆動させるためのパルス幅変調信号を演算し、該パルス
幅変調信号を前記半導体スイッチング素子を駆動させる
ための信号として前記パワーデバイス制御装置へ出力す
るマイクロコンピュータとを有し、前記パワーデバイス
制御装置による前記半導体スイッチング素子の駆動の制
御が前記ＰＷＭ信号に基づいて行われ、前記パワーデバ
イス制御装置にて前記半導体スイッチング素子における
過電流が検出された場合に、前記半導体スイッチング素
子のうち過電流が検出された半導体スイッチング素子の
ゲートを遮断し、その後、前記パルス幅変調信号の次の
パルスの立ち下がり時にて前記半導体スイッチング素子
を動作状態に復帰させることにより過電流を制限するイ
ンバータにおける過電流制限方法において、 前記過電流が検出されてから前記パルス幅変調信号の次
のパルスの立ち下がりまでの間隔が前記半導体スイッチ
ング素子のスイッチング周期を越える場合は、前記半導
体スイッチング素子を前記間隔よりも短い時間だけオン
あるいはオフ状態とするための駆動信号を生成し、前記
パルス幅変調信号として出力することを特徴とするイン
バータにおける過電流制限方法。 - 【請求項２】 前記ゲートを遮断した回数をカウント
し、該カウント値が所定の値に到達した場合、前記複数
の半導体スイッチング素子の全てのゲートを遮断するこ
とを特徴とする請求項１に記載のインバータにおける過
電流制限方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07170497A JP3786149B2 (ja) | 1997-03-25 | 1997-03-25 | インバータにおける過電流制限方法、並びにインバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07170497A JP3786149B2 (ja) | 1997-03-25 | 1997-03-25 | インバータにおける過電流制限方法、並びにインバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10271837A true JPH10271837A (ja) | 1998-10-09 |
| JP3786149B2 JP3786149B2 (ja) | 2006-06-14 |
Family
ID=13468205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07170497A Expired - Fee Related JP3786149B2 (ja) | 1997-03-25 | 1997-03-25 | インバータにおける過電流制限方法、並びにインバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3786149B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038415B2 (en) * | 2003-03-10 | 2006-05-02 | Denso Corporation | Motor driving device |
| KR101368968B1 (ko) * | 2012-04-23 | 2014-03-03 | 인피니언 테크놀로지스 아게 | 인버터의 전류 제어 장치 |
| JP2016178826A (ja) * | 2015-03-20 | 2016-10-06 | トヨタ自動車株式会社 | 電源システム |
-
1997
- 1997-03-25 JP JP07170497A patent/JP3786149B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038415B2 (en) * | 2003-03-10 | 2006-05-02 | Denso Corporation | Motor driving device |
| KR101368968B1 (ko) * | 2012-04-23 | 2014-03-03 | 인피니언 테크놀로지스 아게 | 인버터의 전류 제어 장치 |
| JP2016178826A (ja) * | 2015-03-20 | 2016-10-06 | トヨタ自動車株式会社 | 電源システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3786149B2 (ja) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3290481B2 (ja) | 冷凍サイクル制御装置 | |
| EP2066021B1 (en) | Controller of multi-phase electric motor | |
| US8228012B2 (en) | Controller of multi-phase electric motor | |
| US7327181B2 (en) | Multiple phase simultaneous switching preventing circuit, PWM inverter and its driving method | |
| JP3419157B2 (ja) | モータ駆動方法及びそれを用いた電気機器 | |
| JP2008236983A (ja) | モータ駆動装置およびモータ駆動方法 | |
| US7773351B2 (en) | Motor control microcomputer and control method for the same | |
| JP6948980B2 (ja) | 半導体素子の駆動装置 | |
| JP2017163392A (ja) | インバータ駆動装置および半導体モジュール | |
| CN112448623A (zh) | 马达驱动电路及方法 | |
| JP3424155B2 (ja) | モータの駆動装置 | |
| JP6966233B2 (ja) | 三相モータの駆動装置およびそれを用いた電子機器、搬送機器 | |
| JP2019213367A (ja) | ブラシレスｄｃモータの制御方法及び制御装置 | |
| KR20060045357A (ko) | 브러시리스 ｄｃ모터의 구동장치 | |
| JP2014217151A (ja) | 電力変換装置およびその過電流保護方法 | |
| JP4938467B2 (ja) | モータ駆動用の電力変換装置、モータ駆動装置、モータおよびモータ駆動方法 | |
| JP3251929B2 (ja) | スイッチドリラクタンスモータの速度制御方法 | |
| JP2020065341A (ja) | 永久磁石同期モータの駆動システム | |
| CN1384574A (zh) | 电力变换装置 | |
| JPH10271837A (ja) | インバータにおける過電流制限方法 | |
| JP2019176696A (ja) | パワートランジスタの駆動回路、パワーモジュール | |
| JP3486037B2 (ja) | インバータ装置 | |
| JP3376787B2 (ja) | 電力変換器の指令電圧補正装置 | |
| JP3252603B2 (ja) | インバータの電流制限時損失増加防止方法 | |
| JP3493399B2 (ja) | Ｐｗｍインバータの電流制御方法およびその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060120 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |