JPH1027210A

JPH1027210A - コンパンディング積分器

Info

Publication number: JPH1027210A
Application number: JP9051870A
Authority: JP
Inventors: Karoborante Francisco; カロボランテフランセスコ
Original assignee: SGS Thomson Microelectronics Inc
Current assignee: STMicroelectronics lnc USA
Priority date: 1996-03-06
Filing date: 1997-03-06
Publication date: 1998-01-27
Anticipated expiration: 2017-03-06
Also published as: US5764095A; JP3762022B2

Abstract

(57)【要約】（修正有）【課題】システムの線形部分で高利得を維持しながら
システム飽和を回避するために閉ループ積分システムの
利得を変化させるコンパンディング積分器の提供。【解決手段】コンパンディング積分器１０は、増幅器
１２、バイアス入力信号Ｉ_b を発生する電流源要素１
４、該バイアス入力信号を該増幅器へ供給し且つバイア
ス入力信号を選択的に変化させることを可能とするバイ
アス回路２０，４０、該増幅器へ結合されている記憶要
素５２、且つ該記録要素へ結合されており該記憶要素上
の電圧によって決定される出力信号を発生する利得要素
５０を有している。電圧入力信号Ｖｉｎ及びバイアス入
力信号Ｉ_b が増幅器へ供給され、該増幅器は増幅器出力
信号Ｉ_out を発生する。該増幅器の利得は、該バイアス
回路によって該増幅器へのバイアス入力信号を変化させ
ることにより選択的に変化させることが可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、大略、閉ループ積
分システムに関するものであって、更に詳細には、シス
テムの所望のリニア部分において高い利得を維持しなが
ら飽和を回避するためにシステムの利得を変化させるこ
とが望ましい閉ループ積分システムに関するものであ
る。

【０００２】

【従来の技術】多くの適用例において、積分器関数を使
用して信号の「積分」を行なうことが必要な場合があ
る。与えられた積分システムにおいては、信号対雑音比
を最大とさせるために大きなシステム利得と、大きな範
囲のシステムリニア特性、即ち直線性の両方を有するこ
とが望ましい場合がある。然しながら、利得が大きいこ
と及び直線性の範囲が大きいことの２つの条件は、殆ど
の積分システムに対して使用可能な供給電圧が制限され
ているために、しばしば互いに相反するものである場合
がある。大きなシステム利得という第一条件は、特に、
積分器関数がデジタル信号からアナログ信号への変換の
一部である場合に懸念となる。そのような変換が行なわ
れる場合には、しばしば、デジタル信号に含まれる情報
は、ノイズに対する免疫性を保持するために、アナログ
信号へ変換される前に処理される。この場合には、ノイ
ズ又は寄生効果に起因する信号の劣化を最小とするため
に、大きなシステム利得関数を介して該信号を可及的に
大きなものとさせることが望ましく、ある量のノイズ免
疫性を与えている。更に、大きな利得を有するシステム
は、典型的に、非常に正確である。大きな範囲のシステ
ム直線性の２番目の条件は信号の「飽和」を回避するた
めに必要性に関連しており、それはしばしばシステムの
動的応答に関連した条件である。

【０００３】通常、与えられた積分システムに対して大
きな利得と大きな範囲の直線性との２つを同時的に得る
ことは困難である。システムが充分に大きな利得を有し
ている場合には、大きな利得及び高い精度の利点よりも
飽和状態にあるシステムによって導入される非線形性の
影響がより大きくなる飽和状態とされる場合がある。実
際に、飽和状態において導入される非線形性はシステム
内において存在する唯一の非線形性である場合がある。
飽和状態となると、システムの伝達関数も破壊される。
更に、システムが飽和状態にある場合には、システムの
帯域幅は不安定である。従って、飽和はシステムを不安
定性とさせ、それは、しばしば、「バンバン（ｂａｎｇ
−ｂａｎｇ）動作」と呼ばれるシステムの長引いた安定
化時間によって示される。一度飽和状態となると、シス
テムは「スラミング（ｓｌａｍｍｉｎｇ）」として知ら
れた活動であるシステムの線形部分、即ち原点へ向かっ
て復帰すべく飽和状態から抜け出すことにより回復しよ
うとする。勿論、「バンバン」及び「スラミング」の両
方は、高いシステム利得が存在するがシステムの動的範
囲が制限されている場合に発生するシステム飽和の不所
望な結果である。従って、高い利得を有するシステムに
おいては、システム飽和を回避するためにシステムが充
分な動的範囲を可能とすることが望ましい。

【０００４】システム飽和の更に別の不所望の結果は、
その閉ループ積分システムのエラー信号に与える影響で
ある。高い利得と高い精度とを有するシステムは、通
常、小さなシステムエラーを有しており、それは、一層
安定且つ制御されているがより大きなシステムエラーを
有する大きなリニア（線形）領域と緊張状態にある。一
般的に言えば、システムが飽和状態となる場合には、閉
ループシステムの利得が大きければ大きいほど、システ
ムは一層長く飽和状態に留まり、従ってエラー利得は一
層低い。従って、大きな利得を有するシステムの場合に
は、飽和状態からシステムの原点近くの「ロックインレ
ンジ（ｌｏｃｋｉｎｒａｎｇｅ）」と呼ばれるシス
テムの線形領域又はシステムのその他の適宜の安定点領
域へ迅速に復帰することが目的である。

【０００５】

【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来の欠点を
解消し、システム飽和を回避するために高い利得特性を
有する閉ループ積分システムのより大きな動的範囲を可
能とする技術を提供することを目的とする。本発明の更
に別の目的とするところは、システムの所望の線形部分
において高い利得を維持しながらシステム飽和を回避す
るために閉ループ積分システムの利得を選択的に変化さ
せることの可能な技術を提供することである。

【０００６】

【課題を解決するための手段】本発明によれば、システ
ムの所望の線形部分において高い利得を維持しながらシ
ステム飽和を回避するために閉ループ積分システムの利
得を選択的に変化させる閉ループ積分システムのコンパ
ンディング積分器（ｃｏｍｐａｎｄｉｎｇｉｎｔｅｇ
ｒａｔｏｒ）が提供される。コンパンディング積分器の
構成要素としては、電圧入力信号とバイアス入力信号と
が供給され増幅器出力信号を発生する増幅器、バイアス
入力信号を発生する電流源要素、バイアス入力信号を増
幅器へ供給するバイアス回路（該バイアス回路は、各々
が増幅器へのバイアス入力信号を変化させることが可能
である、第一電流を発生する第一バイアス源及び／又は
第二電流を発生する第二バイアス源から構成されてい
る）、増幅器の増幅器出力信号へ結合される記憶要素、
及び記憶要素へ結合されており該記憶要素上の電圧によ
って決定される出力信号を発生する利得要素等がある。

【０００７】更に、本発明は、システムの所望の線形部
分において高い利得特性を維持しながら閉ループシステ
ムの捕捉範囲における飽和を回避するために閉ループシ
ステムのコンパンディング積分器の利得を選択的に変化
させる方法を提供している。該方法のステップとして
は、コンパンディング積分器の増幅器へ電圧入力信号と
バイアス入力信号とを供給し、該増幅器の増幅器出力信
号を発生し、且つ増幅器出力信号において反映されるよ
うに増幅器の利得を選択的に変化させる、夫々のステッ
プを有している。

【０００８】

【発明の実施の形態】本発明の閉ループ積分システムの
コンパンディング積分器は、積分システムが小さなエラ
ーを有することを表わす高利得及び高精度と、積分シス
テムが一層安定且つ制御されているがより大きなエラー
を有することを表わすより大きな線形領域を有する低利
得のシステムの２つの相反する特性に対する要求を満足
させている。本発明のコンパンディング積分器は、例え
ばシステム原点（０Ｖとすることが可能）又はシステム
のその他の所望の安定化点等においてシステムの所望の
線形部分において高い利得特性を維持しながらシステム
の捕捉範囲（ａｃｑｕｉｓｉｔｉｏｎｒａｎｇｅ）に
おいての飽和を回避するために閉ループシステムの利得
を選択的に変化させる。

【０００９】このような閉ループ積分システムの非線形
コンパンディング積分器は、次の一般式における積分定
数ｋを適宜変化させることにより実現することが可能で
ある。

【００１０】ｙ＝ｋ∫ｘｄｔ（１）上式（１）において示されるように、閉ループシステム
の積分ブロックは、システムの入力信号ｘ又はシステム
の出力信号ｙのいずれかを適宜操作することにより非線
形とさせることが可能である。何故ならば、積分定数ｋ
は次式によって表わされるように、入力信号ｘ又は出力
信号ｙのいずれかの関数とすることが可能だからであ
る。

【００１１】ｋ＝ｋ（ｘ）（２）ｋ＝ｋ（ｙ）（３）更に、ｋの定義によって、閉ループシステムの伝達関数
は連続的なもの又は不連続的なものとすることが可能で
あり、即ち例えば１，２，３，．．．，∞等の任意の数
の値を有することが可能である。無限の値を有するもの
であるが、伝達関数は必ずしも線形関数であることは必
要ではない。何故ならば、それは無限の数の導関数を有
することが可能であり、従って不連続である場合がある
からである。注意すべきことであるが、例えば米国特許
第５，２９３，４４５号及び第５，３２９，５６０号に
おいて開示されている発明では、複数個の不連続即ちブ
レークポイントを使用するものであるが、本発明では、
複数個のブレークポイント及び無限数のブレークポイン
トを使用するものである。伝達関数における非線形性は
伝達関数を連続的なもの又は不連続的なもののいずれか
することによって発生させることが可能である。伝達関
数は、図１に示したように、トランジスタ又はダイオー
ド技術の内在的非線形性を使用することによって連続的
なものとさせることが可能であり、又は、伝達関数は、
例えばスイッチ可能な利得又は異なるクロック周波数を
有するカウンタを使用する等の多数の方法でその導関数
のうちのいずれかにおいて不連続なものとさせることが
可能である。

【００１２】図１を参照すると、本発明に基づくコンパ
ンディング積分器回路１０が示されている。コンパンデ
ィング積分器回路１０は、演算相互コンダクタンス増幅
器（ＯＴＡ）１２、Ｉ₀ 電流源１４、トランジスタ１
６，１８，２４，２６，３２，３４，４６，４８、電流
源３６、電流源４４、コンデンサ３０，４２，５２、利
得段５０を有している。差動電圧入力信号ＶｉｎがＯＴ
Ａ１２へ供給され、ＯＴＡ１２はバイアス電流Ｉ_b によ
って表わされるバイアス入力信号によってバイアスされ
る。バイアス電流Ｉ_b の値は、バイアス源２０及びバイ
アス源４０によって決定される。バイアス源２０は、ト
ランジスタ２４，２６，３２，３４、コンデンサ３０、
電流源３６を有している。バイアス源２０は、トランジ
スタ２４及び２６によって構成されているカレントミラ
ーと、トランジスタ３２，３４、コンデンサ３０、電流
源３６によって構成されている差動対を有している。ト
ランジスタ２４及び２６のゲートは電気的に接続されて
いる。トランジスタ２４の第一ソース／ドレイン及びト
ランジスタ２６の第一ソース／ドレインは、図示した如
く、供給電圧Ｖｃｃへ電気的に接続している。トランジ
スタ２４の第二ソース／ドレインはバイアス入力Ｉ_b へ
電気的に接続している。トランジスタ２６の第二ソース
／ドレインはトランジスタ３４の第一ソース／ドレイン
へ電気的に接続している。トランジスタ３４のゲート
は、トランジスタ３４のゲートへの電気的接続部として
画定されているノードＡと、コンデンサ５２の正端子
と、利得段５０の入力端子と、Ｖｒ接地と、トランジス
タ４８のゲートとへ電気的に接続している。トランジス
タ３２の第一ソース／ドレインは供給電圧Ｖｃｃへ電気
的に接続している。トランジスタ３２のゲートはバイア
ス電圧３０の正端子へ電気的に接続している。バイアス
電圧３０の負端子はＶｒノードへ電気的に接続してい
る。トランジスタ３２の第二ソース／ドレイン及びトラ
ンジスタ３４の第二ソース／ドレインは、図示した如
く、電流源３６へ電気的に接続している。

【００１３】バイアス源４０はバイアス電圧４２、電流
源４４、トランジスタ４６，４８を有している。バイア
ス源４０は、更に、バイアス電圧４２と、電流源４４
と、トランジスタ４６及び４８から構成されている差動
対を有している。電流源４４はトランジスタ４６及び４
８の第一ソース／ドレインへ電気的に接続している。ト
ランジスタ４６のゲートはバイアス電圧４２の負端子へ
電気的に接続している。バイアス電圧４２の正端子はＶ
ｒノ−ドへ電気的に接続している。トランジスタ４６の
第二端子は接地電圧へ電気的に接続している。トランジ
スタ４８のゲートはノードＡへ電気的に接続している。
トランジスタ４８の第二ソース／ドレインは、トランジ
スタ１８の第一ソース／ドレイン内へ流れるバイアス電
流Ｉ_b へ電気的に接続しており、トランジスタ１８の第
二ソース／ドレインは接地電圧へ電気的に接続してい
る。トランジスタ１８のゲートは図示した如くトランジ
スタ１６のゲートへ電気的に接続している。Ｉ₀ 電流源
１４からの電流はトランジスタ１６の第一ソース／ドレ
イン内へ流れ、トランジスタ１６の第二ソース／ドレイ
ンは接地電圧へ電気的に接続している。

【００１４】演算相互コンダンクタンス増幅器（ＯＴ
Ａ）１２は、差動電圧入力信号Ｖｉｎが供給され且つバ
イアス入力端においてバイアス電流Ｉ_b によってバイア
スされてＯＴＡ利得であるＫ_OTA の関数として出力電流
信号Ｉ_out を発生する。出力電流Ｉ_out は次式で定義さ
れる。

【００１５】Ｉ_out ＝Ｋ_OTA ×Ｉ_b （Ｖｉｎ）（４）バイアス電流Ｉ_b はトランジスタ１６及び１８へ接続し
ているＩ₀ 電流源１４の関数として発生される。バイア
ス源２０又はバイアス源４０がオフである場合には、バ
イアス電流Ｉ_b はＩ₀ 電流源１４と等しい。電流源１４
の電流Ｉ₀ はトランジスタ１６を介して接地電圧へ流
れ、且つトランジスタ１８によってミラー動作される。
コンデンサ５２を介しての電圧はランプアップ、即ちあ
る勾配を持って上昇し、且つ電流がバイアス源２０又は
４０を介して導通される。バイアス電流Ｉ_b は、コンパ
ンディング積分器回路１０が正電圧範囲内において動作
しているか又は負電圧範囲において動作しているかに依
存して、バイアス源２０又は４０によって供給される電
流の量だけ減少する。バイアス源２０又は４０がターン
オンすると、バイアス電流Ｉ_b はバイアス源２０又は４
０における回路によって供給される電流の量だけ減少さ
れる。バイアス源２０のカレントミラー及び差動対は、
正電圧範囲（即ち、０Ｖより上）においてコンパンディ
ング積分器回路１０の動作のためのバイアス電流Ｉ_b の
値を減少させるべく動作し、一方バイアス源４０の差動
対は、負の電圧範囲（即ち、０Ｖより下）におけるコン
パンディング積分器回路１０の動作に対しバイアス電流
Ｉ_b の値を減少させるべく動作する。回路１０の出力電
圧Ｖ_out は、単位利得５０を通過した後に、コンデンサ
５２上の電圧によって決定される。図２を参照すると、
時間に関しての出力電圧信号Ｖ_out 及び入力差動電圧信
号対Ｖｉｎの変化を示している。図２のグラフは正バイ
アス源２０のみの結果であり、従って図２は負の電圧範
囲におけるコンパンディング積分器回路１０の動作を示
すものではない。

【００１６】本発明のコンパンディング積分器は、従来
の閉ループシステムと比較し、原点又は閉ループシステ
ムのその他の所望の安定化点において無限の利得を暗示
する付加的な積分機能を提供している。システムの直流
動作が得られると、システムエラーは０である。閉ルー
プ捕捉システムの場合には、本コンパンディング積分器
は、原点又はシステムのエラーが近似的に０であるその
他の所望の安定化点においてシステムの最も高い利得が
得られるようにシステムの利得を形成する伝達関数の後
に配置される。このことは、システムが不安定である場
合、典型的に原点から外れている場合に、システムが飽
和することを防止する。コンパンディング積分器はエラ
ー信号を０へ向かって駆動するためにエラー信号を発生
する後の点において順方向伝達関数経路内に配置され
る。この順方向伝達関数は例えば非単位利得を有する加
算接続部、フィルタ及び積分器から構成される位相検知
器等の閉ループシステムにとって典型的な多様なコンポ
ーネントとすることが可能であり、該フィルタ及び積分
器は該ループシステムの単一のコンポーネントとするこ
とが可能である。

【００１７】興味のある領域は原点近くの閉ループシス
テムの部分であり、従って、小信号解析が重要である。
本発明は、過渡的期間の後に、システムは原点のそばに
安定化するので、大きな信号範囲における捕捉にある間
は、故意に閉ループシステムが非線形となり歪を発生さ
せることを可能とする。利得が無限の値に到達する原点
付近において小信号に対しシステムを飽和させないよう
に維持することが一層重要である。本発明は、システム
の入力信号がシステムの出力信号に対して０でない関係
を維持するように、原点近くの局所的線形システムが飽
和状態とならないことを確保している。実際に、利得の
量の変化と共に、それに対して出力信号が変化する入力
信号の動的範囲は拡大され、その結果、システムの伝達
関数は利得が０でない限り一定である必要はない。この
条件は０でない小信号伝達関数に対しより大きな動的範
囲のエラー信号を与え、従ってシステムはより大きな範
囲のエラー信号に対し飽和状態となることはない。

【００１８】本コンパンディング積分器が非常に有用で
ある一例は、高利得及び高精度（分解能）がシステムの
原点における非小信号に対して必要とされるタイマーの
以下の記述の場合である。カウンタは最も小さな信号で
ある０から上方へカウント動作を開始するものと仮定す
る。多くの適用例の場合に、タイマーのカウントがより
大きくなると、高精度に対する必要性はより低くなり且
つ大きな動的範囲が重要であるが、タイマーが飽和して
情報を「喪失」することがないことも重要である。より
大きな時間において飽和することなしに０時間において
高い分解能を確保するために、時間が小さい場合には高
い即ち精細な分解能で計測し且つ時間が大きい場合には
より粗い分解能で計測することが可能である。従って、
積分器の変化割合は時間の値が増加すると共に減少し、
且つ積分器の出力信号の振幅が増加すると、積分器の利
得は減少される。システムが飽和に近づく程伝達関数の
利得が段々と減少するようにコンパンディング積分器が
変化される。その結果は対数関数に類似しており、トラ
ンジスタはその本来的な非線形特性のために、この応答
を達成するのに理想的なものである。このタイマーの例
においては、カウント動作は非線形的に行なわれ、即
ち、システム飽和を回避するために、カウント動作は最
初は高速で行なわれ且つ計時した時間が大きくなるにし
たがいより低速で行なわれる。その結果、閉ループシス
テムの動的範囲は著しく大きなものとなる。

【００１９】タイマーシステムを飽和させないようにす
ることにより、タイマーの入力信号は、時間において伝
達関数に対してなされた変化の完全な記憶を有する出力
信号から決定されて、経過した時間の量に従って逆方向
に再生させることが可能である。然しながら、システム
が飽和状態となると、いずれかの与えられた入力信号変
化に対し出力信号における変化は存在しない。

【００２０】コンパンディング積分器に先行する伝達関
数は、エラー信号の関数としてシステム利得を変化させ
る非線形ＡＧＣ（自動利得制御）である。ＡＧＣによっ
て与えられる連続的な伝達関数は、システムの利得を動
的に変化させることを可能とし、出力信号における小さ
なまたは大きな変化をシステムの入力信号に於ける与え
られた変化に対して選択的に達成することを可能とす
る。エラー信号が大きければ大きい程、利得はより小さ
く、エラー信号が小さければ小さい程利得は一層大き
い。このことは、利得がエラー信号の重み付けされた値
によって変調され且つ増幅器の入力信号が増幅器の利得
を変調させるために増幅器へフィードバックされる増幅
器を有する典型的なリニア（線形）ＡＧＣと対比され
る。本発明は出力信号の振幅を変調するために線形ＡＧ
Ｃのフィードバックループの典型的なフィードバック信
号を使用するものではない。本発明では、出力信号が変
化するとシステム利得の変化が非常に迅速に発生するよ
うに、積分値に関する局所的なフィードバックループを
使用する。システムの利得は、入力信号における与えら
れた変化に対して、動的且つ瞬間的に影響を受ける。

【００２１】本発明のコンパンディング積分器は、出力
信号の振幅が増加する場合にシステムの特性利得を減少
させることによって、信号レベルとは独立的に閉ループ
システムの伝達関数を非線形的に変化させることが可能
である。伝達関数の非線形的変化によって発生される非
線形的歪は、情報を送信且つ格納し、次いでその信号を
該信号が受信された場合の圧縮前のレベルへ伸長させる
ためにコンパンディング技術が使用されるオーディオ適
用例等の幾つかの適用例においては許容可能なものでな
い場合がある。

【００２２】信号レベルとは独立的なシステム伝達関数
の非線形的変化はこのような適用例に対しては信号の許
容不可能な「歪」を発生させる場合があるが、このよう
な非線形的な歪が許容可能である閉ループシステムの
「積分」ブロックにおいて圧縮を使用するアクジション
（捕捉）回路及びタイミング回路等の多くのその他の適
用例が存在している。一例として、殆どの閉ループ線形
システムは、強制的に閉ループシステムをシステムの原
点近くにおいて又は積分器への０レベル入力信号に対応
した点において動作させる積分器関数を有しており、従
って大きな動的範囲は閉ループシステムの過渡的な応答
を取り扱うためにのみ必要であるに過ぎない。これらの
閉ループシステムの場合には、応答の非線形性がシステ
ム動作の過渡的領域のみに影響を与え、それは、それ自
身、本質的に不正確なものであり、従ってその領域にお
いてシステムの非線形的な応答によって悪影響を受ける
ことはない。伝達関数の「０近く」部分において安定化
する閉ループシステムは、そのように要求される場合に
は、常にその領域において実質的に線形であるようにす
ることが可能であり、従って本発明の非線形的コンパン
ディング積分器を容易に使用することが可能である。

【００２３】従って、本発明は、アクジション即ち捕捉
回路及びタイミング回路を含む多様な適用例において有
益的なものである。アクジション即ち捕捉システムは、
ＰＬＬ（フェーズロックループ）、タイマー、一般的に
所望の動作点へ収束する線形回路、又は周波数信号又は
その他のタイプの信号が捕捉されるその他のシステム等
のシステムを包含している。ＰＬＬにおいては、電圧制
御発振器（ＶＣＯ）の周波数を入力信号周波数へロック
させるために入力信号を使用することが可能であり、従
ってＰＬＬは、典型的に、位相比較器コンポーネント及
びＶＣＯコンポーネントを有している。ＰＬＬは、通
常、入力信号周波数を捕捉するためにＦＭラジオ受信器
の復調器部分において使用される。周波数捕捉システム
の場合には、例えば所望周波数の０．１％又は０．０１
％の範囲内等の与えられた精度内において所望の周波数
を捕捉することが必要な場合がある。捕捉システムの精
度はその開ループ利得の関数である。その利得が高けれ
ば高い程、システムの精度は一層良好である。

【００２４】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体的な実施の態
様にのみ限定されるべきものではなく、本発明の技術的
範囲を逸脱することなしに種々の変形が可能であること
は勿論である。

【図面の簡単な説明】

【図１】本発明に基づいて構成されたコンパンディン
グ積分器回路１０を示した概略図。

【図２】本発明に基づくコンパンディング積分器回路
１０の出力電圧信号Ｖ_out 及び入力差動電圧信号対Ｖｉ
ｎの時間に関する変化を示したグラフ図。

【符号の説明】

１０コンパンディング積分器回路１２演算相互コンダクタンス増幅器（ＯＴＡ）１４Ｉ₀ 電流源１６，１８，２４，２６，３２，３４，４６，４８ト
ランジスタ２０，４０バイアス源２４，２６，３２，３４トランジスタ２４，２６トランジスタ（カレントミラー）３０，４２，５２コンデンサ３２，３４トランジスタ（差動対）３６，４４電流源４２バイアス電圧５０利得段

Claims

【特許請求の範囲】

【請求項１】コンパンディング積分器回路において、電圧入力信号とバイアス入力信号とを受取り増幅器出力
信号を発生しその伝達関数が前記バイアス入力信号に依
存する利得要素、前記利得要素の増幅器出力信号が供給される積分要素、前記利得要素及び積分要素へ結合されており前記積分要
素の関数として前記利得要素へのバイアス入力信号を変
化させることの可能なフィードバック要素、を有するこ
とを特徴とするコンパンディング積分器回路。
【請求項２】請求項１において、前記利得要素が増幅
器であることを特徴とするコンパンディング積分器回
路。
【請求項３】請求項２において、前記利得要素が演算
相互コンダクタンス増幅器（ＯＴＡ）であることを特徴
とするコンパンディング積分器回路。
【請求項４】請求項１において、前記積分要素が記憶
要素であることを特徴とコンパンディング積分器回路。
【請求項５】請求項４において、前記積分要素がコン
デンサであることを特徴とするコンパンディング積分器
回路。
【請求項６】請求項１において、前記フィードバック
要素が、第一供給電圧及び前記バイアス入力信号が供給
されるカレントミラーと、前記カレントミラー、前記増
幅器出力信号、前記第一供給電圧へ結合されている差動
対とを有することを特徴とするコンパンディング積分器
回路。
【請求項７】請求項６において、前記カレントミラー
が第一トランジスタと第二トランジスタとから構成され
ており、且つ前記差動対が第三トランジスタと、第四ト
ランジスタと、容量要素と、電流源とから構成されてお
り、前記第一トランジスタのゲートが前記第二トランジ
スタのゲートへ結合しており、前記第一トランジスタの
第一ソース／ドレイン及び前記第二トランジスタの第一
ソース／ドレインが前記第一供給電圧へ結合しており、
前記第一トランジスタの第二ソース／ドレインが前記バ
イアス入力信号へ結合されており、前記第二トランジス
タの第二ソース／ドレインが前記第四トランジスタの第
一ソース／ドレインへ結合されており、前記第四トラン
ジスタのゲートが前記増幅器出力信号へ結合されてお
り、前記第三トランジスタの第一ソース／ドレインが前
記第一供給電圧へ結合されており、前記第三トランジス
タのゲートが前記容量要素の第一端子へ結合しており、
前記容量要素の第二端子が接地ノードへ結合しており、
前記第三トランジスタの第二ソース／ドレイン及び前記
第四トランジスタの第二ソース／ドレインが前記電流源
へ結合していることを特徴とするコンパンディング積分
器回路。
【請求項８】請求項７において、前記カレントミラー
が前記バイアス入力信号を発生する電流源要素へ結合し
ており、前記電流源要素が第二電流源と、第五トランジ
スタと、第六トランジスタとを有しており、前記第一ト
ランジスタの第二ソース／ドレインが前記第六トランジ
スタの第一ソース／ドレインへ結合しており、前記第六
トランジスタの第二ソース／ドレインが前記第二供給電
圧へ結合しており、前記第六トランジスタのゲートが前
記第五トランジスタのゲート、前記第五トランジスタの
第一ソース／ドレイン及び前記第二電流源へ結合してお
り、前記第五トランジスタの第二ソース／ドレインが前
記第二供給電圧へ結合していることを特徴とするコンパ
ンディング積分器回路。
【請求項９】請求項８において、前記フィードバック
要素がオフである場合には、前記バイアス入力信号が前
記電流源要素の第二電流源によって発生させる電流によ
って決定され、前記フィードバック要素がターンオンさ
れる場合には、前記バイアス入力信号は前記差動対の電
流源によって発生される電流によって減少された前記電
流源要素の第二電流源によって発生された電流と等しい
ことを特徴とするコンパンディング積分器回路。
【請求項１０】請求項１において、前記フィードバッ
ク要素が第二供給電圧、前記増幅器出力信号、前記バイ
アス入力信号へ結合されている差動対を有していること
を特徴とするコンパンディング積分器回路。
【請求項１１】請求項１０において、前記差動対が第
一トランジスタ、第二トランジスタ、容量要素、電流源
を有しており、前記容量要素の第一端子が接地ノードへ
結合しており、前記容量要素の第二端子が前記第一トラ
ンジスタのゲートへ結合しており、前記第一トランジス
タの第一ソース／ドレインが前記電流源へ結合してお
り、前記第二トランジスタの第一ソース／ドレインが前
記電流源へ結合しており、前記第二トランジスタのゲー
トが前記増幅器出力信号へ結合しており、前記第一トラ
ンジスタの第二ソース／ドレインが前記第二供給電圧へ
結合しており、且つ前記第二トランジスタの第二ソース
／ドレインが前記バイアス入力信号へ結合していること
を特徴とするコンパンディング積分器回路。
【請求項１２】請求項１１において、前記差動対が前
記バイアス入力信号を発生する電流源要素へ結合してお
り、前記電流源要素は第二電流源、第三トランジスタ、
第四トランジスタを有しており、前記第二トランジスタ
の第二ソース／ドレインは前記第四トランジスタの第一
ソース／ドレインへ結合しており、前記第四トランジス
タの第二ソース／ドレインは前記第二供給電圧へ結合し
ており、前記第四トランジスタのゲートは前記第三トラ
ンジスタのゲート、前記第三トランジスタの第一ソース
／ドレイン及び前記第二電流源へ結合しており、且つ前
記第三トランジスタの第二ソース／ドレインは前記第二
供給電圧へ結合していることを特徴とするコンパンディ
ング積分器回路。
【請求項１３】請求項１２において、前記フィードバ
ック要素がオフである場合には、前記バイアス入力信号
は前記電流源要素の第二電流源によって発生される電流
によって決定され、前記フィードバック要素がターンオ
ンされる場合には、前記バイアス入力信号は前記差動対
の電流源によって発生される電流によって減少された前
記電流源要素の第二電流源によって発生される電流に等
しいことを特徴とするコンパンディング積分器回路。
【請求項１４】請求項１において、前記電圧入力信号
は差動電圧入力信号対であることを特徴とするコンパン
ディング積分器回路。
【請求項１５】請求項１において、前記増幅器の増幅
器出力信号が電流信号であることを特徴とするコンパン
ディング積分器回路。
【請求項１６】請求項１において、更に、前記積分要
素へ結合されており、前記積分要素上の電圧によって決
定される前記コンパンディング積分器回路の出力信号を
発生する出力バッファ要素を有することを特徴とするコ
ンパンディング積分器回路。
【請求項１７】請求項１において、前記出力バッファ
要素が単位利得要素であることを特徴とするコンパンデ
ィング積分器回路。
【請求項１８】請求項１において、フェーズロックル
ープ（ＰＬＬ）捕捉システムにおいて使用することを特
徴とするコンパンディング積分器回路。
【請求項１９】請求項１において、タイマシステムに
おいて使用することを特徴とするコンパンディング積分
器回路。
【請求項２０】請求項１において、リニアシステムに
おいて使用することを特徴とするコンパンディング積分
器回路。
【請求項２１】システムの所望のリニア部分において
高い利得特性を維持しながら閉ループシステムの捕捉範
囲において飽和を回避するために閉ループシステムのコ
ンパンディング積分器の利得を選択的に変化させる方法
において、前記コンパンディング積分器の利得を有する利得要素へ
電圧入力信号とバイアス入力信号とを供給し、前記利得要素の増幅器出力信号を発生し、前記増幅器出力信号に応答するバイアス電流を発生し、前記バイアス電流に応答して前記利得要素の利得を選択
的に変化させる、上記各ステップを有することを特徴と
する方法。
【請求項２２】請求項２１において、前記利得要素の
増幅器出力信号を発生するステップが、前記利得要素の
バイアス入力信号へ結合している電流源要素によって達
成されることを特徴とする方法。
【請求項２３】請求項２２において、前記利得要素の
利得を選択的に変化させるステップが、前記利得要素の
バイアス入力信号へ入力されるバイアス電流を変化させ
ることによって達成されることを特徴とする方法。
【請求項２４】請求項２３において、前記利得要素の
利得を変化させるステップが、前記利得要素へバイアス
入力信号を供給するフィードバック要素によって達成さ
れ、前記フィードバック要素が前記利得要素の増幅器出
力信号へ結合される積分要素の関数として前記利得要素
へのバイアス入力信号を変化させることが可能であるこ
とを特徴とする方法。
【請求項２５】請求項２４において、前記フィードバ
ック要素がオフである場合には、前記バイアス入力信号
は前記電流源要素によって発生される電流によって決定
され、前記第一バイアス源がターンオンされる場合に
は、前記バイアス入力信号は前記フィードバック要素に
よって発生される電流だけ減少された前記電流源要素に
よって発生される電流に等しいことを特徴とする方法。