JPH10274782A

JPH10274782A - 液晶表示装置

Info

Publication number: JPH10274782A
Application number: JP7929497A
Authority: JP
Inventors: Yuji Shinoda; 雄司篠田; Yasunobu Tagusa; 康伸田草
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-03-31
Filing date: 1997-03-31
Publication date: 1998-10-13

Abstract

(57)【要約】【課題】各配線と画素電極とのオーバーラップにより
高開口率を実現できる液晶表示装置において、各配線と
画素電極の間の容量が増加する。その容量の増加によ
り、表示時にクロストークが観察されるといった問題が
生じる。また、液晶表示装置の高精細化にともなってソ
ース配線の断線やゲート配線との間のリークが問題とな
っている。【解決手段】本発明は、層間絶縁膜上に画素電極２１
が設けられたアクティブマトリクス基板において、ゲー
ト配線２２とソース配線２３との交差部を除くソース配
線２３の領域２００では、ゲート絶縁膜を除去して、基
板の上に直接ソース配線２３を設ける構造とする。ソー
ス配線２３が従来より下の位置に形成される。その分、
ソース配線２３と画素電極２１との間の容量を低減し、
表示品位の劣化を防ぐことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ワードプロセッサ
やパーソナルコンピュータなどのＯＡ機器や、電子手帳
等の携帯情報機器、あるいは液晶モニターを備えたカメ
ラ一体型ＶＴＲ等に用いられる液晶表示装置に関するも
のである。

【０００２】

【従来の技術】液晶表示装置は薄膜トランジスタ（以
下、ＴＦＴと呼ぶ）によって画素を駆動する方式が主流
となっており、それについて説明する。図１９は、アク
ティブマトリクス基板を備えた従来の液晶表示装置の構
成を示す回路図である。

【０００３】図１９において、このアクティブマトリク
ス基板には、複数の画素電極１がマトリクス状に形成さ
れており、この画素電極１には、スイッチング素子であ
るＴＦＴ２が接続されて設けられている。このＴＦＴ２
のゲート電極には走査配線としてのゲート配線３が接続
され、ゲート電極に入力されるゲート信号によってＴＦ
Ｔ２が駆動制御される。また、ＴＦＴ２のソース電極に
は信号配線としてのソース配線４が接続され、ＴＦＴ２
の駆動時に、ＴＦＴ２を介してデータ（表示）信号が画
素電極１に入力される。各ゲート配線３とソース配線４
とは、マトリクス状に配列された画素電極１の周囲を通
り、互いに直交差するように設けられている。さらに、
ＴＦＴ２のドレイン電極は画素電極１および付加容量５
に接続されており、この付加容量５の対向電極はそれぞ
れ共通配線６に接続されている。

【０００４】ＴＦＴ２を備えたアクティブマトリクス基
板については各社で研究開発が進められ、開口率を向上
させる構造として、図２０および図２１に示す構造があ
る。

【０００５】図２０は従来の液晶表示装置におけるアク
ティブマトリクス基板の平面図である。図２０におい
て、アクティブマトリクス基板には、複数の画素電極２
１がマトリクス状に設けられており、これらの画素電極
２１の周囲を通り、互いに直交差するように、走査信号
を供給するための各ゲート配線２２とデータ信号を供給
するためのソース配線２３が設けられている。これらの
ゲート配線２２とソース配線２３はその一部が画素電極
２１の外周部分とオーバーラップしている。また、これ
らのゲート配線２２とソース配線２３の交差部分におい
て、画素電極２１に接続されるスイッチング素子として
のＴＦＴ２４が設けられている。このＴＦＴ２４のゲー
ト電極にはゲート配線２２が接続され、ゲート電極に入
力される信号によってＴＦＴ２４が駆動制御される。ま
た、ＴＦＴ２４のソース電極にはソース配線２３が接続
され、ＴＦＴ２４のソース電極にデータ信号が入力され
る。さらに、ＴＦＴ２４のドレイン電極には、接続電極
２５さらにコンタクトホール２６を介して、画素電極２
１に接続されるとともに、接続電極２５を介して付加容
量の一方の電極である付加容量電極２５ａと接続されて
いる。付加容量配線２７は共通配線（図１９の６）に接
続されている。

【０００６】図２１は、図２０の従来の液晶表示装置に
おけるアクティブマトリクス基板のＡ−Ａ断面図であ
る。

【０００７】図２１において、透明絶縁性基板３１上
に、図２０のゲート配線２２に接続されたゲート電極３
２が設けられ、その上を覆ってゲート絶縁膜３３が設け
られている。その上にはゲート電極３２と重なるように
半導体層３４が設けられ、その中央部上にチャネル保護
層３５が設けられている。このチャネル保護層３５の両
端部および半導体層３４の一部を覆い、チャネル保護層
３５上で分断された状態で、ソース電極３６ａおよびド
レイン電極３６ｂとなるｎ⁺ Ｓｉ層が設けられている。
一方のｎ⁺ Ｓｉ層であるソース電極３６ａの端部上に
は、導電膜４７ａが設けられて、ソース配線２３となっ
ている。また、他方のｎ⁺ Ｓｉ層であるドレイン電極３
６ｂの端部上には、透明導電膜３７ａａが設けられ、透
明導電膜３７ａａは延長されて、ドレイン電極３６ｂと
画素電極２１とを電気的に接続するとともに付加容量の
一方の電極である付加容量電極２５ａに接続される接続
電極２５となっている。さらに、ＴＦＴ２４、ゲート配
線２２およびソース配線２３、接続電極２５の上部を覆
って層間絶縁膜３８が設けられている。

【０００８】この層間絶縁膜３８上には、画素電極２１
となる透明導電膜が設けられ、層間絶縁膜３８を貫くコ
ンタクトホール２６を介して、接続電極２５である透明
導電膜３７ａａによりＴＦＴ２４のドレイン電極３６ｂ
と接続されている。

【０００９】以上のようにアクティブマトリクス基板が
構成される。

【００１０】対向電極、カラーフィルターなどからなる
対向基板と、このアクティブマトリクス基板を貼り合わ
せ、その基板間に液晶を封入することにより、液晶表示
装置が完成される。

【００１１】このように、ゲート配線２２およびソース
配線２３と、画素電極２１となる透明導電膜との間に層
間絶縁膜３８が形成されているので、各配線２２、２３
に対して画素電極２１をオーバーラップさせることがで
きる。これによって液晶表示装置の開口率を向上させる
ことができると共に、各配線２２、２３に起因する電界
をシールドしてディスクリネーションを抑制することが
できる。

【００１２】

【発明が解決しようとする課題】従来の技術として挙げ
た高開口率を実現できる液晶表示装置については、各配
線と画素電極とのオーバーラップにより、その間の容量
が増加する。容量の増加により、表示時にクロストーク
が観察されるといった問題が生じる。

【００１３】また、液晶表示装置の高精細化にともなっ
てソース配線の断線やゲート配線との間のリークが問題
となっている。

【００１４】本発明は、上記問題点を解決するためにな
されたものであり、配線と画素電極間の容量が低減で
き、表示品位が良く、断線やリークによる画像の欠陥を
防ぐことができる液晶表示装置を提供するものである。

【００１５】

【課題を解決するための手段】本発明は、走査配線と、
信号配線と、該走査配線と信号配線との交差部近傍にス
イッチング素子とが設けられ、前記走査配線と、信号配
線と、スイッチング素子の上部に層間絶縁膜が設けら
れ、前記層間絶縁膜の上に透明導電膜からなる画素電極
が設けられた液晶表示装置において、前記走査配線と信
号配線との交差部を除く部分は、基板の上に直接信号配
線を設けることを特徴とする。

【００１６】また、本発明は、前記信号配線間に信号配
線と直交して設けられている付加容量配線と信号配線と
の交差部を除く部分は、基板の上に直接信号配線を設け
ることを特徴とする。

【００１７】また、本発明は、走査配線と、信号配線
と、該走査配線と信号配線との交差部近傍にスイッチン
グ素子とが設けられ、前記走査配線と、信号配線と、ス
イッチング素子の上部に層間絶縁膜が設けられ、前記層
間絶縁膜の上に透明導電膜からなる画素電極が設けられ
た液晶表示装置において、前記走査配線と信号配線との
交差部毎に、走査配線を挟んだ両側に信号配線の延伸部
を設け、前記信号配線の延伸部と、走査配線と信号配線
との交差部を除く部分は、基板の上に直接信号配線を設
けることを特徴とする。

【００１８】また、本発明は、前記信号配線間に信号配
線と直交して設けられている付加容量配線と信号配線と
の交差部毎に、前記付加容量配線を挟んだ両側に信号配
線の延伸部を設け、前記付加容量配線を挟んだ信号配線
の延伸部と、前記付加容量配線と信号配線との交差部を
除く部分は、基板の上に直接信号配線を設けることを特
徴とする。

【００１９】また、本発明は、前記走査配線を挟んだ前
記信号配線の延伸部間は、走査配線をまたぐ形で形成さ
れ、電気的に接続される配線を設けることを特徴とす
る。

【００２０】また、本発明は、前記付加容量配線を挟ん
だ前記信号配線の延伸部間は、付加容量配線をまたぐ形
で形成され、電気的に接続される配線を設けることを特
徴とする。

【００２１】以下、上記構成による作用を説明する。本
発明は、層間絶縁膜上に画素電極が設けられたアクティ
ブマトリクス基板において、走査配線もしくは付加容量
配線と信号配線との交差部を除く信号配線下では、ゲー
ト絶縁膜を設けない構造により、信号配線と画素電極間
の容量を低減し、表示品位の劣化を防ぐことができる。

【００２２】走査配線もしくは付加容量配線と信号配線
との交差部近傍において、信号配線の冗長構造を設ける
ことにより、交差部における断線やリークによる画像の
致命的欠陥を防ぐことができる。

【００２３】冗長構造を透明導電膜で形成することによ
り、開口率の低下を防ぐことができる。

【００２４】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて説明する。

【００２５】（実施形態１）図１は、本発明の実施形態
１の液晶表示装置におけるアクティブマトリクス基板の
１画素部分の構成を示す平面図である。図２は図１のソ
ース配線、ＴＦＴ部分でのＡ−Ａ断面図、図３は図１の
ソース配線のＢ−Ｂ断面図である。

【００２６】図１において、アクティブマトリクス基板
には、複数の画素電極２１がマトリクス状に設けられて
おり、これらの画素電極２１の周囲を通り、互いに直交
差するように、走査信号を供給するための各ゲート配線
２２とデータ信号を供給するためのソース配線２３が設
けられている。実施形態１は、付加容量配線を設けない
構造である。

【００２７】これらのゲート配線２２とソース配線２３
はその一部が画素電極２１の外周部分とオーバーラップ
している。

【００２８】また、これらのゲート配線２２とソース配
線２３の交差部分において、画素電極２１に接続される
スイッチング素子としてのＴＦＴ２４が設けられてい
る。

【００２９】このＴＦＴ２４のゲート電極にはゲート配
線２２が接続され、ゲート電極に入力される信号によっ
てＴＦＴ２４が駆動制御される。また、ＴＦＴ２４のソ
ース電極にはソース配線２３が接続され、ＴＦＴ２４の
ソース電極にデータ信号が入力される。さらに、ＴＦＴ
２４のドレイン電極は、コンタクトホール２６を介し
て、画素電極２１に接続される。

【００３０】図１、図２において、画素電極２１を、ゲ
ート配線２２、ソース配線２３およびＴＦＴ２４を覆っ
て形成した層間絶縁膜３８の上部に形成することによ
り、開口率の向上を実現できる。

【００３１】ＴＦＴ２４のゲート絶縁膜３３はゲート配
線２２およびゲート電極３２を形成後、全面に形成され
る。その後、実施形態１では、図１から図３に示すよう
に、ゲート配線２２およびソース配線２３との交差部を
除くソース配線２３の下部に相当する領域２００におい
て、ゲート絶縁膜３３を除去する。ＴＦＴ２４を形成
後、ソース配線２３を形成する。

【００３２】このＴＦＴ２４付近のソース配線２３はソ
ース電極３６ａの一部を覆って、透明絶縁性基板３１上
に直接形成される。従って、ソース配線２３はゲート絶
縁膜３３と同じ平面上に形成される。

【００３３】図３に示すように、ソース配線２３とゲー
ト配線２２が交差している部分では、ゲート配線２２の
上にゲート絶縁膜３３を形成し、その上にソース配線２
３を形成している。また、ゲート配線２２とソース配線
２３との交差部を除くソース配線２３の下部に相当する
領域２００の所では、透明絶縁性基板３１上に直接ソー
ス配線２３を形成する。

【００３４】このようにソース配線２３を形成すること
によって、ソース配線２３が従来より下の位置に形成さ
れる。その分、ソース配線２３と画素電極２１との距離
が長くなり、その間の容量を低減することができる。

【００３５】次に、実施形態１のアクティブマトリクス
基板の製造方法について説明する。まず、ガラスなどの
透明絶縁性基板３１上に、ゲート電極３２、ゲート配線
２２、ゲート絶縁膜３３を形成する。

【００３６】実施形態１では、図１から図３に示すよう
に、ゲート配線２２およびゲート電極３２を形成後、ゲ
ート配線２２とソース配線２３との交差部を除くソース
配線２３の下部に相当する領域２００において、ゲート
絶縁膜３３を除去する。

【００３７】しかし、ソース配線２３とゲート配線２２
が交差している部分は、ゲート配線２２の上にゲート絶
縁膜３３が形成されている。

【００３８】次に、半導体層３４、チャネル保護層３
５、ソース電極３６ａおよびドレイン電極３６ｂとなる
ｎ⁺ Ｓｉ層順次成膜して形成する。

【００３９】次に、ソース配線２３を構成する透明導電
膜３７ａ、接続電極となる透明導電膜３７ａａをスパッ
タ法により順次成膜して所定形状にパターニングする。

【００４０】この工程において、実施形態１では、ゲー
ト配線２２とソース配線２３との交差部を除くソース配
線２３の下部に相当する領域２００の所では、透明絶縁
性基板３１上に直接ソース配線２３を形成する。

【００４１】ソース配線２３とゲート配線２２が交差し
ている部分では、ゲート配線２２の上にゲート絶縁膜３
３を形成した上に、ソース配線２３を形成する。

【００４２】実施形態１ではソース配線を透明導電膜で
形成したが、ソース配線を透明でない導電膜もしくは金
属膜で形成しても良い。

【００４３】次に、その上に、層間絶縁膜３８として感
光性のアクリル樹脂をスピン塗布法により、例えば３μ
ｍの膜厚で形成する。この樹脂に対して所望のパターン
に従って露光し、アルカリ性の溶液によって現像処理す
る。これにより露光された部分のみがアルカリ性の溶液
によってエッチングされ、層間絶縁膜３８を貫通するコ
ンタクトホール２６が形成されることになる。

【００４４】次に、画素電極２１となる透明導電膜をス
パッタ法により形成し、パターニングする。これにより
画素電極２１は、層間絶縁膜３８を貫くコンタクトホー
ル２６を介して、ＴＦＴ２４のドレイン電極３６ｂと接
続されている透明導電膜３７ａａと接続されることにな
る。このようにして、実施形態１のアクティブマトリク
ス基板を製造することができる。

【００４５】（実施形態２）図４は、本発明の実施形態
２の液晶表示装置におけるアクティブマトリクス基板の
１画素部分の構成を示す平面図である。図５は図４のソ
ース配線、ＴＦＴ部分でのＣ−Ｃ断面図、図６は図４の
ソース配線のＤ−Ｄ断面図である。

【００４６】図４において、アクティブマトリクス基板
には、複数の画素電極２１がマトリクス状に設けられて
おり、これらの画素電極２１の周囲を通り、互いに直交
差するように、走査信号を供給するための各ゲート配線
２２とデータ信号を供給するためのソース配線２３が設
けられている。さらに、付加容量配線２７が設けられて
いる。

【００４７】これらのゲート配線２２、ソース配線２３
はその一部が画素電極２１の外周部分とオーバーラップ
している。また、付加容量配線２７は画素電極２１のほ
ぼ中央部を通っている。

【００４８】また、これらのゲート配線２２とソース配
線２３の交差部分において、画素電極２１に接続される
スイッチング素子としてのＴＦＴ２４が設けられてい
る。

【００４９】このＴＦＴ２４のゲート電極にはゲート配
線２２が接続され、ゲート電極に入力される信号によっ
てＴＦＴ２４が駆動制御される。また、ＴＦＴ２４のソ
ース電極にはソース配線２３が接続され、ＴＦＴ２４の
ソース電極にデータ信号が入力される。さらに、ＴＦＴ
２４のドレイン電極には、接続電極２５さらにコンタク
トホール２６を介して、画素電極２１に接続されるとと
もに、接続電極２５を介して付加容量の一方の電極であ
る付加容量電極２５ａと接続されている。この付加容量
の他方の電極である付加容量配線２７は共通配線（図１
９の６）に接続されている。

【００５０】図４、図５において、画素電極２１を、ゲ
ート配線２２、ソース配線２３およびＴＦＴ２４を覆っ
て形成した層間絶縁膜３８の上部に形成することによ
り、開口率の向上を実現できる。

【００５１】ＴＦＴ２４のゲート絶縁膜３３はゲート配
線２２、ゲート電極３２、付加容量配線２７を形成後、
全面に形成される。その後、実施形態２では、図４から
図６に示すように、ゲート配線２２とソース配線２３と
の交差部および付加容量配線２７とソース配線２３との
交差部を除くソース配線２３の下部に相当する領域２０
１、２０２において、ゲート絶縁膜３３を除去する。Ｔ
ＦＴ２４を形成後、ソース配線２３を形成する。

【００５２】このＴＦＴ２４付近のソース配線２３はソ
ース電極３６ａの一部を覆って、透明絶縁性基板３１上
に直接形成される。従って、ソース配線２３はゲート絶
縁膜３３と同じ平面上に形成される。

【００５３】図６に示すように、ソース配線２３とゲー
ト配線２２が交差している部分およびソース配線２３と
付加容量配線２７が交差している部分では、ゲート配線
２２および付加容量配線２７の上にゲート絶縁膜３３を
形成し、その上にソース配線２３を形成している。ま
た、ゲート配線２２とソース配線２３との交差部および
ソース配線２３と付加容量配線２７が交差している部分
を除くソース配線２３の下部に相当する領域２０１、２
０２の所では、透明絶縁性基板３１上に直接ソース配線
２３を形成する。

【００５４】このようにソース配線２３を形成すること
によって、ソース配線２３が従来より下の位置に形成さ
れる。その分、ソース配線２３と画素電極２１との距離
が長くなり、その間の容量を低減を図ることができる。

【００５５】このアクティブマトリクス基板と、対向電
極、カラーフィルターなどが形成された対向基板を貼り
合わせ、その基板間に液晶を封入させることにより、液
晶表示装置が完成する。

【００５６】次に、実施形態２のアクティブマトリクス
基板の製造方法について説明する。まず、ガラスなどの
透明絶縁性基板３１上に、ゲート電極３２、ゲート配線
２２、付加容量配線２７、ゲート絶縁膜３３を形成す
る。

【００５７】実施形態２では、図４から図６に示すよう
に、ゲート配線２２、ゲート電極３２、付加容量配線２
７を形成後、ゲート配線２２とソース配線２３との交差
部および付加容量配線２７とソース配線２３との交差部
を除くソース配線２３の下部に相当する領域２０１、２
０２において、ゲート絶縁膜３３を除去する。

【００５８】しかし、ソース配線２３とゲート配線２２
との交差部および付加容量配線２７とソース配線２３と
の交差部においては、ゲート配線２２および付加容量配
線２７の上にゲート絶縁膜３３が形成されている。

【００５９】次に、半導体層３４、チャネル保護層３
５、ソース電極３６ａおよびドレイン電極３６ｂとなる
ｎ⁺ Ｓｉ層順次成膜して形成する。

【００６０】次に、ソース配線２３および接続電極２５
を構成する透明導電膜３７ａ、３７ａａをスパッタ法に
より順次成膜して所定形状にパターニングする。

【００６１】この工程において、実施形態２では、ゲー
ト配線２２とソース配線２３との交差部および付加容量
配線２７とソース配線２３との交差部を除くソース配線
２３の下部に相当する領域２０１、２０２の所では、透
明絶縁性基板３１上に直接ソース配線２３を形成する。

【００６２】ソース配線２３とゲート配線２２が交差し
ている部分およびソース配線２３と付加容量配線２７が
交差している部分では、ゲート配線２２および付加容量
配線２７の上にゲート絶縁膜３３を形成した上に、ソー
ス配線２３を形成する。

【００６３】実施形態２ではソース配線を透明導電膜で
形成したが、ソース配線を透明でない導電膜もしくは金
属膜で形成しても良い。

【００６４】次に、その上に、層間絶縁膜３８、コンタ
クトホール２６、画素電極２１を形成し、実施形態２の
アクティブマトリクス基板を製造することができる。層
間絶縁膜３８の形成以下の説明は、実施形態１と同様で
あるので、省略する。

【００６５】（実施形態３）液晶表示装置の高精細化お
よび高開口率化に伴い、配線の幅が縮小する一方で、配
線の交差部が増加し、配線の断線、交差部でのリークが
増加する傾向にある。この場合、電圧が印加されない部
分が発生し、表示画面にライン状の致命的な欠陥が現れ
ることになる。特に、構造上、ゲート配線との交差部に
おけるソース配線は欠陥となる確率が高いものである。
また、実施形態４で説明するよう、付加容量配線がゲー
ト配線と同時形成される構造の場合、ソース配線と付加
容量配線の交差部においても同様である。

【００６６】実施形態３は、ソース配線とゲート配線の
交差部に冗長構造を設けるものである。

【００６７】図７は、実施形態３の液晶表示装置におけ
るアクティブマトリクス基板の１画素部分の構成を示す
平面図であり、ソース配線の断線やリークによる欠陥対
策として、冗長構造を設けた場合の平面図を示してい
る。図８は、図７のソース配線、ＴＦＴ部分でのＥ−Ｅ
断面図、図９はソース配線のＦ−Ｆ断面図、図１０は冗
長構造のＧ−Ｇ断面図である。

【００６８】実施形態３は実施形態１の構造とほぼ同様
であるが、冗長構造であるソース延伸部２０３、２０４
が異なる。共通する部分の説明は省略し、ソース延伸部
２０３、２０４の説明をする。

【００６９】ＴＦＴ２４のゲート絶縁膜３３はゲート配
線２２およびゲート電極３２を形成後、全面に形成され
る。その後、実施形態３では、図７から図９に示すよう
に、ゲート配線２２とソース配線２３との交差部を除く
ソース配線２３の下部に相当する領域２００、ソース延
伸部２０３、２０４において、ゲート絶縁膜３３を除去
する。

【００７０】図７、図８に示すように、ソース延伸部２
０３の領域は、ＴＦＴ２４のソース電極３６ａの端部か
ら、隣接する画素電極２１の内側の一部にまで入り込ん
だ領域である。また、ソース延伸部２０４の領域は、ゲ
ート配線２２に対して、ソース延伸部２０３と対称の位
置にあり、ソース延伸部２０４上にある画素電極２１の
内側の一部にまで入り込んだ領域である。

【００７１】その後、ＴＦＴ２４を形成後、ソース配線
２３を形成する。

【００７２】このＴＦＴ２４付近のソース配線２３は、
ソース電極３６ａの一部を覆って、隣接する画素電極２
１の内側の一部にまで入り込んだ領域であるソース延伸
部２０３に、透明絶縁性基板３１上に直接形成される。
従って、ソース配線２３はゲート絶縁膜３３と同じ平面
上に形成される。

【００７３】図９に示すように、ソース配線２３とゲー
ト配線２２が交差している部分では、ゲート配線２２の
上にゲート絶縁膜３３を形成し、その上にソース配線２
３を形成している。

【００７４】また、ソース延伸部２０３とソース延伸部
２０４の構成について、図７、図１０を用いて説明す
る。ゲート配線２２を挟んで、ソース延伸部２０３、２
０４が対称の位置にある。ゲート配線２２を挟んだソー
ス延伸部２０３、２０４は、ソース配線２３により既に
電気的接続がされている状態であるが、さらにソース配
線２３以外の接続手段であるソース延伸配線１１６が設
けられる。

【００７５】なお、このソース延伸配線１１６として透
明導電膜を用いた場合、開口率の低下を防ぐことができ
る。

【００７６】このようにソース配線２３を形成すること
によって、ソース配線２３が従来より下の位置に形成さ
れる。また、ソース延伸部２０３、２０４は、ソース配
線２３と同様に、ソース延伸配線１１６の下部を除い
て、ゲート絶縁膜３３が除去されており、従来のソース
配線より下の位置に形成される。

【００７７】その分、ソース配線２３と画素電極２１と
の距離が長くなり、上部にある画素電極との間の容量を
低減を図ることができる。

【００７８】次に、実施形態３のアクティブマトリクス
基板の製造方法について説明する。

【００７９】実施形態３は実施形態１の製造方法とほぼ
同様であるが、冗長構造であるソース延伸部２０３、２
０４が異なる。共通する部分の説明は省略する。

【００８０】まず、ガラスなどの透明絶縁性基板３１上
に、ゲート電極３２、ゲート配線２２、ゲート絶縁膜３
３を形成する。

【００８１】実施形態３では、図７から図１０に示すよ
うに、ゲート配線２２およびゲート電極３２を形成後、
ゲート配線２２とソース配線２３との交差部を除くソー
ス配線２３の下部に相当する領域２００、ソース延伸部
２０３、２０４において、ゲート絶縁膜３３を除去す
る。

【００８２】しかし、ソース配線２３とゲート配線２２
が交差している部分は、ゲート配線２２の上にゲート絶
縁膜３３が形成されている。

【００８３】次に、半導体層３４、チャネル保護層３
５、ソース電極３６ａおよびドレイン電極３６ｂとなる
ｎ⁺ Ｓｉ層順次成膜して形成する。

【００８４】次に、ソース配線２３を構成する透明導電
膜３７ａ、接続電極となる透明導電膜３７ａａをスパッ
タ法により順次成膜して所定形状にパターニングする。

【００８５】この工程において、実施形態３では、ゲー
ト配線２２とソース配線２３との交差部を除くソース配
線２３の下部に相当する領域２００、ソース延伸部２０
３、２０４の所では、透明絶縁性基板３１上に直接ソー
ス配線２３を形成する。

【００８６】図９に示すように、ソース配線２３とゲー
ト配線２２が交差している部分では、ゲート配線２２の
上にゲート絶縁膜３３を形成した上に、ソース配線２３
を形成する。

【００８７】このＴＦＴ２４付近のソース配線２３はソ
ース電極３６ａの一部を覆って、ソース延伸部２０３に
まで、透明絶縁性基板３１上に直接形成され、ソース配
線２３はゲート絶縁膜３３と同じ平面上に形成される。

【００８８】ソース延伸部２０４では、ソース配線２３
を透明絶縁性基板３１上に直接形成され、ソース配線２
３はゲート絶縁膜３３と同じ平面上に形成される。

【００８９】実施形態３ではソース配線を透明導電膜で
形成したが、ソース配線を透明でない導電膜もしくは金
属膜で形成しても良い。

【００９０】次に、図１０に示すように、ソース延伸部
２０３のソース配線２３と、ソース延伸部２０４のソー
ス配線２３との間を橋渡すように、透明導電膜を用い
て、ソース延伸配線１１６を形成する。

【００９１】次に、その上に、層間絶縁膜３８、コンタ
クトホール２６、画素電極２１を形成し、実施形態３の
アクティブマトリクス基板を製造することができる。層
間絶縁膜３８の形成以下の説明は、実施形態１と同様で
あるので、省略する。

【００９２】次に、図１１に、ゲート配線２２とソース
配線２３の交差部におけるソース断線の修正方法を示
す。

【００９３】図１１に示すように、ゲート配線２２とソ
ース配線２３の交差部において、異物などのために、ソ
ース配線２３に断線箇所３００が生じて、リークが発生
する。この実施形態３の構造によれば、ソース配線２３
とゲート配線２２の交差部においてリークが発生して
も、矢印に示すように、ソース延伸部２０３、ソース延
伸配線１１６、ソース延伸部２０４を通過することによ
り、リーク箇所を迂回することができ、表示画面上の欠
陥をなくすことができる。

【００９４】（実施例４）実施形態４は、付加容量配線
を有する構造であって、ソース配線とゲート配線の交差
部およびソース配線と付加容量配線の交差部に冗長構造
を設けるものである。

【００９５】図１２は、実施形態４の液晶表示装置にお
けるアクティブマトリクス基板の１画素部分の構成を示
す平面図であり、ソース配線２３の断線やリークによる
欠陥対策として、冗長構造を設けた場合の平面図を示し
ている。図１３は、図１２のソース配線２３、ＴＦＴ２
４部分でのＨ−Ｈ断面図、図１４は冗長構造のＫ−Ｋ断
面図、図１５は冗長構造のＬ−Ｌ断面図、図１６はソー
ス配線２３のＤ−Ｄ断面図、図１７は冗長構造のＧ−Ｇ
断面図である。

【００９６】実施形態４は実施形態２および実施形態３
の構造とほぼ同様であるが、冗長構造であるソースＣｓ
延伸部２０５、２０６が異なる。共通する部分の説明は
省略し、ソースＣｓ延伸部２０５、２０６の説明をす
る。

【００９７】ＴＦＴ２４のゲート絶縁膜３３はゲート配
線２２、ゲート電極３２、付加容量配線２７を形成後、
全面に形成される。その後、実施形態４では、図１２か
ら図１７に示すように、ゲート配線２２とソース配線２
３との交差部および付加容量配線２７とソース配線２３
との交差部を除くソース配線２３の下部に相当する領域
２０１、２０２、ソース延伸部２０３、２０４、ソース
Ｃｓ延伸部２０５、２０６において、ゲート絶縁膜３３
を除去する。ＴＦＴ２４を形成後、ソース配線２３を形
成する。

【００９８】ソース延伸部２０３、２０４の構成は実施
形態３と同様であるので、説明を省略する。

【００９９】図１２、図１４、図１５に示すように、ソ
ースＣｓ延伸部２０５、２０６の領域は、ソース配線２
３の端部から、隣接する画素電極２１の内側の一部にま
で入り込んだ領域である。

【０１００】ＴＦＴ２４を形成後、ソース配線２３を形
成する。

【０１０１】このＴＦＴ２４付近のソース配線２３は、
ソース電極３６ａの一部を覆って、隣接する画素電極２
１の内側の一部にまで入り込んだ領域であるソース延伸
部２０３に、透明絶縁性基板３１上に直接形成される。
従って、ソース配線２３はゲート絶縁膜３３と同じ平面
上に形成される。

【０１０２】図１６に示すように、ソース配線２３とゲ
ート配線２２が交差している部分では、ゲート配線２２
の上にゲート絶縁膜３３を形成し、その上にソース配線
２３を形成している。

【０１０３】また、ソースＣｓ延伸部２０５とソースＣ
ｓ延伸部２０６の構成について、図１４、図１５を用い
て説明する。付加容量配線２７を挟んで、ソースＣｓ延
伸部２０５、２０６の箇所にソース配線２３を形成す
る。付加容量配線２７を挟んだソースＣｓ延伸部２０
５、２０６のソース配線２３どうしは、ソース配線２３
により既に電気的接続がされている状態であるが、さら
にソース配線２３以外の接続手段であるソースＣｓ延伸
配線１２６が設けられる。

【０１０４】なお、このソースＣｓ延伸配線１２６とし
て透明導電膜を用いた場合、開口率の低下を防ぐことが
できる。

【０１０５】このようにソース配線２３を形成すること
によって、ソース配線２３が従来より下の位置に形成さ
れる。また、ソース延伸部２０３、２０４は、ソース配
線２３と同様に、ソース延伸配線１１６の下部を除い
て、ゲート絶縁膜３３が除去されており、ソース配線２
３が従来より下の位置に形成される。また、ソースＣｓ
延伸部２０５、２０６は、ソース配線２３と同様に、ソ
ースＣｓ延伸配線１２６を除いて、ゲート絶縁膜３３が
除去されており、従来のソース配線２３より下の位置に
形成される。

【０１０６】その分、ソース配線２３と画素電極２１と
の距離が長くなり、上部にある画素電極間の容量を低減
を図ることができる。

【０１０７】次に、実施形態４のアクティブマトリクス
基板の製造方法について説明する。

【０１０８】実施形態４は実施形態２および実施形態３
の製造方法とほぼ同様であり、冗長構造であるソースＣ
ｓ延伸部２０５、２０６が異なる。共通する部分の説明
は省略する。

【０１０９】まず、ガラスなどの透明絶縁性基板３１上
に、ゲート電極３２、ゲート配線２２、付加容量配線２
７、ゲート絶縁膜３３を形成する。

【０１１０】実施形態４では、図１２から図１７に示す
ように、ゲート配線２２、ゲート電極３２、付加容量配
線２７を形成後、ゲート配線２２とソース配線２３との
交差部を除くソース配線２３の下部に相当する領域２０
１、２０２、ソース延伸部２０３、２０４、ソースＣｓ
延伸部２０５、２０６において、ゲート絶縁膜３３を除
去する。

【０１１１】しかし、ソース配線２３とゲート配線２２
が交差している部分は、ゲート配線２２の上にゲート絶
縁膜３３が形成されている。

【０１１２】次に、半導体層３４、チャネル保護層３
５、ソース電極３６ａおよびドレイン電極３６ｂとなる
ｎ⁺ Ｓｉ層順次成膜して形成する。

【０１１３】次に、ソース配線２３および接続電極２５
を構成する透明導電膜３７ａ、３７ａａをスパッタ法に
より順次成膜して所定形状にパターニングする。

【０１１４】この工程において、実施形態４では、ゲー
ト配線２２とソース配線２３との交差部および付加容量
配線２７とソース配線２３との交差部を除くソース配線
２３の下部に相当する領域２０１、２０２、ソース延伸
部２０３、２０４、ソースＣｓ延伸部２０５、２０６の
所では、透明絶縁性基板３１上に直接ソース配線２３を
形成する。

【０１１５】図１６に示すように、ソース配線２３とゲ
ート配線２２が交差している部分およびソース配線２３
と付加容量配線２７が交差している部分では、ゲート配
線２２および付加容量配線２７の上にゲート絶縁膜３３
を形成した上に、ソース配線２３を形成する。

【０１１６】このＴＦＴ２４付近のソース配線２３はソ
ース電極３６ａの一部を覆って、ソース延伸部２０３に
まで、透明絶縁性基板３１上に直接形成される。従っ
て、ソース配線２３はゲート絶縁膜３３と同じ平面上に
形成される。

【０１１７】ソース延伸部２０４では、ソース配線２３
を透明絶縁性基板３１上に直接形成され、ソース配線２
３はゲート絶縁膜３３と同じ平面上に形成される。

【０１１８】付加容量配線２７付近のソース配線２３
は、ソースＣｓ延伸部２０５、２０６において、透明絶
縁性基板３１上に直接形成され、ソース配線２３はゲー
ト絶縁膜３３と同じ平面上に形成される。

【０１１９】実施形態４ではソース配線を透明導電膜で
形成したが、ソース配線を透明でない導電膜もしくは金
属膜で形成しても良い。

【０１２０】次に、図１７に示すように、ソース延伸部
２０３のソース配線２３と、ソース延伸部２０４のソー
ス配線２３との間をはしわたすように、透明導電膜を用
いて、ソース延伸配線１１６を形成する。さらに、ソー
スＣｓ延伸部２０５のソース配線２３と、ソースＣｓ延
伸部２０６のソース配線２３との間を橋渡すように、透
明導電膜を用いて、ソースＣｓ延伸配線１２６を形成す
る。

【０１２１】次に、その上に、層間絶縁膜３８、コンタ
クトホール２６、画素電極２１を形成し、実施形態４の
アクティブマトリクス基板を製造することができる。層
間絶縁膜３８の形成以下の説明は、実施形態２および実
施形態３と同様であるので、省略する。

【０１２２】次に、図１８に、ゲート配線２２とソース
配線２３の交差部および付加容量配線２７とソース配線
２２の交差部におけるソース断線の修正方法を示す。

【０１２３】図１８に示すように、ゲート配線２２とソ
ース配線２３の交差部、付加容量配線２７とソース配線
２３の交差部において、異物などのために、ソース配線
２３に断線箇所３００が生じて、リークが発生する。

【０１２４】この実施形態４の構造によれば、ソース配
線２３と付加容量配線２７の交差部においてリークが発
生しても、矢印に示すように、ソースＣｓ延伸部２０
５、ソースＣｓ延伸配線１２６、ソースＣｓ延伸部２０
６を通過することにより、リーク箇所を迂回することが
でき、表示画面上の欠陥をなくすことができる。

【０１２５】また、ソース配線２３とゲート配線２２の
交差部においてリークが発生した場合、図１８に示すよ
うに、矢印に示すように、ソース延伸部２０３、ソース
延伸配線１１６、ソース延伸部２０４を通過することに
より、リーク箇所を迂回することができ、表示画面上の
欠陥をなくすことができる。

【０１２６】

【発明の効果】本発明は、層間絶縁膜上に画素電極が設
けられたアクティブマトリクス基板において、ゲート配
線もしくは付加容量配線とソース配線との交差部を除く
ソース配線下では、ゲート絶縁膜を設けない構造によ
り、ソース配線と画素電極間の容量を低減し、表示品位
の劣化を防ぐことができる。

【０１２７】ゲート配線もしくは付加容量配線とソース
配線との交差部近傍において、ソース配線の冗長構造を
設けることにより、交差部における断線やリークによる
画像の致命的欠陥を防ぐことができる。

【０１２８】冗長構造を透明導電膜で形成することによ
り、開口率の低下を防ぐことができる。

【図面の簡単な説明】

【図１】実施形態１の液晶表示装置におけるアクティブ
マトリクス基板の１画素部分の構成を示す平面図であ
る。

【図２】図１のＡ−Ａ断面図である。

【図３】図１のＢ−Ｂ断面図である。

【図４】実施形態２の液晶表示装置におけるアクティブ
マトリクス基板の１画素部分の構成を示す平面図であ
る。

【図５】図４のＣ−Ｃ断面図である。

【図６】図４のＤ−Ｄ断面図である。

【図７】実施形態３の液晶表示装置におけるアクティブ
マトリクス基板の１画素部分の構成を示す平面図であ
る。

【図８】図７のＥ−Ｅ断面図である。

【図９】図７のＦ−Ｆ断面図である。

【図１０】図７のＧ−Ｇ断面図である。

【図１１】ゲート配線とソース配線の交差部におけるソ
ース断線の修正方法を示す図である。

【図１２】実施形態４の液晶表示装置におけるアクテ
ィブマトリクス基板の１画素部分の構成を示す平面図で
ある。

【図１３】図１２のＨ−Ｈ断面図である。

【図１４】図１２のＫ−Ｋ断面図である。

【図１５】図１２のＬ−Ｌ断面図である。

【図１６】図１２のＤ−Ｄ断面図である。

【図１７】図１２のＧ−Ｇ断面図である。

【図１８】ゲート配線とソース配線の交差部と、付加容
量配線とソース配線の交差部におけるソース断線の修正
方法を示す図である。

【図１９】従来の液晶表示装置の構成を示す回路図であ
る。

【図２０】従来の液晶表示装置におけるアクティブマト
リクス基板の１画素部分の構成を示す平面図である。

【図２１】図２０のＡ−Ａ断面図である。

【符号の説明】

１２１画素電極２２４ＴＦＴ３２２ゲート配線４２３ソース配線５付加容量６共通配線１０３３ゲート絶縁膜１１３１透明絶縁性基板１２３４半導体層１３３５チャネル保護層１４ａ１４ｂｎ⁺ Ｓｉ層２５接続電極２５ａ付加容量電極２６コンタクトホール２７付加容量配線３２ゲート電極３６ａソース電極３６ｂドレイン電極３７ａ３７ａａ透明導電膜３８層間絶縁膜１１６ソース延伸配線１２６ソースＣｓ延伸配線２００２０１２０２領域２０３２０４ソース延伸部２０５２０６ソースＣｓ延伸部３００断線箇所

Claims

【特許請求の範囲】

【請求項１】走査配線と、信号配線と、該走査配線と
信号配線との交差部近傍にスイッチング素子とが設けら
れ、前記走査配線と、信号配線と、スイッチング素子の上部
に層間絶縁膜が設けられ、前記層間絶縁膜の上に透明導
電膜からなる画素電極が設けられた液晶表示装置におい
て、前記走査配線と信号配線との交差部を除く部分は、基板
の上に直接信号配線を設けることを特徴とする液晶表示
装置。
【請求項２】前記信号配線間に信号配線と直交して設
けられている付加容量配線と信号配線との交差部を除く
部分は、基板の上に直接信号配線を設けることを特徴と
する請求項１記載の液晶表示装置。
【請求項３】走査配線と、信号配線と、該走査配線と
信号配線との交差部近傍にスイッチング素子とが設けら
れ、前記走査配線と、信号配線と、スイッチング素子の上部
に層間絶縁膜が設けられ、前記層間絶縁膜の上に透明導
電膜からなる画素電極が設けられた液晶表示装置におい
て、前記走査配線と信号配線との交差部毎に、走査配線を挟
んだ両側に信号配線の延伸部を設け、前記信号配線の延伸部と、走査配線と信号配線との交差
部を除く部分は、基板の上に直接信号配線を設けること
を特徴とする液晶表示装置。
【請求項４】前記信号配線間に信号配線と直交して設
けられている付加容量配線と信号配線との交差部毎に、
前記付加容量配線を挟んだ両側に信号配線の延伸部を設
け、前記付加容量配線を挟んだ信号配線の延伸部と、前記付
加容量配線と信号配線との交差部を除く部分は、基板の
上に直接信号配線を設けることを特徴とする請求項３に
記載の液晶表示装置。
【請求項５】前記走査配線を挟んだ前記信号配線の延
伸部間は、走査配線をまたぐ形で形成され、電気的に接
続される配線を設けることを特徴とする請求項３記載の
液晶表示装置。
【請求項６】前記付加容量配線を挟んだ前記信号配線
の延伸部間は、付加容量配線をまたぐ形で形成され、電
気的に接続される配線を設けることを特徴とする請求項
４記載の液晶表示装置。