JPH10274956A - プラズマディスプレイパネル用駆動回路 - Google Patents
プラズマディスプレイパネル用駆動回路Info
- Publication number
- JPH10274956A JPH10274956A JP9079533A JP7953397A JPH10274956A JP H10274956 A JPH10274956 A JP H10274956A JP 9079533 A JP9079533 A JP 9079533A JP 7953397 A JP7953397 A JP 7953397A JP H10274956 A JPH10274956 A JP H10274956A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- output
- fet
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 駆動パルスの出力ラインに設けられたトラン
ジスタスイッチ（ＦＥＴスイッチ１４）の動作を安定さ
せる。 【解決手段】 ＦＥＴスイッチ１４の出力側には、ＤＣ
／ＤＣコンバータ２４が接続され、ここでＦＥＴスイッ
チ１４の出力側を基準とした＋５Ｖを発生している。Ｆ
ＥＴスイッチ１４には、そのオフ時−Ｖ電源からの−Ｖ
が供給されるが、このときＤＣ／ＤＣコンバータ２４の
フローティング状態の電圧発生により、ＦＥＴ１４の出
力側電圧がゲート側電圧より低くなろうとする。しか
し、ダイオード３２があるため、ＦＥＴ１４の出力側電
圧は、−Ｖにクランプされる。これによって、ＦＥＴス
イッチのオフ動作が不安定になるのを防止する。
ジスタスイッチ（ＦＥＴスイッチ１４）の動作を安定さ
せる。 【解決手段】 ＦＥＴスイッチ１４の出力側には、ＤＣ
／ＤＣコンバータ２４が接続され、ここでＦＥＴスイッ
チ１４の出力側を基準とした＋５Ｖを発生している。Ｆ
ＥＴスイッチ１４には、そのオフ時−Ｖ電源からの−Ｖ
が供給されるが、このときＤＣ／ＤＣコンバータ２４の
フローティング状態の電圧発生により、ＦＥＴ１４の出
力側電圧がゲート側電圧より低くなろうとする。しか
し、ダイオード３２があるため、ＦＥＴ１４の出力側電
圧は、−Ｖにクランプされる。これによって、ＦＥＴス
イッチのオフ動作が不安定になるのを防止する。
Description
【０００１】
【発明の属する技術分野】この発明は、プラズマディス
プレイパネル（ＰＤＰ）を駆動するプラズマディスプレ
イ用駆動回路に関する。
プレイパネル（ＰＤＰ）を駆動するプラズマディスプレ
イ用駆動回路に関する。
【０００２】
【従来の技術】従来より、フラットパネルタイプのディ
スプレイの１つとして、プラズマディスプレイパネル
（ＰＤＰ）が知られており、陰極線管（ＣＲＴ）に代わ
るものとして注目されている。
スプレイの１つとして、プラズマディスプレイパネル
（ＰＤＰ）が知られており、陰極線管（ＣＲＴ）に代わ
るものとして注目されている。
【０００３】このＰＤＰでは、映像信号を画素毎のデジ
タルデータとし、各画素に対応する放電セルにおいて放
電発光を行うことで表示を行う。そして、この放電は、
各放電セルに画素毎のデータに対応した壁電圧を付与
し、その後維持パルスと呼ばれるパルスを全放電セルに
印加する。これによって、壁電圧が予め付与されていた
放電セルのみが放電し、デジタルデータに応じて表示が
行われる。ここで、この放電するか否かの制御では、１
ビットの輝度しか表現できない。このため、１フィール
ドを輝度の階調数に対応する数のサブフィールドに分
け、これらサブフィールド毎の放電するか否かを制御す
ることによって、所定の階調数の輝度表示を行ってい
る。
タルデータとし、各画素に対応する放電セルにおいて放
電発光を行うことで表示を行う。そして、この放電は、
各放電セルに画素毎のデータに対応した壁電圧を付与
し、その後維持パルスと呼ばれるパルスを全放電セルに
印加する。これによって、壁電圧が予め付与されていた
放電セルのみが放電し、デジタルデータに応じて表示が
行われる。ここで、この放電するか否かの制御では、１
ビットの輝度しか表現できない。このため、１フィール
ドを輝度の階調数に対応する数のサブフィールドに分
け、これらサブフィールド毎の放電するか否かを制御す
ることによって、所定の階調数の輝度表示を行ってい
る。
【０００４】このようにＰＤＰでは、各放電セルにこれ
らが放電できるだけの電圧を印加しなければならない。
この放電に必要な電圧は２００Ｖ程度であり、駆動回路
においてこの２００Ｖの印加、非印加を制御する。
らが放電できるだけの電圧を印加しなければならない。
この放電に必要な電圧は２００Ｖ程度であり、駆動回路
においてこの２００Ｖの印加、非印加を制御する。
【０００５】そして、この駆動回路の維持パルスの発生
ラインには、回路の動作確保などのため、ＦＥＴ（電界
効果トランジスタ）スイッチが設けられる。すなわち、
パルスのＨ（高電圧時）にのみＦＥＴスイッチをオン
し、Ｌ（低電圧時）ＦＥＴスイッチをオフしておき、放
電用の駆動電力の回収などを効果的に行うようにしてい
る。
ラインには、回路の動作確保などのため、ＦＥＴ（電界
効果トランジスタ）スイッチが設けられる。すなわち、
パルスのＨ（高電圧時）にのみＦＥＴスイッチをオン
し、Ｌ（低電圧時）ＦＥＴスイッチをオフしておき、放
電用の駆動電力の回収などを効果的に行うようにしてい
る。
【０００６】
【発明が解決しようとする課題】ところが、各種実験に
より、このＦＥＴスイッチの低電圧時のオフ動作が不安
定であることが分かった。そこで、回路における各種ポ
イントの電位を計測し、その原因を調査した。この結
果、ＦＥＴスイッチのオフ時におけるソース側の電圧が
ゲートの電圧に比べ低くなっており、ゲートソース間に
電圧が発生していることが分かった。そして、これはＦ
ＥＴのソース側にフローティング電源としてＤＣ−ＤＣ
コンバータが接続されているからである。すなわち、Ｄ
Ｃ−ＤＣコンバータがドライバ用ＩＣのために５Ｖを発
生すると、この５ＶがＧＮＤから見て、例えば２．５Ｖ
ずつに分圧され、ＤＣ／ＤＣコンバータの＋出力がＧＮ
Ｄから見て２．５Ｖ、−出力が−２，５Ｖになる。ＤＣ
−ＤＣコンバータの−出力は、ＦＥＴスイッチのソース
側に接続されているため、ＦＥＴスイッチのソース側が
−２．５Ｖになってしまう。一方、ＦＥＴスイッチのゲ
ート電圧は、ＧＮＤを基準として動作するため、ＦＥＴ
スイッチは、低電圧のオフ時において、ソースがゲート
より、２，５Ｖ低く設定されることになる。そこで、Ｆ
ＥＴスイッチのオフが不安定になっていることが分かっ
た。
より、このＦＥＴスイッチの低電圧時のオフ動作が不安
定であることが分かった。そこで、回路における各種ポ
イントの電位を計測し、その原因を調査した。この結
果、ＦＥＴスイッチのオフ時におけるソース側の電圧が
ゲートの電圧に比べ低くなっており、ゲートソース間に
電圧が発生していることが分かった。そして、これはＦ
ＥＴのソース側にフローティング電源としてＤＣ−ＤＣ
コンバータが接続されているからである。すなわち、Ｄ
Ｃ−ＤＣコンバータがドライバ用ＩＣのために５Ｖを発
生すると、この５ＶがＧＮＤから見て、例えば２．５Ｖ
ずつに分圧され、ＤＣ／ＤＣコンバータの＋出力がＧＮ
Ｄから見て２．５Ｖ、−出力が−２，５Ｖになる。ＤＣ
−ＤＣコンバータの−出力は、ＦＥＴスイッチのソース
側に接続されているため、ＦＥＴスイッチのソース側が
−２．５Ｖになってしまう。一方、ＦＥＴスイッチのゲ
ート電圧は、ＧＮＤを基準として動作するため、ＦＥＴ
スイッチは、低電圧のオフ時において、ソースがゲート
より、２，５Ｖ低く設定されることになる。そこで、Ｆ
ＥＴスイッチのオフが不安定になっていることが分かっ
た。
【０００７】この発明は、上述のような課題を解決する
ためになされたもので、ＦＥＴなどで構成されるトラン
ジスタスイッチのオフ動作を安定させることのできるプ
ラズマディスプレイパネルの駆動回路を提供することを
目的とする。
ためになされたもので、ＦＥＴなどで構成されるトラン
ジスタスイッチのオフ動作を安定させることのできるプ
ラズマディスプレイパネルの駆動回路を提供することを
目的とする。
【０００８】
【課題を解決するための手段】この発明は、プラズマデ
ィスプレイパネルを駆動するプラズマディスプレイ用駆
動回路であって、駆動パルスを供給する駆動パルスライ
ンに設けられ、オンオフされるトランジスタスイッチ
と、駆動パルスラインが高電圧の時に高電圧源からの出
力電圧を供給し、駆動パルスラインが低電圧の時に低電
圧源からの出力電圧を供給し、上記トランジスタスイッ
チのオンオフを制御するスイッチ制御電圧をトランジス
タスイッチの制御電極に供給するスイッチ制御電圧供給
回路と、トランジスタスイッチの出力側の電位を基準と
して、同じ電位を基準として動作する回路の動作用電圧
を発生するフローティング電源と、上記低電圧源の出力
とトランジスタスイッチの出力との間に設けられ、トラ
ンジスタスイッチの出力側の電圧を上記低電圧源の出力
以下にならないようにクランプするクランプダイオード
素子と、を有し、上記フローティング電源の動作用基準
電圧の発生により、トランジスタスイッチの出力側電圧
がその制御電極の電圧に比べ低くなり、上記トランジス
タスイッチの動作が不安定になるのを防止するものであ
る。
ィスプレイパネルを駆動するプラズマディスプレイ用駆
動回路であって、駆動パルスを供給する駆動パルスライ
ンに設けられ、オンオフされるトランジスタスイッチ
と、駆動パルスラインが高電圧の時に高電圧源からの出
力電圧を供給し、駆動パルスラインが低電圧の時に低電
圧源からの出力電圧を供給し、上記トランジスタスイッ
チのオンオフを制御するスイッチ制御電圧をトランジス
タスイッチの制御電極に供給するスイッチ制御電圧供給
回路と、トランジスタスイッチの出力側の電位を基準と
して、同じ電位を基準として動作する回路の動作用電圧
を発生するフローティング電源と、上記低電圧源の出力
とトランジスタスイッチの出力との間に設けられ、トラ
ンジスタスイッチの出力側の電圧を上記低電圧源の出力
以下にならないようにクランプするクランプダイオード
素子と、を有し、上記フローティング電源の動作用基準
電圧の発生により、トランジスタスイッチの出力側電圧
がその制御電極の電圧に比べ低くなり、上記トランジス
タスイッチの動作が不安定になるのを防止するものであ
る。
【０００９】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面に基づいて説明する。図１は、この実施の形
態の全体構成を示す図である。
いて、図面に基づいて説明する。図１は、この実施の形
態の全体構成を示す図である。
【００１０】正パルス作成回路１０は、放電セルに印加
する正パルスを発生する。この実施の形態において正パ
ルスは、Ｖ＝＋１８０Ｖである。この正パルス作成回路
１０からの出力ラインである駆動パルスライン１２に
は、ＦＥＴスイッチ１４がトランジスタスイッチとして
接続されている。このＦＥＴスイッチ１４は、Ｎチャン
ネルのＦＥＴから構成され、そのドレインが正パルス作
成回路１０からの駆動パルスライン１２に接続される。
する正パルスを発生する。この実施の形態において正パ
ルスは、Ｖ＝＋１８０Ｖである。この正パルス作成回路
１０からの出力ラインである駆動パルスライン１２に
は、ＦＥＴスイッチ１４がトランジスタスイッチとして
接続されている。このＦＥＴスイッチ１４は、Ｎチャン
ネルのＦＥＴから構成され、そのドレインが正パルス作
成回路１０からの駆動パルスライン１２に接続される。
【００１１】このＦＥＴスイッチ１４のゲートは、スイ
ッチ制御電圧供給回路１６に接続されている。このスイ
ッチ制御電圧供給回路１６は、ＦＥＴスイッチのゲート
をＦＥＴ１８を介し＋Ｖ電源に接続すると共に、ＦＥＴ
２０を介し−Ｖ電源に接続する。ここで、ＦＥＴ１８
は、Ｐチャネル、ＦＥＴ２０はＮチャネルのＦＥＴであ
り、同一の信号を受けＦＥＴ１８または２０のいずれか
一方がオンする。すなわち、正パルス作成回路１０から
＋Ｖの高電圧が出力されているときにのみ、ＦＥＴ１８
がオンしＦＥＴスイッチ１４がオンする。これによっ
て、ＦＥＴスイッチ１４のゲートにスイッチ制御電圧が
供給される。
ッチ制御電圧供給回路１６に接続されている。このスイ
ッチ制御電圧供給回路１６は、ＦＥＴスイッチのゲート
をＦＥＴ１８を介し＋Ｖ電源に接続すると共に、ＦＥＴ
２０を介し−Ｖ電源に接続する。ここで、ＦＥＴ１８
は、Ｐチャネル、ＦＥＴ２０はＮチャネルのＦＥＴであ
り、同一の信号を受けＦＥＴ１８または２０のいずれか
一方がオンする。すなわち、正パルス作成回路１０から
＋Ｖの高電圧が出力されているときにのみ、ＦＥＴ１８
がオンしＦＥＴスイッチ１４がオンする。これによっ
て、ＦＥＴスイッチ１４のゲートにスイッチ制御電圧が
供給される。
【００１２】そして、ＦＥＴスイッチ１４のソースゲー
ト間にはダイオード２２が設けられ、ＦＥＴスイッチ１
４のソースがゲートと同じ低電圧になるようにしてい
る。
ト間にはダイオード２２が設けられ、ＦＥＴスイッチ１
４のソースがゲートと同じ低電圧になるようにしてい
る。
【００１３】ＦＥＴスイッチ１４のソースには、ＤＣ／
ＤＣコンバータ２４が接続されている。このＤＣ／ＤＣ
コンバータ２４は、ＦＥＴスイッチ１４のソース側の電
位を基準として５Ｖの電圧（ＦＥＴスイッチを基準とし
て動作する回路の動作用基準電圧）を発生するものであ
る。このために、１次側に５Ｖの電圧を受け、２次側に
ＦＥＴスイッチ１４のソース側電位を基準として０Ｖ、
＋５Ｖを発生する。また、ＤＣ／ＤＣコンバータ２４
は、その１次側と２次側が絶縁されており、ＦＥＴスイ
ッチ１４のソース側において電位的に浮いているフロー
ティング電源である。
ＤＣコンバータ２４が接続されている。このＤＣ／ＤＣ
コンバータ２４は、ＦＥＴスイッチ１４のソース側の電
位を基準として５Ｖの電圧（ＦＥＴスイッチを基準とし
て動作する回路の動作用基準電圧）を発生するものであ
る。このために、１次側に５Ｖの電圧を受け、２次側に
ＦＥＴスイッチ１４のソース側電位を基準として０Ｖ、
＋５Ｖを発生する。また、ＤＣ／ＤＣコンバータ２４
は、その１次側と２次側が絶縁されており、ＦＥＴスイ
ッチ１４のソース側において電位的に浮いているフロー
ティング電源である。
【００１４】さらに、ＦＥＴスイッチ１４のソース側に
は、ドライブ用ＩＣ２６が接続されている。このドライ
ブ用ＩＣ２６は、直列接続されたダイオードＤ１、Ｄ２
と、同じく直列接続されたスイッチＳ１、Ｓ２を有して
いる。ＦＥＴスイッチ１４のソース側は、ダイオードＤ
１のアノードに接続され、このダイオードＤ１のカソー
ドがダイオードＤ２のアノードに接続されている。ま
た、ダイオードＤ２のカソードは、負駆動パルスライン
２８に接続されている。そして、ダイオードＤ２とＤ１
の接続点がパルスの出力端になっており、ＰＤＰの電極
に接続されている。従って、ＦＥＴスイッチ１４のソー
ス側電圧が高いときには、この電圧が出力端から出力さ
れ、正パルスが出力される。
は、ドライブ用ＩＣ２６が接続されている。このドライ
ブ用ＩＣ２６は、直列接続されたダイオードＤ１、Ｄ２
と、同じく直列接続されたスイッチＳ１、Ｓ２を有して
いる。ＦＥＴスイッチ１４のソース側は、ダイオードＤ
１のアノードに接続され、このダイオードＤ１のカソー
ドがダイオードＤ２のアノードに接続されている。ま
た、ダイオードＤ２のカソードは、負駆動パルスライン
２８に接続されている。そして、ダイオードＤ２とＤ１
の接続点がパルスの出力端になっており、ＰＤＰの電極
に接続されている。従って、ＦＥＴスイッチ１４のソー
ス側電圧が高いときには、この電圧が出力端から出力さ
れ、正パルスが出力される。
【００１５】また、スイッチＳ１の一端がＦＥＴスイッ
チ１４のソース側に接続され、他端がスイッチＳ２の一
端に接続され、スイッチＳ２の他端が−９０Ｖの電源に
接続されている。従って、ＦＥＴスイッチ１４をオフ
し、スイッチＳ１をオフし、スイッチＳ２をオンするこ
とで、出力端から−９０Ｖが出力される。ドライブ用Ｉ
Ｃ２６は、通常は、ＦＥＴスイッチ１４の出力側の電圧
をそのまま出力するが、必要時（放電セルへの書き込み
電圧印加時）において、−９０Ｖを切換出力する。な
お、この制御は、外部から供給される制御信号に応じて
行われる。
チ１４のソース側に接続され、他端がスイッチＳ２の一
端に接続され、スイッチＳ２の他端が−９０Ｖの電源に
接続されている。従って、ＦＥＴスイッチ１４をオフ
し、スイッチＳ１をオフし、スイッチＳ２をオンするこ
とで、出力端から−９０Ｖが出力される。ドライブ用Ｉ
Ｃ２６は、通常は、ＦＥＴスイッチ１４の出力側の電圧
をそのまま出力するが、必要時（放電セルへの書き込み
電圧印加時）において、−９０Ｖを切換出力する。な
お、この制御は、外部から供給される制御信号に応じて
行われる。
【００１６】また、負駆動パルスライン２８は、負パル
ス作成回路３０に接続されている。そして、負パルスが
出力されるときに、ＦＥＴスイッチ１４をオフし、負駆
動パルスライン２８が−１８０Ｖに維持される。これに
よって、ドライブ用ＩＣ２６のダイオードＤ１とＤ２の
中間点の出力端から負パルスが出力される。なお、正パ
ルス作成回路１０及び負パルス作成回路３０は、単に＋
Ｖや−Ｖの電源に駆動パルスライン及び負駆動パルスラ
インに接続するものではなく、コイルやコンデンサなど
を利用してＰＤＰへの印加電力を回収利用する。
ス作成回路３０に接続されている。そして、負パルスが
出力されるときに、ＦＥＴスイッチ１４をオフし、負駆
動パルスライン２８が−１８０Ｖに維持される。これに
よって、ドライブ用ＩＣ２６のダイオードＤ１とＤ２の
中間点の出力端から負パルスが出力される。なお、正パ
ルス作成回路１０及び負パルス作成回路３０は、単に＋
Ｖや−Ｖの電源に駆動パルスライン及び負駆動パルスラ
インに接続するものではなく、コイルやコンデンサなど
を利用してＰＤＰへの印加電力を回収利用する。
【００１７】そして、この実施の形態では、スイッチ制
御電圧供給回路１６において、ＦＥＴスイッチ１４のソ
ース側を−Ｖ電源に接続するダイオード３２が、クラン
プダイオード素子として設けられている。すなわち、こ
のダイオード３２は、−Ｖ電源からＦＥＴスイッチ１４
のソース側に向けて電流を流すものであり、ＦＥＴスイ
ッチ１４のソース側の電圧を実質的に−Ｖ以下にならな
いようにクリップする。
御電圧供給回路１６において、ＦＥＴスイッチ１４のソ
ース側を−Ｖ電源に接続するダイオード３２が、クラン
プダイオード素子として設けられている。すなわち、こ
のダイオード３２は、−Ｖ電源からＦＥＴスイッチ１４
のソース側に向けて電流を流すものであり、ＦＥＴスイ
ッチ１４のソース側の電圧を実質的に−Ｖ以下にならな
いようにクリップする。
【００１８】このような回路において、正パルス作成回
路１０が高電圧＋Ｖ（＋１８０Ｖ）を出力しているとき
には、ＦＥＴ１８がオンになり、これによってＦＥＴス
イッチ１４もオンになる。一方、負駆動パルスライン２
８は、負パルス作成回路３０によりオープン状態とされ
ている。従って、ドライブ用ＩＣ２６の出力端から＋１
８０Ｖが出力される。また、負パルス作成回路３０から
負パルスが出力された場合には、これに同期してＦＥＴ
スイッチ１４のソース側も−１８０Ｖになり、ドライブ
用ＩＣ２６の出力端から負パルスが出力される。
路１０が高電圧＋Ｖ（＋１８０Ｖ）を出力しているとき
には、ＦＥＴ１８がオンになり、これによってＦＥＴス
イッチ１４もオンになる。一方、負駆動パルスライン２
８は、負パルス作成回路３０によりオープン状態とされ
ている。従って、ドライブ用ＩＣ２６の出力端から＋１
８０Ｖが出力される。また、負パルス作成回路３０から
負パルスが出力された場合には、これに同期してＦＥＴ
スイッチ１４のソース側も−１８０Ｖになり、ドライブ
用ＩＣ２６の出力端から負パルスが出力される。
【００１９】ここで、ダイオード３２がなかった場合に
ついて考える。この場合においてもＦＥＴ１８がオフさ
れたとき、ＦＥＴスイッチ１４のソースとゲートが共に
−１８０Ｖに維持されオフされるはずである。これは、
元々−１８０Ｖより低い電圧はなく、ＦＥＴスイッチ１
４のゲートの電圧が−１８０Ｖになった場合には、ダイ
オード２２によりそのソースも−１８０Ｖになるからで
ある。
ついて考える。この場合においてもＦＥＴ１８がオフさ
れたとき、ＦＥＴスイッチ１４のソースとゲートが共に
−１８０Ｖに維持されオフされるはずである。これは、
元々−１８０Ｖより低い電圧はなく、ＦＥＴスイッチ１
４のゲートの電圧が−１８０Ｖになった場合には、ダイ
オード２２によりそのソースも−１８０Ｖになるからで
ある。
【００２０】ところが、ＦＥＴスイッチ１４のソース側
のラインには、ＤＣ／ＤＣコンバータ２４がフローティ
ング電源としてのっている。そして、このＤＣ／ＤＣコ
ンバータ２４の＋出力及び−出力の絶縁抵抗を等しいと
した場合、各々からＧＮＤに対して発生するインピーダ
ンスが等しくなり、発生する５Ｖが分配されることにな
る。このため、ＤＣ／ＤＣコンバータ２４の＋出力側は
ＧＮＤから見て＋２．５Ｖに、−出力側はＧＮＤから見
て−２．５Ｖに電圧５Ｖが分圧される。従って、ダイオ
ード３２がない場合には、ＦＥＴスイッチ１４がオフし
ているとき、ＦＥＴスイッチ１４のソース側は、ゲート
に比べて−２．５Ｖになる。そこで、ＦＥＴスイッチ１
４のオフ動作が不安定になってしまう。
のラインには、ＤＣ／ＤＣコンバータ２４がフローティ
ング電源としてのっている。そして、このＤＣ／ＤＣコ
ンバータ２４の＋出力及び−出力の絶縁抵抗を等しいと
した場合、各々からＧＮＤに対して発生するインピーダ
ンスが等しくなり、発生する５Ｖが分配されることにな
る。このため、ＤＣ／ＤＣコンバータ２４の＋出力側は
ＧＮＤから見て＋２．５Ｖに、−出力側はＧＮＤから見
て−２．５Ｖに電圧５Ｖが分圧される。従って、ダイオ
ード３２がない場合には、ＦＥＴスイッチ１４がオフし
ているとき、ＦＥＴスイッチ１４のソース側は、ゲート
に比べて−２．５Ｖになる。そこで、ＦＥＴスイッチ１
４のオフ動作が不安定になってしまう。
【００２１】しかし、この実施の形態では、ＦＥＴスイ
ッチ１４のソース側の電圧を−１８０Ｖにクリップする
ダイオード３２を有している。従って、このＦＥＴスイ
ッチ１４のソース側電位は、このダイオード３２の存在
により、−１８０Ｖ以下になることはなくなる。従っ
て、ＦＥＴスイッチ１４のオフ状態の安定化を図ること
ができる。なお、ＤＣ／ＤＣコンバータ２４の＋出力が
ＧＮＤから見て＋５Ｖ、−出力が０Ｖになる。
ッチ１４のソース側の電圧を−１８０Ｖにクリップする
ダイオード３２を有している。従って、このＦＥＴスイ
ッチ１４のソース側電位は、このダイオード３２の存在
により、−１８０Ｖ以下になることはなくなる。従っ
て、ＦＥＴスイッチ１４のオフ状態の安定化を図ること
ができる。なお、ＤＣ／ＤＣコンバータ２４の＋出力が
ＧＮＤから見て＋５Ｖ、−出力が０Ｖになる。
【００２２】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００２３】すなわち、この発明では、低電圧源の出力
とトランジスタスイッチの出力との間に、スイッチ制御
電圧供給回路がトランジスタスイッチに低電圧源からの
出力を供給したときに、トランジスタスイッチの出力側
の電圧を上記低電圧源の出力以下にならないようにクラ
ンプするクランプダイオード素子を設けられている。こ
れによって、トランジスタスイッチの出力側でフローテ
ィング電源の動作用基準電圧を発生することにより、ト
ランジスタスイッチの出力側電圧がその制御電極の電圧
に比べ低くなり、上記トランジスタスイッチのオフ動作
が不安定になるのを防止することができる。
とトランジスタスイッチの出力との間に、スイッチ制御
電圧供給回路がトランジスタスイッチに低電圧源からの
出力を供給したときに、トランジスタスイッチの出力側
の電圧を上記低電圧源の出力以下にならないようにクラ
ンプするクランプダイオード素子を設けられている。こ
れによって、トランジスタスイッチの出力側でフローテ
ィング電源の動作用基準電圧を発生することにより、ト
ランジスタスイッチの出力側電圧がその制御電極の電圧
に比べ低くなり、上記トランジスタスイッチのオフ動作
が不安定になるのを防止することができる。
【図１】 この発明の実施の形態を示す回路図である。
１０ 正パルス作成回路、１２ 駆動パルスライン、１
４ ＦＥＴスイッチ（トランジスタスイッチ）、１６
スイッチ制御電圧供給回路、２４ ＤＣ／ＤＣコンバー
タ（フローティング電源）、２６ ドライブ用ＩＣ。
４ ＦＥＴスイッチ（トランジスタスイッチ）、１６
スイッチ制御電圧供給回路、２４ ＤＣ／ＤＣコンバー
タ（フローティング電源）、２６ ドライブ用ＩＣ。
Claims (1)
- 【請求項１】 プラズマディスプレイパネルを駆動する
プラズマディスプレイ用駆動回路であって、 駆動パルスを供給する駆動パルスラインに設けられ、オ
ンオフされるトランジスタスイッチと、 駆動パルスラインが高電圧の時に高電圧源からの出力電
圧を供給し、駆動パルスラインが低電圧の時に低電圧源
からの出力電圧を供給し、上記トランジスタスイッチの
オンオフを制御するスイッチ制御電圧をトランジスタス
イッチの制御電極に供給するスイッチ制御電圧供給回路
と、 トランジスタスイッチの出力側の電位を基準として、同
じ電位を基準として動作する回路の動作用電圧を発生す
るフローティング電源と、 上記低電圧源の出力とトランジスタスイッチの出力との
間に設けられ、トランジスタスイッチの出力側の電圧を
上記低電圧源の出力電圧以下にならないようにクランプ
するクランプダイオード素子と、 を有し、 上記フローティング電源の動作用基準電圧の発生によ
り、トランジスタスイッチの出力側電圧がその制御電極
の電圧に比べ低くなり、上記トランジスタスイッチの動
作が不安定になるのを防止することを特徴とするプラズ
マディスプレイ用駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9079533A JPH10274956A (ja) | 1997-03-31 | 1997-03-31 | プラズマディスプレイパネル用駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9079533A JPH10274956A (ja) | 1997-03-31 | 1997-03-31 | プラズマディスプレイパネル用駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10274956A true JPH10274956A (ja) | 1998-10-13 |
Family
ID=13692639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9079533A Pending JPH10274956A (ja) | 1997-03-31 | 1997-03-31 | プラズマディスプレイパネル用駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10274956A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007264632A (ja) * | 2006-03-29 | 2007-10-11 | Samsung Sdi Co Ltd | プラズマ表示装置、プラズマ表示装置の駆動装置及びプラズマ表示装置の駆動方法 |
| CN100395804C (zh) * | 2006-06-16 | 2008-06-18 | 南京华显高科有限公司 | 场效应管悬浮驱动装置 |
-
1997
- 1997-03-31 JP JP9079533A patent/JPH10274956A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007264632A (ja) * | 2006-03-29 | 2007-10-11 | Samsung Sdi Co Ltd | プラズマ表示装置、プラズマ表示装置の駆動装置及びプラズマ表示装置の駆動方法 |
| CN100395804C (zh) * | 2006-06-16 | 2008-06-18 | 南京华显高科有限公司 | 场效应管悬浮驱动装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100845646B1 (ko) | 플라즈마 디스플레이 장치 | |
| US5994929A (en) | Driver for display panel | |
| KR20190066104A (ko) | Dc-dc 컨버터 및 이를 포함하는 표시 장치 | |
| KR970022928A (ko) | Ac형플라즈마 디스플레이장치 및 그 구동회로 | |
| JPH10105114A (ja) | Ｐｄｐの電力回収装置 | |
| JPWO2007060845A1 (ja) | Ｐｄｐ駆動装置及びプラズマディスプレイ | |
| US20120001836A1 (en) | Plasma display device | |
| US6605976B2 (en) | Half-bridge circuit | |
| JPH10274956A (ja) | プラズマディスプレイパネル用駆動回路 | |
| US12348124B2 (en) | Bootstrap device and buck-boost converter | |
| US7605781B2 (en) | Display panel driving method | |
| CN215580887U (zh) | 一种栅极驱动辅助电源 | |
| JP4955254B2 (ja) | Ｐｄｐ駆動装置及び表示装置 | |
| JP2010145788A (ja) | 蛍光表示管の電源回路装置 | |
| US20070188415A1 (en) | Apparatus for driving plasma display panel and plasma display | |
| US6376934B1 (en) | Voltage waveform generator | |
| TW201630318A (zh) | 開關電路 | |
| US7355569B2 (en) | Driving circuit of a plasma display panel | |
| JPH06251880A (ja) | 平面蛍光管駆動回路及び平面蛍光管を備えたバックライト装置 | |
| US20040155874A1 (en) | Apparatus for driving flat display panel | |
| JPH11282418A (ja) | Ｅｌ表示装置 | |
| KR0168006B1 (ko) | 램프 구동용 안정기의 드라이브회로 | |
| KR20070019622A (ko) | 플라즈마 디스플레이 패널 구동 회로 | |
| JPWO2007088804A1 (ja) | プラズマディスプレイ駆動装置並びにプラズマディスプレイ | |
| US20090121632A1 (en) | Plasma display device and driving apparatus thereof |