JPH10275075A - 不平衡マルチプレクサとアービタの組合せ - Google Patents
不平衡マルチプレクサとアービタの組合せInfo
- Publication number
- JPH10275075A JPH10275075A JP10071905A JP7190598A JPH10275075A JP H10275075 A JPH10275075 A JP H10275075A JP 10071905 A JP10071905 A JP 10071905A JP 7190598 A JP7190598 A JP 7190598A JP H10275075 A JPH10275075 A JP H10275075A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- multiplexer
- arbiter
- select
- receive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 アービタ・システムにおける最低速要求信号
パスの全信号転送時間を最小化すること。 【解決手段】 マルチプレクサ３１２は、各々が４個の
入力３１６〜３２２から出力３２４に伸長されている４
つのマルチプレクサ信号パスを有し、４つのマルチプレ
クサ信号パスの各時間特性は等しくない。マルチプレク
サ信号パス及び４つの要求信号値に対応する選択信号値
を提供するためにアービタ３１４によって要求される要
求信号転送時間の時間特性は、アービタ上で要求信号値
を処理し、且つ対応する入力３１６〜３２２から出力３
２４にソース信号を送信するために必要とされるアービ
タ・システム転送時間がマルチプレクサに対する各入力
についてほぼ等しくなるように整合される。
パスの全信号転送時間を最小化すること。 【解決手段】 マルチプレクサ３１２は、各々が４個の
入力３１６〜３２２から出力３２４に伸長されている４
つのマルチプレクサ信号パスを有し、４つのマルチプレ
クサ信号パスの各時間特性は等しくない。マルチプレク
サ信号パス及び４つの要求信号値に対応する選択信号値
を提供するためにアービタ３１４によって要求される要
求信号転送時間の時間特性は、アービタ上で要求信号値
を処理し、且つ対応する入力３１６〜３２２から出力３
２４にソース信号を送信するために必要とされるアービ
タ・システム転送時間がマルチプレクサに対する各入力
についてほぼ等しくなるように整合される。
Description
【０００１】
【発明の属する技術分野】本発明は、電子工学システム
における信号の交換及びルーティングに関する。より詳
細には、本発明は、同期ディジタル論理回路及びシステ
ムにおいて信号を転送するための高速アービタ及びマル
チプレクサの組合せに関する。
における信号の交換及びルーティングに関する。より詳
細には、本発明は、同期ディジタル論理回路及びシステ
ムにおいて信号を転送するための高速アービタ及びマル
チプレクサの組合せに関する。
【０００２】
【従来の技術】非常に多くの電子工学システムが、同一
システム内の構成要素間及び異なるシステムの構成要素
間において信号をルーティングするための信号転送装置
を備えている。例えば、一般的なコンピュータシステム
は、中央処理装置（ＣＰＵ）、入力／出力処理装置、メ
インメモリ、入力／出力装置、及び周辺装置を含む種々
の構成要素を備えている。これら構成要素は、バスある
いはスイッチといった信号転送装置によって相互結合さ
れ得る。信号転送装置及びシステムの他の特に一般的な
使用方法は、ネットワーク・ルーティング環境において
である。
システム内の構成要素間及び異なるシステムの構成要素
間において信号をルーティングするための信号転送装置
を備えている。例えば、一般的なコンピュータシステム
は、中央処理装置（ＣＰＵ）、入力／出力処理装置、メ
インメモリ、入力／出力装置、及び周辺装置を含む種々
の構成要素を備えている。これら構成要素は、バスある
いはスイッチといった信号転送装置によって相互結合さ
れ得る。信号転送装置及びシステムの他の特に一般的な
使用方法は、ネットワーク・ルーティング環境において
である。
【０００３】信号転送装置は、システム上における信号
転送時間を計測することにより識別され得る。同期信号
転送システムでは、情報は、ソース装置及び宛先装置の
双方に対して予め知られているタイム・スロットの間に
転送される。同期通信は、情報の転送に用いられるタイ
ム・スロットがシステム内の最も遅い装置によって主に
決定されるという短所を有している。従って、より早い
装置は、自身の最大速度で通信することができない。
転送時間を計測することにより識別され得る。同期信号
転送システムでは、情報は、ソース装置及び宛先装置の
双方に対して予め知られているタイム・スロットの間に
転送される。同期通信は、情報の転送に用いられるタイ
ム・スロットがシステム内の最も遅い装置によって主に
決定されるという短所を有している。従って、より早い
装置は、自身の最大速度で通信することができない。
【０００４】図１には、従来技術の一般的な信号パス・
アービタ・システム１００が図示されている。アービタ
・システム１００は、４つのソース信号パス１０２，１
０４，１０６及び１０８を、単一の宛先信号パス１１０
に対して同期して一時に１つ結合するために用いられ
る。各信号パス１０２，１０４，１０６，１０８及び１
１０は、ディジタルデータ及び制御信号を伝送し得る。
ディジタル信号の伝播に関しては、各信号パス１０２，
１０４，１０６，１０８及び１１０は、キュー、レジス
タ、または、先入れ先出し（ＦＩＦＯ）信号パスであり
得る。アービタ・システム１００は、従来技術の時間平
衡マルチプレクサ１１２及びアービタ１１４を有してい
る。マルチプレクサ１１２は、４つのマルチプレクサ入
力１１６，１１８，１２０及び１２２を有している。４
つのマルチプレクサ入力１１６，１１８，１２０及び１
２２の各々は、ソース信号パス１０２，１０４，１０６
及び１０８の１つからソース信号を受け取るために結合
されている。
アービタ・システム１００が図示されている。アービタ
・システム１００は、４つのソース信号パス１０２，１
０４，１０６及び１０８を、単一の宛先信号パス１１０
に対して同期して一時に１つ結合するために用いられ
る。各信号パス１０２，１０４，１０６，１０８及び１
１０は、ディジタルデータ及び制御信号を伝送し得る。
ディジタル信号の伝播に関しては、各信号パス１０２，
１０４，１０６，１０８及び１１０は、キュー、レジス
タ、または、先入れ先出し（ＦＩＦＯ）信号パスであり
得る。アービタ・システム１００は、従来技術の時間平
衡マルチプレクサ１１２及びアービタ１１４を有してい
る。マルチプレクサ１１２は、４つのマルチプレクサ入
力１１６，１１８，１２０及び１２２を有している。４
つのマルチプレクサ入力１１６，１１８，１２０及び１
２２の各々は、ソース信号パス１０２，１０４，１０６
及び１０８の１つからソース信号を受け取るために結合
されている。
【０００５】第１マルチプレクサ入力１１６は、第１ソ
ース信号パス１０２からソース信号Ａ０を受け取るため
に結合されている。第２マルチプレクサ入力１１８は、
第２ソース信号パス１０４からソース信号Ａ１を受け取
るために結合されている。第３マルチプレクサ入力１２
０は、第３ソース信号パス１０６からソース信号Ａ２を
受け取るために結合されている。第４マルチプレクサ入
力１２２は、第４ソース信号パス１０８からソース信号
Ａ３を受け取るために結合されている。マルチプレクサ
１１２はまた、マルチプレクサ出力１２４を有してい
る。宛先信号パス１１０は、マルチプレクサ出力１２４
から出力信号Ｙを受け取るために結合されている。マル
チプレクサ１１２は、アービタ１１４から受け取られる
マルチプレクサ選択信号により制御される。マルチプレ
クサ１１２は、選択バス１２６を介して選択信号を受け
取るために結合されているマルチプレクサ選択入力１２
５を有している。選択バス１２６は、アービタ１１４の
選択出力１２７からの選択信号を受け取るために結合さ
れている。一般的に、アービタ１１４は、ソース信号パ
ス１０２，１０４，１０６及び１０８に対してデキュー
制御バス１４０を介してデキュー制御信号を供給する。
アービタ１１４はまた、一般的に、宛先信号パス１１０
に対してエンキュー制御バス１３８を介してエンキュー
制御信号を供給する。
ース信号パス１０２からソース信号Ａ０を受け取るため
に結合されている。第２マルチプレクサ入力１１８は、
第２ソース信号パス１０４からソース信号Ａ１を受け取
るために結合されている。第３マルチプレクサ入力１２
０は、第３ソース信号パス１０６からソース信号Ａ２を
受け取るために結合されている。第４マルチプレクサ入
力１２２は、第４ソース信号パス１０８からソース信号
Ａ３を受け取るために結合されている。マルチプレクサ
１１２はまた、マルチプレクサ出力１２４を有してい
る。宛先信号パス１１０は、マルチプレクサ出力１２４
から出力信号Ｙを受け取るために結合されている。マル
チプレクサ１１２は、アービタ１１４から受け取られる
マルチプレクサ選択信号により制御される。マルチプレ
クサ１１２は、選択バス１２６を介して選択信号を受け
取るために結合されているマルチプレクサ選択入力１２
５を有している。選択バス１２６は、アービタ１１４の
選択出力１２７からの選択信号を受け取るために結合さ
れている。一般的に、アービタ１１４は、ソース信号パ
ス１０２，１０４，１０６及び１０８に対してデキュー
制御バス１４０を介してデキュー制御信号を供給する。
アービタ１１４はまた、一般的に、宛先信号パス１１０
に対してエンキュー制御バス１３８を介してエンキュー
制御信号を供給する。
【０００６】アービタ１１４は、マルチプレクサ１１２
を制御してソース信号をソース信号パス１０２，１０
４，１０６及び１０８の内の１つから宛先信号パス１１
０に通すようにアービタ１１４を促す要求信号を受け取
る。アービタ１１４は、４つの要求入力１３０，１３
２，１３４及び１３６を有する。第１要求入力１３０
は、マルチプレクサ１１２を制御してソース信号Ａ０を
第１ソース信号パス１０２から宛先信号パス１１０に通
すようアービタ１１４を促す第１要求信号ｒｅｑ＿０を
受け取るため結合されている。第２要求入力１３２は、
マルチプレクサ１１２を制御してソース信号Ａ１を第２
ソース信号パス１０４から宛先信号パス１１０に通すよ
うアービタ１１４を促す第２要求信号ｒｅｑ＿１を受け
取るため結合されている。第３要求入力１３４は、マル
チプレクサ１１２を制御してソース信号Ａ２を第３ソー
ス信号パス１０６から宛先信号パス１１０に通すようア
ービタ１１４を促す第３要求信号ｒｅｑ＿２を受け取る
ため結合されている。第４要求入力１３６は、マルチプ
レクサ１１２を制御してソース信号Ａ３を第４ソース信
号パス１０８から宛先信号パス１１０に通すようアービ
タ１１４を促す第４要求信号ｒｅｑ＿３を受け取るため
結合されている。４つの要求信号のうちのどれがアクテ
ィブであるかに応じて、アービタ１１４は、適切な選択
信号値をマルチプレクサ１１２にマルチプレクサ選択バ
ス１２６を介して供給し、該アクティブな要求信号値に
対応するマルチプレクサ入力を選択する。
を制御してソース信号をソース信号パス１０２，１０
４，１０６及び１０８の内の１つから宛先信号パス１１
０に通すようにアービタ１１４を促す要求信号を受け取
る。アービタ１１４は、４つの要求入力１３０，１３
２，１３４及び１３６を有する。第１要求入力１３０
は、マルチプレクサ１１２を制御してソース信号Ａ０を
第１ソース信号パス１０２から宛先信号パス１１０に通
すようアービタ１１４を促す第１要求信号ｒｅｑ＿０を
受け取るため結合されている。第２要求入力１３２は、
マルチプレクサ１１２を制御してソース信号Ａ１を第２
ソース信号パス１０４から宛先信号パス１１０に通すよ
うアービタ１１４を促す第２要求信号ｒｅｑ＿１を受け
取るため結合されている。第３要求入力１３４は、マル
チプレクサ１１２を制御してソース信号Ａ２を第３ソー
ス信号パス１０６から宛先信号パス１１０に通すようア
ービタ１１４を促す第３要求信号ｒｅｑ＿２を受け取る
ため結合されている。第４要求入力１３６は、マルチプ
レクサ１１２を制御してソース信号Ａ３を第４ソース信
号パス１０８から宛先信号パス１１０に通すようアービ
タ１１４を促す第４要求信号ｒｅｑ＿３を受け取るため
結合されている。４つの要求信号のうちのどれがアクテ
ィブであるかに応じて、アービタ１１４は、適切な選択
信号値をマルチプレクサ１１２にマルチプレクサ選択バ
ス１２６を介して供給し、該アクティブな要求信号値に
対応するマルチプレクサ入力を選択する。
【０００７】アービタ・システム１００は、同期アービ
タ・システムであり、定常状態でクロックサイクル当た
り１つの要求をディスパッチ（ｄｉｓｐａｔｃｈ）する
ことが要求され得る。要求信号パスは、アービタ１１４
を通じて各要求入力１３０，１３２，１３４及び１３６
からアービタ１１４の選択出力１２７に延伸している。
一般的に、アービタ１１４は、４入力及び２出力を有す
るエンコーダに結合された４入力及び４出力を有する優
先順位エンコーダとして実行される。優先順位エンコー
ダは、２つ以上の要求入力信号が同時にアクティブな場
合、出力選択信号値が最高優先順位を有する要求入力信
号に確実に対応するために必要な論理を有している。一
般的に、要求信号パスは、論理ゲート数と、パスを通過
する信号伝播遅れとに関連して変化する。従って、要求
信号パスのタイミング特性は不平衡である。一般的に、
最小伝播遅れを有する要求信号パスは最高優先順位要求
信号パスであり、最大伝播遅れを有する要求信号パスは
最低優先順位要求信号パスである。
タ・システムであり、定常状態でクロックサイクル当た
り１つの要求をディスパッチ（ｄｉｓｐａｔｃｈ）する
ことが要求され得る。要求信号パスは、アービタ１１４
を通じて各要求入力１３０，１３２，１３４及び１３６
からアービタ１１４の選択出力１２７に延伸している。
一般的に、アービタ１１４は、４入力及び２出力を有す
るエンコーダに結合された４入力及び４出力を有する優
先順位エンコーダとして実行される。優先順位エンコー
ダは、２つ以上の要求入力信号が同時にアクティブな場
合、出力選択信号値が最高優先順位を有する要求入力信
号に確実に対応するために必要な論理を有している。一
般的に、要求信号パスは、論理ゲート数と、パスを通過
する信号伝播遅れとに関連して変化する。従って、要求
信号パスのタイミング特性は不平衡である。一般的に、
最小伝播遅れを有する要求信号パスは最高優先順位要求
信号パスであり、最大伝播遅れを有する要求信号パスは
最低優先順位要求信号パスである。
【０００８】通常、ソース信号パス１０２，１０４，１
０６及び１０８の内の１つから宛先信号パス１１０に対
する信号転送は、１クロックサイクル内に実行される。
４つの要求信号の各々について、アービタ１１４上で要
求信号を処理し、且つ対応する選択されたソース信号を
マルチプレクサ１１２を通じて宛先信号パス１１０へス
テア（ｓｔｅｅｒ）するために必要な時間であるアービ
タ・システム転送時間が存在する。信号パス・アービタ
・システム１００は同期式であるので、アービタ・シス
テム１００内で信号転送が実行され得る最大クロック周
波数は、通常、最大要求信号転送時間を有する要求信号
値（即ち、最低速要求信号値）に対応するシステム転送
時間によって決定される。従って、最大クロック周波数
の期間は、最低速要求信号値に対応するシステム転送時
間と少なくとも同じ長さでなければならない。
０６及び１０８の内の１つから宛先信号パス１１０に対
する信号転送は、１クロックサイクル内に実行される。
４つの要求信号の各々について、アービタ１１４上で要
求信号を処理し、且つ対応する選択されたソース信号を
マルチプレクサ１１２を通じて宛先信号パス１１０へス
テア（ｓｔｅｅｒ）するために必要な時間であるアービ
タ・システム転送時間が存在する。信号パス・アービタ
・システム１００は同期式であるので、アービタ・シス
テム１００内で信号転送が実行され得る最大クロック周
波数は、通常、最大要求信号転送時間を有する要求信号
値（即ち、最低速要求信号値）に対応するシステム転送
時間によって決定される。従って、最大クロック周波数
の期間は、最低速要求信号値に対応するシステム転送時
間と少なくとも同じ長さでなければならない。
【０００９】図２には、従来技術の一般的な時間平衡マ
ルチプレクサ１１２の論理回路ブロック図が図示されて
いる。マルチプレクサ１１２は、４つの３入力ＡＮＤゲ
ート１４２，１４４，１４６及び１４８、４入力ＯＲゲ
ート１５０、及び２つのＮＯＴゲート１５６及び１５８
を有している。４つのＡＮＤゲート１４２，１４４，１
４６及び１４８は各々、図１にも図示するようにソース
信号Ａ０，Ａ１，Ａ２及びＡ３をそれぞれ受け取る４つ
のマルチプレクサ入力１１６，１１８，１２０及び１２
２の内の１つを有している。２つのＮＯＴゲート１５６
及び１５８は、それぞれ、４つの可能性ある選択信号値
を実現するために論理ハイ値及び論理ロー値の間で変化
する選択出力信号ｓｅｌｅｃｔ＿１及びｓｅｌｅｃｔ＿
０を受け取る。４つのＡＮＤゲート１４２，１４４，１
４６及び１４８は更にそれぞれ、ＮＯＴゲート１５６及
び１５８からの信号を受け取る一対の選択入力を有して
いる。選択入力１５２及び１５４は、図１の２回線選択
バス１２６に結合されている図１のマルチプレクサ選択
入力１２５を備えている。４入力ＯＲゲート１５０は、
各ＡＮＤゲート１４２，１４４，１４６及び１４８から
入力信号を受け取る。マルチプレクサ１１２のマルチプ
レクサ入力１１６，１１８，１２０及び１２２の各々、
及びマルチプレクサ出力１２４は、１回線より多い信号
線であり得る。マルチプレクサ出力１２４への所望のマ
ルチプレクサ入力信号のルーティングは、選択入力線１
５２，１５４により制御されている。マルチプレクサ１
１２は、各マルチプレクサ入力１１６，１１８，１２０
及び１２２からマルチプレクサ出力１２４に延伸する４
つのマルチプレクサ信号パスを有している。各マルチプ
レクサ信号パスは、３入力ＡＮＤゲート１４２，１４
４，１４６及び１４８の１つ、及び４入力ＯＲゲート１
５０を有している。各マルチプレクサ信号パスは同一数
並びに同一型の論理ゲートを有しているので、各マルチ
プレクサ信号パスの伝播遅れはほぼ等しい。各マルチプ
レクサ信号パスの伝播遅れがほぼ等しいので、マルチプ
レクサ１１２は平衡した時間特性を有する。
ルチプレクサ１１２の論理回路ブロック図が図示されて
いる。マルチプレクサ１１２は、４つの３入力ＡＮＤゲ
ート１４２，１４４，１４６及び１４８、４入力ＯＲゲ
ート１５０、及び２つのＮＯＴゲート１５６及び１５８
を有している。４つのＡＮＤゲート１４２，１４４，１
４６及び１４８は各々、図１にも図示するようにソース
信号Ａ０，Ａ１，Ａ２及びＡ３をそれぞれ受け取る４つ
のマルチプレクサ入力１１６，１１８，１２０及び１２
２の内の１つを有している。２つのＮＯＴゲート１５６
及び１５８は、それぞれ、４つの可能性ある選択信号値
を実現するために論理ハイ値及び論理ロー値の間で変化
する選択出力信号ｓｅｌｅｃｔ＿１及びｓｅｌｅｃｔ＿
０を受け取る。４つのＡＮＤゲート１４２，１４４，１
４６及び１４８は更にそれぞれ、ＮＯＴゲート１５６及
び１５８からの信号を受け取る一対の選択入力を有して
いる。選択入力１５２及び１５４は、図１の２回線選択
バス１２６に結合されている図１のマルチプレクサ選択
入力１２５を備えている。４入力ＯＲゲート１５０は、
各ＡＮＤゲート１４２，１４４，１４６及び１４８から
入力信号を受け取る。マルチプレクサ１１２のマルチプ
レクサ入力１１６，１１８，１２０及び１２２の各々、
及びマルチプレクサ出力１２４は、１回線より多い信号
線であり得る。マルチプレクサ出力１２４への所望のマ
ルチプレクサ入力信号のルーティングは、選択入力線１
５２，１５４により制御されている。マルチプレクサ１
１２は、各マルチプレクサ入力１１６，１１８，１２０
及び１２２からマルチプレクサ出力１２４に延伸する４
つのマルチプレクサ信号パスを有している。各マルチプ
レクサ信号パスは、３入力ＡＮＤゲート１４２，１４
４，１４６及び１４８の１つ、及び４入力ＯＲゲート１
５０を有している。各マルチプレクサ信号パスは同一数
並びに同一型の論理ゲートを有しているので、各マルチ
プレクサ信号パスの伝播遅れはほぼ等しい。各マルチプ
レクサ信号パスの伝播遅れがほぼ等しいので、マルチプ
レクサ１１２は平衡した時間特性を有する。
【００１０】
【発明が解決しようとする課題】しかしながら、図１に
戻ると、アービタ１１４上で各要求信号値を処理し、且
つ対応するソース信号をマルチプレクサ１１２を通じて
ステアするために必要な時間が各要求信号値について変
化し得るので、信号パス・アービタ・システム１００は
平衡した時間特性を持ち合わせていない。既述のよう
に、アービタ・システム１００の最大クロック周波数の
期間は、アービタ１１４上で最低速要求信号を処理し、
且つ対応する選択ソース信号を選択されたソース信号パ
スからマルチプレクサ１１２を通じて宛先信号パス１１
０にステアするために必要な時間と少なくとも同じ長さ
でなければならない。
戻ると、アービタ１１４上で各要求信号値を処理し、且
つ対応するソース信号をマルチプレクサ１１２を通じて
ステアするために必要な時間が各要求信号値について変
化し得るので、信号パス・アービタ・システム１００は
平衡した時間特性を持ち合わせていない。既述のよう
に、アービタ・システム１００の最大クロック周波数の
期間は、アービタ１１４上で最低速要求信号を処理し、
且つ対応する選択ソース信号を選択されたソース信号パ
スからマルチプレクサ１１２を通じて宛先信号パス１１
０にステアするために必要な時間と少なくとも同じ長さ
でなければならない。
【００１１】同期式システムでは、アービタ・システム
の最大周波数は、アービタ・システムを採用するシステ
ムの処理速度を制限し得る。従って、たとえアービタ・
システムのより早い要求信号パスの信号転送時間を増大
するという犠牲においても、アービタ・システムの最低
速要求信号パスの全信号転送時間を最小化することが望
ましい。本発明の課題は、上記問題点を解決することに
ある。
の最大周波数は、アービタ・システムを採用するシステ
ムの処理速度を制限し得る。従って、たとえアービタ・
システムのより早い要求信号パスの信号転送時間を増大
するという犠牲においても、アービタ・システムの最低
速要求信号パスの全信号転送時間を最小化することが望
ましい。本発明の課題は、上記問題点を解決することに
ある。
【００１２】
【課題を解決するための手段】上記の観点から見て、ア
ービタと不平衡なマルチプレクサとを含み、該アービタ
の時間特性に対応する時間特性を有する一層早いアービ
タ・システムが記載される。
ービタと不平衡なマルチプレクサとを含み、該アービタ
の時間特性に対応する時間特性を有する一層早いアービ
タ・システムが記載される。
【００１３】本発明は、高速信号パス・アービトレーシ
ョン及び、複数のｎ個のソース信号パスから宛先信号パ
スへの複数のソース信号の転送のための方法及び装置を
提供する。アービタ・システムは、アービタ及びマルチ
プレクサを含む。マルチプレクサは、各々が複数のソー
ス信号パスの１つからソース信号を受け取るために結合
されている複数のｎ個の入力と、出力信号を宛先信号パ
スに供給するために結合されている出力とを備えてい
る。マルチプレクサは、アービタから受け取られる複数
のｎ個の選択信号値によって制御される。アービタは、
マルチプレクサを制御してソース信号の１つを宛先信号
パスに通すようアービタを促す複数の要求信号値を受け
取るために結合される。
ョン及び、複数のｎ個のソース信号パスから宛先信号パ
スへの複数のソース信号の転送のための方法及び装置を
提供する。アービタ・システムは、アービタ及びマルチ
プレクサを含む。マルチプレクサは、各々が複数のソー
ス信号パスの１つからソース信号を受け取るために結合
されている複数のｎ個の入力と、出力信号を宛先信号パ
スに供給するために結合されている出力とを備えてい
る。マルチプレクサは、アービタから受け取られる複数
のｎ個の選択信号値によって制御される。アービタは、
マルチプレクサを制御してソース信号の１つを宛先信号
パスに通すようアービタを促す複数の要求信号値を受け
取るために結合される。
【００１４】マルチプレクサは、各々がｎ個のマルチプ
レクサ入力の１つからマルチプレクサ出力に伸長されて
いる複数のｎ個のマルチプレクサ信号パスを有する。本
発明の１実施形態では、ｎ個のマルチプレクサ信号パス
の各時間特性は等しくない。要求信号転送時間は、ｎ個
の要求信号値の各々に対応する選択信号値を提供するた
めにアービタによって必要とされる時間である。本発明
においては、マルチプレクサ信号パス及び要求信号転送
時間の時間特性は、アービタ上で要求信号値の１つを処
理し且つソース信号を対応するマルチプレクサ入力から
マルチプレクサ出力に通すために必要とされるアービタ
・システム転送時間がマルチプレクサに対する各入力に
ついてほぼ等しいように整合される。同期式システムに
おいて本発明の信号パス・アービタ・システムが用いら
れる場合には、各要求信号値に対応するシステム転送時
間はアービタ・システムの速度が最大化されるように最
小化される。
レクサ入力の１つからマルチプレクサ出力に伸長されて
いる複数のｎ個のマルチプレクサ信号パスを有する。本
発明の１実施形態では、ｎ個のマルチプレクサ信号パス
の各時間特性は等しくない。要求信号転送時間は、ｎ個
の要求信号値の各々に対応する選択信号値を提供するた
めにアービタによって必要とされる時間である。本発明
においては、マルチプレクサ信号パス及び要求信号転送
時間の時間特性は、アービタ上で要求信号値の１つを処
理し且つソース信号を対応するマルチプレクサ入力から
マルチプレクサ出力に通すために必要とされるアービタ
・システム転送時間がマルチプレクサに対する各入力に
ついてほぼ等しいように整合される。同期式システムに
おいて本発明の信号パス・アービタ・システムが用いら
れる場合には、各要求信号値に対応するシステム転送時
間はアービタ・システムの速度が最大化されるように最
小化される。
【００１５】本発明の１実施形態では、ｎは４に等し
く、アービタは、各々が４つの要求信号値の１つによっ
て活性化される４つの選択信号値を提供する不平衡な優
先順位エンコーダである。アービタ要求信号パスは、４
つの要求入力の各々から複数の選択出力に伸長してい
る。４つの要求信号パスは、タイミング特性とに関連し
て変化する。不平衡アービタのタイミング特性に一致す
るタイミング特性を有する不平衡な４入力マルチプレク
サもまた備えられる。不平衡４入力マルチプレクサは、
４個のＡＮＤゲート及び３個のＯＲゲートを有する。第
１ＡＮＤゲートは、４つのソース信号の１つを受け取る
ために結合されている第１入力と、アービタから第１選
択信号値を受け取るために結合されている第２入力とを
有する。第２ＡＮＤゲートは、４つのソース信号の１つ
を受け取るために結合されている第１入力と、アービタ
から第２選択信号値を受け取るために結合されている第
２入力とを有する。第３ＡＮＤゲートは、４つのソース
信号の１つを受け取るために結合されている第１入力
と、アービタから第３選択信号値を受け取るために結合
されている第２入力とを有する。第４ＡＮＤゲートは、
４つのソース信号の１つを受け取るために結合されてい
る第１入力と、アービタから第４選択信号値を受け取る
ために結合されている第２入力とを有する。第１ＯＲゲ
ートは、第１ＡＮＤゲートから出力信号を受け取るため
に結合されている第１入力と、第２ＡＮＤゲートから出
力信号を受け取るために結合されている第２入力とを有
する。第２ＯＲゲートは、第１ＯＲゲートから出力信号
を受け取るために結合されている第１入力と、第３ＡＮ
Ｄゲートから出力信号を受け取るために結合されている
第２入力とを有する。第３ＯＲゲートは、第２ＯＲゲー
トから出力信号を受け取るために結合されている第１入
力と、第４ＡＮＤゲートから出力信号を受け取るために
結合されている第２入力とを有する。第３ＯＲゲートは
マルチプレクサ出力を提供する。
く、アービタは、各々が４つの要求信号値の１つによっ
て活性化される４つの選択信号値を提供する不平衡な優
先順位エンコーダである。アービタ要求信号パスは、４
つの要求入力の各々から複数の選択出力に伸長してい
る。４つの要求信号パスは、タイミング特性とに関連し
て変化する。不平衡アービタのタイミング特性に一致す
るタイミング特性を有する不平衡な４入力マルチプレク
サもまた備えられる。不平衡４入力マルチプレクサは、
４個のＡＮＤゲート及び３個のＯＲゲートを有する。第
１ＡＮＤゲートは、４つのソース信号の１つを受け取る
ために結合されている第１入力と、アービタから第１選
択信号値を受け取るために結合されている第２入力とを
有する。第２ＡＮＤゲートは、４つのソース信号の１つ
を受け取るために結合されている第１入力と、アービタ
から第２選択信号値を受け取るために結合されている第
２入力とを有する。第３ＡＮＤゲートは、４つのソース
信号の１つを受け取るために結合されている第１入力
と、アービタから第３選択信号値を受け取るために結合
されている第２入力とを有する。第４ＡＮＤゲートは、
４つのソース信号の１つを受け取るために結合されてい
る第１入力と、アービタから第４選択信号値を受け取る
ために結合されている第２入力とを有する。第１ＯＲゲ
ートは、第１ＡＮＤゲートから出力信号を受け取るため
に結合されている第１入力と、第２ＡＮＤゲートから出
力信号を受け取るために結合されている第２入力とを有
する。第２ＯＲゲートは、第１ＯＲゲートから出力信号
を受け取るために結合されている第１入力と、第３ＡＮ
Ｄゲートから出力信号を受け取るために結合されている
第２入力とを有する。第３ＯＲゲートは、第２ＯＲゲー
トから出力信号を受け取るために結合されている第１入
力と、第４ＡＮＤゲートから出力信号を受け取るために
結合されている第２入力とを有する。第３ＯＲゲートは
マルチプレクサ出力を提供する。
【００１６】
【発明の実施の形態】以下、本発明の理解を容易にする
ために、時間平衡マルチプレクサ／アービタ組合せ、並
びにいくつかの詳細な発明の実施の形態について図面を
参照して説明する。しかしながら、本発明がこれら詳細
事項を備えることなく、あるいは代替要素又はプロセス
を用いることにより実行され得ることは当業者にとって
明らかである。本発明の局面の理解を妨げることがない
ように、周知のプロセス、手順、構成要素、及び回路の
詳細については説明しない。
ために、時間平衡マルチプレクサ／アービタ組合せ、並
びにいくつかの詳細な発明の実施の形態について図面を
参照して説明する。しかしながら、本発明がこれら詳細
事項を備えることなく、あるいは代替要素又はプロセス
を用いることにより実行され得ることは当業者にとって
明らかである。本発明の局面の理解を妨げることがない
ように、周知のプロセス、手順、構成要素、及び回路の
詳細については説明しない。
【００１７】本発明は、高速信号パス・アービトレーシ
ョン及び、複数のｎ個のソース信号パスから宛先信号パ
スへの複数のソース信号の転送のための方法及び装置を
提供する。アービタ・システムは、複数のｎ個のソース
信号パスを宛先信号パスに同期結合するためにアービタ
とマルチプレクサとの組合せを含む。マルチプレクサ
は、各々が複数のｎ個のソース信号パスの１つからソー
ス信号を受け取るために結合されている複数のｎ個の入
力、及び出力信号を宛先信号パスに供給するために結合
されている出力を備えている。マルチプレクサは、アー
ビタから受け取られる複数のｎ個の選択信号値によって
制御される。アービタは、マルチプレクサを制御してソ
ース信号の１つを宛先信号パスに通すようアービタを促
す複数のｎ個の要求信号値の１つを受け取るためにそれ
ぞれ結合されている複数のｎ個の要求入力を有してい
る。アービタ及びマルチプレクサは、システム転送時
間、即ち、アービタ上で要求信号値を処理し且つ対応す
る選択されたソース信号をマルチプレクサを通じて宛先
信号パスにステア（ｓｔｅｅｒ）するために必要とされ
る時間が、要求信号値及び対応する選択されたソース信
号の各々について概ね等しいように、整合された時間特
性を有する。同期式アービタ・システムでは、最大シス
テム転送時間はアービタ・システムの最大周波数を制限
する。本発明のアービタ・システムでは、各要求信号値
に対応するシステム転送時間はアービタ・システムの速
度が最大化されるように最小化される。
ョン及び、複数のｎ個のソース信号パスから宛先信号パ
スへの複数のソース信号の転送のための方法及び装置を
提供する。アービタ・システムは、複数のｎ個のソース
信号パスを宛先信号パスに同期結合するためにアービタ
とマルチプレクサとの組合せを含む。マルチプレクサ
は、各々が複数のｎ個のソース信号パスの１つからソー
ス信号を受け取るために結合されている複数のｎ個の入
力、及び出力信号を宛先信号パスに供給するために結合
されている出力を備えている。マルチプレクサは、アー
ビタから受け取られる複数のｎ個の選択信号値によって
制御される。アービタは、マルチプレクサを制御してソ
ース信号の１つを宛先信号パスに通すようアービタを促
す複数のｎ個の要求信号値の１つを受け取るためにそれ
ぞれ結合されている複数のｎ個の要求入力を有してい
る。アービタ及びマルチプレクサは、システム転送時
間、即ち、アービタ上で要求信号値を処理し且つ対応す
る選択されたソース信号をマルチプレクサを通じて宛先
信号パスにステア（ｓｔｅｅｒ）するために必要とされ
る時間が、要求信号値及び対応する選択されたソース信
号の各々について概ね等しいように、整合された時間特
性を有する。同期式アービタ・システムでは、最大シス
テム転送時間はアービタ・システムの最大周波数を制限
する。本発明のアービタ・システムでは、各要求信号値
に対応するシステム転送時間はアービタ・システムの速
度が最大化されるように最小化される。
【００１８】本発明は、例示により、限定によるのでは
なく、添付図面に図示され、該図面において類似の参照
番号は類似の構成要素を示す。
なく、添付図面に図示され、該図面において類似の参照
番号は類似の構成要素を示す。
【００１９】図３には、本発明の実施形態の１つに従う
信号パス・アービタ・システム３００が図示されてい
る。アービタ・システム３００は、複数（ｎ＝４）のソ
ース信号パス３０２、３０４，３０６及び３０８を同期
的に且つ一時に１つ単一の宛先信号パス３１０に結合す
るために用いられる。各信号パス３０２，３０４，３０
６，３０８及び３１０は、アナログ又はディジタルのデ
ータ及び制御信号を伝送し得る。信号パス３０２，３０
４，３０６，３０８及び３１０についてのソースは、任
意の適切な信号ソースであってよく、例えば、信号パス
３０２，３０４，３０６，３０８及び３１０はキュー、
レジスタ、又は先入れ先出し（ＦＩＦＯ）信号パスたり
得る。アービタ・システム３００は、時間スキューされ
たマルチプレクサ３１２及びアービタ３１４を有してい
る。マルチプレクサ３１２は４個のマルチプレクサ入力
３１６，３１８，３２０及び３２２を備えている。４つ
のマルチプレクサ入力３１６，３１８，３２０及び３２
２の各々は、ソース信号パス３０２，３０４，３０６及
び３０８の１つからソース信号を受け取るために結合さ
れている。第１マルチプレクサ入力３１６は、第１信号
パス３０２からソース信号Ａ０を受け取るために結合さ
れている。第２マルチプレクサ入力３１８は、第２信号
パス３０４からソース信号Ａ１を受け取るために結合さ
れている。第３マルチプレクサ入力３２０は、第３ソー
ス信号パス３０６からソース信号Ａ２を受け取るために
結合されている。第４マルチプレクサ入力３２２は、第
４ソース信号パス３０８からソース信号Ａ３を受け取る
ために結合されている。マルチプレクサ３１２はまたマ
ルチプレクサ出力３２４を有している。宛先信号パス３
１０は、マルチプレクサ出力３２４から出力信号Ｙを受
け取るために結合されている。マルチプレクサ３１２
は、アービタ３１４から受け取られるマルチプレクサ選
択信号により制御される。マルチプレクサ３１２は、選
択バス３２６を介して選択信号を受け取るために結合さ
れているマルチプレクサ選択入力３２５を有している。
本発明の既述の実施形態では、選択信号値は４ビットを
有し、また選択信号バスは４回線を有する。選択バス３
２６は、アービタ３１４の選択出力３２７からの選択信
号を受け取るために結合されている。本発明の実施形態
では、アービタ３１４は、デキュー制御信号をソース信
号パス３０２，３０４，３０６及び３０８にデキュー制
御バス３４０を介して供給し得る。アービタ３１４はま
た、エンキュー制御信号を宛先信号パス３１０にエンキ
ュー制御バス３３８を介して供給し得る。
信号パス・アービタ・システム３００が図示されてい
る。アービタ・システム３００は、複数（ｎ＝４）のソ
ース信号パス３０２、３０４，３０６及び３０８を同期
的に且つ一時に１つ単一の宛先信号パス３１０に結合す
るために用いられる。各信号パス３０２，３０４，３０
６，３０８及び３１０は、アナログ又はディジタルのデ
ータ及び制御信号を伝送し得る。信号パス３０２，３０
４，３０６，３０８及び３１０についてのソースは、任
意の適切な信号ソースであってよく、例えば、信号パス
３０２，３０４，３０６，３０８及び３１０はキュー、
レジスタ、又は先入れ先出し（ＦＩＦＯ）信号パスたり
得る。アービタ・システム３００は、時間スキューされ
たマルチプレクサ３１２及びアービタ３１４を有してい
る。マルチプレクサ３１２は４個のマルチプレクサ入力
３１６，３１８，３２０及び３２２を備えている。４つ
のマルチプレクサ入力３１６，３１８，３２０及び３２
２の各々は、ソース信号パス３０２，３０４，３０６及
び３０８の１つからソース信号を受け取るために結合さ
れている。第１マルチプレクサ入力３１６は、第１信号
パス３０２からソース信号Ａ０を受け取るために結合さ
れている。第２マルチプレクサ入力３１８は、第２信号
パス３０４からソース信号Ａ１を受け取るために結合さ
れている。第３マルチプレクサ入力３２０は、第３ソー
ス信号パス３０６からソース信号Ａ２を受け取るために
結合されている。第４マルチプレクサ入力３２２は、第
４ソース信号パス３０８からソース信号Ａ３を受け取る
ために結合されている。マルチプレクサ３１２はまたマ
ルチプレクサ出力３２４を有している。宛先信号パス３
１０は、マルチプレクサ出力３２４から出力信号Ｙを受
け取るために結合されている。マルチプレクサ３１２
は、アービタ３１４から受け取られるマルチプレクサ選
択信号により制御される。マルチプレクサ３１２は、選
択バス３２６を介して選択信号を受け取るために結合さ
れているマルチプレクサ選択入力３２５を有している。
本発明の既述の実施形態では、選択信号値は４ビットを
有し、また選択信号バスは４回線を有する。選択バス３
２６は、アービタ３１４の選択出力３２７からの選択信
号を受け取るために結合されている。本発明の実施形態
では、アービタ３１４は、デキュー制御信号をソース信
号パス３０２，３０４，３０６及び３０８にデキュー制
御バス３４０を介して供給し得る。アービタ３１４はま
た、エンキュー制御信号を宛先信号パス３１０にエンキ
ュー制御バス３３８を介して供給し得る。
【００２０】アービタ１１４は、マルチプレクサ３１２
を制御してソース信号パス３０２，３０４，３０６及び
３０８の１つをマルチプレクサ３１２を介して宛先信号
パス３１０に結合するようアービタ３１４を促す要求信
号値を受け取る。本発明の記載された実施形態では、ア
ービタ３１４は、４つの要求入力３３０，３３２，３３
４及び３３６を有する。第１要求入力３３０は、マルチ
プレクサ３１２を制御してソース信号Ａ０を第１ソース
信号パス３０２から宛先信号パス３１０に通すようアー
ビタ３１４を促す第１要求信号ｒｅｑ＿０を受け取るた
め結合されている。第２要求入力３３２は、マルチプレ
クサ３１２を制御してソース信号Ａ１を第２ソース信号
パス３０４から宛先信号パス３１０に通すようアービタ
３１４を促す第２要求信号ｒｅｑ＿１を受け取るため結
合されている。第３要求入力３３４は、マルチプレクサ
３１２を制御してソース信号Ａ２を第３ソース信号パス
３０６から宛先信号パス３１０に通すようアービタ３１
４を促す第３要求信号ｒｅｑ＿２を受け取るため結合さ
れている。第４要求入力３３６は、マルチプレクサ３１
２を制御してソース信号Ａ３を第４ソース信号パス３０
８から宛先信号パス３１０に通すようアービタ３１４を
促す第４要求信号ｒｅｑ＿３を受け取るため結合されて
いる。４つの要求信号のどれがアクティブであるかに応
じて、アービタ３１４は、アクティブな要求信号により
指示されたソース信号パスに対応するマルチプレクサ入
力を選択するため、適切な選択信号をマルチプレクサ３
１２にマルチプレクサ選択バス３２６を介して供給す
る。
を制御してソース信号パス３０２，３０４，３０６及び
３０８の１つをマルチプレクサ３１２を介して宛先信号
パス３１０に結合するようアービタ３１４を促す要求信
号値を受け取る。本発明の記載された実施形態では、ア
ービタ３１４は、４つの要求入力３３０，３３２，３３
４及び３３６を有する。第１要求入力３３０は、マルチ
プレクサ３１２を制御してソース信号Ａ０を第１ソース
信号パス３０２から宛先信号パス３１０に通すようアー
ビタ３１４を促す第１要求信号ｒｅｑ＿０を受け取るた
め結合されている。第２要求入力３３２は、マルチプレ
クサ３１２を制御してソース信号Ａ１を第２ソース信号
パス３０４から宛先信号パス３１０に通すようアービタ
３１４を促す第２要求信号ｒｅｑ＿１を受け取るため結
合されている。第３要求入力３３４は、マルチプレクサ
３１２を制御してソース信号Ａ２を第３ソース信号パス
３０６から宛先信号パス３１０に通すようアービタ３１
４を促す第３要求信号ｒｅｑ＿２を受け取るため結合さ
れている。第４要求入力３３６は、マルチプレクサ３１
２を制御してソース信号Ａ３を第４ソース信号パス３０
８から宛先信号パス３１０に通すようアービタ３１４を
促す第４要求信号ｒｅｑ＿３を受け取るため結合されて
いる。４つの要求信号のどれがアクティブであるかに応
じて、アービタ３１４は、アクティブな要求信号により
指示されたソース信号パスに対応するマルチプレクサ入
力を選択するため、適切な選択信号をマルチプレクサ３
１２にマルチプレクサ選択バス３２６を介して供給す
る。
【００２１】図４には、アービタ３１４が優先順位エン
コーダ４０２である本発明の実施形態の１つに従うアー
ビタ３１４が図示されている。優先順位エンコーダ４０
２は、それぞれ４つの要求信号ｒｅｑ＿０、ｒｅｑ＿
１、ｒｅｑ＿２、ｒｅｑ＿３を受け取るために結合され
ている図３に示す４つの要求入力３３０，３３２，３３
４及び３３６を有する。優先順位エンコーダ４０２はま
た、図３に示すマルチプレクサ３１２に選択信号を供給
する４つの選択出力４０６，４０８，４１０及び４１２
を有する。第１選択出力４０６はｓｅｌｅｃｔ＿０信号
を供給する。第２選択出力４０８はｓｅｌｅｃｔ＿１信
号を供給する。第３選択出力４１０はｓｅｌｅｃｔ＿２
信号を供給する。第４選択出力４１２はｓｅｌｅｃｔ＿
３信号を供給する。優先順位エンコーダ４０２の４つの
選択出力４０６，４０８，４１０及び４１２は、図３に
示すアービタ３１４の選択出力３２７を構成する。４個
の選択信号、ｓｅｌｅｃｔ＿０、ｓｅｌｅｃｔ＿１、ｓ
ｅｌｅｃｔ＿２、ｓｅｌｅｃｔ＿３は、図３に示す４回
線選択バス３２６を通じて送信される。優先順位エンコ
ーダ４０２は、２つ以上の要求入力信号が現在アクティ
ブな場合に、活性化されている出力選択信号線を最も高
い優先順位を有する要求入力信号に確実に一致させるた
めに必要な論理を備えている。
コーダ４０２である本発明の実施形態の１つに従うアー
ビタ３１４が図示されている。優先順位エンコーダ４０
２は、それぞれ４つの要求信号ｒｅｑ＿０、ｒｅｑ＿
１、ｒｅｑ＿２、ｒｅｑ＿３を受け取るために結合され
ている図３に示す４つの要求入力３３０，３３２，３３
４及び３３６を有する。優先順位エンコーダ４０２はま
た、図３に示すマルチプレクサ３１２に選択信号を供給
する４つの選択出力４０６，４０８，４１０及び４１２
を有する。第１選択出力４０６はｓｅｌｅｃｔ＿０信号
を供給する。第２選択出力４０８はｓｅｌｅｃｔ＿１信
号を供給する。第３選択出力４１０はｓｅｌｅｃｔ＿２
信号を供給する。第４選択出力４１２はｓｅｌｅｃｔ＿
３信号を供給する。優先順位エンコーダ４０２の４つの
選択出力４０６，４０８，４１０及び４１２は、図３に
示すアービタ３１４の選択出力３２７を構成する。４個
の選択信号、ｓｅｌｅｃｔ＿０、ｓｅｌｅｃｔ＿１、ｓ
ｅｌｅｃｔ＿２、ｓｅｌｅｃｔ＿３は、図３に示す４回
線選択バス３２６を通じて送信される。優先順位エンコ
ーダ４０２は、２つ以上の要求入力信号が現在アクティ
ブな場合に、活性化されている出力選択信号線を最も高
い優先順位を有する要求入力信号に確実に一致させるた
めに必要な論理を備えている。
【００２２】本発明の実施形態の１つでは、優先順位エ
ンコーダ４０２からの４つの選択出力信号と、優先順位
エンコーダ４０２に対する４つの要求入力との間の関係
は以下のブール関係（１），（２），（３）及び（４）
によって定義される。
ンコーダ４０２からの４つの選択出力信号と、優先順位
エンコーダ４０２に対する４つの要求入力との間の関係
は以下のブール関係（１），（２），（３）及び（４）
によって定義される。
【００２３】
【数３】 ｓｅｌｅｃｔ＿０＝ｒｅｑ＿０ （１） ｓｅｌｅｃｔ＿１＝！ｒｅｑ＿０＆ｒｅｑ＿１ （２） ｓｅｌｅｃｔ＿２＝！ｒｅｑ＿０＆！ｒｅｑ＿１＆ｒｅｑ＿２ （３） ｓｅｌｅｃｔ＿３ ＝！ｒｅｑ＿０＆！ｒｅｑ＿１＆！ｒｅｑ＿２＆ｒｅｑ＿３ （４）
【００２４】上記ブール関係（１），（２），（３），
（４）において、感嘆符号「！」はブール反転演算を示
し、アンパサンド符号「＆」はブール「ＡＮＤ」演算を
示す。優先順位エンコーダ４０２からの選択信号値出力
の各々は相互に排他的である。即ち、４つの選択信号値
の１つだけが一時に活性化され得る。
（４）において、感嘆符号「！」はブール反転演算を示
し、アンパサンド符号「＆」はブール「ＡＮＤ」演算を
示す。優先順位エンコーダ４０２からの選択信号値出力
の各々は相互に排他的である。即ち、４つの選択信号値
の１つだけが一時に活性化され得る。
【００２５】引き続き図４を参照すると、アービタ要求
信号パスは、アービタ３１４の各要求入力３３０，３３
２，３３４及び３３６から選択出力４０６，４０８，４
１０及び４１２にそれぞれ伸長している。各要求信号パ
スにおける信号伝播遅れは、パスに並ぶ論理ゲート数に
比例する。４つの要求信号パスは、各パスに並ぶ論理ゲ
ート数とに関連して変化する。上記ブール関係（１），
（２），（３），（４）を参照すると、ｒｅｑ＿０に対
応する要求信号パスは最短期間を有し、この結果、最小
数の論理ゲートを用いて実行され得ることが明らかであ
る。ｒｅｑ＿０に対応する要求信号パスは最小信号伝播
遅れを有する。ｒｅｑ＿３に対応する要求信号パスは最
長期間を有し、この結果最大数の論理ゲートを用いて実
行されるはずである。ｒｅｑ＿３に対応する要求信号パ
スは最大信号伝播遅れを有する。ｒｅｑ＿１に対応する
要求信号パスは２番目に小さい信号伝播遅れを有し、ｒ
ｅｑ＿２に対応する要求信号パスは３番目に小さい信号
伝播遅れを有する。従って、４つのアービタ信号要求信
号パスのタイミング特性は不平衡にされる。本発明の実
施形態の１つでは、最短伝播遅れを有する要求信号パス
は最も高い優先順位の信号パスであり、最長伝播遅れを
有する要求信号パスは最も低い優先順位の信号パスであ
る。
信号パスは、アービタ３１４の各要求入力３３０，３３
２，３３４及び３３６から選択出力４０６，４０８，４
１０及び４１２にそれぞれ伸長している。各要求信号パ
スにおける信号伝播遅れは、パスに並ぶ論理ゲート数に
比例する。４つの要求信号パスは、各パスに並ぶ論理ゲ
ート数とに関連して変化する。上記ブール関係（１），
（２），（３），（４）を参照すると、ｒｅｑ＿０に対
応する要求信号パスは最短期間を有し、この結果、最小
数の論理ゲートを用いて実行され得ることが明らかであ
る。ｒｅｑ＿０に対応する要求信号パスは最小信号伝播
遅れを有する。ｒｅｑ＿３に対応する要求信号パスは最
長期間を有し、この結果最大数の論理ゲートを用いて実
行されるはずである。ｒｅｑ＿３に対応する要求信号パ
スは最大信号伝播遅れを有する。ｒｅｑ＿１に対応する
要求信号パスは２番目に小さい信号伝播遅れを有し、ｒ
ｅｑ＿２に対応する要求信号パスは３番目に小さい信号
伝播遅れを有する。従って、４つのアービタ信号要求信
号パスのタイミング特性は不平衡にされる。本発明の実
施形態の１つでは、最短伝播遅れを有する要求信号パス
は最も高い優先順位の信号パスであり、最長伝播遅れを
有する要求信号パスは最も低い優先順位の信号パスであ
る。
【００２６】図３を再び参照すると、アービタ３００
は、同期式アービタ・システムであり、クロックサイク
ル当たり１つの信号転送要求をデスパッチすることを要
求され得る。通常、ソース信号パス３０２，３０４，３
０６及び３０８の１つから宛先信号パス３１０への信号
転送は、１信号クロックサイクル内に実行される。４つ
の要求信号値の各々について、アービタ３１４上で要求
信号を処理し、且つ対応する選択されたソース信号をマ
ルチプレクサ３１２を通じて宛先信号パス３１０にステ
アするために必要な時間であるアービタ・システム転送
時間が存在する。アービタ・システム３００内で信号転
送が実行され得る最大クロック周波数は、最大システム
転送時間（即ち、最低速要求信号値のシステム転送時
間）によって決定される。アービタ・システム３００の
最大クロック周波数の期間は、アービタ３１４上で最低
速要求信号を処理し、且つ対応するソース信号を選択さ
れた信号パスからマルチプレクサ３１２を通じて宛先信
号パス３１０にステアするために必要な時間と少なくと
も同じ長さでなければならない。
は、同期式アービタ・システムであり、クロックサイク
ル当たり１つの信号転送要求をデスパッチすることを要
求され得る。通常、ソース信号パス３０２，３０４，３
０６及び３０８の１つから宛先信号パス３１０への信号
転送は、１信号クロックサイクル内に実行される。４つ
の要求信号値の各々について、アービタ３１４上で要求
信号を処理し、且つ対応する選択されたソース信号をマ
ルチプレクサ３１２を通じて宛先信号パス３１０にステ
アするために必要な時間であるアービタ・システム転送
時間が存在する。アービタ・システム３００内で信号転
送が実行され得る最大クロック周波数は、最大システム
転送時間（即ち、最低速要求信号値のシステム転送時
間）によって決定される。アービタ・システム３００の
最大クロック周波数の期間は、アービタ３１４上で最低
速要求信号を処理し、且つ対応するソース信号を選択さ
れた信号パスからマルチプレクサ３１２を通じて宛先信
号パス３１０にステアするために必要な時間と少なくと
も同じ長さでなければならない。
【００２７】時間平衡アービタ・システムでは、各要求
信号値に対応するシステム転送時間は、概ね等しい。本
発明のアービタ・システム３００では、アービタ３１４
及びマルチプレクサ３１２は、整合された時間特性を有
する。即ち、不平衡アービタ３１４の各要求信号パスの
時間特性、及びマルチプレクサ３１２の各マルチプレク
サ信号パスの時間特性は、各要求信号値及び対応する選
択されたソース信号についてのシステム転送時間がほぼ
等しいように整合されている。また、本発明のアービタ
・システム３００では、要求されたソース信号値の各々
に対応するシステム転送時間は、アービタ・システム３
００の速度が最大化されるように最小化される。
信号値に対応するシステム転送時間は、概ね等しい。本
発明のアービタ・システム３００では、アービタ３１４
及びマルチプレクサ３１２は、整合された時間特性を有
する。即ち、不平衡アービタ３１４の各要求信号パスの
時間特性、及びマルチプレクサ３１２の各マルチプレク
サ信号パスの時間特性は、各要求信号値及び対応する選
択されたソース信号についてのシステム転送時間がほぼ
等しいように整合されている。また、本発明のアービタ
・システム３００では、要求されたソース信号値の各々
に対応するシステム転送時間は、アービタ・システム３
００の速度が最大化されるように最小化される。
【００２８】図５には、時間スキューされたマルチプレ
クサ３１２の１実施形態の論理回路ブロック図が図示さ
れている。マルチプレクサ３１２は、４つの２入力ＡＮ
Ｄゲート５１０，５２０，５３０及び５４０、及び３つ
の２入力ＯＲゲート５５０，５６０及び５７０を有して
いる。４つのＡＮＤゲート５１０，５２０，５３０，５
４０の各々は、図３にも図示するようにソース信号Ａ
０，Ａ１，Ａ２及びＡ３をそれぞれ受け取る４つのマル
チプレクサ入力３１６，３１８，３２０及び３２２の内
の１つを有している。４つのＡＮＤゲート５１０，５２
０，５３０及び５４０の各々は更に、図４に示す優先順
位エンコーダ４０２から選択信号の１つを受け取る選択
入力を有する。第１ＡＮＤゲート５１０は、ｓｅｌｅｃ
ｔ＿０信号を受け取る選択入力５１２を有する。第２Ａ
ＮＤゲート５２０は、ｓｅｌｅｃｔ＿１信号を受け取る
選択入力５２２を有する。第３ＡＮＤゲート５３０は、
ｓｅｌｅｃｔ＿２信号を受け取る選択入力５３２を有す
る。第４ＡＮＤゲート５４０は、ｓｅｌｅｃｔ＿３信号
を受け取る選択入力５４２を有する。図３に戻ると、図
５に示す４つの選択入力５１２，５２２，５３２及び５
４２は、図３の４回線選択バス３２６に結合されている
図３のマルチプレクサ選択入力３２５を構成する。
クサ３１２の１実施形態の論理回路ブロック図が図示さ
れている。マルチプレクサ３１２は、４つの２入力ＡＮ
Ｄゲート５１０，５２０，５３０及び５４０、及び３つ
の２入力ＯＲゲート５５０，５６０及び５７０を有して
いる。４つのＡＮＤゲート５１０，５２０，５３０，５
４０の各々は、図３にも図示するようにソース信号Ａ
０，Ａ１，Ａ２及びＡ３をそれぞれ受け取る４つのマル
チプレクサ入力３１６，３１８，３２０及び３２２の内
の１つを有している。４つのＡＮＤゲート５１０，５２
０，５３０及び５４０の各々は更に、図４に示す優先順
位エンコーダ４０２から選択信号の１つを受け取る選択
入力を有する。第１ＡＮＤゲート５１０は、ｓｅｌｅｃ
ｔ＿０信号を受け取る選択入力５１２を有する。第２Ａ
ＮＤゲート５２０は、ｓｅｌｅｃｔ＿１信号を受け取る
選択入力５２２を有する。第３ＡＮＤゲート５３０は、
ｓｅｌｅｃｔ＿２信号を受け取る選択入力５３２を有す
る。第４ＡＮＤゲート５４０は、ｓｅｌｅｃｔ＿３信号
を受け取る選択入力５４２を有する。図３に戻ると、図
５に示す４つの選択入力５１２，５２２，５３２及び５
４２は、図３の４回線選択バス３２６に結合されている
図３のマルチプレクサ選択入力３２５を構成する。
【００２９】引き続き図５を参照すると、第１ＯＲゲー
ト５５０は、第１ＡＮＤゲート５１０から出力信号を受
け取るために結合されている第１入力５５２を有する。
第１ＯＲゲート５５０はまた、第２ＡＮＤゲート５２０
から出力信号を受け取るために結合されている第２入力
５５４を有する。第２ＯＲゲート５６０は、第１ＯＲゲ
ート５５０から出力信号を受け取るために結合されてい
る第１入力５６２を有する。第２ＯＲゲート５６０はま
た、第３ＡＮＤゲート５３０からの出力信号を受け取る
ために結合されている第２入力５６４を有する。第３Ｏ
Ｒゲート５７０は、第２ＯＲゲート５５０から出力信号
を受け取るために結合されている第１入力５７２を有す
る。第３ＯＲゲート５７０はまた、第４ＡＮＤゲート５
４０から出力信号を受け取るために結合されている第２
入力５７４を有する。第３ＯＲゲート５７０は更に、図
３にも図示されているマルチプレクサ出力３２４を有す
る。
ト５５０は、第１ＡＮＤゲート５１０から出力信号を受
け取るために結合されている第１入力５５２を有する。
第１ＯＲゲート５５０はまた、第２ＡＮＤゲート５２０
から出力信号を受け取るために結合されている第２入力
５５４を有する。第２ＯＲゲート５６０は、第１ＯＲゲ
ート５５０から出力信号を受け取るために結合されてい
る第１入力５６２を有する。第２ＯＲゲート５６０はま
た、第３ＡＮＤゲート５３０からの出力信号を受け取る
ために結合されている第２入力５６４を有する。第３Ｏ
Ｒゲート５７０は、第２ＯＲゲート５５０から出力信号
を受け取るために結合されている第１入力５７２を有す
る。第３ＯＲゲート５７０はまた、第４ＡＮＤゲート５
４０から出力信号を受け取るために結合されている第２
入力５７４を有する。第３ＯＲゲート５７０は更に、図
３にも図示されているマルチプレクサ出力３２４を有す
る。
【００３０】更に図５を参照すると、時間スキューされ
たマルチプレクサ３１２は、ソース信号Ａ０，Ａ１，Ａ
２及びＡ３を受け取り、且つマルチプレクサ出力３２４
上に通すためにソース信号の１つを一時に選択する。マ
ルチプレクサ３１２の各マルチプレクサ入力３１６，３
１８，３２０及び３２２及びマルチプレクサ出力３２４
は、２信号回線以上であり得る。所望のマルチプレクサ
入力のマルチプレクサ出力へのルーティングは、図３に
示すアービタ３１４から選択信号を受け取り得る４本の
選択入力線５１２，５２２，５３２及び５４２によって
制御されている。
たマルチプレクサ３１２は、ソース信号Ａ０，Ａ１，Ａ
２及びＡ３を受け取り、且つマルチプレクサ出力３２４
上に通すためにソース信号の１つを一時に選択する。マ
ルチプレクサ３１２の各マルチプレクサ入力３１６，３
１８，３２０及び３２２及びマルチプレクサ出力３２４
は、２信号回線以上であり得る。所望のマルチプレクサ
入力のマルチプレクサ出力へのルーティングは、図３に
示すアービタ３１４から選択信号を受け取り得る４本の
選択入力線５１２，５２２，５３２及び５４２によって
制御されている。
【００３１】第１マルチプレクサ入力３１６からマルチ
プレクサ出力３２４に伸長している第１マルチプレクサ
信号パスは、ＡＮＤゲート５１０及び３個のＯＲゲート
５５０，５６０及び５７０を有する。第２マルチプレク
サ入力３１８からマルチプレクサ出力３２４に伸長して
いる第２マルチプレクサ信号パスは、ＡＮＤゲート５２
０及び３個のＯＲゲート５５０，５６０及び５７０を有
する。第３マルチプレクサ入力３２０からマルチプレク
サ出力３２４に伸長している第３マルチプレクサ信号パ
スは、ＡＮＤゲート５３０及び２個のＯＲゲート５６
０，５７０を有する。第４マルチプレクサ入力３２２か
らマルチプレクサ出力３２４に伸長している第４マルチ
プレクサ信号パスは、ＡＮＤゲート５４０及びＯＲゲー
ト５７０を有する。各マルチプレクサ信号パスは同一数
並びに同一形式の論理ゲートを有していないので、各マ
ルチプレクサ信号パスにおける伝播遅れは等しくない。
各マルチプレクサ信号パスにおける伝播遅れがほぼ等し
くないので、マルチプレクサ３１２は不平衡にされた又
はスキューされた時間特性を有すると呼ばれる。
プレクサ出力３２４に伸長している第１マルチプレクサ
信号パスは、ＡＮＤゲート５１０及び３個のＯＲゲート
５５０，５６０及び５７０を有する。第２マルチプレク
サ入力３１８からマルチプレクサ出力３２４に伸長して
いる第２マルチプレクサ信号パスは、ＡＮＤゲート５２
０及び３個のＯＲゲート５５０，５６０及び５７０を有
する。第３マルチプレクサ入力３２０からマルチプレク
サ出力３２４に伸長している第３マルチプレクサ信号パ
スは、ＡＮＤゲート５３０及び２個のＯＲゲート５６
０，５７０を有する。第４マルチプレクサ入力３２２か
らマルチプレクサ出力３２４に伸長している第４マルチ
プレクサ信号パスは、ＡＮＤゲート５４０及びＯＲゲー
ト５７０を有する。各マルチプレクサ信号パスは同一数
並びに同一形式の論理ゲートを有していないので、各マ
ルチプレクサ信号パスにおける伝播遅れは等しくない。
各マルチプレクサ信号パスにおける伝播遅れがほぼ等し
くないので、マルチプレクサ３１２は不平衡にされた又
はスキューされた時間特性を有すると呼ばれる。
【００３２】本発明のアービタ・システム３００では、
不平衡アービタ３１４及び時間スキューされたマルチプ
レクサ３１２は、本発明のアービタ・システム３００が
時間平衡となるように整合された時間特性を有する。即
ち、本発明のアービタ・システム３００では、各要求信
号値に対応するシステム転送時間は、ほぼ等しい。ま
た、本発明のアービタ・システム３００では、各要求信
号値に対応するシステム転送時間は、アービタ・システ
ム３００の速度が最大化されるように最小化される。
不平衡アービタ３１４及び時間スキューされたマルチプ
レクサ３１２は、本発明のアービタ・システム３００が
時間平衡となるように整合された時間特性を有する。即
ち、本発明のアービタ・システム３００では、各要求信
号値に対応するシステム転送時間は、ほぼ等しい。ま
た、本発明のアービタ・システム３００では、各要求信
号値に対応するシステム転送時間は、アービタ・システ
ム３００の速度が最大化されるように最小化される。
【００３３】本発明の記載された実施形態では、アービ
タ・システム３００は、４つの要求信号値の各々に対応
するシステム転送時間が概ね等しいよう不平衡アービタ
３１４の４つの要求信号パスの各々の時間特性を整合す
るために、ｎ＝４の入力、及びｎ＝４のマルチプレクサ
パスを有する時間スキューされたマルチプレクサ３１２
を有する。しかしながら、本発明では、複数のｎ個の要
求信号値の各々に対応するシステム転送時間が概ね等し
いよう時間不平衡アービタの時間特性を整合するため
に、任意のｎ個の入力を有する時間スキューされたマル
チプレクサ３１２が用いられ得ることは理解されるべき
である。
タ・システム３００は、４つの要求信号値の各々に対応
するシステム転送時間が概ね等しいよう不平衡アービタ
３１４の４つの要求信号パスの各々の時間特性を整合す
るために、ｎ＝４の入力、及びｎ＝４のマルチプレクサ
パスを有する時間スキューされたマルチプレクサ３１２
を有する。しかしながら、本発明では、複数のｎ個の要
求信号値の各々に対応するシステム転送時間が概ね等し
いよう時間不平衡アービタの時間特性を整合するため
に、任意のｎ個の入力を有する時間スキューされたマル
チプレクサ３１２が用いられ得ることは理解されるべき
である。
【００３４】以上、いくつかの発明の実施形態に基づき
本発明を説明したが、これら発明の実施形態は、本発明
の原理及びその応用を説明するために選択され記述され
たものであり、これら記述に基づき当業者は、意図され
る特定の用いられ方に適当な種々の改良と共に本発明並
びにこれら発明の実施の形態を最適に利用することがで
きる。従って、本発明はこれら発明の実施の形態に限定
されることなく、本発明の趣旨を逸脱することなく改良
・変更され得ることは理解されるべきである。
本発明を説明したが、これら発明の実施形態は、本発明
の原理及びその応用を説明するために選択され記述され
たものであり、これら記述に基づき当業者は、意図され
る特定の用いられ方に適当な種々の改良と共に本発明並
びにこれら発明の実施の形態を最適に利用することがで
きる。従って、本発明はこれら発明の実施の形態に限定
されることなく、本発明の趣旨を逸脱することなく改良
・変更され得ることは理解されるべきである。
【００３５】
【発明の効果】以上説明したように、本発明によればア
ービタ・システムにおける最低速要求信号パスの全信号
転送時間を最小化することができる。
ービタ・システムにおける最低速要求信号パスの全信号
転送時間を最小化することができる。
【図１】アービタ及び時間平衡マルチプレクサを含む従
来技術の信号パス・アービタ・システムの回路ブロック
図である。
来技術の信号パス・アービタ・システムの回路ブロック
図である。
【図２】従来技術の時間平衡マルチプレクサの論理回路
図である。
図である。
【図３】本発明に従った不平衡アービタ及び時間スキュ
ーされたマルチプレクサを有する時間平衡信号パス・ア
ービタ・システムの回路ブロック図である。
ーされたマルチプレクサを有する時間平衡信号パス・ア
ービタ・システムの回路ブロック図である。
【図４】本発明に従ったアービタ・システムの実施形態
に用いられる優先順位エンコーダを備えるアービタの回
路ブロック図である。
に用いられる優先順位エンコーダを備えるアービタの回
路ブロック図である。
【図５】時間平衡信号パス・アービタ・システムに用い
るための本発明に従う時間スキューされたマルチプレク
サの論理回路図である。
るための本発明に従う時間スキューされたマルチプレク
サの論理回路図である。
１００，３００…アービタ・システム １０２，１０４，１０６，１０８，３０２，３０４，３
０６，３０８…ソース信号パス １１０，３１０…宛先信号パス １１２…時間平衡マルチプレクサ １１４，３１４…アービタ ３１２…時間スキューされたマルチプレクサ ３３８…エンキュー制御バス ３４０…デキュー制御バス ４０２…優先順位エンコーダ ５１０，５２０，５３０，５４０…ＡＮＤゲート ５５０，５６０，５７０…ＯＲゲート
０６，３０８…ソース信号パス １１０，３１０…宛先信号パス １１２…時間平衡マルチプレクサ １１４，３１４…アービタ ３１２…時間スキューされたマルチプレクサ ３３８…エンキュー制御バス ３４０…デキュー制御バス ４０２…優先順位エンコーダ ５１０，５２０，５３０，５４０…ＡＮＤゲート ５５０，５６０，５７０…ＯＲゲート
フロントページの続き (71)出願人 597004720 2550 Ｇａｒｃｉａ Ａｖｅｎｕｅ，ＭＳ ＰＡＬ１−521，Ｍｏｕｎｔａｉｎ Ｖ ｉｅｗ，Ｃａｌｉｆｏｒｎｉａ 94043− 1100，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ (72)発明者 ティン−チャック・チャン アメリカ合衆国カリフォルニア州94086, サニーベイル，ピズモ・テラス 377
Claims (19)
- 【請求項１】 複数のマルチプレクサ入力と、選択入力
と、複数のマルチプレクサ信号パスであって各々が前記
複数のマルチプレクサ入力の関連する１つから前記マル
チプレクサの出力に伸長されており且つ前記マルチプレ
クサ信号パスの各々の時間特性が等しくない当該複数の
マルチプレクサ信号パスとを含む不平衡マルチプレクサ
と、 前記複数のマルチプレクサ入力の１つを選択するために
選択信号を介して前記マルチプレクサを制御するよう促
す複数の要求信号値を受け取るために結合されたアービ
タであって、前記複数の要求信号値のそれぞれに対応す
る選択信号値を供給するために要求信号転送時間を必要
とするアービタとを備えるアービタ・システム。 - 【請求項２】 前記マルチプレクサ信号パスの前記時間
特性と前記要求信号転送時間とは、前記アービタを通じ
て前記複数の要求信号値の１つを処理し且つ選択された
ソース信号をその対応するマルチプレクサ信号入力から
前記マルチプレクサ出力に通すのに必要とされるシステ
ム転送時間が前記マルチプレクサ入力の各々についてほ
ぼ等しくなるように整合される請求項１記載のアービタ
・システム。 - 【請求項３】 前記マルチプレクサ入力の各々に対応す
る前記システム転送時間は、前記アービタ・システムの
速度が最大化されるように最小化される請求項２記載の
アービタ・システム。 - 【請求項４】 前記複数の要求信号値の各々に対応する
前記要求信号転送時間は、前記要求信号値の優先順位が
低下するにつれて増加する請求項１乃至請求項３のいず
れか一項に記載のアービタ・システム。 - 【請求項５】 ４つのマルチプレクサ入力が設けられ、 前記アービタは優先順位エンコーダであり、 前記アービタからの４つの選択信号値ｓｅｌｅｃｔ＿
０、ｓｅｌｅｃｔ＿１、ｓｅｌｅｃｔ＿２、ｓｅｌｅｃ
ｔ＿３と前記アービタの４つの要求信号値ｒｅｑ＿０、
ｒｅｑ＿１、ｒｅｑ＿２、ｒｅｑ＿３との関係は、 【数１】ｓｅｌｅｃｔ＿０＝ｒｅｑ＿０ ｓｅｌｅｃｔ＿１＝！ｒｅｑ＿０＆ｒｅｑ＿１ ｓｅｌｅｃｔ＿２＝！ｒｅｑ＿０＆！ｒｅｑ＿１＆ｒｅ
ｑ＿２ ｓｅｌｅｃｔ＿３＝！ｒｅｑ＿０＆！ｒｅｑ＿１＆！ｒ
ｅｑ＿２＆ｒｅｑ＿３ によって定義される請求項１乃至請求項４のいずれかの
一項に記載のアービタ・システム。 - 【請求項６】 第１ソース信号を受け取るために結合さ
れている第１入力と、前記ｓｅｌｅｃｔ＿０信号を受け
取るために結合されている第２入力とを有する第１ＡＮ
Ｄゲートと、 第２ソース信号を受け取るために結合されている第１入
力と、前記ｓｅｌｅｃｔ＿１信号を受け取るために結合
されている第２入力とを有する第２ＡＮＤゲートと、 第３ソース信号を受け取るために結合されている第１入
力と、前記ｓｅｌｅｃｔ＿２信号を受け取るために結合
されている第２入力とを有する第３ＡＮＤゲートと、 第４ソース信号を受け取るために結合されている第１入
力と、前記ｓｅｌｅｃｔ＿３信号を受け取るために結合
されている第２入力とを有する第４ＡＮＤゲートと、 前記第１ＡＮＤゲートからの出力信号を受け取るために
結合されている第１入力と、前記第２ＡＮＤゲートから
の出力信号を受け取るために結合されている第２入力と
を有する第１ＯＲゲートと、 前記第１ＯＲゲートからの出力信号を受け取るために結
合されている第１入力と、前記第３ＡＮＤゲートからの
出力信号を受け取るために結合されている第２入力とを
有する第２ＯＲゲートと、 前記第２ＯＲゲートからの出力信号を受け取るために結
合されている第１入力と、前記第４ＡＮＤゲートからの
出力信号を受け取るために結合されている第２入力とを
有し且つ前記マルチプレクサの前記出力を供給する第３
ＯＲゲートとを備える請求項５記載のアービタ・システ
ム。 - 【請求項７】 各々のソース・キューが前記マルチプレ
クサ入力の関連の１つに結合され、ソース信号をその関
連するマルチプレクサ入力に供給する、複数のソース・
キューと、 前記マルチプレクサの出力からの出力信号を受け取るた
めに結合されている宛先キューとを更に備える請求項１
乃至請求項６のいずれかの一項に記載のアービタ・シス
テム。 - 【請求項８】 前記アービタは、 前記ソース・キューに対してデキュー制御信号を、 前記宛先キューに対してエンキュー制御信号を供給する
請求項７記載のアービタ・システム。 - 【請求項９】 各々のソース・レジスタが前記マルチプ
レクサ入力の関連の１つに結合され、ソース信号をその
関連するマルチプレクサ入力に供給する、複数のソース
・レジスタと、 前記マルチプレクサの出力からの出力信号を受け取るた
めに結合されている宛先レジスタとを更に備える請求項
１乃至請求項８のいずれかの一項に記載のアービタ・シ
ステム。 - 【請求項１０】 前記アービタは、 前記ソース・レジスタに対してクロック制御信号を、 前記宛先レジスタに対してクロック制御信号を供給する
請求項９記載のアービタ・システム。 - 【請求項１１】 複数のソース信号を受け取るために結
合されているｎ個の入力を有し、且つ出力信号を供給す
るマルチプレクサと、 前記ソース信号の１つを選択するために選択信号を介し
て前記マルチプレクサを制御するよう促す複数のｎ個の
要求信号値を受け取るために結合されているアービタと
を備え、 前記アービタ及び前記マルチプレクサは、前記アービタ
を通じて前記ｎ個の要求信号の１つを処理するために且
つ前記マルチプレクサを通じて対応するソース信号をス
テアするために必要とされるシステム転送時間が前記ｎ
個の要求信号値の各々に対してほぼ等しいように整合さ
れた時間特性を有するアービタ・システム。 - 【請求項１２】 前記マルチプレクサは、各々が前記マ
ルチプレクサのｎ個の入力の関連する１つから前記マル
チプレクサの出力に伸長するｎ個のマルチプレクサ信号
パスを含み、 前記ｎ個のマルチプレクサ信号パスの各々の時間特性が
等しくない請求項１１記載のアービタ・システム。 - 【請求項１３】 前記複数のｎ個の要求信号値の各々に
対応する前記システム転送時間は、前記アービタ・シス
テムの速度が最大化されるように最小化される請求項１
１又は請求項１２に記載のアービタ・システム。 - 【請求項１４】 ｎは４に等しく、 前記アービタは優先順位エンコーダであり、 前記アービタからの４つの選択出力信号値ｓｅｌｅｃｔ
＿０、ｓｅｌｅｃｔ＿１、ｓｅｌｅｃｔ＿２、ｓｅｌｅ
ｃｔ＿３と前記アービタの４つの要求信号値ｒｅｑ＿
０、ｒｅｑ＿１、ｒｅｑ＿２、ｒｅｑ＿３との関係は、 【数２】ｓｅｌｅｃｔ＿０＝ｒｅｑ＿０ ｓｅｌｅｃｔ＿１＝！ｒｅｑ＿０＆ｒｅｑ＿１ ｓｅｌｅｃｔ＿２＝！ｒｅｑ＿０＆！ｒｅｑ＿１＆ｒｅ
ｑ＿２ ｓｅｌｅｃｔ＿３＝！ｒｅｑ＿０＆！ｒｅｑ＿１＆！ｒ
ｅｑ＿２＆ｒｅｑ＿３ によって定義される請求項１１乃至請求項１３のいずれ
かの一項に記載のアービタ・システム。 - 【請求項１５】 前記ソース信号の１つを受け取るため
に結合されている第１入力と、前記ｓｅｌｅｃｔ＿０信
号を受け取るために結合されている第２入力とを有する
第１ＡＮＤゲートと、 前記ソース信号の１つを受け取るために結合されている
第１入力と、前記ｓｅｌｅｃｔ＿１信号を受け取るため
に結合されている第２入力とを有する第２ＡＮＤゲート
と、 前記ソース信号の１つを受け取るために結合されている
第１入力と、前記ｓｅｌｅｃｔ＿２信号を受け取るため
に結合されている第２入力とを有する第３ＡＮＤゲート
と、 前記ソース信号の１つを受け取るために結合されている
第１入力と、前記ｓｅｌｅｃｔ＿３信号を受け取るため
に結合されている第２入力とを有する第４ＡＮＤゲート
と、 前記第１ＡＮＤゲートからの出力信号を受け取るために
結合されている第１入力と、前記第２ＡＮＤゲートから
の出力信号を受け取るために結合されている第２入力と
を有する第１ＯＲゲートと、 前記第１ＯＲゲートからの出力信号を受け取るために結
合されている第１入力と、前記第３ＡＮＤゲートからの
出力信号を受け取るために結合されている第２入力とを
有する第２ＯＲゲートと、 前記第２ＯＲゲートからの出力信号を受け取るために結
合されている第１入力と、前記第４ＡＮＤゲートからの
出力信号を受け取るために結合されている第２入力とを
有し、且つ前記マルチプレクサの前記出力を供給する第
３ＯＲゲートとを備える請求項１４記載のアービタ・シ
ステム。 - 【請求項１６】 前記複数のソース信号を前記マルチプ
レクサの前記複数のｎ個の入力に供給するために結合さ
れている複数のソース・キューと、 前記マルチプレクサからの前記出力信号を受け取るため
に結合されている宛先キューとを更に備え、 前記アービタは、前記複数のソース・キューに対してデ
キュー制御信号を供給し、前記宛先キューに対してエン
キュー制御信号を供給する請求項１１乃至請求項１５の
いずれかの一項に記載のアービタ・システム。 - 【請求項１７】 前記複数のソース信号を前記マルチプ
レクサの前記複数のｎ個の入力に供給するために結合さ
れている複数のソース・レジスタと、 前記マルチプレクサからの前記出力信号を受け取るため
に結合されている宛先レジスタとを更に備え、 前記アービタは、前記ソース・レジスタ及び前記宛先レ
ジスタに対してクロック制御信号を供給する請求項１１
乃至請求項１６のいずれか一項に記載のアービタ・シス
テム。 - 【請求項１８】 宛先信号パスに対して複数のソース信
号を早くアービトレーション及び転送するための方法で
あって、 複数のソース信号を受け取るためマルチプレクサの複数
のｎ個のマルチプレクサ入力を結合するステップであっ
て、前記マルチプレクサは各々が前記複数のｎ個のマル
チプレクサ入力の１つから前記マルチプレクサの出力に
伸長する複数のマルチプレクサ信号パスを含む、前記複
数のｎ個のマルチプレクサ入力を結合するステップと、 前記ｎ個のマルチプレクサ入力の１つを選択するため各
々が当該アービタに前記マルチプレクサを制御するよう
促す複数のｎ個の要求信号値を選択信号を介して受け取
るためにアービタを結合するステップであって、前記ア
ービタは前記要求信号値の各１つを前記アービタを介し
て処理するため別々の要求信号転送時間を必要とし且つ
対応する選択信号値を供給する、前記アービタを結合す
るステップと、 前記要求信号値の１つを前記アービタを介して処理し且
つ前記ソース信号の１つを前記対応するマルチプレクサ
入力から前記マルチプレクサ出力に通すため必要とされ
るシステム転送時間が前記マルチプレクサ入力の各々に
対してほぼ等しいよう、前記マルチプレクサ信号パスの
前記時間特性と前記要求信号転送時間とを整合させるス
テップとを備える方法。 - 【請求項１９】 アービトレーション及び転送のための
方法の速度が最大化されるように前記各マルチプレクサ
の各々に対応する前記システム転送時間を最小化するス
テップを更に備える請求項１８記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US821266 | 1997-03-20 | ||
| US08/821,266 US5815023A (en) | 1997-03-20 | 1997-03-20 | Unbalanced multiplexer and arbiter combination |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10275075A true JPH10275075A (ja) | 1998-10-13 |
Family
ID=25232957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10071905A Pending JPH10275075A (ja) | 1997-03-20 | 1998-03-20 | 不平衡マルチプレクサとアービタの組合せ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5815023A (ja) |
| EP (1) | EP0866404A3 (ja) |
| JP (1) | JPH10275075A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7313768B2 (en) | 2002-09-11 | 2007-12-25 | Nec Electronics Corporation | Register file and method for designing a register file |
| JP2016018563A (ja) * | 2014-07-08 | 2016-02-01 | エイアールエム リミテッド | 調停兼多重化回路 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064647A (en) * | 1998-05-13 | 2000-05-16 | Storage Technology Corporation | Method and system for sending frames around a head of line blocked frame in a connection fabric environment |
| US6822976B1 (en) * | 1999-11-03 | 2004-11-23 | Intel Corporation | Method and apparatus for high throughput multiplexing of data |
| US6359519B1 (en) * | 2000-02-11 | 2002-03-19 | Agere Systems Guardian Corp. | Self-timed numerically controlled ring oscillator |
| WO2001070033A1 (en) * | 2000-03-23 | 2001-09-27 | Nagarjuna Holdings Private Limited | Herbicides comprising phytotoxins of lasiodiplodia theobromae, their production and use |
| DE60211874T2 (de) * | 2002-06-20 | 2007-05-24 | Infineon Technologies Ag | Anordnung von zwei Geräten, verbunden durch einen Kreuzvermittlungsschalter |
| US6882196B2 (en) * | 2002-07-18 | 2005-04-19 | Sun Microsystems, Inc. | Duty cycle corrector |
| US6897871B1 (en) | 2003-11-20 | 2005-05-24 | Ati Technologies Inc. | Graphics processing architecture employing a unified shader |
| JP2006099731A (ja) * | 2004-08-30 | 2006-04-13 | Matsushita Electric Ind Co Ltd | リソース管理装置 |
| JP2008099032A (ja) * | 2006-10-12 | 2008-04-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
| US9507742B2 (en) * | 2011-04-20 | 2016-11-29 | Marvell World Trade Ltd. | Variable length arbitration |
| DE102015107968A1 (de) * | 2014-05-30 | 2015-12-03 | Infineon Technologies Austria Ag | Arbiter für asynchrone Zustandsautomaten |
| US10152445B2 (en) | 2015-02-17 | 2018-12-11 | Mediatek Inc. | Signal count reduction between semiconductor dies assembled in wafer-level package |
| US9934179B2 (en) | 2015-02-17 | 2018-04-03 | Mediatek Inc. | Wafer-level package with at least one input/output port connected to at least one management bus |
| KR102501754B1 (ko) * | 2016-03-28 | 2023-02-20 | 삼성전자주식회사 | 불균형 멀티플렉서 및 이를 적용하는 스캔 플립플롭 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4130864A (en) * | 1976-10-29 | 1978-12-19 | Westinghouse Electric Corp. | Priority selection circuit for multiported central functional unit with automatic priority reduction on excessive port request |
| JPS57168324A (en) * | 1981-04-09 | 1982-10-16 | Fujitsu Ltd | Bus control circuit |
| US4586128A (en) * | 1983-04-14 | 1986-04-29 | Burroughs Corporation | Arbitrator circuit and technique for use in a digital computing system having multiple bus controllers |
| US4612542A (en) * | 1984-12-20 | 1986-09-16 | Honeywell Inc. | Apparatus for arbitrating between a plurality of requestor elements |
| FR2697703B1 (fr) * | 1992-10-30 | 1995-01-13 | Sgs Thomson Microelectronics | Multiplexeur recevant en entrée une pluralité de signaux identiques mais déphasés. |
| US5552745A (en) * | 1994-09-21 | 1996-09-03 | International Business Machines Corporation | Self-resetting CMOS multiplexer with static output driver |
-
1997
- 1997-03-20 US US08/821,266 patent/US5815023A/en not_active Expired - Fee Related
-
1998
- 1998-03-12 EP EP98301832A patent/EP0866404A3/en not_active Withdrawn
- 1998-03-20 JP JP10071905A patent/JPH10275075A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7313768B2 (en) | 2002-09-11 | 2007-12-25 | Nec Electronics Corporation | Register file and method for designing a register file |
| JP2016018563A (ja) * | 2014-07-08 | 2016-02-01 | エイアールエム リミテッド | 調停兼多重化回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0866404A2 (en) | 1998-09-23 |
| EP0866404A3 (en) | 2002-09-04 |
| US5815023A (en) | 1998-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10275075A (ja) | 不平衡マルチプレクサとアービタの組合せ | |
| US6101565A (en) | System for multisized bus coupling in a packet-switched computer system | |
| US7076595B1 (en) | Programmable logic device including programmable interface core and central processing unit | |
| KR100250437B1 (ko) | 라운드로빈 중재 및 적응 경로 제어를 수행하는경로제어 장치 | |
| US7143221B2 (en) | Method of arbitrating between a plurality of transfers to be routed over a corresponding plurality of paths provided by an interconnect circuit of a data processing apparatus | |
| US6405299B1 (en) | Internal bus system for DFPS and units with two- or multi-dimensional programmable cell architectures, for managing large volumes of data with a high interconnection complexity | |
| US7657693B2 (en) | Router to use three levels of arbitration for a crossbar channel | |
| US5896516A (en) | Method and apparatus for reducing propagation latency in a high speed crossbar switch | |
| EP1208440B1 (en) | System and method for address broadcast synchronization using a plurality of switches | |
| JPH0740250B2 (ja) | データ・バスへのアクセスを制御する装置 | |
| JP3919765B2 (ja) | アービトレーションを管理する方法およびプロセッサ | |
| KR20040077728A (ko) | 시스템 및 버스 제어기 및 통신 방법 | |
| JP3492852B2 (ja) | ネットワークメッセージルート指定装置のための待ち時間短縮及びルート裁定方法 | |
| JP3770203B2 (ja) | クロスバの高速化方法及びクロスバの高速化方式 | |
| WO1985001365A1 (en) | Numerical control apparatus | |
| EP1089501B1 (en) | Arbitration mechanism for packet transmission | |
| US20070156937A1 (en) | Data transfer in multiprocessor system | |
| GB2484483A (en) | Communication on integrated circuit using interconnect circuitry | |
| TWI439864B (zh) | 包括階層式交叉開關之裝置及其操作方法 | |
| JPH05274246A (ja) | アービタ装置 | |
| US5933648A (en) | Configurable arbitration device for controlling the access of components to an arbiter or the like based on a control input | |
| US20030131138A1 (en) | Fixed snoop response time for source-clocked multiprocessor busses | |
| JP2004071103A (ja) | 自己同期型ｆｉｆｏメモリ装置 | |
| JP3110334B2 (ja) | アービトレーション制御装置 | |
| JPH11212927A (ja) | 競合調停方法 |