JPH10275491A - 不揮発性メモリの温度検出装置 - Google Patents
不揮発性メモリの温度検出装置Info
- Publication number
- JPH10275491A JPH10275491A JP7999397A JP7999397A JPH10275491A JP H10275491 A JPH10275491 A JP H10275491A JP 7999397 A JP7999397 A JP 7999397A JP 7999397 A JP7999397 A JP 7999397A JP H10275491 A JPH10275491 A JP H10275491A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos transistor
- sense amplifier
- temperature detecting
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Read Only Memory (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 不揮発性メモリの書き込み精度を良好とす
る。 【解決手段】 １チップマイクロコンピュータの初期化
及びその後の所定周期毎に、ＥＥＰＲＯＭを構成する特
定のビットセルに書き込み電圧ＶＨを印加して消去状態
とし、その後、当該ビットセルに読み出し電圧ＶＬを印
加してセンスアンプ５の出力を判定する。センスアンプ
５の出力が論理値「０」の時は、ビットセルのフローテ
ィングゲートからゲートへの蓄積電子の移動が不十分で
ある為、書き込み電圧ＶＨを高くしてセンスアンプ５の
出力を再度判定する。センスアンプ５の出力が論理値
「１」となった時の書き込み電圧ＶＨがＥＥＰＲＯＭの
消去の為の適切な電圧として選択される。
る。 【解決手段】 １チップマイクロコンピュータの初期化
及びその後の所定周期毎に、ＥＥＰＲＯＭを構成する特
定のビットセルに書き込み電圧ＶＨを印加して消去状態
とし、その後、当該ビットセルに読み出し電圧ＶＬを印
加してセンスアンプ５の出力を判定する。センスアンプ
５の出力が論理値「０」の時は、ビットセルのフローテ
ィングゲートからゲートへの蓄積電子の移動が不十分で
ある為、書き込み電圧ＶＨを高くしてセンスアンプ５の
出力を再度判定する。センスアンプ５の出力が論理値
「１」となった時の書き込み電圧ＶＨがＥＥＰＲＯＭの
消去の為の適切な電圧として選択される。
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性メモリ
（ＥＥＰＲＯＭ等）の書き込み精度を良好とする為の、
不揮発性メモリの温度検出装置に関する。
（ＥＥＰＲＯＭ等）の書き込み精度を良好とする為の、
不揮発性メモリの温度検出装置に関する。
【０００２】
【従来の技術】最近の１チップマイクロコンピュータ
は、マスクＲＯＭの代わりにＥＥＰＲＯＭを内蔵する傾
向が高くなりつつある。これは、ＥＥＰＲＯＭがプログ
ラムデータを容易に書き換えでき、開発期間の短縮及び
開発費用の低減等を可能とする特徴に起因する。
は、マスクＲＯＭの代わりにＥＥＰＲＯＭを内蔵する傾
向が高くなりつつある。これは、ＥＥＰＲＯＭがプログ
ラムデータを容易に書き換えでき、開発期間の短縮及び
開発費用の低減等を可能とする特徴に起因する。
【０００３】図３はＥＥＰＲＯＭのセル部分（例えば２
ビット分）の構造を示す回路ブロック図である。図３に
おいて、（１）（２）はフローティングゲート付のＭＯ
Ｓトランジスタである。当該トランジスタ（１）（２）
は、各々１ビットセルに相当し、ゲートはワードライン
ＷＬ１、ＷＬ２と接続され、ドレインはビットラインＢ
Ｌと共通接続され、ソースはソースラインＳＬ（常時０
ボルト）と共通接続されている。ワードラインＷＬ１、
ＷＬ２は各々選択用のＭＯＳトランジスタ（３）（４）
を介して書き込み電圧ＶＨ及び読み出し電圧ＶＬが各々
固定された電源Ｖと接続される。当該トランジスタ
（３）（４）はアドレスデータに従って相補的に動作す
るものであり、即ち、ワードラインＷＬ１、ＷＬ２は相
補的に電源Ｖと接続される（選択される）。（５）はセ
ンスアンプであり、基準電流とビットラインＢＬの電流
（セル電流）とを比較し、論理値「１」又は「０」を出
力するものである。
ビット分）の構造を示す回路ブロック図である。図３に
おいて、（１）（２）はフローティングゲート付のＭＯ
Ｓトランジスタである。当該トランジスタ（１）（２）
は、各々１ビットセルに相当し、ゲートはワードライン
ＷＬ１、ＷＬ２と接続され、ドレインはビットラインＢ
Ｌと共通接続され、ソースはソースラインＳＬ（常時０
ボルト）と共通接続されている。ワードラインＷＬ１、
ＷＬ２は各々選択用のＭＯＳトランジスタ（３）（４）
を介して書き込み電圧ＶＨ及び読み出し電圧ＶＬが各々
固定された電源Ｖと接続される。当該トランジスタ
（３）（４）はアドレスデータに従って相補的に動作す
るものであり、即ち、ワードラインＷＬ１、ＷＬ２は相
補的に電源Ｖと接続される（選択される）。（５）はセ
ンスアンプであり、基準電流とビットラインＢＬの電流
（セル電流）とを比較し、論理値「１」又は「０」を出
力するものである。
【０００４】例えば、ワードラインＷＬ１に電圧ＶＬ
（データ読み出し時は例えば４ボルト）が印加された場
合、ＭＯＳトランジスタ（１）が選択される。この時、
ＭＯＳトランジスタ（１）が消去状態（論理値「１」）
であれば該ＭＯＳトランジスタ（１）はオンし、ＭＯＳ
トランジスタ（１）に電流が流れてセル電流が基準電流
より大きくなる為、センスアンプ（５）の出力は論理値
「１」となる。一方、ＭＯＳトランジスタ（１）がプロ
グラム状態（論理値「０」）であれば該ＭＯＳトランジ
スタ（１）はオフし、ＭＯＳトランジスタ（１）に電流
が流れなくなってセル電流が基準電流より小さくなる
為、センスアンプ（５）の出力は論理値「０」となる。
尚、ＭＯＳトランジスタ（２）も同様に動作する。即
ち、ＭＯＳトランジスタ（１）（２）が相補的に選択さ
れ、選択された側のＭＯＳトランジスタが消去状態の時
のビット値は論理値「１」となり、プログラム状態の時
のビット値は論理値「０」となる様に、ＥＥＰＲＯＭは
構成される。
（データ読み出し時は例えば４ボルト）が印加された場
合、ＭＯＳトランジスタ（１）が選択される。この時、
ＭＯＳトランジスタ（１）が消去状態（論理値「１」）
であれば該ＭＯＳトランジスタ（１）はオンし、ＭＯＳ
トランジスタ（１）に電流が流れてセル電流が基準電流
より大きくなる為、センスアンプ（５）の出力は論理値
「１」となる。一方、ＭＯＳトランジスタ（１）がプロ
グラム状態（論理値「０」）であれば該ＭＯＳトランジ
スタ（１）はオフし、ＭＯＳトランジスタ（１）に電流
が流れなくなってセル電流が基準電流より小さくなる
為、センスアンプ（５）の出力は論理値「０」となる。
尚、ＭＯＳトランジスタ（２）も同様に動作する。即
ち、ＭＯＳトランジスタ（１）（２）が相補的に選択さ
れ、選択された側のＭＯＳトランジスタが消去状態の時
のビット値は論理値「１」となり、プログラム状態の時
のビット値は論理値「０」となる様に、ＥＥＰＲＯＭは
構成される。
【０００５】
【発明が解決しようとする課題】さて、ＥＥＰＲＯＭの
各ビットセルを消去状態とすることは、各ビットセルの
ゲートに書き込み電圧ＶＨ（例えば１２ボルト）を印加
して論理値「１」を書き込むことである。即ち、フロー
ティングゲートに蓄積された電子をゲートへ移動させ、
ドレインソース間にチャネルを形成する必要がある。
各ビットセルを消去状態とすることは、各ビットセルの
ゲートに書き込み電圧ＶＨ（例えば１２ボルト）を印加
して論理値「１」を書き込むことである。即ち、フロー
ティングゲートに蓄積された電子をゲートへ移動させ、
ドレインソース間にチャネルを形成する必要がある。
【０００６】しかし、フローティングゲートからゲート
への蓄積電子の移動の強さは、ＥＥＰＲＯＭの周囲温度
の影響を受けてしまう。具体的には、ＥＥＰＲＯＭの周
囲温度が低いほど蓄積電子の移動は鈍くなる傾向にあ
る。特に、書き込み電圧ＶＨが一定であると、ＥＥＰＲ
ＯＭの周囲温度が低くなった時、各ビットセルに論理値
「１」を書き込めず各ビットセルを消去状態とできなく
なる問題があった。これは、ＥＥＰＲＯＭに誤プログラ
ムを書き込む原因となる。
への蓄積電子の移動の強さは、ＥＥＰＲＯＭの周囲温度
の影響を受けてしまう。具体的には、ＥＥＰＲＯＭの周
囲温度が低いほど蓄積電子の移動は鈍くなる傾向にあ
る。特に、書き込み電圧ＶＨが一定であると、ＥＥＰＲ
ＯＭの周囲温度が低くなった時、各ビットセルに論理値
「１」を書き込めず各ビットセルを消去状態とできなく
なる問題があった。これは、ＥＥＰＲＯＭに誤プログラ
ムを書き込む原因となる。
【０００７】そこで、本発明は、不揮発性メモリの周囲
温度に応じて各ビットセルの書き込み電圧を可変とし、
書き込み精度（消去特性）を良好とできる不揮発性メモ
リの温度検出装置を提供することを目的とする。
温度に応じて各ビットセルの書き込み電圧を可変とし、
書き込み精度（消去特性）を良好とできる不揮発性メモ
リの温度検出装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、既存データを電気消
去した後に新データに書き換えでき、各ビットのセル電
流と基準電流とを比較して「１」又は「０」の論理値を
出力するセンスアンプを有する不揮発性メモリにおい
て、前記不揮発性メモリの周囲温度に応じて前記各ビッ
トの制御電圧を可変とする可変手段を設けたことを特徴
とする。
解決する為に成されたものであり、既存データを電気消
去した後に新データに書き換えでき、各ビットのセル電
流と基準電流とを比較して「１」又は「０」の論理値を
出力するセンスアンプを有する不揮発性メモリにおい
て、前記不揮発性メモリの周囲温度に応じて前記各ビッ
トの制御電圧を可変とする可変手段を設けたことを特徴
とする。
【０００９】また、前記可変手段は、電源電圧を分圧す
る複数の直列抵抗群と、一端が前記複数の直列抵抗群の
接続点に接続されると共に他端が前記各ビットのワード
ラインと共通接続され、何れか１つが閉成する複数のス
イッチ回路とから成ることを特徴とする。また、前記不
揮発性メモリは、マイクロコンピュータで制御されるこ
とを特徴とする。
る複数の直列抵抗群と、一端が前記複数の直列抵抗群の
接続点に接続されると共に他端が前記各ビットのワード
ラインと共通接続され、何れか１つが閉成する複数のス
イッチ回路とから成ることを特徴とする。また、前記不
揮発性メモリは、マイクロコンピュータで制御されるこ
とを特徴とする。
【００１０】また、前記不揮発性メモリの周囲温度は、
少なくとも前記マイクロコンピュータの初期化時又は当
該初期化後の所定周期毎に検出され、この時の検出温度
に応じて前記複数のスイッチ回路の何れか１つが閉成す
ることを特徴とする。
少なくとも前記マイクロコンピュータの初期化時又は当
該初期化後の所定周期毎に検出され、この時の検出温度
に応じて前記複数のスイッチ回路の何れか１つが閉成す
ることを特徴とする。
【００１１】
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図１は本発明の不揮発性メモリの温度検
出装置を示す回路ブロック図である。尚、図１において
図３と同一素子には同一番号を記してその説明を省略す
る。図１において、（６）は直列抵抗群であり、電源Ｖ
Ｗと接地との間に直列接続されている。尚、電源ＶＷは
通常温度における書き込み電圧ＶＨより十分高い電圧と
する。（７−１）〜（７−ｎ）は、ドレインが直列抵抗
群（６）の各接続点と接続され、ソースが共通接続され
ると共にワードラインＷＬ１、ＷＬ２と接続されたＭＯ
Ｓトランジスタである。該ＭＯＳトランジスタ（７−
１）〜（７−ｎ）のゲートには、何れか１つを導通させ
る為のｎビットの制御データＡ１〜Ａｎが印加され、直
列抵抗群（６）と導通状態のＭＯＳトランジスタとの接
続点電圧が書き込み電圧ＶＨとしてワードラインＷＬ
１、ＷＬ２に印加される。
的に説明する。図１は本発明の不揮発性メモリの温度検
出装置を示す回路ブロック図である。尚、図１において
図３と同一素子には同一番号を記してその説明を省略す
る。図１において、（６）は直列抵抗群であり、電源Ｖ
Ｗと接地との間に直列接続されている。尚、電源ＶＷは
通常温度における書き込み電圧ＶＨより十分高い電圧と
する。（７−１）〜（７−ｎ）は、ドレインが直列抵抗
群（６）の各接続点と接続され、ソースが共通接続され
ると共にワードラインＷＬ１、ＷＬ２と接続されたＭＯ
Ｓトランジスタである。該ＭＯＳトランジスタ（７−
１）〜（７−ｎ）のゲートには、何れか１つを導通させ
る為のｎビットの制御データＡ１〜Ａｎが印加され、直
列抵抗群（６）と導通状態のＭＯＳトランジスタとの接
続点電圧が書き込み電圧ＶＨとしてワードラインＷＬ
１、ＷＬ２に印加される。
【００１２】（８）はｎビットの制御レジスタであり、
ｎビットの出力端子はＭＯＳトランジスタ（７−１）〜
（７−ｎ）のゲートと接続され、ｎビットデータの値に
応じてＭＯＳトランジスタ（７−１）〜（７−ｎ）の何
れか１つを導通させ、書き込み電圧ＶＨを可変とするも
のである。（９）はＲＯＭであり、１チップマイクロコ
ンピュータの周囲温度を検出し、ＥＥＰＲＯＭを構成す
る各ビットの書き込み電圧ＶＨを可変とする為のプログ
ラムデータが書き込まれている。
ｎビットの出力端子はＭＯＳトランジスタ（７−１）〜
（７−ｎ）のゲートと接続され、ｎビットデータの値に
応じてＭＯＳトランジスタ（７−１）〜（７−ｎ）の何
れか１つを導通させ、書き込み電圧ＶＨを可変とするも
のである。（９）はＲＯＭであり、１チップマイクロコ
ンピュータの周囲温度を検出し、ＥＥＰＲＯＭを構成す
る各ビットの書き込み電圧ＶＨを可変とする為のプログ
ラムデータが書き込まれている。
【００１３】（１０）はプログラムカウンタＰＣであ
り、ＥＥＰＲＯＭ又はＲＯＭ（９）をアドレス指定する
ものである。プログラムカウンタ（１０）は、１チップ
マイクロコンピュータの初期化時及び１チップマイクロ
コンピュータの初期化後における割り込み要求の発生時
はＲＯＭ（９）をアドレス指定し、それ以外の時はＥＥ
ＰＲＯＭをアドレス指定してメインルーチンを実行させ
る。
り、ＥＥＰＲＯＭ又はＲＯＭ（９）をアドレス指定する
ものである。プログラムカウンタ（１０）は、１チップ
マイクロコンピュータの初期化時及び１チップマイクロ
コンピュータの初期化後における割り込み要求の発生時
はＲＯＭ（９）をアドレス指定し、それ以外の時はＥＥ
ＰＲＯＭをアドレス指定してメインルーチンを実行させ
る。
【００１４】（１１）はインストラクションレジスタＩ
Ｒであり、ＲＯＭ（９）の読み出しデータを保持するも
のである。（１２）はインストラクションデコーダＩＤ
ＥＣであり、インストラクションレジスタ（１１）の保
持データを解読して１チップマイクロコンピュータを動
作させる為の制御信号を出力するものである。勿論、プ
ログラムカウンタ（１０）がＥＥＰＲＯＭをアドレス指
定している時は、インストラクションレジスタ（１１）
及びインストラクションデコーダ（１２）はＥＥＰＲＯ
Ｍの読み出しデータの保持及び解読を行う。
Ｒであり、ＲＯＭ（９）の読み出しデータを保持するも
のである。（１２）はインストラクションデコーダＩＤ
ＥＣであり、インストラクションレジスタ（１１）の保
持データを解読して１チップマイクロコンピュータを動
作させる為の制御信号を出力するものである。勿論、プ
ログラムカウンタ（１０）がＥＥＰＲＯＭをアドレス指
定している時は、インストラクションレジスタ（１１）
及びインストラクションデコーダ（１２）はＥＥＰＲＯ
Ｍの読み出しデータの保持及び解読を行う。
【００１５】以下、図１の動作を図２のフローチャート
を用いて説明する。先ず、１チップマイクロコンピュー
タが初期化されると、プログラムカウンタ（１０）がＲ
ＯＭ（９）をアドレス指定し、インストラクションデコ
ーダ（１２）がＲＯＭ（９）の読み出しデータを解読す
る。この結果、Ａｍ（Ａ１＜Ａｍ＜Ａｎ）のみが論理値
「１」の制御データＡ１〜Ａｎが制御レジスタ（８）に
セットされ、制御データＡｍが印加されたＭＯＳトラン
ジスタのみがオンし、直列抵抗群（６）と当該ＭＯＳト
ランジスタとの接続点電圧が書き込み電圧ＶＨ（ｍ）と
してワードラインＷＬ１、ＷＬ２に印加される。例え
ば、ワードラインＷＬ１が選択されている場合、ＭＯＳ
トランジスタ（１）はゲートに書き込み電圧ＶＨ（ｍ）
が印加されて消去状態となる（Ｓ１）。
を用いて説明する。先ず、１チップマイクロコンピュー
タが初期化されると、プログラムカウンタ（１０）がＲ
ＯＭ（９）をアドレス指定し、インストラクションデコ
ーダ（１２）がＲＯＭ（９）の読み出しデータを解読す
る。この結果、Ａｍ（Ａ１＜Ａｍ＜Ａｎ）のみが論理値
「１」の制御データＡ１〜Ａｎが制御レジスタ（８）に
セットされ、制御データＡｍが印加されたＭＯＳトラン
ジスタのみがオンし、直列抵抗群（６）と当該ＭＯＳト
ランジスタとの接続点電圧が書き込み電圧ＶＨ（ｍ）と
してワードラインＷＬ１、ＷＬ２に印加される。例え
ば、ワードラインＷＬ１が選択されている場合、ＭＯＳ
トランジスタ（１）はゲートに書き込み電圧ＶＨ（ｍ）
が印加されて消去状態となる（Ｓ１）。
【００１６】ＭＯＳトランジスタ（１）の消去動作が終
了すると、ワードラインＷＬ１、ＷＬ２は読み出し電圧
ＶＲ（図示せず）と接続され、センスアンプ（５）にお
いてＭＯＳトランジスタ（１）の読み出し時のセル電流
と基準電流とが比較される（Ｓ２）。ＭＯＳトランジス
タ（１）のセル電流が基準電流より小さく、センスアン
プ（５）の出力が論理値「０」となった場合（Ｓ２ＹＥ
Ｓ）、１チップマイクロコンピュータの周囲温度が低
く、現状の書き込み電圧ＶＨ（ｍ）では、ＭＯＳトラン
ジスタ（１）のフローティングゲートからゲートへの蓄
積電子の移動が不十分であることを意味する。つまり、
書き込み電圧ＶＨ（ｍ）を高くする必要がある。
了すると、ワードラインＷＬ１、ＷＬ２は読み出し電圧
ＶＲ（図示せず）と接続され、センスアンプ（５）にお
いてＭＯＳトランジスタ（１）の読み出し時のセル電流
と基準電流とが比較される（Ｓ２）。ＭＯＳトランジス
タ（１）のセル電流が基準電流より小さく、センスアン
プ（５）の出力が論理値「０」となった場合（Ｓ２ＹＥ
Ｓ）、１チップマイクロコンピュータの周囲温度が低
く、現状の書き込み電圧ＶＨ（ｍ）では、ＭＯＳトラン
ジスタ（１）のフローティングゲートからゲートへの蓄
積電子の移動が不十分であることを意味する。つまり、
書き込み電圧ＶＨ（ｍ）を高くする必要がある。
【００１７】そこで、Ａｍ−１のみが論理値「１」の制
御データＡ１〜Ａｎが制御レジスタ（８）にセットさ
れ、制御データＡｍ−１が印加されたＭＯＳトランジス
タのみがオンし、直列抵抗群（６）と当該ＭＯＳトラン
ジスタとの接続点電圧が書き込み電圧ＶＨ（ｍ−１）
（＞ＶＨ（ｍ））としてワードラインＷＬ１、ＷＬ２に
印加される。ＭＯＳトランジスタ（１）はゲートに書き
込み電圧ＶＨ（ｍ−１）が印加されて消去状態となる
（Ｓ３）。
御データＡ１〜Ａｎが制御レジスタ（８）にセットさ
れ、制御データＡｍ−１が印加されたＭＯＳトランジス
タのみがオンし、直列抵抗群（６）と当該ＭＯＳトラン
ジスタとの接続点電圧が書き込み電圧ＶＨ（ｍ−１）
（＞ＶＨ（ｍ））としてワードラインＷＬ１、ＷＬ２に
印加される。ＭＯＳトランジスタ（１）はゲートに書き
込み電圧ＶＨ（ｍ−１）が印加されて消去状態となる
（Ｓ３）。
【００１８】ＭＯＳトランジスタ（１）の消去動作が終
了すると、ワードラインＷＬ１、ＷＬ２は読み出し電圧
ＶＲ（図示せず）と接続され、センスアンプ（５）にお
いてＭＯＳトランジスタ（１）の読み出し時のセル電流
と基準電流とが再び比較される（Ｓ４）。ＭＯＳトラン
ジスタ（１）のセル電流が基準電流より小さく、センス
アンプ（５）の出力が論理値「０」となった場合（Ｓ４
ＹＥＳ）、現状の書き込み電圧ＶＨ（ｍ−１）でも、Ｍ
ＯＳトランジスタ（１）のフローティングゲートからゲ
ートへの蓄積電子の移動が不十分である為、書き込み電
圧ＶＨ（ｍ−１）を更に高くする必要がある。この場
合、上記Ｓ３のステップを繰り返す。この結果、ＭＯＳ
トランジスタ（１）のセル電流が基準電流より大きく、
センスアンプ（５）の出力が論理値「１」となった場合
（Ｓ４ＮＯ）、この時の書き込み電圧ＶＨがＥＥＰＲＯ
Ｍの消去動作に適切な電圧として選択される（Ｓ５）。
了すると、ワードラインＷＬ１、ＷＬ２は読み出し電圧
ＶＲ（図示せず）と接続され、センスアンプ（５）にお
いてＭＯＳトランジスタ（１）の読み出し時のセル電流
と基準電流とが再び比較される（Ｓ４）。ＭＯＳトラン
ジスタ（１）のセル電流が基準電流より小さく、センス
アンプ（５）の出力が論理値「０」となった場合（Ｓ４
ＹＥＳ）、現状の書き込み電圧ＶＨ（ｍ−１）でも、Ｍ
ＯＳトランジスタ（１）のフローティングゲートからゲ
ートへの蓄積電子の移動が不十分である為、書き込み電
圧ＶＨ（ｍ−１）を更に高くする必要がある。この場
合、上記Ｓ３のステップを繰り返す。この結果、ＭＯＳ
トランジスタ（１）のセル電流が基準電流より大きく、
センスアンプ（５）の出力が論理値「１」となった場合
（Ｓ４ＮＯ）、この時の書き込み電圧ＶＨがＥＥＰＲＯ
Ｍの消去動作に適切な電圧として選択される（Ｓ５）。
【００１９】一方、ＭＯＳトランジスタ（１）のセル電
流が基準電流より大きく、センスアンプ（５）の出力が
初めから論理値「１」の場合（Ｓ２ＮＯ）、現状の書き
込み電圧ＶＨ（ｍ）でＥＥＰＲＯＭを十分消去できるこ
とを意味する。しかし、書き込み電圧ＶＨ（ｍ）が本来
必要とされるＥＥＰＲＯＭの消去動作の為の適切値より
大きい場合は、消費電力が増大する問題を生じてしま
う。それ故、ＥＥＰＲＯＭを十分消去できる最小の書き
込み電圧ＶＨを求める必要がある。
流が基準電流より大きく、センスアンプ（５）の出力が
初めから論理値「１」の場合（Ｓ２ＮＯ）、現状の書き
込み電圧ＶＨ（ｍ）でＥＥＰＲＯＭを十分消去できるこ
とを意味する。しかし、書き込み電圧ＶＨ（ｍ）が本来
必要とされるＥＥＰＲＯＭの消去動作の為の適切値より
大きい場合は、消費電力が増大する問題を生じてしま
う。それ故、ＥＥＰＲＯＭを十分消去できる最小の書き
込み電圧ＶＨを求める必要がある。
【００２０】そこで、Ａｍ＋１のみが論理値「１」の制
御データＡ１〜Ａｎが制御レジスタ（８）にセットさ
れ、制御データＡｍ＋１が印加されたＭＯＳトランジス
タのみがオンし、直列抵抗群（６）と当該ＭＯＳトラン
ジスタとの接続点電圧が書き込み電圧ＶＨ（ｍ＋１）
（＜ＶＨ（ｍ））としてワードラインＷＬ１、ＷＬ２に
印加される。ＭＯＳトランジスタ（１）はゲートに書き
込み電圧ＶＨ（ｍ＋１）が印加されて消去状態となる
（Ｓ６）。
御データＡ１〜Ａｎが制御レジスタ（８）にセットさ
れ、制御データＡｍ＋１が印加されたＭＯＳトランジス
タのみがオンし、直列抵抗群（６）と当該ＭＯＳトラン
ジスタとの接続点電圧が書き込み電圧ＶＨ（ｍ＋１）
（＜ＶＨ（ｍ））としてワードラインＷＬ１、ＷＬ２に
印加される。ＭＯＳトランジスタ（１）はゲートに書き
込み電圧ＶＨ（ｍ＋１）が印加されて消去状態となる
（Ｓ６）。
【００２１】ＭＯＳトランジスタ（１）の消去動作が終
了すると、ワードラインＷＬ１、ＷＬ２は読み出し電圧
ＶＲ（図示せず）と接続され、センスアンプ（５）にお
いてＭＯＳトランジスタ（１）の読み出し時のセル電流
と基準電流とが再び比較される（Ｓ７）。ＭＯＳトラン
ジスタ（１）のセル電流が基準電流より大きく、センス
アンプ（５）の出力が論理値「１」となった場合（Ｓ７
ＹＥＳ）、現状の書き込み電圧ＶＨ（ｍ＋１）がＥＥＰ
ＲＯＭの消去動作の為の最小電圧であるかどうかが未だ
判定できない為、書き込み電圧ＶＨ（ｍ＋１）を更に低
くする必要がある。この場合、上記Ｓ６のステップを繰
り返す。この結果、ＭＯＳトランジスタ（１）のセル電
流が基準電流より小さく、センスアンプ（５）の出力が
論理値「０」となった場合（Ｓ７ＮＯ）、この直前の書
き込み電圧ＶＨがＥＥＰＲＯＭの消去動作に適切な電圧
として選択される（Ｓ８）。
了すると、ワードラインＷＬ１、ＷＬ２は読み出し電圧
ＶＲ（図示せず）と接続され、センスアンプ（５）にお
いてＭＯＳトランジスタ（１）の読み出し時のセル電流
と基準電流とが再び比較される（Ｓ７）。ＭＯＳトラン
ジスタ（１）のセル電流が基準電流より大きく、センス
アンプ（５）の出力が論理値「１」となった場合（Ｓ７
ＹＥＳ）、現状の書き込み電圧ＶＨ（ｍ＋１）がＥＥＰ
ＲＯＭの消去動作の為の最小電圧であるかどうかが未だ
判定できない為、書き込み電圧ＶＨ（ｍ＋１）を更に低
くする必要がある。この場合、上記Ｓ６のステップを繰
り返す。この結果、ＭＯＳトランジスタ（１）のセル電
流が基準電流より小さく、センスアンプ（５）の出力が
論理値「０」となった場合（Ｓ７ＮＯ）、この直前の書
き込み電圧ＶＨがＥＥＰＲＯＭの消去動作に適切な電圧
として選択される（Ｓ８）。
【００２２】尚、Ｓ１〜Ｓ８のステップは、１チップマ
イクロコンピュータの初期化時及び初期化後のタイマ割
り込み要求により周期的に実行される。以上より、１チ
ップマイクロコンピュータの周囲温度が変動しても、Ｅ
ＥＰＲＯＭの書き込み精度即ち消去特性を良好とできる
為、プログラムの誤書き込みを防止でき、消去の為の消
費電力を低減できる。
イクロコンピュータの初期化時及び初期化後のタイマ割
り込み要求により周期的に実行される。以上より、１チ
ップマイクロコンピュータの周囲温度が変動しても、Ｅ
ＥＰＲＯＭの書き込み精度即ち消去特性を良好とできる
為、プログラムの誤書き込みを防止でき、消去の為の消
費電力を低減できる。
【００２３】
【発明の効果】本発明によれば、不揮発性メモリの周囲
温度が変動しても、センスアンプの出力を基に各ビット
セルの書き込み電圧を制御できる為、書き込み精度即ち
消去特性を向上できると共に消去の為の消費電力を低減
できる等の利点が得られる。
温度が変動しても、センスアンプの出力を基に各ビット
セルの書き込み電圧を制御できる為、書き込み精度即ち
消去特性を向上できると共に消去の為の消費電力を低減
できる等の利点が得られる。
【図１】本発明の不揮発性メモリの温度検出装置を示す
回路ブロック図である。
回路ブロック図である。
【図２】図１の動作を示すフローチャートである。
【図３】従来の不揮発性メモリの構造の一部を示す回路
ブロック図である。
ブロック図である。
（１）（２） ＭＯＳトランジスタ （５） センスアンプ （６） 直列抵抗群 （７−１）〜（７−ｎ） ＭＯＳトランジスタ
Claims (4)
- 【請求項１】 既存データを電気消去した後に新データ
に書き換えでき、各ビットのセル電流と基準電流とを比
較して「１」又は「０」の論理値を出力するセンスアン
プを有する不揮発性メモリにおいて、 前記不揮発性メモリの周囲温度に応じて前記各ビットの
制御電圧を可変とする可変手段を設けたことを特徴とす
る不揮発性メモリの温度検出装置。 - 【請求項２】 前記可変手段は、電源電圧を分圧する複
数の直列抵抗群と、一端が前記複数の直列抵抗群の接続
点に接続されると共に他端が前記各ビットのワードライ
ンと共通接続され、何れか１つが閉成する複数のスイッ
チ回路とから成ることを特徴とする請求項１記載の不揮
発性メモリの温度検出装置。 - 【請求項３】 前記不揮発性メモリは、マイクロコンピ
ュータで制御されることを特徴とする請求項２記載の不
揮発性メモリの温度検出装置。 - 【請求項４】 前記不揮発性メモリの周囲温度は、少な
くとも前記マイクロコンピュータの初期化時又は当該初
期化後の所定周期毎に検出され、この時の検出温度に応
じて前記複数のスイッチ回路の何れか１つが閉成するこ
とを特徴とする請求項３記載の不揮発性メモリの温度検
出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7999397A JPH10275491A (ja) | 1997-03-31 | 1997-03-31 | 不揮発性メモリの温度検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7999397A JPH10275491A (ja) | 1997-03-31 | 1997-03-31 | 不揮発性メモリの温度検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10275491A true JPH10275491A (ja) | 1998-10-13 |
Family
ID=13705839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7999397A Pending JPH10275491A (ja) | 1997-03-31 | 1997-03-31 | 不揮発性メモリの温度検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10275491A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177594A (ja) * | 2008-02-21 | 2008-07-31 | Canon Inc | 不揮発磁気薄膜メモリ装置および記録方法 |
| CN110073441A (zh) * | 2016-12-13 | 2019-07-30 | 赛普拉斯半导体公司 | 使用位线和选择栅极电压调节的编程干扰抑制 |
-
1997
- 1997-03-31 JP JP7999397A patent/JPH10275491A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177594A (ja) * | 2008-02-21 | 2008-07-31 | Canon Inc | 不揮発磁気薄膜メモリ装置および記録方法 |
| CN110073441A (zh) * | 2016-12-13 | 2019-07-30 | 赛普拉斯半导体公司 | 使用位线和选择栅极电压调节的编程干扰抑制 |
| CN110073441B (zh) * | 2016-12-13 | 2020-06-26 | 赛普拉斯半导体公司 | 使用位线和选择栅极电压调节的编程干扰抑制 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6415352B1 (en) | One-chip microcomputer and method of refreshing its data | |
| US5898615A (en) | Semiconductor memory device having non-volatile memory cells connected in series | |
| JP2917924B2 (ja) | 不揮発性半導体記憶装置 | |
| US5337281A (en) | Non-volatile semiconductor memory device in which data can be erased on a block basis and method of erasing data on a block basis in non-volatile semiconductor memory device | |
| JP3132637B2 (ja) | 不揮発性半導体記憶装置 | |
| KR970051335A (ko) | 다수상태 불휘발성 반도체 메모리 및 그의 구동방법 | |
| JP3212396B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH04243096A (ja) | 不揮発性半導体記憶装置 | |
| US7263022B2 (en) | No-precharge FAMOS cell and latch circuit in a memory device | |
| JP3542637B2 (ja) | 電流測定方法及びマイクロコントローラシステム | |
| JP3693504B2 (ja) | メモリデバイス | |
| JP3214395B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4251717B2 (ja) | 不揮発性半導体記憶装置 | |
| US6115293A (en) | Non-volatile semiconductor memory device | |
| JPH09320300A (ja) | 半導体記憶装置 | |
| JP3561640B2 (ja) | １チップマイクロコンピュータ | |
| JPH10334073A (ja) | １チップマイクロコンピュータ | |
| JP3362661B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH10255492A (ja) | 不揮発性メモリの温度検出装置 | |
| JP3561639B2 (ja) | １チップマイクロコンピュータ | |
| KR100732633B1 (ko) | 비연속적인 비트라인 디코딩을 수행하는 플래시 메모리장치 | |
| JP2000173278A (ja) | １チップマイクロコンピュータ | |
| RU2162254C2 (ru) | Программируемое постоянное запоминающее устройство с улучшенным временем выборки | |
| JPH10275492A (ja) | 不揮発性メモリを用いた温度検出装置 | |
| JP3667821B2 (ja) | 不揮発性半導体メモリ |