JPH10275827A - フェイスダウンボンディング用リードフレーム - Google Patents

フェイスダウンボンディング用リードフレーム

Info

Publication number
JPH10275827A
JPH10275827A JP9079387A JP7938797A JPH10275827A JP H10275827 A JPH10275827 A JP H10275827A JP 9079387 A JP9079387 A JP 9079387A JP 7938797 A JP7938797 A JP 7938797A JP H10275827 A JPH10275827 A JP H10275827A
Authority
JP
Japan
Prior art keywords
lead
bonding
bump
lead frame
shaped groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9079387A
Other languages
English (en)
Other versions
JP2953424B2 (ja
Inventor
Hideki Mizuno
秀樹 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9079387A priority Critical patent/JP2953424B2/ja
Priority to US09/052,156 priority patent/US6018189A/en
Publication of JPH10275827A publication Critical patent/JPH10275827A/ja
Application granted granted Critical
Publication of JP2953424B2 publication Critical patent/JP2953424B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07178—Means for aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07221—Aligning
    • H10W72/07227—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07232—Compression bonding, e.g. thermocompression bonding
    • H10W72/07233—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/161—Aligning
    • H10W80/168—Aligning using guiding structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体チップ上のバンプをリードに超音波ボ
ンディングして接合する際における強度のバラツキを防
止する。 【解決手段】 半導体チップ１のバンプ２の位置に対向
するリード３の先端位置に、一方向に向けてＶ字形溝４
を設ける。Ｖ字形溝４の方向に超音波ボンディングを行
うと、バンプ２はＶ字形溝４の方向に動かされ、Ｖ字形
溝４との接触面でバンプ２とリード３が溶着され、バン
プ２とリード３との接合強度が均一化される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレームに
関し、特に、バンプ付半導体チップをフェイスダウンし
て、超音波でリードにボンディングする用途に適合した
フェイスダウンボンディング用リードフレームに関す
る。
【０００２】
【従来の技術】従来、半導体チップの電極に形成された
バンプをリードに接続する方法の一つとしてに、ＴＡＢ
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技
術がある。
【０００３】図９は、ＴＡＢ技術を用いインナーリード
をボンディングした状態の集積回路を示す平面図である
（特開平４−１０９６４０号公報参照）。
【０００４】図９に示されるように、半導体チップ１１
の上面電極部に複数個のバンプ１２が形成されている。
一方、テープキャリア１５は、半導体チップ１１よりも
大きいデバイスホール１６が設けられた絶縁性フィル
ム、および絶縁性フィルム上からデバイスホールへ向け
て導出した複数本のＴＡＢリード１３とにより構成され
ている。半導体チップ１１は、デバイスホール１６の中
央に配置されており、半導体チップ１１の電極に設けら
れた各バンプ１２は、各リード１３の先端に個別的にボ
ンディングされている。
【０００５】図１０（ａ），（ｂ）に示されるように、
各リード１３の先端には、凹部１４が設けられており、
凹部１４のリード１３の幅方向での２つの壁面は、傾斜
面となっており、凹部１４の傾斜面とバンプ１２の対向
する２辺の角部とが接触するようにして接合されてい
た。
【０００６】なお、図示しないが、リード１３とバンプ
１２の接合は、リード１３の上方から加熱されたボンデ
ィングツールを圧下し、リード１３とバンプ１２の接触
部を加熱することにより、行われていた。
【０００７】また、別の従来技術として、図１１に示す
ような超音波ボンディングによる接合が知られている
（特開平１−２４４６３０号公報）。この技術では、バ
ンプ２４が形成された半導体チップ２３をフェイスダウ
ンにしてコレット２５で保持し、絶縁性基板２１の導体
パターン２２上にバンプ２４を接触させ、コレット２５
に超音波を印加することにより、バンプ２２と導体パタ
ーン２３を接合させていた。
【０００８】この超音波ボンディング法は、加圧力，加
熱の度合を大きく設定する必要がないため、半導体チッ
プへのダメージが比較的少ないという利点がある。
【０００９】近年、移動体通信市場における携帯情報機
器が小さく、かつ軽量化される傾向の中で、部品の１つ
である半導体装置に対して、その実装面積と実装高さと
を小さくする要求が強くなっている。
【００１０】したがって、半導体装置の外形寸法を小さ
くするため、半導体チップとリードフレームの接合に、
従来のＴＡＢ技術や、超音波によるフェイスダウンボン
ディングを応用した技術が必要になっている。
【００１１】
【発明が解決しようとする課題】しかしながら、従来例
において、第１の問題点は、従来のＴＡＢ技術のリード
形状のリードフレームに超音波ボンディングにより接合
する場合、超音波の印加方向に平行なリードのボンディ
ング強度に比べて、垂直方向のリードのボンディング強
度が弱くなることにある。
【００１２】その理由は、図８（ａ），（ｂ）に示すよ
うに、超音波の印加方向に垂直な方向のリード１３は、
リードの幅方向に２つの傾斜面を有し、バンプ１２の超
音波による動きを阻害する。したがって、バンプのリー
ドに接触する面の溶着が行われにくいためである。ま
た、リードの幅方向の２つの傾斜面に接している部分で
は、超音波の印加により引離されたり、押し付けられた
りする現象が繰り返して行われるため、接合が安定しな
いためである。
【００１３】また、第２の問題点は、超音波の印加方向
に垂直なリードとバンプの位置合わせにバラツキが生じ
ることにある。
【００１４】その理由は、リードの先端でバンプがリー
ドの幅方向、つまり超音波の印加方向へ動くとき、リー
ド幅方向の２つの傾斜面に当たるため、リードの先端も
幅方向へ振れるためである。
【００１５】したがって、超音波によるバンプとリード
の接合の場合、個々のリードに対して、超音波の方向を
考慮せざるを得ず、生産性にも影響を与えていた。
【００１６】本発明の目的は、上述した問題点に鑑みて
なされたものであって、個々のリードとバンプの接合強
度および接合位置を均一化することにより、信頼性を向
上し、複数のバンプを有する半導体チップを一括してリ
ードにボンディングすることができるフェイスダウンボ
ンディング用リードフレームを提供することにある。
【００１７】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るフェイスダウンボンディング用リード
フレームは、複数のリードを有するフェイスダウンボン
ディング用リードフレームであって、リードは、超音波
によるフェイスダウンボンディングにて半導体チップの
電極に形成されたバンプに接合されるものであり、該リ
ードは、前記バンプとの接合位置にＶ字形状の溝を有す
るものである。
【００１８】また前記Ｖ字形状の溝は、前記リードの長
さ方向に向けて延設されたものである。
【００１９】また前記溝は、リードの幅方向にてＶ字形
状に形成されたものである。
【００２０】また前記リードの長さ方向は、超音波の印
加方向に一致したものである。
【００２１】また前記リードは、少なくともＶ字形状の
溝の部分に金属メッキが施されたものである。
【００２２】
【作用】リード先端のＶ字形状溝に、半導体チップ表面
の対向する位置に形成されたバンプが嵌り込む。半導体
チップに対してＶ字溝方向に超音波を印加することによ
り、バンプがＶ字形の溝の傾斜面と接触しながら動き、
その接触面の界面で、バンプとリードが接合する。従っ
て、リードの方向に拘らず、リードとバンプの接合強度
と接合位置は、均一化されることとなる。
【００２３】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。
【００２４】図１及び図２において、本発明の実施形態
に係るフェイスダウンボンディング用リードフレーム
は、リードフレームのリード３の先端に、一方向に向い
たＶ字形の溝４を形成したことを特徴とするものであ
る。また溝４も含めて、リード３の先端表面には、金属
５が３〜８μｍの膜厚にメッキされている。
【００２５】Ｖ字形の溝４は、リード３の向きに拘ら
ず、図２（ａ）のようにリード３の長さ方向に直交する
方向（リードの幅方向）での断面では、Ｖ字形状に形成
され、図２（ｂ）のようにリード３の長さ方向に沿う方
向での断面では、溝４の側面がそれぞれ異なる方向に立
上るような傾斜面に形成されている。
【００２６】また、図６を参照すると、本発明の実施形
態に係るＶ字形の溝４の幅Ｗは、半導体チップ１上に７
０〜１００μｍ径で形成されたバンプＢの位置バラツキ
Δｂを加味した幅１２０〜２００μｍとなっており、溝
４の深さＤは、バンプＢの高さ３５〜４５μｍを考慮し
て、１５〜３０μｍとなっている。
【００２７】次に、本発明の実施形態に係るフェイスダ
ウンボンディング用リードフレームの製造方法について
図３を参照して説明する。図３に示す製造方法は、プレ
ス金型による製造を前提としている。また図３（ａ），
（ｂ），（ｃ），（ｄ）において、左側の図は、上方か
ら見た図（平面図）、右側の図は、左側の図を縦方向に
断面した図（断面図）である。
【００２８】まず、図３（ａ）に示すように、リードフ
レーム６の母材に位置決め送り孔７を開け、リードの先
端となる位置にＶ字形の溝４を一方向に向くように形成
する。図３（ａ）に示す例の場合、超音波ボンディング
時の印加方向は、リードフレーム６の幅方向（リードの
長さ方向）に設定してあり、Ｖ字形の溝４は、リードフ
レーム６の幅方向に向いている。
【００２９】次に図３（ｂ）に示すように、Ｖ字形の溝
４の領域に金属５をメッキする。次に図３（ｃ）に示す
ように、リード３を形成する。この例では、図３（ｄ）
において、リード３の先端部分をディンプル成形してい
る。この工程は、半導体装置のパッケージ形態により別
の形状にしてもよく、またディンプル成形そのものを省
略してもよい。
【００３０】次に、本発明の実施例について図面を参照
して説明する。図４及び図５は、本発明に係るリードフ
レームを用いた超音波フェイスダウンボンディングを示
す図である。厚さ０．１ｍｍのＣｕ製リードフレームの
リード３の先端に、幅１６０μｍ，深さ２５μｍのＶ字
形の溝４を設ける。半導体チップ１の表面の電極上に
は、Ａｕワイヤを使ったボールバンプ２を、高さ４０μ
ｍ，径１００μｍの寸法に形成しており、コレット８に
より半導体チップ１の表面を下にしてバンプ２をＶ字形
溝４に入るように位置決めする。またリードフレームの
リード３の先端領域には、Ａｇメッキ（金属５）を５μ
ｍの膜厚に行う。
【００３１】超音波は図５に示すように、リード３先端
の溝４の形状がＶ字形に見える方向（紙面に対して垂
直、リードの長さ方向）に向いコレット８に印加され
る。
【００３２】ボンディングステージ９は、リード３の下
面を支え、加熱ヒータ（図示略）により、約３５０℃に
昇温され、リード３を加熱する。
【００３３】次に本発明の実施例において、バンプとリ
ードを接合する場合について図７を参照して説明する。
【００３４】図７（ａ）に示すように、半導体チップ１
のバンプ２をＶ字形溝４に接触させた後、コレットによ
る加圧力をもって、バンプ２は、Ｖ字形溝４の両側の傾
斜面に沿い中央部に向けて滑るように動いて変形し、バ
ンプ２はＶ字形溝４との接触面で接合する。
【００３５】バンプ２のＶ字形溝４との接触面は、図８
（ａ），（ｂ）に示すような従来の矩形断面のバンプ２
と比較して、Ｖ字形溝４の傾斜面の傾き分だけ広い面積
に拡大する。その拡大された面積分は、本実施形態によ
れば、約１．０５倍となる。図７（ａ），（ｂ）を参照
すると、超音波の印加により、バンプ２は、Ｖ字溝４内
で傾斜面との接触面をずらして移動し、Ｖ字溝４との接
触部分における接合が進行する。
【００３６】
【発明の効果】以上説明したように本発明によれば、多
くのリードが多方向に突き出ているリードフレームにバ
ンプ付半導体チップを超音波によりフェイスダウンボン
ディングする際、リードの先端に一方向へ向かうＶ字形
溝を形成しているため、各バンプの接合強度と接合位置
を均一に保つことができ、これにより信頼性を向上する
ことができる。
【００３７】さらに本発明によれば、半導体チップのバ
ンプとリードとの個々の接合条件が問題とされることは
なく、超音波によるフェイスダウンボンディングにより
バンプとリードを一括して接合することができ、生産性
を向上することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るフェイスダウンボンデ
ィング用リードフレームを示す平面図である。
【図２】本発明の実施形態に係るフェイスダウンボンデ
ィング用リードフレームに設けた溝を示す断面図であ
る。
【図３】本発明の実施形態に係るフェイスダウンボンデ
ィング用リードフレームの製造方法を工程順に示す図で
ある。
【図４】本発明の実施形態に係るリードフレームを用い
て超音波フェイスダウンボンディングを行う状態を示す
図である。
【図５】本発明の実施形態に係るリードフレームを用い
て超音波フェイスダウンボンディングを行う状態を示す
断面図である。
【図６】本発明の実施形態においてリードとバンプとの
寸法関係を示す断面図である。
【図７】（ａ）は、本発明の実施形態におけるリードと
バンプとの接合過程を示す断面図、（ｂ）は、斜視図で
ある。
【図８】（ａ）は、従来例におけるリードとバンプとの
接合過程を示す断面図、（ｂ）は、斜視図である。
【図９】従来例におけるＴＡＢ技術に用いられるリード
を示す平面図である。
【図１０】（ａ）は、従来例におけるリードとバンプと
の接合状態を示す平面図、（ｂ）は、断面図である。
【図１１】従来例における超音波ボンディング技術の動
作を示す断面図である。
【符号の説明】
１ 半導体チップ ２ バンプ ３ リード ４ Ｖ字形の溝 ５ 金属（メッキ） ６ リードフレーム ７ 位置決め送り孔 ８ コレット ９ ボンディングステージ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 複数のリードを有するフェイスダウンボ
    ンディング用リードフレームであって、 リードは、超音波によるフェイスダウンボンディングに
    て半導体チップの電極に形成されたバンプに接合される
    ものであり、 該リードは、前記バンプとの接合位置にＶ字形状の溝を
    有するものであることを特徴とするフェイスダウンボン
    ディング用リードフレーム。
  2. 【請求項２】 前記Ｖ字形状の溝は、前記リードの長さ
    方向に向けて延設されたものであることを特徴とする請
    求項１に記載のフェイスダウンボンディング用リードフ
    レーム。
  3. 【請求項３】 前記溝は、リードの幅方向にてＶ字形状
    に形成されたものであることを特徴とする請求項１に記
    載のフェイスダウンボンディング用リードフレーム。
  4. 【請求項４】 前記リードの長さ方向は、超音波の印加
    方向に一致したものであることを特徴とする請求項２に
    記載のフェイスダウンボンディング用リードフレーム。
  5. 【請求項５】 前記リードは、少なくともＶ字形状の溝
    の部分に金属メッキが施されたものであることを特徴と
    する請求項１，２，３又は４に記載のフェイスダウンボ
    ンディング用リードフレーム。
JP9079387A 1997-03-31 1997-03-31 フェイスダウンボンディング用リードフレーム Expired - Fee Related JP2953424B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9079387A JP2953424B2 (ja) 1997-03-31 1997-03-31 フェイスダウンボンディング用リードフレーム
US09/052,156 US6018189A (en) 1997-03-31 1998-03-31 Lead frame for face-down bonding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9079387A JP2953424B2 (ja) 1997-03-31 1997-03-31 フェイスダウンボンディング用リードフレーム

Publications (2)

Publication Number Publication Date
JPH10275827A true JPH10275827A (ja) 1998-10-13
JP2953424B2 JP2953424B2 (ja) 1999-09-27

Family

ID=13688465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9079387A Expired - Fee Related JP2953424B2 (ja) 1997-03-31 1997-03-31 フェイスダウンボンディング用リードフレーム

Country Status (2)

Country Link
US (1) US6018189A (ja)
JP (1) JP2953424B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101091896B1 (ko) 2004-09-04 2011-12-08 삼성테크윈 주식회사 플립칩 반도체 패키지 및 그 제조방법
JP2017130576A (ja) * 2016-01-21 2017-07-27 Ｓｈマテリアル株式会社 リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法
JP2017135335A (ja) * 2016-01-29 2017-08-03 Ｓｈマテリアル株式会社 リードフレーム及び半導体装置、並びにそれらの製造方法
JP2018029138A (ja) * 2016-08-18 2018-02-22 トレックス・セミコンダクター株式会社 半導体装置
JP2020021809A (ja) * 2018-07-31 2020-02-06 エイブリック株式会社 半導体装置

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100403142B1 (ko) 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
KR20010062209A (ko) * 1999-12-10 2001-07-07 히가시 데쓰로 고내식성 막이 내부에 형성된 챔버를 구비하는 처리 장치
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6828220B2 (en) * 2000-03-10 2004-12-07 Chippac, Inc. Flip chip-in-leadframe package and process
KR100583494B1 (ko) 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
KR100526837B1 (ko) * 2000-04-27 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지
TW466720B (en) * 2000-05-22 2001-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with flash-prevention structure and manufacture method
JP2002083845A (ja) * 2000-07-05 2002-03-22 Sharp Corp フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法
JP2002170838A (ja) * 2000-11-30 2002-06-14 Shinkawa Ltd 半導体装置およびその製造方法
US6864423B2 (en) * 2000-12-15 2005-03-08 Semiconductor Component Industries, L.L.C. Bump chip lead frame and package
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
TWI277192B (en) * 2004-07-08 2007-03-21 Siliconware Precision Industries Co Ltd Lead frame with improved molding reliability and package with the lead frame
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7443015B2 (en) * 2005-05-05 2008-10-28 Stats Chippac Ltd. Integrated circuit package system with downset lead
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP5634033B2 (ja) * 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US10032699B1 (en) * 2014-04-28 2018-07-24 Amkor Technology, Inc. Flip chip self-alignment features for substrate and leadframe applications
KR102300121B1 (ko) * 2014-10-06 2021-09-09 에스케이하이닉스 주식회사 관통 전극을 갖는 반도체 소자, 이를 구비하는 반도체 패키지 및 반도체 소자의 제조방법
US10186478B2 (en) * 2016-12-30 2019-01-22 Texas Instruments Incorporated Packaged semiconductor device with a particle roughened surface
DE102019125819A1 (de) * 2019-04-17 2020-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterverarbeitungsvorrichtung und verfahren unter einsatz einer elektrostatischen entladungs-(esd)- verhinderungsschicht

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5574148A (en) * 1978-11-29 1980-06-04 Nec Corp Production of semiconductor device
JPH01244630A (ja) * 1988-03-26 1989-09-29 Nec Corp 半導体ペレットのボンディング方法
JPH02178937A (ja) * 1988-12-29 1990-07-11 Fujitsu Ltd 半導体装置及びその製造方法
JPH02276259A (ja) * 1989-04-18 1990-11-13 Seiko Epson Corp 回路基板構造
JP2961839B2 (ja) * 1990-08-30 1999-10-12 日本電気株式会社 集積回路装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101091896B1 (ko) 2004-09-04 2011-12-08 삼성테크윈 주식회사 플립칩 반도체 패키지 및 그 제조방법
JP2017130576A (ja) * 2016-01-21 2017-07-27 Ｓｈマテリアル株式会社 リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法
JP2017135335A (ja) * 2016-01-29 2017-08-03 Ｓｈマテリアル株式会社 リードフレーム及び半導体装置、並びにそれらの製造方法
JP2018029138A (ja) * 2016-08-18 2018-02-22 トレックス・セミコンダクター株式会社 半導体装置
JP2020021809A (ja) * 2018-07-31 2020-02-06 エイブリック株式会社 半導体装置

Also Published As

Publication number Publication date
JP2953424B2 (ja) 1999-09-27
US6018189A (en) 2000-01-25

Similar Documents

Publication Publication Date Title
JP2953424B2 (ja) フェイスダウンボンディング用リードフレーム
US7064425B2 (en) Semiconductor device circuit board, and electronic equipment
US20030166333A1 (en) Method for forming bump, semiconductor element having bumps and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US6921016B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP2001274206A (ja) 半導体パッケージ用接続導体、半導体パッケージ、及び半導体パッケージの組立方法
US6474532B2 (en) Apparatus for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
CN112382580B (zh) 一种金锡共晶焊接制作智能标签芯片模塑封装模块的方法及其应用
JP3129272B2 (ja) 半導体装置とその製造装置および製造方法
JPH0982742A (ja) ワイヤボンディング方法
JPH10112479A (ja) 基板の接続方法
KR100480455B1 (ko) 높은 품질과 높은 생산성으로 ｔａｂ테이프들의 내부리드들을 전극패드들에 접합할 수 있는 접합도구와 접합방법
KR100721274B1 (ko) 반도체 칩 조립체의 형성 방법
JP2848344B2 (ja) 半導体装置および半導体装置の製造方法
JP3293757B2 (ja) 半導体装置製造用リードフレーム組立体の製造方法
JP3445687B2 (ja) 半導体チップの実装方法
JPH11224888A (ja) 半導体装置およびその製造方法
JP2006324577A (ja) 半導体装置およびその製造方法
JP2000068309A (ja) 半導体装置の実装方法
JPH08162491A (ja) Ｉｃチップのバンプ形成方法
JPH04154137A (ja) フィルムキャリヤーテープの製造方法
JP2002313840A (ja) 半導体素子実装基板及びその製造方法
JP2004311644A (ja) ウェッジボンディング方法
JPH06333988A (ja) ボンディングツ−ルおよびボンディング方法
JPH06163640A (ja) Ｔａｂ用フィルムキャリアのインナーリード及びその形成方法
JPH0233945A (ja) フィルムキャリヤーテープの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees