JPH10275857A - コンタクトの形成方法 - Google Patents

Abstract

(57)【要約】 【課題】 微細化が要求される半導体装置においても、
加工マージンを大きく確保しつつ安定したコンタクト形
成が可能なコンタクトの形成方法を提供する。 【解決手段】 マスク（エッチングマスク層６およびサ
イドウォール７）を構成する多結晶シリコンの不純物濃
度よりも、コンタクトホール５ａ内のプラグ８ａを構成
する多結晶シリコンの不純物濃度低く設定する。これに
より、マスクのエッチングレートよりもプラグ８ａのエ
ッチングレートが小さくなる。層間絶縁膜５上のエッチ
ングマスク層６およびサイドウォール７が完全に除去さ
れるまで十分にオーバーエッチを行ったとしても、コン
タクトホール５ａ内のプラグ８ａが周囲領域（層間絶縁
膜５）よりも後退することがない。したがって、エッチ
バック量を高精度にコントロールしなくとも理想的なコ
ンタクト形状が得られ、結局、コンタクト形成工程にお
ける加工マージンが大きくなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造工
程におけるコンタクトの形成方法に関する。

【０００２】

【従来の技術】近年、半導体装置の高集積化の要求に応
じ、例えばＤＲＡＭ(Dynamic RandomAccess Memory）
装置の製造工程におけるコンタクトの形成に関しても様
々な微細加工法が提案されてきた。そのうちの一つの方
法として、いわゆるＰＳＣ（Poly Shrunken Contact ）
と呼ばれるコンタクト形成方法が提案されている。以
下、このＰＳＣ方式について説明する。

【０００３】図５は、一般的なＤＲＡＭ装置のメモリセ
ル部分の平面構成を表すものである。このＤＲＡＭ装置
では、半導体基板（図示せず）に形成されたＭＯＳトラ
ンジスタのゲート電極としての複数のワード線３が互い
に平行に延び、さらに、このワード線３の上層には、絶
縁層（図示せず）を介して、ワード線３と直交するよう
に延びる複数の平行なビット線４が形成されている。こ
れらの構造は図示しない層間絶縁膜で覆われている。こ
の層間絶縁膜には、ワード線３とビット線４との交差領
域と隣接する位置に、ＰＳＣ方式で形成されたコンタク
ト１０が形成されている。このコンタクト１０は、上記
ＭＯＳトランジスタのソース領域としての不純物領域２
ａと、層間絶縁膜上に形成された記憶セルとしてのキャ
パシタセル（図示せず）との間を接続するためのもので
あり、ワード線３およびビット線４と電気的にショート
することのないように形成されている。ゲート電極とし
てのワード線３に関してソース領域（不純物領域２ａ）
の反対側には、ドレイン領域としての不純物領域２ｂが
形成されている。なお、ソース領域としての不純物領域
２ａは図の横方向に長く形成されているが、その短辺の
長さはコンタクト１０の一辺の長さとほぼ等しくなって
いる。なお、この図では、ＭＯＳトランジスタのドレイ
ン領域としての不純物領域２ｂとビット線４との間を接
続するコンタクトは図示を省略している。

【０００４】次に、図６を参照して、図５のコンタクト
１０を従来のＰＳＣ方式で形成する方法を説明する。な
お、この図は、図５のＡ−Ａ′断面を表すものである。
まず、図６（ａ）に示したように、通常の方法により、
半導体基板１上にゲート電極としてのワード線３を形成
すると共に、記憶ノードとしての不純物領域２ａ、およ
びビット線接続用の不純物領域２ｂを形成したのち、そ
の上層に絶縁層を介してビット線４（本図では図示せ
ず）を形成する。さらに、これらの構造を覆うようにし
て層間絶縁膜５を形成する。

【０００５】次に、層間絶縁膜５上にエッチングマスク
層６を形成したのち、フォトリソグラフィ工程を経てエ
ッチングマスク層６を選択的にエッチングすることによ
り、コンタクト形成位置に開口６ａを形成する。このエ
ッチングマスク層６は、不純物としてリン（Ｐ）を含む
多結晶シリコン膜で形成する。続いて、コンタクトホー
ルの径を小さくすることを目的として、エッチングマス
ク層６の開口６ａの内側面にサイドウォール７を形成す
る。このサイドウォール７は、エッチングマスク層６と
同様に、不純物としてリンを含む多結晶シリコン膜で形
成される。次に、エッチングマスク層６およびサイドウ
ォール７をエッチングマスクとして層間絶縁膜５をエッ
チングし、不純物領域２ａに達するコンタクトホール５
ａを開口したのち、このコンタクトホール５ａの内部を
埋め込むようにして全面にプラグ層８を形成する。この
プラグ層８は、エッチングマスク層６およびサイドウォ
ール７と同様に、不純物としてリンを含む多結晶シリコ
ンで形成するが、これはコンタクトとしての導電性が必
要だからである。

【０００６】次に、図６（ｂ）に示すようにドライエッ
チングによって全面エッチバックを行い、コンタクトホ
ール５ａの内部以外のプラグ層８、エッチングマスク層
６およびサイドウォール７を連続的に除去する。このと
き、層間絶縁膜５が十分露出するようにオーバーエッチ
を行う。こうして、次工程で層間絶縁膜５上に形成され
る記憶セルとしてのキャパシタセル（図示せず）と不純
物領域２ａとの間を接続するコンタクト１０が形成され
る。

【０００７】

【発明が解決しようとする課題】このように、従来のＰ
ＳＣ法において、プラグ層８は、エッチングマスク層６
およびサイドウォール７と同じ種類の不純物を同じ濃度
で含む多結晶シリコンとして形成されていたため、両層
のエッチングレートは等しくなっていた。このため、図
６（ｂ）に示したように層間絶縁膜５上のエッチングマ
スク層６をエッチバックする際、層間絶縁膜５が十分露
出するように適度なオーバーエッチを行うと、層間絶縁
膜５上のエッチングマスク層６およびサイドウォール７
がエッチングされるだけでなく、ローディング効果によ
ってコンタクトホールラ５ａの内部のプラグ８ａまでも
が一部エッチングされてしまう。ここで、ローディング
効果とは、マスク開口部面積の全体に対する割合、マス
ク開口部の部分的なパターン密度、およびマスク開口部
のパターン幅の絶対値により、エッチング速度、エッチ
ング形状が変化する現象であり、次のような原因で生ず
るものと考えられる。まず第１に、エッチングに寄与す
るラジカル消費量の増減である。ラジカルの発生量が一
定であるのに対して、被エッチング面積が減少すること
によりラジカルの消費量が減少し、エッチングスピード
が速くなるのである。第２に、レジストからの生成物の
効果がある。これは、レジスト面積が減少すると、レジ
ストから放出される炭素、酸素、窒素により形成される
側壁保護膜が減少し、エッチング速度が速くなるという
ものである。

【０００８】いずれにしても、このようなローディング
効果により、コンタクトホール５ａ内部のプラグ層８が
過度にエッチングされ、図６（ｂ）に示したように、プ
ラグ８ａの上面が層間絶縁膜５の上面よりも後退した状
態になってしまう。このため、次工程において層間絶縁
膜５上に記憶セルとしてのキャパシタセルを形成する際
に、エッチバックが過剰に行われた場合、プラグ上に形
成されるキャパシタの加工マージンが著しく低下すると
いう不都合が生ずる。

【０００９】このような不都合を防止するためには、エ
ッチングマスク層６およびサイドウォール７をエッチバ
ックする際のオーバーエッチ量を高精度にコントロール
する必要がある。すなわち、エッチングマスク層６およ
びサイドウォール７の完全除去を確保すると同時に、コ
ンタクトホール５ａ内のプラグ８ａがエッチングされな
いようにしなければならない。しかしながら、このよう
なオーバーエッチ量を高精度のコントロールは一般に容
易ではなく、したがって、このエッチバック工程は加工
マージンの極めて少ない工程となっていた。このため、
歩留り向上および品質の安定化を確保することが困難で
あった。

【００１０】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、微細化が要求される半導体装置にお
いても、加工マージンが大きく、安定してコンタクトを
形成することができるコンタクトの形成方法を提供する
ことにある。

【００１１】

【課題を解決するための手段】本発明に係るコンタクト
の形成方法は、絶縁層を介し、この絶縁層下の被コンタ
クト領域と絶縁層上の所定領域とを接続するためのコン
タクトを形成する方法であって、絶縁層の上に、被コン
タクト領域に対応する位置に開口を有しシリコンを主成
分とするマスク層を形成する工程と、マスク層をエッチ
ングマスクとして絶縁層をエッチングし、被コンタクト
領域に達するコンタクトホールを形成する工程と、コン
タクトホールに、マスク層よりもエッチングレートが低
くシリコンを主成分とする接続層を埋め込む工程と、マ
スク層を接続層の一部と共にエッチバックする工程とを
含んでいる。ここで、マスク層の開口は、マスク層に下
地開口を選択的に形成する工程と、下地開口の内側面に
マスク層と同一材料からなる側壁を形成する工程とによ
って形成することが可能である。接続層のエッチングレ
ートをマスク層よりも低くするには、両層に互いに異な
る濃度の不純物を含有させるという方法がある。より具
体的には、接続層の不純物濃度をマスク層の不純物濃度
よりも低くすればよい。また、接続層のエッチングレー
トをマスク層よりも低くする他の方法として、両層に互
いに異なる導電型の不純物を含有させるという方法もあ
る。より具体的には、マスク層をなす多結晶シリコンに
はｎ導電型の不純物を含有させ、接続層をなす多結晶シ
リコンにはｐ導電型の不純物を含有させればよい。ま
た、マスク層をなす多結晶シリコンには不純物を含有さ
せず、接続層をなす多結晶シリコンにのみｐ導電型の不
純物を含有させるという方法もある。さらに、接続層の
エッチングレートをマスク層よりも低くする他の方法と
しては、マスク層を多結晶シリコンで形成すると共に接
続層を非結晶シリコンで構成するという方法もある。こ
れは、接続層をマスク層よりも低い成膜温度下で形成す
ることで可能となる。

【００１２】本発明に係るコンタクトの形成方法では、
マスク層と接続層とが共にシリコンを主成分とする材料
で形成されるが、接続層のエッチングレートがマスク層
のエッチングレートよりも低いため、マスク層を接続層
の一部と共にエッチバックする際に、コンタクトホール
に埋め込まれた接続層が過度にエッチングされて絶縁層
の上面よりも後退することがなくなる。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００１４】［第１の実施の形態］図１ないし図４は、
本発明の一実施の形態に係るコンタクトの形成方法を表
すものである。なお、本実施の形態では、図５に示した
コンタクト１０をＳＰＣ方式で形成するものとして説明
する。ここで図１〜図４は、図５におけるＡ−Ａ′断面
を表すものであり、図６と同一の構成要素について同一
の符号を付すものとする。

【００１５】まず、図１（ａ）に示したように、通常の
方法により、半導体基板１上にゲート電極としてのワー
ド線３を形成する。このワード線３は、例えば不純物を
含む多結晶シリコンとタングステン（Ｗ）等の金属層と
を積層して形成する。次に、半導体基板１と自己整合的
に記憶ノードとしての不純物領域２ａおよびビット線接
続用の不純物領域２ｂを形成する。ここで例えば、半導
体基板１をｐ型シリコン基板で形成すると共に不純物領
域２ａおよび不純物領域２ｂをｎ型不純物領域として形
成し、メモリセルのゲートスイッチとして機能するバル
クトランジスタをｎ型のＭＯＳトランジスタとする。こ
の場合には、不純物領域２ａがソース領域、不純物領域
２ｂがドレイン領域となる。次に、その上層に絶縁層を
介してビット線４（本図では図示せず）を形成したの
ち、これらの構造を覆うようにして層間絶縁膜５を形成
する。ここで、不純物領域２ａは本発明における被コン
タクト領域に対応し、層間絶縁膜５は本発明における絶
縁層に対応する。

【００１６】次に、図１（ｂ）に示したように、例えば
減圧ＣＶＤ法により、層間絶縁膜５上にエッチングマス
ク層６を形成したのち、フォトリソグラフィ工程を経て
エッチングマスク層６を選択的にエッチングすることに
より、コンタクト形成位置に開口６ａを形成する。この
エッチングマスク層６は、ｎ型不純物として例えばリン
を０．５ｗｔ％（重量パーセント）程度含む多結晶シリ
コン膜で形成する。ここで、リンを含むエッチングマス
ク層６の形成方法は、膜形成と同時にリンをドープする
方法でも、あるいは膜形成後にリンをイオン注入する方
法でもよい。

【００１７】次に、図２（ａ）に示したように、コンタ
クトホールの径を小さくすることを目的として、エッチ
ングマスク層６の開口６ａの内側面にサイドウォール７
を形成する。このサイドウォール７は、ｎ型不純物とし
てのリンをエッチングマスク層６と同じ濃度（ここでは
０．５ｗｔ％程度）で含む多結晶シリコン膜によって形
成する。このサイドウォール７は、例えば減圧ＣＶＤ法
によってリンを含む多結晶シリコン膜を全面に形成した
のち、これをＲＩＥ（反応成イオンエッチング）等の異
方性エッチングによりエッチバックすることで形成す
る。ここで、エッチングマスク層６およびサイドウォー
ル７は本発明におけるマスク層に対応し、サイドウォー
ル７によって狭められた開口６ａは本発明における開口
に対応する。

【００１８】次に、図２（ｂ）に示したように、エッチ
ングマスク層６およびサイドウォール７をエッチングマ
スクとして層間絶縁膜５をエッチングし、不純物領域２
ａに達するコンタクトホール５ａを開口する。ここで、
コンタクトホール５ａは本発明におけるコンタクトホー
ルに対応する。

【００１９】次に、図３（ａ）に示したように、例えば
減圧ＣＶＤ法により、コンタクトホール５ａの内部を埋
め込むようにして全面にプラグ層８を形成する。このプ
ラグ層８は、エッチングマスク層６およびサイドウォー
ル７と同様に、不純物として例えばリンを含む多結晶シ
リコンで形成し、導電性を確保する。但し、このときの
不純物濃度は、エッチングマスク層６およびサイドウォ
ール７の濃度よりも低い濃度とし、例えば０．３ｗｔ％
程度とする。ここで、プラグ層８は本発明における接続
層に対応する。

【００２０】次に、図３（ｂ）に示すようにドライエッ
チングによって全面エッチバックを行い、コンタクトホ
ール５ａの領域以外のプラグ層８、エッチングマスク層
６およびサイドウォール７を連続的に除去する。このと
きのエッチング条件は、例えば次のように設定する。

【００２１】エッチング装置：ケミカルドライエッチャ
ー ガス流量：酸素（Ｏ₂ ）＝６０ｓｃｃｍ 四フッ化炭素（ＣＦ₄ ）＝１５０ｓｃｃｍ 圧力：４０Ｐａ（パスカル） ＲＦ出力：７００Ｗ（ワット） ステージ（ウェハ載置台）温度：１５°Ｃ

【００２２】このような条件下でエッチングを行ったと
きの多結晶シリコンのエッチングレートは、その含有不
純物濃度によって次のように異なる。 リン濃度０．３ｗｔ％の場合：３７０ｎｍ／分 リン濃度０．５ｗｔ％の場合：４１０ｎｍ／分

【００２３】すなわち、リン濃度が０．３ｗｔ％と低い
プラグ８ａはエッチングレートが小さく、リン濃度が
０．５ｗｔ％と高いエッチングマスク層６およびサイド
ウォール７はエッチングレートが大きい。このようなエ
ッチングレートの違いにより、エッチングマスク層６お
よびサイドウォール７が残存しなくなる状態までエッチ
ングを行った時点では、コンタクトホール５ａの部分の
プラグ８ａは、図３（ｂ）に示したように、層間絶縁膜
５の上面よりも高く突出している。

【００２４】そして、さらにエッチバックを続行するこ
とにより、図４に示したように、コンタクトホール５ａ
部分のプラグ８ａの突出部分がエッチングされて周囲部
分と同じ高さとなるように平坦化される。すなわち、次
工程で形成するキャパシタセルの電極と接続するのに都
合の良い形状が得られる。なお、このオーバーエッチン
グは第１段階のエッチング（図２（ｂ））と連続して行
うことが可能であるが、非連続的に行うようにしてもよ
い。こうして、次工程で層間絶縁膜５上に形成される記
憶セルとしてのキャパシタセル（図示せず）と不純物領
域２ａとの間を接続するためのコンタクト１０の形成が
完了する。

【００２５】このように、本実施の形態のコンタクトの
形成方法では、マスク（エッチングマスク層６およびサ
イドウォール７）を構成する多結晶シリコンの不純物濃
度よりも、コンタクトホール５ａ内のプラグ８ａを構成
する多結晶シリコンの不純物濃度低く設定するようにし
たので、プラグ８ａのエッチングレートが小さくなり、
層間絶縁膜５上のエッチングマスク層６およびサイドウ
ォール７が完全に除去されるまで十分にオーバーエッチ
を行ったとしても、コンタクトホール５ａ内のプラグ８
ａが周囲領域（層間絶縁膜５）よりも後退することがな
い。したがって、エッチバック量を高精度にコントロー
ルしなくとも、次工程で形成するキャパシタセルの電極
と接続するのに都合の良いコンタクト形状が得られる。
すなわち、コンタクト形成工程における加工マージンが
大きくなる。

【００２６】［第２の実施の形態］次に、本発明の他の
実施の形態に係るコンタクトの形成方法を説明する。本
実施の形態は、共に多結晶シリコンからなるマスク（エ
ッチングマスク層６およびサイドウォール７）とプラグ
８ａとの間にエッチングレートの差異を設けるための方
法として、両層に含有させる不純物の導電型を互いに異
ならせるようにしたものである。以下、上記の実施の形
態の図面（図１〜図４）を参照して説明する。なお、上
記実施の形態と共通する工程は適宜説明を省略する。

【００２７】本実施の形態では、図１（ｂ）において形
成するエッチングマスク層６ａと図２（ａ）で形成する
サイドウォール７とを共にｎ導電型の多結晶シリコンに
より形成する一方、図３（ａ）で形成するプラグ層８を
ｐ導電型の多結晶シリコンにより形成する。具体的に
は、エッチングマスク層６ａおよびサイドウォール７
は、ｎ導電型の不純物である例えばリンを含む多結晶シ
リコン層として形成し、プラグ層８は、ｐ導電型の不純
物である例えばボロン（Ｂ）を含む多結晶シリコン層と
して形成する。この場合も、リンを含むエッチングマス
ク層６の形成方法は、膜形成と同時にリンをドープする
方法でも、あるいは膜形成後にリンをイオン注入する方
法でもよい。

【００２８】また、本実施の形態では、図３（ｂ）に示
したエッチバック工程において、塩素（Ｃｌ₂ ) および
酸素をエッチングガスとして用いてプラグ層８とエッチ
ングマスク層６とをエッチングする。このようなエッチ
ング条件の下では、ｐ導電型の多結晶シリコンはｎ導電
型の多結晶シリコンよりもエッチングレートが小さい。
このため、上記の実施の形態の場合と同様に、十分にオ
ーバーエッチを行ったとしてもコンタクトホール５ａ内
のプラグ８ａが周囲領域（層間絶縁膜５）よりも後退す
ることがない。したがって、エッチバック量を高精度に
コントロールしなくとも、次工程で形成するキャパシタ
セルの電極と接続するのに都合の良いコンタクト形状が
得られ、コンタクト形成工程における加工マージンが大
きくなる。

【００２９】［第３の実施の形態］次に、本発明のさら
に他の実施の形態に係るコンタクトの形成方法を説明す
る。本実施の形態は、共に多結晶シリコンからなるマス
ク（エッチングマスク層６およびサイドウォール７）と
プラグ８ａとの間にエッチングレートの差異を設けるた
めの方法として、後者のプラグ８ａにのみ不純物を含ま
せるようにしたものである。以下、上記の実施の形態の
図面（図１〜図４）を参照して説明する。なお、上記実
施の形態と共通する工程は適宜説明を省略する。

【００３０】本実施の形態では、図１（ｂ）において形
成するエッチングマスク層６ａと図２（ａ）で形成する
サイドウォール７とを共に不純物を含まない多結晶シリ
コンにより形成する一方、図３（ａ）で形成するプラグ
層８をｐ導電型の多結晶シリコンにより形成する。具体
的には、プラグ層８は、ｐ導電型の不純物である例えば
ボロンを含む多結晶シリコン層として形成する。

【００３１】また、本実施の形態でも、図３（ｂ）に示
したエッチバック工程では、塩素（Ｃｌ₂ ) および酸素
をエッチングガスとして用いてプラグ層８とエッチング
マスク層６とをエッチングする。このようなエッチング
条件の下では、ｐ導電型の多結晶シリコンは不純物を含
まない多結晶シリコンよりもエッチングレートが小さ
い。このため、上記の実施の形態の場合と同様に、十分
にオーバーエッチを行ったとしてもコンタクトホール５
ａ内のプラグ８ａが周囲領域（層間絶縁膜５）よりも後
退することがない。したがって、エッチバック量を高精
度にコントロールしなくとも、次工程で形成するキャパ
シタセルの電極と接続するのに都合の良いコンタクト形
状が得られ、コンタクト形成工程における加工マージン
が大きくなる。

【００３２】なお、本実施の形態においても、上記の第
２の実施の形態と同様に、半導体基板１をｎ型シリコン
基板で形成すると共に、不純物領域２ａおよび不純物領
域２ｂをｐ型不純物領域として形成し、メモリセルのゲ
ートスイッチとして機能するバルクトランジスタをｐ型
のＭＯＳトランジスタとする必要がある。

【００３３】［第４の実施の形態］次に、本発明のさら
に他の実施の形態に係るコンタクトの形成方法を説明す
る。本実施の形態は、マスク（エッチングマスク層６お
よびサイドウォール７）とプラグ８ａとの間にエッチン
グレートの差異を設けるための方法として、両方の多結
晶シリコンの形成温度に差異を設けることで前者が結晶
性をもち、後者が非結晶性をもつようにしたものであ
る。以下、上記の実施の形態で参照した図面（図１〜図
４）を用いて説明する。なお、上記実施の形態と共通す
る工程は適宜説明を省略する。

【００３４】本実施の形態では、図１（ｂ）におけるエ
ッチングマスク層６の成膜温度を例えば６５０°Ｃとす
る。この温度下では、形成されたエッチングマスク層６
は上記実施の形態の場合と同様に結晶性を有し、すなわ
ち多結晶シリコンとなる。また、図２（ａ）において形
成するサイドウォール７もまた、エッチングマスク層６
と同じ温度下で成膜し、多結晶シリコンとする。したが
って、エッチングマスク層６およびサイドウォール７か
らなるマスクは多結晶シリコンとして形成される。

【００３５】一方、図３（ａ）において形成するプラグ
８ａは、より低い温度、例えば５５０°Ｃで成膜する。
この場合には、形成されるプラグ８ａは結晶性をもた
ず、非結晶状態が顕著なシリコン（アモルファスシリコ
ン）となり、殆ど導電性を有しない。

【００３６】そして、図３（ｂ）に示したように、以下
に示すエッチング条件下で、コンタクトホール５ａ部分
以外のプラグ８ａと、エッチングマスク層６およびサイ
ドウォール７とをエッチバックする。

【００３７】エッチング装置：プラズマドライエッチャ
ー ガス流量：塩素（Ｃｌ₂ ）＝４０ｓｃｃｍ 臭化水素（ＨＢｒ）＝１００ｓｃｃｍ 圧力：１Ｐａ ＲＦ出力：７０Ｗ ステージ温度：２０°Ｃ

【００３８】このような条件下でエッチングを行ったと
きの多結晶シリコンのエッチングレートは、その成膜温
度によって次のように異なる。 成膜温度が５５０°Ｃの場合：２００ｎｍ／分 成膜温度が６５０°Ｃの場合：２４０ｎｍ／分

【００３９】すなわち、成膜温度が５５０°Ｃと低いプ
ラグ８ａはエッチングレートが小さく、成膜温度が６５
０°Ｃと高いエッチングマスク層６およびサイドウォー
ル７はエッチングレートが大きい。このようなエッチン
グレートの違いにより、エッチングマスク層６およびサ
イドウォール７が残存しなくなる状態までエッチングを
行った時点では、コンタクトホール５ａの部分のプラグ
８ａは、図３（ｂ）に示したように、層間絶縁膜５の上
面よりも高く突出している。

【００４０】そして、さらにエッチバックを続行するこ
とにより、図４に示したように、コンタクトホール５ａ
部分のプラグ８ａの突出部分がエッチングされて周囲部
分と同じ高さとなるように平坦化される。すなわち、次
工程で形成するキャパシタセルの電極と接続するのに都
合の良い形状が得られる。なお、本実施の形態において
も、このオーバーエッチングは第１段階のエッチング
（図２（ｂ））と連続して行うことが可能であるが、非
連続的に行うようにしてもよい。こうして、次工程で層
間絶縁膜５上に形成される記憶セルとしてのキャパシタ
セル（図示せず）と不純物領域２ａとの間を接続するた
めのコンタクト１０の形成が完了する。こののち、例え
ば８５０°Ｃで３０分程度の熱処理を行うことにより、
アモルファス化したプラグ８ａを結晶化して多結晶シリ
コンとすることにより、導電性を付与する。

【００４１】このように、本実施の形態のコンタクトの
形成方法では、マスク（エッチングマスク層６およびサ
イドウォール７）を構成する多結晶シリコンの成膜温度
よりも、コンタクトホール５ａ内のプラグ８ａを構成す
る多結晶シリコンの成膜温度を低く設定するようにした
ので、プラグ８ａのアモルファス化が顕著になってエッ
チングレートが小さくなり、層間絶縁膜５上のエッチン
グマスク層６およびサイドウォール７が完全に除去され
るまで十分にオーバーエッチを行ったとしても、コンタ
クトホール５ａ内のプラグ８ａが周囲領域（層間絶縁膜
５）よりも後退することがない。したがって、エッチバ
ック量を高精度にコントロールしなくとも、次工程で形
成するキャパシタセルの電極と接続するのに都合の良い
コンタクト形状が得られる。すなわち、コンタクト形成
工程における加工マージンが大きくなる。

【００４２】なお、本実施の形態の場合、プラグ８ａの
不純物濃度は、エッチングマスク層６およびサイドウォ
ール７からなるマスクの不純物濃度と等しくしてもよい
し、あるいは、上記実施の形態の場合と同様にエッチン
グマスク層６およびサイドウォール７の不純物濃度より
も小さくしてもよい。但し、後者、すなわちプラグ８ａ
の不純物濃度をエッチングマスク層６およびサイドウォ
ール７からなるマスクの不純物濃度よりも小さくした場
合の方が、両者のエッチングレートに大きな違いを設け
ることができるので、より好適といえる。

【００４３】以上、いくつかの実施の形態を挙げて本発
明を説明したが、本発明はこれらの実施の形態に限定さ
れるものではなく、その均等の範囲内で種々変形可能で
ある。例えば、第１の実施の形態で示した不純物濃度
や、第４の実施の形態で示した成膜温度、および各実施
の形態で示したエッチング条件（エッチング装置、温
度、ガスの種類・流量・流量比等）等はあくまで一例に
過ぎず、エッチングマスク層６およびサイドウォール７
からなるマスクよりもプラグ８ａのエッチングレートが
小さくなるような範囲であれば適宜変更可能である。ま
た、各実施の形態で説明したｎ型不純物としては、リン
以外の不純物、例えば砒素（Ａｓ）等を用いることも可
能である。

【００４４】また、上記の各実施の形態では、ＤＲＡＭ
装置のメモリセルにコンタクトを形成する場合について
説明したが、本発明はこれに限らず、微細なコンタクト
の形成が要求される他の任意の半導体装置（例えばＳＲ
ＡＭ等）にも広く適用可能である。また、上記の各実施
の形態では、エッチングマスク層６に形成した開口６ａ
の内側面にさらにサイドウォール７を形成してコンタク
トホール径を縮小するＳＰＣ法を用いてコンタクトを形
成する場合について説明したが、サイドウォール７を形
成しないでコンタクトホールのエッチング形成を行う通
常の方法にも本発明を適用することは可能である。

【００４５】

【発明の効果】以上説明したように請求項１ないし請求
項９記載のコンタクトの形成方法によれば、マスク層と
接続層とを共にシリコンを主成分とする材料で形成する
と共に、接続層のエッチングレートをマスク層のエッチ
ングレートよりも低く設定するようにしたので、マスク
層を接続層の一部と共にエッチバックする際に、コンタ
クトホールに埋め込まれた接続層が過度にエッチングさ
れて絶縁層の上面よりも後退することがなくなる。この
ため、エッチバック量を高精度にコントロールしなくと
も、理想的なコンタクト形状を容易に得ることができ
る。すなわち、コンタクト形成工程における加工マージ
ンを大きく保ちながら、歩留りおよび品質を向上するこ
とができるという効果がある。

【００４６】特に、請求項２記載のコンタクトの形成方
法によれば、マスク層の開口を、マスク層に形成した下
地開口の内側面にマスク層と同一材料からなる側壁を形
成することによって形成するようにしたので、通常のフ
ォトリソグラフィ技術のみでは形成することが困難な微
小なコンタクトホールをも形成することができる。した
がって、今後ますます加速する微細化の流れの中におい
ても、コンタクト形成工程での十分な加工マージンの確
保と、歩留りおよび品質の向上という相反する要求を同
時に満たすことができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係るコンタクトの形成
方法の各工程を表す断面図である。

【図２】図１に続く工程を表す断面図である。

【図３】図２に続く工程を表す断面図である。

【図４】図３に続く工程を表す断面図である。

【図５】ＤＲＡＭ装置のメモリセルの平面図である。

【図６】従来のコンタクトの形成方法における各工程を
表す断面図である。

【符号の説明】

１…半導体基板、２ａ…不純物領域、３…ワード線、４
…ビット線、５…層間絶縁膜、５ａ…コンタクトホー
ル、６…エッチングマスク、６ａ…開口、７…サイドウ
ォール、８…プラグ層、８ｂ…プラグ、１０…コンタク
ト

Claims (9)

【特許請求の範囲】
1. 【請求項１】 絶縁層を介し、この絶縁層下の被コンタ
   クト領域と前記絶縁層上の所定領域とを接続するための
   コンタクトを形成する方法であって、 前記絶縁層の上に、前記被コンタクト領域に対応する位
   置に開口を有しシリコンを主成分とするマスク層を形成
   する工程と、 前記マスク層をエッチングマスクとして前記絶縁層をエ
   ッチングし、前記被コンタクト領域に達するコンタクト
   ホールを形成する工程と、 前記コンタクトホールに、前記マスクよりもエッチング
   レートが低くシリコンを主成分とする接続層を埋め込む
   工程と、 前記マスク層を前記接続層の一部と共にエッチバックす
   る工程とを含むことを特徴とするコンタクトの形成方
   法。
2. 【請求項２】 前記マスク層の前記開口は、 前記マスク層に下地開口を選択的に形成する工程と、前
   記下地開口の内側面に前記マスク層と同一材料からなる
   側壁を形成する工程とによって形成されたものであるこ
   とを特徴とする請求項１記載のコンタクトの形成方法。
3. 【請求項３】 前記マスク層と前記接続層とは互いに異
   なる濃度の不純物を含む多結晶シリコンからなることを
   特徴とする請求項１記載のコンタクトの形成方法。
4. 【請求項４】 前記接続層の不純物濃度は前記マスク層
   の不純物濃度よりも低いことを特徴とする請求項３記載
   のコンタクトの形成方法。
5. 【請求項５】 前記マスク層と前記接続層とは互いに異
   なる導電型の不純物を含む多結晶シリコンからなること
   を特徴とする請求項１記載のコンタクトの形成方法。
6. 【請求項６】 前記マスク層はｎ導電型の不純物を含む
   多結晶シリコンからなり、前記接続層はｐ導電型の不純
   物を含む多結晶シリコンからなることを特徴とする請求
   項５記載のコンタクトの形成方法。
7. 【請求項７】 前記マスク層は不純物を含まない多結晶
   シリコンからなり、前記接続層はｐ導電型の不純物を含
   む多結晶シリコンからなることを特徴とする請求項１記
   載のコンタクトの形成方法。
8. 【請求項８】 前記マスク層は多結晶シリコンからな
   り、前記接続層は非結晶シリコンからなることを特徴と
   する請求項１記載のコンタクトの形成方法。
9. 【請求項９】 前記接続層は前記マスク層よりも低い成
   膜温度下で形成されたものであることを特徴とする請求
   項８記載のコンタクトの形成方法。