JPH10275896A - Memory element - Google Patents
Memory elementInfo
- Publication number
- JPH10275896A JPH10275896A JP9094799A JP9479997A JPH10275896A JP H10275896 A JPH10275896 A JP H10275896A JP 9094799 A JP9094799 A JP 9094799A JP 9479997 A JP9479997 A JP 9479997A JP H10275896 A JPH10275896 A JP H10275896A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- epitaxial
- single crystal
- pzt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000010409 thin film Substances 0.000 claims description 99
- 239000013078 crystal Substances 0.000 claims description 61
- 239000010408 film Substances 0.000 claims description 59
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 23
- 150000002500 ions Chemical class 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052727 yttrium Inorganic materials 0.000 claims description 3
- 229910052691 Erbium Inorganic materials 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- ILSQBBRAYMWZLQ-UHFFFAOYSA-N n-(1,3-benzothiazol-2-ylsulfanyl)-n-propan-2-ylpropan-2-amine Chemical compound C1=CC=C2SC(SN(C(C)C)C(C)C)=NC2=C1 ILSQBBRAYMWZLQ-UHFFFAOYSA-N 0.000 abstract description 7
- 238000000151 deposition Methods 0.000 abstract description 2
- 230000009977 dual effect Effects 0.000 abstract description 2
- 238000001659 ion-beam spectroscopy Methods 0.000 abstract description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 41
- 239000010936 titanium Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000002994 raw material Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000012159 carrier gas Substances 0.000 description 6
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical compound CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 description 5
- YRAJNWYBUCUFBD-UHFFFAOYSA-N 2,2,6,6-tetramethylheptane-3,5-dione Chemical compound CC(C)(C)C(=O)CC(=O)C(C)(C)C YRAJNWYBUCUFBD-UHFFFAOYSA-N 0.000 description 4
- YQEVIZPKEOELNL-UHFFFAOYSA-N CCCCO[Zr] Chemical group CCCCO[Zr] YQEVIZPKEOELNL-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000005275 alloying Methods 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- -1 Er and Ir Chemical compound 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- GABDWQRSLXMRII-UHFFFAOYSA-N [Ti+4].CC([O-])C.CC([O-])C.CC([O-])C.CC([O-])C.[Ti+4] Chemical compound [Ti+4].CC([O-])C.CC([O-])C.CC([O-])C.CC([O-])C.[Ti+4] GABDWQRSLXMRII-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001182 laser chemical vapour deposition Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001637 plasma atomic emission spectroscopy Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はメモリ素子に関す
る。特に、強誘電体メモリ、ＳＰＭ（Scanning Probe M
icroscope）メモリ等の強誘電体薄膜を用いたメモリ素
子に関する。[0001] The present invention relates to a memory device. In particular, ferroelectric memory, SPM (Scanning Probe M
The present invention relates to a memory device using a ferroelectric thin film such as a memory.
【０００２】[0002]
【従来の技術】代表的な強誘電体の一つにＰＺＴ［チタ
ン酸ジルコン酸鉛；Ｐｂ（Ｚｒ1-XＴｉX）Ｏ3］があ
る。ＰＺＴを強誘電体メモリ素子に利用するためには、
欠陥のないＰＺＴ単結晶薄膜をＳｉ単結晶基板上に形成
することが望まれる。2. Description of the Related Art One of typical ferroelectrics is PZT [lead zirconate titanate; Pb (Zr 1 -x Ti x ) O 3 ]. In order to use PZT for a ferroelectric memory device,
It is desired to form a PZT single crystal thin film without defects on a Si single crystal substrate.
【０００３】ＰＺＴを薄膜化するための従来技術として
は、有機溶剤中に所望の強誘電体材料の成分となる元素
を溶かし込み、それを塗布した後焼成して結晶化させる
ゾルゲル法、スパッタリング法、蒸着法、ターゲットに
高密度化されたレーザーパルスを照射して放出されたイ
オンを基板上に堆積させて薄膜を形成するレーザーアブ
レーション法等の物理的気相堆積法や、ＭＯＣＶＤ法等
の化学的気相堆積法によるものがある。ＭｇＯ単結晶基
板、サファイア単結晶基板等の上には、これらの方法に
よって、すでにＰＺＴ単結晶薄膜が得られているが、Ｓ
ｉ単結晶基板上に形成されたＰＺＴ薄膜はほとんど無配
向か、あるいは多結晶であり、単結晶薄膜は得られてい
ない。[0003] Conventional techniques for thinning PZT include a sol-gel method and a sputtering method in which an element serving as a component of a desired ferroelectric material is dissolved in an organic solvent, coated, and then fired to crystallize. Physical vapor deposition method such as laser ablation method, which forms a thin film by depositing ions emitted by irradiating a target with high-density laser pulses on a substrate, and chemical methods such as MOCVD method. There is a method by a typical vapor deposition method. Although a PZT single crystal thin film has already been obtained on the MgO single crystal substrate, the sapphire single crystal substrate, etc. by these methods,
The PZT thin film formed on the i single crystal substrate is almost non-oriented or polycrystalline, and a single crystal thin film has not been obtained.
【０００４】Ｓｉ単結晶基板上にＰＺＴ単結晶薄膜を作
製できれば、誘電率や残留分極はより大きくなり、ま
た、結晶粒界が無くなるためにリーク電流も小さくなる
ので、各種の強誘電体メモリ素子の特性向上を期待でき
る。しかし、Ｓｉ単結晶基板上にＰＺＴ単結晶薄膜をエ
ピタキシャル成長させることは困難であった。If a PZT single-crystal thin film can be formed on a Si single-crystal substrate, the dielectric constant and remanent polarization will increase, and the leakage current will also decrease due to the elimination of crystal grain boundaries. Can be expected to improve characteristics. However, it has been difficult to epitaxially grow a PZT single crystal thin film on a Si single crystal substrate.
【０００５】[0005]
【発明が解決しようとする課題】Ｓｉ単結晶基板上にＰ
ＺＴ単結晶薄膜をエピタキシャル成長させることが困難
な理由は、ＰＺＴ薄膜を形成する下地の結晶構造や、Ｓ
ｉが金属と合金を作り易いことなどにある。ＰＺＴ単結
晶薄膜をメモリ素子として使用するためには、ＰＺＴ単
結晶薄膜の上下に電極が必要であるため、Ｓｉ単結晶基
板上に電極材料により金属膜を形成し、その上にＰＺＴ
単結晶薄膜を形成する必要がある。しかも、ＰＺＴ単結
晶薄膜を得るためには、電極となる金属膜もエピタキシ
ャル成長させる必要がある。電極材料としては、例えば
強誘電体材料との格子定数のミスマッチが小さく高融点
金属であるなどの理由によりＰｔが用いられることが多
い。SUMMARY OF THE INVENTION P on a Si single crystal substrate
The reason that it is difficult to epitaxially grow a ZT single crystal thin film is because the crystal structure of the base for forming the PZT thin film and the SZ
i is easy to form an alloy with a metal. In order to use a PZT single crystal thin film as a memory element, electrodes are required above and below the PZT single crystal thin film. Therefore, a metal film is formed on a Si single crystal substrate using an electrode material, and PZT is formed thereon.
It is necessary to form a single crystal thin film. Moreover, in order to obtain a PZT single crystal thin film, it is necessary to epitaxially grow a metal film to be an electrode. For example, Pt is often used as an electrode material because it has a small lattice constant mismatch with a ferroelectric material and is a refractory metal.
【０００６】しかし、Ｓｉ単結晶基板の上に金属膜を形
成すると、Ｓｉ単結晶基板と金属膜との界面が合金化し
てアモルファスもしくは多結晶なシリサイド膜が形成さ
れるので、金属膜をエピタキシャル成長させることがで
きない。この結果、金属膜の上に形成されたＰＺＴ薄膜
も無配向となる。However, when a metal film is formed on a Si single crystal substrate, the interface between the Si single crystal substrate and the metal film is alloyed to form an amorphous or polycrystalline silicide film. Can not do. As a result, the PZT thin film formed on the metal film also becomes non-oriented.
【０００７】図１は、Ｓｉ単結晶基板上にＰＺＴ薄膜を
形成された強誘電体基板の従来構造を示す図である。こ
の従来構造は、金属層であるＰｔ薄膜とＳｉ単結晶基板
との合金化を避けるようにしたものである。この強誘電
体基板１にあっては、Ｓｉ単結晶基板２の（１１１）面
の上に多結晶ＳｉＯ2薄膜３が形成され、その上に密着
性を良くするためのＴｉ膜４とＰｔ薄膜５が形成され、
その上にＰＺＴ薄膜６が形成されている。Ｓｉ単結晶基
板２の上には、多結晶ＳｉＯ2薄膜３が形成されている
ので、Ｐｔ薄膜５とＳｉ単結晶基板２との合金化が避け
られる。しかも、Ｐｔは自己配向性が強いので、アモル
ファスな多結晶ＳｉＯ2薄膜３上に成膜すると、Ｐｔ薄
膜５は（１１１）面で強く配向して表面の結晶方位が揃
い易くなる。FIG. 1 shows a conventional structure of a ferroelectric substrate in which a PZT thin film is formed on a Si single crystal substrate. In this conventional structure, alloying between a Pt thin film as a metal layer and a Si single crystal substrate is avoided. In this ferroelectric substrate 1, a polycrystalline SiO 2 thin film 3 is formed on a (111) plane of a Si single crystal substrate 2, and a Ti film 4 and a Pt thin film for improving adhesion are formed thereon. 5 is formed,
A PZT thin film 6 is formed thereon. Since the polycrystalline SiO 2 thin film 3 is formed on the Si single crystal substrate 2, alloying between the Pt thin film 5 and the Si single crystal substrate 2 can be avoided. Moreover, since Pt has a strong self-orientation property, when formed on the amorphous polycrystalline SiO 2 thin film 3, the Pt thin film 5 is strongly oriented on the (111) plane, and the crystal orientation on the surface is easily aligned.
【０００８】しかし、この強誘電体基板１においては、
下地のＰｔ薄膜５がＰＺＴ薄膜６と結晶構造が異なり、
格子定数も異なるので、Ｐｔ薄膜５もＰＺＴ薄膜６もエ
ピタキシャル成長せず、多結晶膜あるいは配向膜にとど
まっている。この結果、ＰＺＴ薄膜６とＳｉ単結晶基板
２とのミスフィット率は２７.９％にも上っていた。However, in this ferroelectric substrate 1,
The underlying Pt thin film 5 has a different crystal structure from the PZT thin film 6,
Since the lattice constants are different, neither the Pt thin film 5 nor the PZT thin film 6 epitaxially grows, and stays in a polycrystalline film or an oriented film. As a result, the misfit ratio between the PZT thin film 6 and the Si single crystal substrate 2 was as high as 27.9%.
【０００９】このような多結晶Ｐｔ薄膜５は、ＰＺＴ薄
膜６と反応してＰｔ薄膜５の近傍のＰＺＴ薄膜６の特性
を劣化させ、またリーク電流を増大させる傾向があっ
た。さらに、Ｐｔ薄膜５は下地のＳｉＯ2薄膜３との密
着性にも問題があるためＴｉ膜４が必要であり、Ｐｔ単
層では電極として用いるのが難しかった。Such a polycrystalline Pt thin film 5 tends to react with the PZT thin film 6 to degrade the characteristics of the PZT thin film 6 near the Pt thin film 5 and increase the leak current. Furthermore, since the Pt thin film 5 has a problem in adhesion to the underlying SiO 2 thin film 3, the Ti film 4 is necessary, and it has been difficult to use a Pt single layer as an electrode.
【００１０】なお、電極材料としては、貴金属の酸化物
電極も試みられているが、酸化物電極は製作が困難であ
る。As an electrode material, a noble metal oxide electrode has been tried, but it is difficult to manufacture an oxide electrode.
【００１１】上記のように、Ｓｉ単結晶基板上に強誘電
体薄膜を形成することが望まれているにもかかわらず、
従来にあってはＳｉ単結晶基板上にＰＺＴ単結晶薄膜を
得ることはできなかった。As described above, although it is desired to form a ferroelectric thin film on a Si single crystal substrate,
Conventionally, a PZT single crystal thin film could not be obtained on a Si single crystal substrate.
【００１２】本発明は叙上の技術的背景に鑑みてなされ
たものであって、その目的とするところは、良質な単結
晶の強誘電体薄膜を持つメモリ素子を提供することにあ
る。The present invention has been made in view of the above technical background, and an object of the present invention is to provide a memory element having a high-quality single-crystal ferroelectric thin film.
【００１３】[0013]
【課題を解決するための手段】請求項１に記載のメモリ
素子は、半導体基板と、前記半導体基板の表面にエピタ
キシャル成長させられた、前記半導体基板を構成する半
導体材料と同じ材料と金属材料との半導体合金膜と、前
記半導体合金膜の表面に設けられたエピタキシャル金属
膜と、当該エピタキシャル金属膜の表面に設けられた強
誘電体単結晶薄膜とからなることを特徴としている。According to a first aspect of the present invention, there is provided a memory device comprising: a semiconductor substrate; and a semiconductor material epitaxially grown on a surface of the semiconductor substrate, the same material as the semiconductor material constituting the semiconductor substrate and a metal material. It is characterized by comprising a semiconductor alloy film, an epitaxial metal film provided on the surface of the semiconductor alloy film, and a ferroelectric single crystal thin film provided on the surface of the epitaxial metal film.
【００１４】請求項２に記載のメモリ素子は、シリコン
基板と、前記シリコン基板の表面に設けられたエピタキ
シャルシリサイド膜と、前記エピタキシャルシリサイド
膜の表面に設けられたエピタキシャル金属膜と、前記エ
ピタキシャル金属膜の表面に設けられた強誘電体単結晶
薄膜とからなることを特徴としている。3. The memory device according to claim 2, wherein the silicon substrate, an epitaxial silicide film provided on a surface of the silicon substrate, an epitaxial metal film provided on a surface of the epitaxial silicide film, and the epitaxial metal film And a ferroelectric single-crystal thin film provided on the surface of the substrate.
【００１５】請求項３に記載の実施態様は、請求項２記
載のメモリ素子において、前記エピタキシャルシリサイ
ド膜が、Ｐｔ、Ｎｉ、Ｃｏ、Ｐｄ、Ｃｒ、Ｙ、Ｅｒ、Ｉ
ｒの群から選択された１つの元素のシリサイドであるこ
とを特徴としている。According to a third aspect of the present invention, in the memory device of the second aspect, the epitaxial silicide film is made of Pt, Ni, Co, Pd, Cr, Y, Er, I
It is characterized by being a silicide of one element selected from the group of r.
【００１６】請求項４に記載の実施態様は、請求項１又
は２記載のメモリ素子において、前記エピタキシャル金
属膜が、イオンアシストの効果を用いて形成されたもの
であることを特徴としている。According to a fourth aspect of the present invention, in the memory device of the first or second aspect, the epitaxial metal film is formed by using an ion assist effect.
【００１７】[0017]
【作用】シリコンのような半導体基板材料は金属と反応
して合金化し易いが、この半導体合金膜（シリサイド
膜）をアモルファス化させることなく、制御された環境
下で成長させることによってエピタキシャル成長させれ
ば、シリコン基板等の半導体基板上にエピタキシャルシ
リサイド膜等のエピタキシャル半導体合金膜を形成する
ことができる。従って、半導体基板の表面に半導体合金
膜（シリサイド膜）のエピタキシャル成長膜が得られる
ため、半導体基板と反応させることなく、その上に金属
膜をエピタキシャル成長させることができる。よって、
このエピタキシャル金属膜の上に強誘電体薄膜、特にＰ
ＺＴやチタン酸バリウム（ＢａＴｉＯ3）等の薄い酸化
物強誘電体薄膜を良質の単結晶薄膜として形成すること
が可能になる。The semiconductor substrate material such as silicon easily reacts with the metal to be alloyed. However, if the semiconductor alloy film (silicide film) is grown under a controlled environment without being made amorphous, the epitaxial growth can be achieved. An epitaxial semiconductor alloy film such as an epitaxial silicide film can be formed on a semiconductor substrate such as a silicon substrate. Therefore, an epitaxially grown film of a semiconductor alloy film (silicide film) is obtained on the surface of the semiconductor substrate, and a metal film can be epitaxially grown thereon without reacting with the semiconductor substrate. Therefore,
A ferroelectric thin film, especially P
A thin oxide ferroelectric thin film such as ZT or barium titanate (BaTiO3) can be formed as a high-quality single crystal thin film.
【００１８】これらの強誘電体単結晶薄膜は、多結晶の
場合に比べて誘電率や残留分極が大きくなり、また結晶
粒界が存在しないためにリーク電流が小さくなり、表面
形状も平滑になる。この結果、優れた強誘電体メモリや
ＳＰＭメモリ等の強誘電体薄膜を用いた高性能のメモリ
素子を製作することができる。These ferroelectric single-crystal thin films have higher dielectric constants and remanent polarizations than polycrystalline thin films, and because of the absence of crystal grain boundaries, the leakage current is small and the surface shape is smooth. . As a result, a high-performance memory element using a ferroelectric thin film such as an excellent ferroelectric memory or SPM memory can be manufactured.
【００１９】また、メモリ素子の電極としては、酸化物
電極を用いることができるが、本発明のメモリ素子では
金属膜を電極としているので、酸化物電極よりも容易に
作製することができ、低抵抗の電極が得られる。Although an oxide electrode can be used as an electrode of the memory element, the memory element of the present invention uses a metal film as an electrode, and therefore can be manufactured more easily than an oxide electrode. A resistance electrode is obtained.
【００２０】一方、従来の多結晶金属電極（多結晶Ｐｔ
膜）は、誘電体薄膜と反応して金属電極近傍の誘電体薄
膜の特性を劣化させ、またリーク電流も増大する傾向が
あった。しかし、本発明によれば、電極となる金属膜は
エピタキシャル薄膜であるので、熱的、化学的に非常に
安定している。On the other hand, a conventional polycrystalline metal electrode (polycrystalline Pt
The film) reacts with the dielectric thin film to deteriorate the characteristics of the dielectric thin film near the metal electrode, and the leak current tends to increase. However, according to the present invention, since the metal film serving as an electrode is an epitaxial thin film, it is very thermally and chemically stable.
【００２１】さらに、半導体合金膜（シリサイド膜）と
エピタキシャル金属膜とは、金属同志の接合となるの
で、接合強度も得られる。Further, since the semiconductor alloy film (silicide film) and the epitaxial metal film form a metal-to-metal bonding, a bonding strength can be obtained.
【００２２】また、エピタキシャル金属膜を成膜する際
に、最適なイオンアシスト条件を設定してイオンアシス
トの効果を用いれば、金属膜のエピタキシャル成長を促
進することができる。In addition, when the epitaxial metal film is formed, if the optimum ion assist conditions are set and the effect of the ion assist is used, the epitaxial growth of the metal film can be promoted.
【００２３】なお、ここでいう単結晶薄膜は、完全な単
結晶ではなく多少の多結晶や転移等を含んでもよく、エ
ッチピットでみた転移密度が１０8ｃｍ-2以下、特に好
ましくは１０5ｃｍ-2であればよい。また、シリコン基
板のような半導体基板と合金化する金属とその上に形成
されるエピタキシャル金属膜とは異なる金属であっても
差し支えない。The single crystal thin film referred to here may include not only a perfect single crystal but also some polycrystals, transitions, and the like. The transition density as seen by etch pits is 10 8 cm -2 or less, and particularly preferably 10 5 cm -2. cm -2 is sufficient. In addition, a metal that is alloyed with a semiconductor substrate such as a silicon substrate and an epitaxial metal film formed thereon may be different metals.
【００２４】[0024]
（メモリ素子の構造）図２に示すようなメモリ素子１１
の製造方法を説明する。図２に示すメモリ素子１１は、
Ｓｉ単結晶基板１２の上にエピタキシャルＳｉＰｔ薄膜
（エピタキシャルＰｔシリサイド薄膜）１３と、エピタ
キシャルＰｔ薄膜（電極）１４と、エピタキシャルＰＺ
Ｔ薄膜１５を形成し、その上面に多結晶Ｐｔ電極１６を
設けたものである。(Structure of Memory Element) Memory element 11 as shown in FIG.
Will be described. The memory element 11 shown in FIG.
An epitaxial SiPt thin film (epitaxial Pt silicide thin film) 13, an epitaxial Pt thin film (electrode) 14, and an epitaxial PZ
A T thin film 15 is formed, and a polycrystalline Pt electrode 16 is provided on an upper surface thereof.
【００２５】（メモリ素子の製造方法）まず、Ｓｉ単結
晶基板１２の上にエピタキシャルＳｉＰｔ薄膜１３を成
膜する方法について説明する。（１１１）面Ｓｉ単結晶
基板１２の表面に生成しているＳｉＯ2膜を除去し、そ
の表面に蒸着法によってＰｔを成膜した後、真空雰囲気
で７００℃以上の温度でアニール処理することによりＳ
ｉ単結晶基板１２の表面にエピタキシャルＳｉＰｔ薄膜
１３を約５０ｎｍの膜厚に形成した。(Method of Manufacturing Memory Element) First, a method of forming an epitaxial SiPt thin film 13 on a Si single crystal substrate 12 will be described. The SiO 2 film generated on the surface of the (111) plane Si single crystal substrate 12 is removed, Pt is formed on the surface by a vapor deposition method, and then annealed at a temperature of 700 ° C. or more in a vacuum atmosphere. S
An epitaxial SiPt thin film 13 was formed on the surface of the i single crystal substrate 12 to a thickness of about 50 nm.
【００２６】ついで、デュアルイオンビームスパッタリ
ング装置（以下、ＤＩＢＳ装置という）１７を用いて、
エピタキシャルＳｉＰｔ薄膜１３の上に約１００ｎｍの
膜厚のエピタキシャルＰｔ薄膜１４を成長させた。この
ＤＩＢＳ装置１７を図３に示す。このＤＩＢＳ装置１７
にあっては、スパッタ用イオン源１８、Ｐｔターゲット
１９、アシスト用イオン源２０、抵抗加熱ヒーター２
１、真空ポンプ２２等を備えている。エピタキシャルＳ
ｉＰｔ薄膜１３を形成されたＳｉ単結晶基板１２は、ス
テンレス製の真空容器２３内に納められ、抵抗加熱ヒー
ター２１により加熱保持される。真空容器２３内のＳｉ
単結晶基板１２は熱電対（図示せず）により温度が検知
され、成膜中は温度が一定に制御される。また、真空容
器２３の内部は真空ポンプ２２により排気され、所定の
真空度まで減圧される。しかして、スパッタ用イオン源
１８よりＰｔターゲット１９に向けてイオンを照射し、
このイオンによりＰｔターゲット１９をスパッタリング
し、Ｐｔターゲット１９より飛び出したＰｔ元素をエピ
タキシャルＳｉＰｔ薄膜１３の表面に堆積させる。同時
に、アシスト用イオン源２０よりＳｉ単結晶基板１２に
向けてイオンを照射し、Ｐｔ薄膜１４のエピタキシャル
成長を促進させる。Next, using a dual ion beam sputtering device (hereinafter referred to as DIBS device) 17,
An epitaxial Pt thin film 14 having a thickness of about 100 nm was grown on the epitaxial SiPt thin film 13. This DIBS device 17 is shown in FIG. This DIBS device 17
, A sputtering ion source 18, a Pt target 19, an assist ion source 20, a resistance heater 2
1, a vacuum pump 22 and the like. Epitaxial S
The Si single crystal substrate 12 on which the iPt thin film 13 has been formed is housed in a stainless steel vacuum vessel 23 and is heated and held by a resistance heater 21. Si in the vacuum vessel 23
The temperature of the single crystal substrate 12 is detected by a thermocouple (not shown), and the temperature is controlled to be constant during film formation. Further, the inside of the vacuum vessel 23 is evacuated by the vacuum pump 22, and the pressure is reduced to a predetermined degree of vacuum. Thus, ions are irradiated from the sputtering ion source 18 toward the Pt target 19,
The Pt target 19 is sputtered by these ions, and the Pt element protruding from the Pt target 19 is deposited on the surface of the epitaxial SiPt thin film 13. At the same time, ions are irradiated from the assisting ion source 20 toward the Si single crystal substrate 12 to promote the epitaxial growth of the Pt thin film 14.
【００２７】ここで、Ｐｔ薄膜１４をエピタキシャル成
長させるためには、イオンアシスト条件を最適化する必
要がある。イオンアシスト条件を最適化することによ
り、Ｐｔ薄膜のエピタキシャル成長が可能になる。下記
データは、ＤＩＢＳ装置１７によりエピタキシャルＰｔ
薄膜１４を作製するための最適条件を示している。 基板温度： ３００℃ 成膜時真空度： ５×１０-5Torr スパッタイオン・エネルギー： １０００ｅＶ アシストイオン： Ａｒ+ アシストイオン・エネルギー： ５００ｅＶHere, in order to epitaxially grow the Pt thin film 14, it is necessary to optimize ion assist conditions. By optimizing ion assist conditions, epitaxial growth of a Pt thin film becomes possible. The following data is obtained from the epitaxial Pt
The figure shows the optimum conditions for producing the thin film 14. Substrate temperature: 300 ° C. Degree of vacuum during film formation: 5 × 10 −5 Torr Sputter ion energy: 1000 eV Assist ion: Ar + Assist ion energy: 500 eV
【００２８】次に、ＭＯＣＶＤ（有機金属気相成長）法
を用いてエピタキシャルＰＺＴ薄膜１５を約５００ｎｍ
の膜厚に成膜した。このＭＯＣＶＤ装置２４を図４に示
す。エピタキシャルＰｔ薄膜１４を形成されたＳｉ単結
晶基板１２は、ステンレス製の反応容器２５内に納めら
れ、抵抗加熱ヒーター２６によって加熱保持される。反
応容器２５内のＳｉ単結晶基板１２は、熱電対２７によ
って温度を検知されており、成膜工程中は一定温度に温
度制御される。反応容器２５内のガスは油回転ポンプ２
８を介して排気され、反応容器２５内が減圧される。反
応容器２５内の圧力は、圧力計２９によって検知され、
成膜中は圧力調整バルブ３０で一定圧力となるように制
御される。また、Ｐｂ、Ｚｒ、Ｔｉの原料ソースとして
は、それぞれジピバロイルメタン鉛、テトラターシャリ
ーブトキシジルコニウム、テトライソプロポキシドチタ
ンを用いた。これらの原料ソースはそれぞれ、原料容器
３１，３２，３３に封入され、各原料ソースにとって適
切な温度、圧力に保持され、キャリアガスＡｒをこれら
の原料容器３１，３２，３３に通じることにより、反応
容器２５内のＳｉ単結晶基板１２上まで輸送される。酸
素の原料ソースとしては、酸素ガスＯ2を用いた。これ
らの原料ソースの流量、温度、圧力は、それぞれ流量制
御装置３４，３５，３６，３７、温度制御装置（図示せ
ず）及び圧力調整バルブ３８により一定に制御される。
なお、３９，４０，４１は切り替え弁である。Next, an epitaxial PZT thin film 15 is formed to a thickness of about 500 nm by MOCVD (metal organic chemical vapor deposition).
To a film thickness of This MOCVD apparatus 24 is shown in FIG. The Si single crystal substrate 12 on which the epitaxial Pt thin film 14 has been formed is placed in a reaction vessel 25 made of stainless steel, and is heated and held by a resistance heater 26. The temperature of the Si single crystal substrate 12 in the reaction vessel 25 is detected by a thermocouple 27, and the temperature is controlled to a constant temperature during the film forming process. The gas in the reaction vessel 25 is the oil rotary pump 2
The gas is exhausted through 8 and the pressure inside the reaction vessel 25 is reduced. The pressure in the reaction vessel 25 is detected by a pressure gauge 29,
During the film formation, the pressure is controlled by the pressure adjusting valve 30 so as to maintain a constant pressure. In addition, as source materials of Pb, Zr, and Ti, dipivaloylmethane lead, tetratertiary butoxyzirconium, and tetraisopropoxide titanium were used, respectively. These raw material sources are sealed in raw material containers 31, 32, and 33, respectively, are maintained at appropriate temperatures and pressures for the respective raw material sources, and a carrier gas Ar is passed through these raw material containers 31, 32, and 33 to react. It is transported onto the Si single crystal substrate 12 in the container 25. Oxygen gas O 2 was used as a source material of oxygen. The flow rate, temperature, and pressure of these raw material sources are controlled to be constant by flow rate control devices 34, 35, 36, 37, a temperature control device (not shown), and a pressure regulating valve 38, respectively.
In addition, 39, 40, and 41 are switching valves.
【００２９】下記データは、エピタキシャルＰＺＴ薄膜
１５を作製する代表的な条件であり、この条件に従って
エピタキシャルＰｔ薄膜１４の上にエピタキシャルＰＺ
Ｔ薄膜１５の成膜を行なった。 全圧力： １０Torr 反応温度： ７００℃ ジピバロイルメタン鉛の温度： １３５℃ ジピバロイルメタン鉛の圧力： １０Torr ジピバロイルメタン鉛のキャリアガス流量： ２００sccm テトラターシャリーブトキシジルコニウムの温度： ３５℃ テトラターシャリーブトキシジルコニウムの圧力： １０Torr テトラターシャリーブトキシジルコニウムのキャリアガス流量： １００sccm テトライソプロポキシドチタンの温度： ３５℃ テトライソプロポキシドチタンの圧力： １００Torr テトライソプロポキシドチタンのキャリアガス流量： １００sccm 酸素の温度： １５０℃ 酸素の圧力： ５Torr 酸素のキャリアガス流量 ４００sccmThe following data are typical conditions for producing the epitaxial PZT thin film 15, and the epitaxial PZT thin film 14 is formed on the epitaxial Pt thin film 14 according to these conditions.
The T thin film 15 was formed. Total pressure: 10 Torr Reaction temperature: 700 ° C Temperature of dipivaloyl methane lead: 135 ° C. Pressure of dipivaloyl methane lead: 10 Torr Carrier gas flow rate of dipivaloyl methane lead: 200 sccm Temperature of tetratertiary butoxy zirconium: 35 ° C. Pressure of tetratertiary butoxyzirconium: 10 Torr Carrier gas flow rate of tetratertiary butoxyzirconium: 100 sccm Temperature of titanium tetraisopropoxide: 35 ° C. Pressure of titanium tetraisopropoxide titanium: 100 Torr Carrier gas flow rate of titanium tetraisopropoxide : 100 sccm Oxygen temperature: 150 ° C Oxygen pressure: 5 Torr Oxygen carrier gas flow rate 400 sccm
【００３０】このようにして、Ｓｉ単結晶基板１２上
に、膜厚約５０ｎｍのエピタキシャルＳｉＰｔ薄膜１３
と、その上に膜厚約１００ｎｍのエピタキシャルＰｔ薄
膜１４と、その上に膜厚約５００ｎｍのエピタキシャル
ＰＺＴ薄膜１５が形成された強誘電体基板を得た後、蒸
着法によりエピタキシャルＰＺＴ薄膜１５上に多結晶Ｐ
ｔ電極１６を形成して薄膜メモリ構造のメモリ素子１１
を完成した。In this manner, the epitaxial SiPt thin film 13 having a thickness of about 50 nm is formed on the Si single crystal substrate 12.
And a ferroelectric substrate having an epitaxial PtT thin film 14 having a thickness of about 100 nm and an epitaxial PZT thin film 15 having a thickness of about 500 nm formed thereon. Polycrystalline P
Forming t-electrode 16 to form memory element 11 of thin-film memory structure
Was completed.
【００３１】（観察結果）上記のようにして得られた強
誘電体基板（多結晶Ｐｔ電極１６を形成する前のもの）
をＩＣＰ（誘導結合高周波プラズマ発光分光分析）法に
より分析した結果、エピタキシャルＰＺＴ薄膜１５の組
成は、Ｚｒ成分比Ｘ＝０.５１（Ｔｉ成分比１−Ｘ＝０.
４９）であり、Ｐｂ／（Ｚｒ＋Ｔｉ）＝１であることが
確認された。また、電子顕微鏡（ＳＥＭ）によりエピタ
キシャルＰＺＴ薄膜１５の表面を観察した結果、格子不
整合による欠陥は観察されなかった。さらに、Ｘ線回折
測定の結果、エピタキシャルＰＺＴ薄膜１５の（１１
１）面のピークのみが見られ、エピタキシャルＰＺＴ薄
膜１５の（１１１）面が配向していることが分かった。
また、電子線回折測定において、エピタキシャルＰｔ薄
膜１４の［１１０］方向とエピタキシャルＰＺＴ薄膜１
５の［１１０］方向とが平行であり、エピタキシャル成
長していることが確認された。(Observation Results) Ferroelectric substrate obtained as described above (before forming polycrystalline Pt electrode 16)
Was analyzed by ICP (Inductively Coupled High Frequency Plasma Emission Spectroscopy) to find that the composition of the epitaxial PZT thin film 15 was such that the Zr component ratio X = 0.51 (Ti component ratio 1−X = 0.
49), and it was confirmed that Pb / (Zr + Ti) = 1. Further, as a result of observing the surface of the epitaxial PZT thin film 15 with an electron microscope (SEM), no defect due to lattice mismatch was observed. Further, as a result of the X-ray diffraction measurement, (11)
1) Only the peak of the plane was observed, indicating that the (111) plane of the epitaxial PZT thin film 15 was oriented.
In the electron beam diffraction measurement, the [110] direction of the epitaxial Pt thin film 14 and the epitaxial PZT thin film 1
5 was parallel to the [110] direction, and it was confirmed that epitaxial growth was performed.
【００３２】（補足実験）ＭＯＣＶＤ装置２４によるエ
ピタキシャルＰＺＴ薄膜１５の成膜工程において、Ｚｒ
とＴｉの各原料容器に導入するキャリアガスの流量およ
び原料温度および圧力を調整することにより、ＰＺＴ薄
膜のＺｒ組成比Ｘを変化させて成膜を行なったところ、
０.２≦Ｘ≦０．８の範囲でエピタキシャル成長するこ
とが確認された。(Supplementary Experiment) In the step of forming the epitaxial PZT thin film 15 by the MOCVD apparatus 24, Zr
By adjusting the flow rate of the carrier gas introduced into each of the raw material containers of Ti and Ti, the raw material temperature and the pressure, and changing the Zr composition ratio X of the PZT thin film, the film was formed.
It was confirmed that epitaxial growth was performed in the range of 0.2 ≦ X ≦ 0.8.
【００３３】また、成膜温度（反応温度）を３５０℃〜
８５０℃の範囲で変えて成膜したところ、４５０℃〜８
５０℃の範囲でＰＺＴ薄膜がエピタキシャル成長した。The film forming temperature (reaction temperature) is set to 350 ° C.
When the film was formed in the range of 850 ° C.,
The PZT thin film grew epitaxially in the range of 50 ° C.
【００３４】さらに、（１００）面Ｓｉ単結晶基板や
（１１０）面Ｓｉ単結晶基板の上にＰＺＴ薄膜を形成し
た場合にも、ＰＺＴ薄膜がエピタキシャル成長した。比
較のため、Ｓｉ単結晶基板上の多結晶ＳｉＯ2薄膜の上
に形成された配向（１１１）Ｐｔ膜を用い、同様の条件
下でＰＺＴ薄膜の成長を行なったが、得られた膜はいず
れも多結晶膜であった。尚、比較例では、前記のように
ミスフィット率が２７.９％であったが、（１１１）面
エピタキシャルＰｔ薄膜の上に形成された（１１１）面
ＰＺＴ薄膜では、ミスフィット率は２.１％となった。Furthermore, when a PZT thin film was formed on a (100) plane Si single crystal substrate or a (110) plane Si single crystal substrate, the PZT thin film grew epitaxially. For comparison, a PZT thin film was grown under the same conditions using an oriented (111) Pt film formed on a polycrystalline SiO 2 thin film on a Si single crystal substrate. Was also a polycrystalline film. In the comparative example, the misfit ratio was 27.9% as described above. However, the misfit ratio of the (111) plane PZT thin film formed on the (111) plane epitaxial Pt thin film was 2.79%. It was 1%.
【００３５】（その他）上記実施形態では、エピタキシ
ャルＰｔ薄膜１４の成膜方法としてＤＩＢＳ装置１７を
用いる場合を説明したが、イオンアシスト蒸着法などイ
オンアシストの効果を利用する他の手法を用いても、イ
オンアシスト条件の最適化を行なうことにより、上記実
施形態例と同様な効果を得ることができる。(Others) In the above embodiment, the case where the DIBS device 17 is used as the method of forming the epitaxial Pt thin film 14 has been described. However, other methods utilizing the effect of ion assist such as ion assist vapor deposition may be used. By optimizing the ion assist conditions, the same effect as in the above embodiment can be obtained.
【００３６】また、上記実施形態では、ＰＺＴ単結晶薄
膜の成膜方法として熱ＣＶＤ装置を用いた場合を説明し
たが、プラズマＣＶＤ、レーザーＣＶＤ、レーザーアブ
レーション、スパッタリング、蒸着などの手法を用いて
も可能であり、上記実施形態と同様の効果を得ることが
できる。In the above embodiment, the case where a thermal CVD apparatus is used as a method for forming a PZT single crystal thin film has been described. However, a method such as plasma CVD, laser CVD, laser ablation, sputtering, or vapor deposition may be used. It is possible, and the same effect as the above embodiment can be obtained.
【００３７】また、上記実施形態では、強誘電体薄膜と
してＰＺＴ薄膜を形成する場合を説明したが、この他に
もＢａＴｉＯ3単結晶薄膜やＰｂＴｉＯ3単結晶薄膜等を
同様にしてＳｉ単結晶基板上にエピタキシャル成長さ
せ、各種強誘電メモリ素子を構成する場合にも本発明を
適用することができる。In the above embodiment, the case where the PZT thin film is formed as the ferroelectric thin film has been described. However, in addition to this, the BaTiO 3 single crystal thin film, the PbTiO 3 single crystal thin film, etc. The present invention can also be applied to a case where various ferroelectric memory elements are formed by epitaxial growth on the top.
【００３８】また、基板としては、Ｓｉ単結晶基板に限
らず、半絶縁性ＧａＡｓ基板のような化合物半導体基板
であってもよい。さらに、エピタキシャル金属膜の材料
もＰｔに限ることなく、Ｎｉ、Ｃｏ、Ｐｄ、Ｃｒ、Ｙ、
Ｅｒ、ＩｒのようにＳｉと反応してシリサイドを生成す
る金属元素を用いることができる。The substrate is not limited to a Si single crystal substrate, but may be a compound semiconductor substrate such as a semi-insulating GaAs substrate. Further, the material of the epitaxial metal film is not limited to Pt, but Ni, Co, Pd, Cr, Y,
A metal element which reacts with Si to generate silicide, such as Er and Ir, can be used.
【００３９】なお、この発明は、上記実施例に限定され
るものではなく、発明の要旨の範囲内において、種々の
応用、変形を加えることができる。The present invention is not limited to the above embodiment, and various applications and modifications can be made within the scope of the invention.
【図１】従来構造の誘電体基板を示す正面図である。FIG. 1 is a front view showing a dielectric substrate having a conventional structure.
【図２】本発明の一実施形態によるメモリ素子を示す正
面図である。FIG. 2 is a front view illustrating a memory device according to example embodiments;
【図３】ＤＩＢＳ装置の構成を示す図である。FIG. 3 is a diagram illustrating a configuration of a DIBS device.
【図４】ＭＯＣＶＤ装置の構成を示す図である。FIG. 4 is a diagram showing a configuration of an MOCVD apparatus.
１２ Ｓｉ単結晶基板 １３ エピタキシャルＳｉＰｔ薄膜 １４ エピタキシャルＰｔ薄膜 １５ エピタキシャルＰＺＴ薄膜 １６ 多結晶Ｐｔ電極 １７ ＤＩＢＳ装置 ２４ ＭＯＣＶＤ装置 12 Si single crystal substrate 13 Epitaxial SiPt thin film 14 Epitaxial Pt thin film 15 Epitaxial PZT thin film 16 Polycrystalline Pt electrode 17 DIBS device 24 MOCVD device
Claims (4)
た、前記半導体基板を構成する半導体材料と同じ材料と
金属材料との半導体合金膜と、 前記半導体合金膜の表面に設けられたエピタキシャル金
属膜と、 当該エピタキシャル金属膜の表面に設けられた強誘電体
単結晶薄膜とからなるメモリ素子。1. A semiconductor substrate, a semiconductor alloy film of the same material as the semiconductor material constituting the semiconductor substrate and a metal material, which is epitaxially grown on the surface of the semiconductor substrate, and provided on the surface of the semiconductor alloy film. A memory element comprising: a grown epitaxial metal film; and a ferroelectric single crystal thin film provided on the surface of the epitaxial metal film.
リサイド膜と、 前記エピタキシャルシリサイド膜の表面に設けられたエ
ピタキシャル金属膜と、 前記エピタキシャル金属膜の表面に設けられた強誘電体
単結晶薄膜とからなるメモリ素子。2. A silicon substrate, an epitaxial silicide film provided on a surface of the silicon substrate, an epitaxial metal film provided on a surface of the epitaxial silicide film, and a ferroelectric material provided on a surface of the epitaxial metal film. A memory element comprising a body single crystal thin film.
ｔ、Ｎｉ、Ｃｏ、Ｐｄ、Ｃｒ、Ｙ、Ｅｒ、Ｉｒの群から
選択された１つの元素のシリサイドであることを特徴と
する、請求項２に記載のメモリ素子。3. The method according to claim 1, wherein the epitaxial silicide film comprises P
The memory device according to claim 2, wherein the memory device is a silicide of one element selected from the group consisting of t, Ni, Co, Pd, Cr, Y, Er, and Ir.
シストの効果を用いて形成されたものであることを特徴
とする、請求項１又は２に記載のメモリ素子。4. The memory device according to claim 1, wherein the epitaxial metal film is formed by using an ion assist effect.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9094799A JPH10275896A (en) | 1997-03-28 | 1997-03-28 | Memory element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9094799A JPH10275896A (en) | 1997-03-28 | 1997-03-28 | Memory element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10275896A true JPH10275896A (en) | 1998-10-13 |
Family
ID=14120117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9094799A Pending JPH10275896A (en) | 1997-03-28 | 1997-03-28 | Memory element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10275896A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1073109A3 (en) * | 1999-07-28 | 2003-04-16 | Sharp Kabushiki Kaisha | Single phase perovskite ferroelectric film on platinum electrode and method for forming same |
| JP2004345939A (en) * | 2003-03-26 | 2004-12-09 | Rikogaku Shinkokai | Lead zirconate titanate-based film, dielectric element, and method of manufacturing dielectric film |
| JP2016046335A (en) * | 2014-08-21 | 2016-04-04 | 株式会社リコー | Electromechanical conversion member, droplet discharge device, image forming apparatus, and electromechanical conversion member forming method |
-
1997
- 1997-03-28 JP JP9094799A patent/JPH10275896A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1073109A3 (en) * | 1999-07-28 | 2003-04-16 | Sharp Kabushiki Kaisha | Single phase perovskite ferroelectric film on platinum electrode and method for forming same |
| JP2004345939A (en) * | 2003-03-26 | 2004-12-09 | Rikogaku Shinkokai | Lead zirconate titanate-based film, dielectric element, and method of manufacturing dielectric film |
| JP2016046335A (en) * | 2014-08-21 | 2016-04-04 | 株式会社リコー | Electromechanical conversion member, droplet discharge device, image forming apparatus, and electromechanical conversion member forming method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6750067B2 (en) | Microelectronic piezoelectric structure and method of forming the same | |
| EP0669412B1 (en) | Aluminim nitride thin film substrate and process for producing same | |
| US7642693B2 (en) | Wurtzite thin film, laminate containing wurtzite crystalline layer and their manufacturing methods | |
| Felmetsger et al. | Sputter process optimization for Al 0.7 Sc 0.3 N piezoelectric films | |
| TWI755922B (en) | Fabrication of piezoelectric device with pmnpt layer | |
| US20240114800A1 (en) | Deposition Of Piezoelectric Films | |
| JPH08239752A (en) | Boron-containing aluminum nitride thin film and manufacturing method | |
| TWI908856B (en) | Piezoelectric device stack and method of forming the same | |
| TW202223121A (en) | Deposition method | |
| JP2003086586A (en) | Oriented ferroelectric thin film element and method of manufacturing the same | |
| US6482538B2 (en) | Microelectronic piezoelectric structure and method of forming the same | |
| JPH10275896A (en) | Memory element | |
| JP2001181089A (en) | Thin-film laminate, ferroelectric thin-film element, and methods of manufacturing the same | |
| JPH0797296A (en) | Oriented thin film forming substrate and method for producing the same | |
| JPH02258700A (en) | Ferroelectric thin film and production thereof | |
| US20230121803A1 (en) | Nitride laminate and manufacturing method of the same | |
| JP2001332514A (en) | Method of forming oriented metal thin film and function device therewith | |
| JP3633304B2 (en) | Method for manufacturing ferroelectric thin film element | |
| JP4300765B2 (en) | Oriented ferroelectric thin film device | |
| US20240417883A1 (en) | Underlying substrate, single crystal diamond laminate substrate, and manufacturing method thereof | |
| WO2025183176A1 (en) | Ferroelectric device and method for manufacturing same | |
| JPH05234419A (en) | Device using dielectric | |
| Patouillard et al. | Growth of c-axis AlN sputtered films on silicon-based substrates using 2D-TMD as nucleation layer | |
| JPH09309795A (en) | Cubic aluminum nitride thin film and method for synthesizing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050614 |