JPH10276047A - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JPH10276047A JPH10276047A JP9076318A JP7631897A JPH10276047A JP H10276047 A JPH10276047 A JP H10276047A JP 9076318 A JP9076318 A JP 9076318A JP 7631897 A JP7631897 A JP 7631897A JP H10276047 A JPH10276047 A JP H10276047A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- source
- power amplifier
- switch
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 単一の正電源だけで動作させつつ、バックオ
フコントロールをおこなうことができる電力増幅器を提
供する。 【解決手段】 ドレインは、グラウンドに対して正のド
レイン電位に設定され、ゲートは、ドレイン電位および
グラウンドの電位の間の範囲に設定され、ソースとグラ
ウンドとの間には、グラウンドに対するソースの電位を
変化させる制御回路が接続されている。
フコントロールをおこなうことができる電力増幅器を提
供する。 【解決手段】 ドレインは、グラウンドに対して正のド
レイン電位に設定され、ゲートは、ドレイン電位および
グラウンドの電位の間の範囲に設定され、ソースとグラ
ウンドとの間には、グラウンドに対するソースの電位を
変化させる制御回路が接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は電力増幅器に関して
おり、より詳細には、移動体通信に用いられるＧａＡｓ
ＦＥＴを用いた電力増幅器に関している。
おり、より詳細には、移動体通信に用いられるＧａＡｓ
ＦＥＴを用いた電力増幅器に関している。
【０００２】
【従来の技術】近年、移動体通信においては、単一の正
電源だけで動作し、かつ小さい送信電力しか必要ではな
いときに、消費電流を減少させる制御が可能である電力
増幅器が求められている。
電源だけで動作し、かつ小さい送信電力しか必要ではな
いときに、消費電流を減少させる制御が可能である電力
増幅器が求められている。
【０００３】以下電力増幅器の増幅素子としてＧａＡｓ
系ＦＥＴを用いるとする。ドレイン電圧が一定の場合、
ドレイン電流Ｉｄは、ゲート・ソース間電圧Ｖｇｓで決
定される。そのため、ソース電圧Ｖｓが一定の場合には
ゲート電圧Ｖｇの高低によりドレイン電流Ｉｄを調整す
ることが可能である。しかしゲート電圧Ｖｇが正の場
合、その範囲は０〜１．０Ｖ程度に限定される。これは
ＧａＡｓ系ＦＥＴがＭＥＳＦＥＴあるいはＪＦＥＴであ
るため、ゲート・ソース間電圧Ｖｇｓがこの範囲より大
きい場合、ゲートから電流がＦＥＴに流れ込み、その結
果、ＦＥＴが正常に増幅できなくなるためである。特に
大信号を扱う電力増幅器においては、ゲートに加えられ
る直流電圧に交流電圧が重畳される。そのためこの範囲
は、０Ｖ近傍のさらに狭い範囲になる。
系ＦＥＴを用いるとする。ドレイン電圧が一定の場合、
ドレイン電流Ｉｄは、ゲート・ソース間電圧Ｖｇｓで決
定される。そのため、ソース電圧Ｖｓが一定の場合には
ゲート電圧Ｖｇの高低によりドレイン電流Ｉｄを調整す
ることが可能である。しかしゲート電圧Ｖｇが正の場
合、その範囲は０〜１．０Ｖ程度に限定される。これは
ＧａＡｓ系ＦＥＴがＭＥＳＦＥＴあるいはＪＦＥＴであ
るため、ゲート・ソース間電圧Ｖｇｓがこの範囲より大
きい場合、ゲートから電流がＦＥＴに流れ込み、その結
果、ＦＥＴが正常に増幅できなくなるためである。特に
大信号を扱う電力増幅器においては、ゲートに加えられ
る直流電圧に交流電圧が重畳される。そのためこの範囲
は、０Ｖ近傍のさらに狭い範囲になる。
【０００４】一方、従来のＧａＡｓ系ＦＥＴを用いた電
力増幅器において、ゲートに負の電源を用いる場合は、
ゲート電圧を正電圧から負電圧にわたる広い範囲に設定
することによってドレイン電流Ｉｄの調整を容易におこ
なうことができた。
力増幅器において、ゲートに負の電源を用いる場合は、
ゲート電圧を正電圧から負電圧にわたる広い範囲に設定
することによってドレイン電流Ｉｄの調整を容易におこ
なうことができた。
【０００５】
【発明が解決しようとする課題】しかし移動体通信用の
携帯機器においては、単一の正電源による動作が強く望
まれている。機器を単一の正電源で動作させる場合、ド
レイン、ソースおよびゲートに与えることが可能な電位
は、電源の正極の電位からグラウンド（接地ともよぶ）
の電位までの範囲に限定される。したがって単一の正電
源を用いて、従来の技術による消費電流の制御をしよう
としても、電流の制御範囲が極めて小さくなる。本発明
は、この課題を解決するためになされたものであり、そ
の目的とするところは、ゲート電圧を変化させることな
くドレイン電流Ｉｄの調整をおこなうことができる単一
の正電源を用いた電力増幅器を提供することにある。
携帯機器においては、単一の正電源による動作が強く望
まれている。機器を単一の正電源で動作させる場合、ド
レイン、ソースおよびゲートに与えることが可能な電位
は、電源の正極の電位からグラウンド（接地ともよぶ）
の電位までの範囲に限定される。したがって単一の正電
源を用いて、従来の技術による消費電流の制御をしよう
としても、電流の制御範囲が極めて小さくなる。本発明
は、この課題を解決するためになされたものであり、そ
の目的とするところは、ゲート電圧を変化させることな
くドレイン電流Ｉｄの調整をおこなうことができる単一
の正電源を用いた電力増幅器を提供することにある。
【０００６】
【課題を解決するための手段】本発明による電力増幅器
は、ドレイン、ソースおよびゲートを有する電界効果ト
ランジスタを備えた電力増幅器であって、該ドレイン
は、グラウンドに対して正のドレイン電位に設定され、
該ゲートは、該ドレイン電位および該グラウンドの電位
の間の範囲に設定され、該ソースと該グラウンドとの間
には、該グラウンドに対する該ソースの電位を変化させ
る制御回路が接続されており、そのことにより上記目的
が達成される。
は、ドレイン、ソースおよびゲートを有する電界効果ト
ランジスタを備えた電力増幅器であって、該ドレイン
は、グラウンドに対して正のドレイン電位に設定され、
該ゲートは、該ドレイン電位および該グラウンドの電位
の間の範囲に設定され、該ソースと該グラウンドとの間
には、該グラウンドに対する該ソースの電位を変化させ
る制御回路が接続されており、そのことにより上記目的
が達成される。
【０００７】ある実施形態では、前記制御回路は、並列
に接続された抵抗器およびスイッチを有する。
に接続された抵抗器およびスイッチを有する。
【０００８】ある実施形態では、前記スイッチは、電界
効果トランジスタを有し、該電界効果トランジスタの制
御端子は、前記ドレイン電位および前記グラウンドの電
位の間の範囲に設定される。
効果トランジスタを有し、該電界効果トランジスタの制
御端子は、前記ドレイン電位および前記グラウンドの電
位の間の範囲に設定される。
【０００９】ある実施形態では、前記ソースと前記グラ
ウンドとの間に接続されたキャパシタをさらに備えてい
る。
ウンドとの間に接続されたキャパシタをさらに備えてい
る。
【００１０】ある実施形態では、前記制御回路は、直列
に接続された第１抵抗器およびスイッチと、該第１抵抗
器および該スイッチに並列に接続された第２抵抗器と、
を有する。
に接続された第１抵抗器およびスイッチと、該第１抵抗
器および該スイッチに並列に接続された第２抵抗器と、
を有する。
【００１１】ある実施形態では、前記第１抵抗器および
前記第２抵抗器の少なくとも１つが可変抵抗器である。
前記第２抵抗器の少なくとも１つが可変抵抗器である。
【００１２】ある実施形態では、前記ソースと前記グラ
ウンドとの間に接続されたキャパシタをさらに備えてい
る。
ウンドとの間に接続されたキャパシタをさらに備えてい
る。
【００１３】ある実施形態では、前記制御回路は、１つ
の極端子および複数の投端子を有するスイッチと、該複
数の投端子と前記グラウンドとに接続された複数の抵抗
器とを有する。
の極端子および複数の投端子を有するスイッチと、該複
数の投端子と前記グラウンドとに接続された複数の抵抗
器とを有する。
【００１４】ある実施形態では、前記ソースと前記グラ
ウンドとの間に接続されたキャパシタをさらに備えてい
る。
ウンドとの間に接続されたキャパシタをさらに備えてい
る。
【００１５】ある実施形態では、前記複数の抵抗器の少
なくとも１つが可変抵抗器である。
なくとも１つが可変抵抗器である。
【００１６】
【発明の実施の形態】本発明が利用される移動体通信用
の携帯機器（例えば携帯電話機）の電力増幅器において
は、その送信電力が小さい場合に消費電流を減少させる
ような制御（これは「バックオフコントロール」または
「パワーセーブコントロール」とよばれるもので、以
下、「バックオフコントロール」の頭字語である「ＢＯ
Ｃ」と略記する）をおこなうことが望まれる。本発明に
よれば、電力増幅器において用いられるＦＥＴ（電界効
果トランジスタ）を単一の正電源だけで動作させつつ、
ＢＯＣをおこなうことができる。このような効果を達成
するために本発明による電力増幅器のＦＥＴは、そのソ
ースと、グラウンドとの間にグラウンドに対するソース
の電位を変化させる制御回路が設けられている。
の携帯機器（例えば携帯電話機）の電力増幅器において
は、その送信電力が小さい場合に消費電流を減少させる
ような制御（これは「バックオフコントロール」または
「パワーセーブコントロール」とよばれるもので、以
下、「バックオフコントロール」の頭字語である「ＢＯ
Ｃ」と略記する）をおこなうことが望まれる。本発明に
よれば、電力増幅器において用いられるＦＥＴ（電界効
果トランジスタ）を単一の正電源だけで動作させつつ、
ＢＯＣをおこなうことができる。このような効果を達成
するために本発明による電力増幅器のＦＥＴは、そのソ
ースと、グラウンドとの間にグラウンドに対するソース
の電位を変化させる制御回路が設けられている。
【００１７】本明細書においては、「グラウンドに対す
る端子Ｔの電位」のことを簡単のために、「端子Ｔの電
圧」などとよぶことにする。
る端子Ｔの電位」のことを簡単のために、「端子Ｔの電
圧」などとよぶことにする。
【００１８】本明細書において、スイッチの「極端子」
とは、スイッチの状態にかかわらず、外部に接続される
端子と接続されているノードをいい、ふつう「コモン端
子」とよばれる端子である。具体的には、例えば図１の
端子７Ｃが「極端子」である。いっぽうスイッチの「投
端子」とは、スイッチの状態に依存して、外部との接続
関係が変化するノードをいい、ふつう「ノーマリ・コネ
クト（略号：ＮＣ）端子」または「ノーマリ・オープン
（略号：ＮＯ）」とよばれる端子である。具体的には、
例えば図１の端子７ＮＣおよび７ＮＯが「極端子」であ
る。ただし図１の場合、端子７ＮＣは、外部に接続され
るための物理的な端子や接続点のかたちをとらなくても
よい。これに対して端子７ＮＯは、外部に（具体的には
ソース電極４に）接続されるための物理的な端子や接続
点のかたちをとらなければならない。
とは、スイッチの状態にかかわらず、外部に接続される
端子と接続されているノードをいい、ふつう「コモン端
子」とよばれる端子である。具体的には、例えば図１の
端子７Ｃが「極端子」である。いっぽうスイッチの「投
端子」とは、スイッチの状態に依存して、外部との接続
関係が変化するノードをいい、ふつう「ノーマリ・コネ
クト（略号：ＮＣ）端子」または「ノーマリ・オープン
（略号：ＮＯ）」とよばれる端子である。具体的には、
例えば図１の端子７ＮＣおよび７ＮＯが「極端子」であ
る。ただし図１の場合、端子７ＮＣは、外部に接続され
るための物理的な端子や接続点のかたちをとらなくても
よい。これに対して端子７ＮＯは、外部に（具体的には
ソース電極４に）接続されるための物理的な端子や接続
点のかたちをとらなければならない。
【００１９】本発明による電力増幅器は、特に移動体通
信に適したものであるが、その使用周波数、用途などは
これには限定されない。
信に適したものであるが、その使用周波数、用途などは
これには限定されない。
【００２０】（実施の形態１）図１は、本発明による電
力増幅器の実施の形態１の回路図である。
力増幅器の実施の形態１の回路図である。
【００２１】ＦＥＴ １は、好ましくはＧａＡｓ（ガリ
ウム砒素）ＭＥＳ（metal semiconductor）ＦＥＴであ
り、ソース接地型増幅器として用いられている。ＦＥＴ
１のドレイン電極２は、電源の正極から直流電圧３．
５Ｖを受け取る。ＦＥＴ １のゲート電極３は、抵抗５
を介してグラウンドに接地されている。電源の負極は、
グラウンドに接続されている。以下のすべての実施の形
態においては、電源として単一の正電源が用いられる。
ウム砒素）ＭＥＳ（metal semiconductor）ＦＥＴであ
り、ソース接地型増幅器として用いられている。ＦＥＴ
１のドレイン電極２は、電源の正極から直流電圧３．
５Ｖを受け取る。ＦＥＴ １のゲート電極３は、抵抗５
を介してグラウンドに接地されている。電源の負極は、
グラウンドに接続されている。以下のすべての実施の形
態においては、電源として単一の正電源が用いられる。
【００２２】ドレイン電極２およびゲート電極３には、
使用周波数である１．９ＧＨｚにおいて利得整合をおこ
なうために、それぞれ出力整合回路（図示せず）および
入力整合回路（図示せず）が接続される。ＦＥＴ １、
抵抗５、出力整合回路および入力整合回路は、ＭＭＩＣ
（Microwave Monolithic Integrated Circuit）として
一体形成され、樹脂パッケージに封止される。この樹脂
パッケージは、プリント基板（図示せず）に半田実装さ
れる。パッケージ外部から入力される信号は、入力整合
回路を介してゲート電極３に入力される。ドレイン電極
２から出力される信号は、出力整合回路を介してパッケ
ージ外部に出力される。ソース電極４は、パッケージリ
ード（図示せず）に接続され、このパッケージリードは
プリント基板に半田付けされている。
使用周波数である１．９ＧＨｚにおいて利得整合をおこ
なうために、それぞれ出力整合回路（図示せず）および
入力整合回路（図示せず）が接続される。ＦＥＴ １、
抵抗５、出力整合回路および入力整合回路は、ＭＭＩＣ
（Microwave Monolithic Integrated Circuit）として
一体形成され、樹脂パッケージに封止される。この樹脂
パッケージは、プリント基板（図示せず）に半田実装さ
れる。パッケージ外部から入力される信号は、入力整合
回路を介してゲート電極３に入力される。ドレイン電極
２から出力される信号は、出力整合回路を介してパッケ
ージ外部に出力される。ソース電極４は、パッケージリ
ード（図示せず）に接続され、このパッケージリードは
プリント基板に半田付けされている。
【００２３】５．１Ωの抵抗値をもつ抵抗６は、ＭＭＩ
Ｃの樹脂パッケージの外付け部品のかたちでプリント基
板上に設けられる。抵抗６の一端は接地され、他端はソ
ース電極４と接続されるように、プリント基板のパター
ンに半田付けされる。この抵抗６と直流的に並列となる
ようスイッチ７がプリント基板上に半田付けされる。
Ｃの樹脂パッケージの外付け部品のかたちでプリント基
板上に設けられる。抵抗６の一端は接地され、他端はソ
ース電極４と接続されるように、プリント基板のパター
ンに半田付けされる。この抵抗６と直流的に並列となる
ようスイッチ７がプリント基板上に半田付けされる。
【００２４】スイッチ７は、エンハンス型ＳｉＭＯＳＦ
ＥＴによって実現されることが好ましい。この場合、ス
イッチ７の端子７ＮＯおよび７ＣであるＳｉＭＯＳＦＥ
Ｔのドレイン電極およびソース電極の間の抵抗は、ＦＥ
Ｔのゲート電圧によって制御される。
ＥＴによって実現されることが好ましい。この場合、ス
イッチ７の端子７ＮＯおよび７ＣであるＳｉＭＯＳＦＥ
Ｔのドレイン電極およびソース電極の間の抵抗は、ＦＥ
Ｔのゲート電圧によって制御される。
【００２５】スイッチ７のゲートに印加される電圧が０
Ｖのとき、スイッチ７のドレイン電極およびソース電極
の間の直流抵抗は、約２ｋΩ程度になる。つまりこの場
合、スイッチ７は、オフである。逆にスイッチ７のゲー
トに印加される電圧が３．５Ｖのとき、スイッチ７のド
レイン電極およびソース電極の間の直流抵抗は、約１Ω
程度になる。つまりこの場合、スイッチ７は、オンであ
る。以上のようにスイッチ７として機能するＦＥＴのド
レイン・ソース間の抵抗は、そのゲートに、ＦＥＴ １
のドレイン電極２に印加されるドレイン電圧からグラウ
ンドの電圧までの範囲の電圧を加えることによって変化
させることが可能である。
Ｖのとき、スイッチ７のドレイン電極およびソース電極
の間の直流抵抗は、約２ｋΩ程度になる。つまりこの場
合、スイッチ７は、オフである。逆にスイッチ７のゲー
トに印加される電圧が３．５Ｖのとき、スイッチ７のド
レイン電極およびソース電極の間の直流抵抗は、約１Ω
程度になる。つまりこの場合、スイッチ７は、オンであ
る。以上のようにスイッチ７として機能するＦＥＴのド
レイン・ソース間の抵抗は、そのゲートに、ＦＥＴ １
のドレイン電極２に印加されるドレイン電圧からグラウ
ンドの電圧までの範囲の電圧を加えることによって変化
させることが可能である。
【００２６】本実施の形態では、スイッチ７として機能
するＦＥＴは、オンまたはオフのいずれかの状態で用い
られるが、これには限られない。例えばスイッチ７とし
て機能するＦＥＴをオンおよびオフの中間の状態で用い
てもよい。この場合は、スイッチ７は、本来のスイッチ
よりはむしろ抵抗としてはたらく。つまり抵抗６に並列
に接続された抵抗の値が変化することになる。スイッチ
７をオンおよびオフの中間状態で用いてもよいことは以
下の実施の形態においてもあてはまる。
するＦＥＴは、オンまたはオフのいずれかの状態で用い
られるが、これには限られない。例えばスイッチ７とし
て機能するＦＥＴをオンおよびオフの中間の状態で用い
てもよい。この場合は、スイッチ７は、本来のスイッチ
よりはむしろ抵抗としてはたらく。つまり抵抗６に並列
に接続された抵抗の値が変化することになる。スイッチ
７をオンおよびオフの中間状態で用いてもよいことは以
下の実施の形態においてもあてはまる。
【００２７】上述の電力増幅器において、電流調整がお
こなわれる過程を説明する。
こなわれる過程を説明する。
【００２８】ここでソース電極４と接地との間の抵抗値
（以下、「ソース接地間抵抗」という）の差に注目され
たい。本実施の形態においてゲート電極３に印加される
電圧は０Ｖであり、ドレイン電極２に印加される電圧は
３．５Ｖと一定であるため、ドレイン電流Ｉｄはソース
電極４のグラウンドに対する電位（以下、「ソース電
位」という）によって決定される。したがって、ソース
接地間抵抗が大きいとき、ドレイン電流とソース接地間
抵抗との積で決まるソース電位が大きくなり、その結
果、ゲート・ソース間電圧Ｖｇｓが減少し、ドレイン電
流Ｉｄが減少する。一方、ソース接地間抵抗が小さいと
き、ドレイン電流とソース接地間抵抗との積で決まるソ
ース電位が小さくなり、その結果、ゲート・ソース間電
圧Ｖｇｓが増大し、ドレイン電流Ｉｄが増大する。具体
的には、スイッチ７がオンの場合、ソース接地間抵抗が
１Ω以下と小さくなりドレイン電流は約２００ｍＡと大
きな値をとる。またスイッチ７がオフの場合、ソース接
地間抵抗が５Ω程度と大きくなりドレイン電流は約１０
０ｍＡと小さな値をとる。
（以下、「ソース接地間抵抗」という）の差に注目され
たい。本実施の形態においてゲート電極３に印加される
電圧は０Ｖであり、ドレイン電極２に印加される電圧は
３．５Ｖと一定であるため、ドレイン電流Ｉｄはソース
電極４のグラウンドに対する電位（以下、「ソース電
位」という）によって決定される。したがって、ソース
接地間抵抗が大きいとき、ドレイン電流とソース接地間
抵抗との積で決まるソース電位が大きくなり、その結
果、ゲート・ソース間電圧Ｖｇｓが減少し、ドレイン電
流Ｉｄが減少する。一方、ソース接地間抵抗が小さいと
き、ドレイン電流とソース接地間抵抗との積で決まるソ
ース電位が小さくなり、その結果、ゲート・ソース間電
圧Ｖｇｓが増大し、ドレイン電流Ｉｄが増大する。具体
的には、スイッチ７がオンの場合、ソース接地間抵抗が
１Ω以下と小さくなりドレイン電流は約２００ｍＡと大
きな値をとる。またスイッチ７がオフの場合、ソース接
地間抵抗が５Ω程度と大きくなりドレイン電流は約１０
０ｍＡと小さな値をとる。
【００２９】一般的に、ドレイン電流が大きい場合に
は、出力電力、利得が大きくなり、ドレイン電流が小さ
い場合には、出力電力、利得が小さくなる。その結果、
本発明によれば、ＢＯＣ動作が達成される。本実施の形
態ではドレイン電流が大きな値をとる場合、すなわちス
イッチ７がオンの場合に出力電力、利得が高くなるよう
に入力整合回路および出力整合回路が設計されているた
め、この効果がより一層強調される。
は、出力電力、利得が大きくなり、ドレイン電流が小さ
い場合には、出力電力、利得が小さくなる。その結果、
本発明によれば、ＢＯＣ動作が達成される。本実施の形
態ではドレイン電流が大きな値をとる場合、すなわちス
イッチ７がオンの場合に出力電力、利得が高くなるよう
に入力整合回路および出力整合回路が設計されているた
め、この効果がより一層強調される。
【００３０】なお、本実施の形態ではスイッチ７をＳｉ
ＭＯＳＦＥＴで構成したが、これには限られない。スイ
ッチ７の両端の抵抗値を変化させることができるなら、
例えばバイポーラトランジスタでもよい。この場合は、
ベース電流を変化させることによって、コレクタ電極お
よびエミッタ電極間の抵抗値を変化させることになる。
ＭＯＳＦＥＴで構成したが、これには限られない。スイ
ッチ７の両端の抵抗値を変化させることができるなら、
例えばバイポーラトランジスタでもよい。この場合は、
ベース電流を変化させることによって、コレクタ電極お
よびエミッタ電極間の抵抗値を変化させることになる。
【００３１】また、本実施の形態では、ＦＥＴ １およ
び抵抗５がＭＭＩＣ化され、抵抗６およびスイッチ７と
しては、ディスクリート部品が用いられるが、これには
限られない。例えば、全ての構成要素がディスクリート
部品で構成されていてもよく、逆に全てがＭＭＩＣ化さ
れていてもよく、さらに構成要素がマルチチップモジュ
ールとして実現されていてもよい。
び抵抗５がＭＭＩＣ化され、抵抗６およびスイッチ７と
しては、ディスクリート部品が用いられるが、これには
限られない。例えば、全ての構成要素がディスクリート
部品で構成されていてもよく、逆に全てがＭＭＩＣ化さ
れていてもよく、さらに構成要素がマルチチップモジュ
ールとして実現されていてもよい。
【００３２】（実施の形態２）図２は、本発明による電
力増幅器の実施の形態２の回路図である。実施の形態２
は、図１に示す実施の形態１のスイッチ７と並列にバイ
パスコンデンサとして機能するコンデンサ８を挿入した
こと以外は、実施の形態１と同様である。
力増幅器の実施の形態２の回路図である。実施の形態２
は、図１に示す実施の形態１のスイッチ７と並列にバイ
パスコンデンサとして機能するコンデンサ８を挿入した
こと以外は、実施の形態１と同様である。
【００３３】使用周波数が高いとき、スイッチ７および
抵抗６の実装位置により高周波でのソース接地間インピ
ーダンスが変動し、所望の特性が得られない場合があ
る。また、高周波での利得出力電力がソース接地間イン
ピーダンスにより大幅に減少してしまう場合がある。こ
の場合、バイパスコンデンサ８を付加することによっ
て、高周波でのソース接地間インピーダンスがバイパス
コンデンサ８によりほぼゼロになるので、すなわちソー
ス電極４が高周波的にグラウンドに接続されるので、実
装が容易となり、利得および出力電力が改善される。
抵抗６の実装位置により高周波でのソース接地間インピ
ーダンスが変動し、所望の特性が得られない場合があ
る。また、高周波での利得出力電力がソース接地間イン
ピーダンスにより大幅に減少してしまう場合がある。こ
の場合、バイパスコンデンサ８を付加することによっ
て、高周波でのソース接地間インピーダンスがバイパス
コンデンサ８によりほぼゼロになるので、すなわちソー
ス電極４が高周波的にグラウンドに接続されるので、実
装が容易となり、利得および出力電力が改善される。
【００３４】実施の形態２においては、実施の形態１で
述べたＭＭＩＣの内部に５０ｐＦ程度のバイパスコンデ
ンサ８を集積し、ＭＭＩＣ内で接地しているが、これに
は限られない。例えば、プリント基板上に単一または複
数のバイパスコンデンサを実装しても同様な効果が得ら
れる。
述べたＭＭＩＣの内部に５０ｐＦ程度のバイパスコンデ
ンサ８を集積し、ＭＭＩＣ内で接地しているが、これに
は限られない。例えば、プリント基板上に単一または複
数のバイパスコンデンサを実装しても同様な効果が得ら
れる。
【００３５】なお好ましくはコンデンサ８は、ソース電
極４のすぐ近くに実装される。
極４のすぐ近くに実装される。
【００３６】（実施の形態３）図３は、本発明による電
力増幅器の実施の形態３の回路図である。実施の形態３
は、図１に示す実施の形態１の抵抗６の代わりに可変抵
抗９を用い、スイッチ７に直列に可変抵抗１０を挿入し
たこと以外は、実施の形態１と同様である。
力増幅器の実施の形態３の回路図である。実施の形態３
は、図１に示す実施の形態１の抵抗６の代わりに可変抵
抗９を用い、スイッチ７に直列に可変抵抗１０を挿入し
たこと以外は、実施の形態１と同様である。
【００３７】ＦＥＴ １の閾値のばらつきやスイッチ７
のオン抵抗のばらつきが大きい場合には、ドレイン電流
とソース接地間抵抗との積にもばらつきが生じ、その結
果、ＦＥＴ １のドレイン電流Ｉｄがばらつく。
のオン抵抗のばらつきが大きい場合には、ドレイン電流
とソース接地間抵抗との積にもばらつきが生じ、その結
果、ＦＥＴ １のドレイン電流Ｉｄがばらつく。
【００３８】実施の形態３によれば、スイッチ７がオン
およびオフの場合に、必要なドレイン電流Ｉｄの合わせ
込みをおこなうことが可能である。ドレイン電流Ｉｄを
調整するには、まずスイッチ７をオンにし、所望のドレ
イン電流Ｉｄ１が得られるように可変抵抗１０を調整す
る。次にスイッチ７をオフにし所望のドレイン電流Ｉｄ
２が得られるように可変抵抗９を調整することによりば
らつきを抑えることが可能となる。ここでＩｄ１＞Ｉｄ
２なる関係が満たされる。
およびオフの場合に、必要なドレイン電流Ｉｄの合わせ
込みをおこなうことが可能である。ドレイン電流Ｉｄを
調整するには、まずスイッチ７をオンにし、所望のドレ
イン電流Ｉｄ１が得られるように可変抵抗１０を調整す
る。次にスイッチ７をオフにし所望のドレイン電流Ｉｄ
２が得られるように可変抵抗９を調整することによりば
らつきを抑えることが可能となる。ここでＩｄ１＞Ｉｄ
２なる関係が満たされる。
【００３９】本実施の形態では、レーザトリミング抵抗
によって可変抵抗９および１０の調整をおこなうが、こ
れには限られない。例えば、半固定ボリュームや固定抵
抗器を取り替えても同様の効果が得られる。
によって可変抵抗９および１０の調整をおこなうが、こ
れには限られない。例えば、半固定ボリュームや固定抵
抗器を取り替えても同様の効果が得られる。
【００４０】また可変抵抗９または可変抵抗１０のどち
らか一方だけを調整することによってドレイン電流Ｉｄ
を調整してもよい。
らか一方だけを調整することによってドレイン電流Ｉｄ
を調整してもよい。
【００４１】（実施の形態４）図４は、本発明による電
力増幅器の実施の形態４の回路図である。実施の形態４
は、図３に示す実施の形態３の直列に接続されたスイッ
チ７および可変抵抗１０と並列にバイパスコンデンサと
して機能するコンデンサ８を挿入したこと以外は、実施
の形態３と同様である。
力増幅器の実施の形態４の回路図である。実施の形態４
は、図３に示す実施の形態３の直列に接続されたスイッ
チ７および可変抵抗１０と並列にバイパスコンデンサと
して機能するコンデンサ８を挿入したこと以外は、実施
の形態３と同様である。
【００４２】この構成により、実施の形態２の効果およ
び実施の形態３の効果を得ることができる。
び実施の形態３の効果を得ることができる。
【００４３】（実施の形態５）図５は、本発明による電
力増幅器の実施の形態５の回路図である。
力増幅器の実施の形態５の回路図である。
【００４４】実施の形態１〜４においては、ドレイン電
流Ｉｄ１およびＩｄ２（Ｉｄ１＞Ｉｄ２）の２値を設定
した。これに対して実施の形態５においては、２値以
上、特に３値以上のドレイン電流を設定することが可能
である。
流Ｉｄ１およびＩｄ２（Ｉｄ１＞Ｉｄ２）の２値を設定
した。これに対して実施の形態５においては、２値以
上、特に３値以上のドレイン電流を設定することが可能
である。
【００４５】ドレイン電極２およびゲート電極３には、
使用周波数である１．９ＧＨｚにおいて利得整合をおこ
なうために、それぞれ出力整合回路（図示せず）および
入力整合回路（図示せず）が接続される。ＦＥＴ １、
抵抗５、出力整合回路および入力整合回路は、実施の形
態１と同様、ＭＭＩＣとして一体形成され、樹脂パッケ
ージに封止される。この樹脂パッケージは、プリント基
板（図示せず）に半田実装される。パッケージ外部から
入力される信号は、入力整合回路を介してゲート電極３
に入力される。ドレイン電極２から出力される信号は、
出力整合回路を介してパッケージ外部に出力される。ソ
ース電極４は、パッケージリード（図示せず）に接続さ
れ、このパッケージリードはプリント基板に半田付けさ
れている。
使用周波数である１．９ＧＨｚにおいて利得整合をおこ
なうために、それぞれ出力整合回路（図示せず）および
入力整合回路（図示せず）が接続される。ＦＥＴ １、
抵抗５、出力整合回路および入力整合回路は、実施の形
態１と同様、ＭＭＩＣとして一体形成され、樹脂パッケ
ージに封止される。この樹脂パッケージは、プリント基
板（図示せず）に半田実装される。パッケージ外部から
入力される信号は、入力整合回路を介してゲート電極３
に入力される。ドレイン電極２から出力される信号は、
出力整合回路を介してパッケージ外部に出力される。ソ
ース電極４は、パッケージリード（図示せず）に接続さ
れ、このパッケージリードはプリント基板に半田付けさ
れている。
【００４６】プリント基板上には１極多投スイッチ１１
が半田付けされ、１極多投スイッチ１１の極端子Ｐは、
ソース電極４と接続されるように、プリント基板に半田
付けされたパッケージリードに接続される。また１極多
投スイッチスイッチ１１の投端子Ｔ１〜ＴＮ（Ｎは２以
上の整数）は、抵抗群１２を構成する抵抗１２．１〜１
２．Ｎをそれぞれ介して接地される。
が半田付けされ、１極多投スイッチ１１の極端子Ｐは、
ソース電極４と接続されるように、プリント基板に半田
付けされたパッケージリードに接続される。また１極多
投スイッチスイッチ１１の投端子Ｔ１〜ＴＮ（Ｎは２以
上の整数）は、抵抗群１２を構成する抵抗１２．１〜１
２．Ｎをそれぞれ介して接地される。
【００４７】実施の形態３ではＮ＝３である。１極多投
スイッチ１１は、例えば、３個のＳｉＭＯＳＦＥＴのド
レイン電極を共通に接続し、極端子Ｐとして用いる。ま
た３個のＳｉＭＯＳＦＥＴのソース電極をそれぞれ投端
子Ｔ１〜Ｔ３として用いる。３個のＳｉＭＯＳＦＥＴの
それぞれのゲート電極に３．５Ｖまたは０Ｖを与えるこ
とによって極端子Ｐと投端子Ｔ１〜Ｔ３との間の抵抗値
を変化させることができる。
スイッチ１１は、例えば、３個のＳｉＭＯＳＦＥＴのド
レイン電極を共通に接続し、極端子Ｐとして用いる。ま
た３個のＳｉＭＯＳＦＥＴのソース電極をそれぞれ投端
子Ｔ１〜Ｔ３として用いる。３個のＳｉＭＯＳＦＥＴの
それぞれのゲート電極に３．５Ｖまたは０Ｖを与えるこ
とによって極端子Ｐと投端子Ｔ１〜Ｔ３との間の抵抗値
を変化させることができる。
【００４８】この構成をとれば、例えば以下の制御法１
および２を利用することができる。
および２を利用することができる。
【００４９】（制御法１）ただ一つの「極端子および投
端子の間」（以下、「極投間」という）を「オン」（抵
抗値が実質的にゼロ）にし、他の極投間を全て「オフ」
（抵抗値が実質的にに無限大）にする場合には、抵抗１
２．１〜１２．Ｎを異なる抵抗値に設定することによ
り、最大Ｎ種類のドレイン電流が得られる。
端子の間」（以下、「極投間」という）を「オン」（抵
抗値が実質的にゼロ）にし、他の極投間を全て「オフ」
（抵抗値が実質的にに無限大）にする場合には、抵抗１
２．１〜１２．Ｎを異なる抵抗値に設定することによ
り、最大Ｎ種類のドレイン電流が得られる。
【００５０】（制御法２）極と複数の投との間を同時に
オンすることにより、最大２N種類のドレイン電流が得
られる。
オンすることにより、最大２N種類のドレイン電流が得
られる。
【００５１】なお、制御法１および２のいずれも、抵抗
１２．１〜１２．Ｎの内の一つの抵抗値が実質的にゼロ
であっても、つまりその投端子を直接に接地してもよ
い。また、制御法２では全ての抵抗１２．１〜１２．Ｎ
が同一の抵抗値をもつように設定することによって、最
大Ｎ値のドレイン電流値を得るようにしてもよい。
１２．１〜１２．Ｎの内の一つの抵抗値が実質的にゼロ
であっても、つまりその投端子を直接に接地してもよ
い。また、制御法２では全ての抵抗１２．１〜１２．Ｎ
が同一の抵抗値をもつように設定することによって、最
大Ｎ値のドレイン電流値を得るようにしてもよい。
【００５２】さらに、実施の形態１と同様に、本実施の
形態では１極多投スイッチ１１をＳｉＭＯＳＦＥＴで構
成したが、これには限られない。１極多投スイッチ１１
が他のタイプのスイッチ素子であってもよいことは、実
施の形態１と同様である。
形態では１極多投スイッチ１１をＳｉＭＯＳＦＥＴで構
成したが、これには限られない。１極多投スイッチ１１
が他のタイプのスイッチ素子であってもよいことは、実
施の形態１と同様である。
【００５３】また、本実施の形態では、ＦＥＴ １およ
び抵抗５がＭＭＩＣ化され、１極多投スイッチ１１およ
び抵抗群１２としては、ディスクリート部品が用いられ
るが、これには限られない。例えば、全ての構成要素が
ディスクリート部品で構成されていてもよく、逆に全て
がＭＭＩＣ化されていてもよく、さらに構成要素がマル
チチップモジュールとして実現されていてもよい。
び抵抗５がＭＭＩＣ化され、１極多投スイッチ１１およ
び抵抗群１２としては、ディスクリート部品が用いられ
るが、これには限られない。例えば、全ての構成要素が
ディスクリート部品で構成されていてもよく、逆に全て
がＭＭＩＣ化されていてもよく、さらに構成要素がマル
チチップモジュールとして実現されていてもよい。
【００５４】（実施の形態６）図６は、本発明による電
力増幅器の実施の形態６の回路図である。実施の形態６
は、図５に示す実施の形態５の直列に接続された１極多
投スイッチ１１および抵抗群１２と並列にバイパスコン
デンサとして機能するコンデンサ８を挿入したこと以外
は、実施の形態５と同様である。
力増幅器の実施の形態６の回路図である。実施の形態６
は、図５に示す実施の形態５の直列に接続された１極多
投スイッチ１１および抵抗群１２と並列にバイパスコン
デンサとして機能するコンデンサ８を挿入したこと以外
は、実施の形態５と同様である。
【００５５】この構成により、実施の形態２の効果およ
び実施の形態５の効果を得ることができる。
び実施の形態５の効果を得ることができる。
【００５６】（実施の形態７）図７は、本発明による電
力増幅器の実施の形態７の回路図である。実施の形態７
は、図５に示す実施の形態５の抵抗群１２の代わりに可
変抵抗群１３を用いること以外は、実施の形態５と同様
である。
力増幅器の実施の形態７の回路図である。実施の形態７
は、図５に示す実施の形態５の抵抗群１２の代わりに可
変抵抗群１３を用いること以外は、実施の形態５と同様
である。
【００５７】この構成により、実施の形態３で説明した
のと同様の効果が得られる。すなわち、ＦＥＴ １の閾
値のばらつきやスイッチ７のオン抵抗のばらつきによっ
て生じるドレイン電流値のばらつきを抑える効果が生
じ、また２値以上の設定も可能となる。
のと同様の効果が得られる。すなわち、ＦＥＴ １の閾
値のばらつきやスイッチ７のオン抵抗のばらつきによっ
て生じるドレイン電流値のばらつきを抑える効果が生
じ、また２値以上の設定も可能となる。
【００５８】本実施の形態では、最も大きなドレイン電
流が必要とされる可変抵抗すなわち最も小さな抵抗値が
必要とされる可変抵抗から、最も小さなドレイン電流が
必要とされる可変抵抗すなわち最も大きな抵抗値が必要
とされる可変抵抗に、順次レーザによりトリミングをお
こなった。これは、大きなソース接地間抵抗ほど負帰還
がはたらく結果、ばらつきが自動的に抑圧されるためで
ある。なお制御は、実施の形態５で説明した制御法１を
用いた。
流が必要とされる可変抵抗すなわち最も小さな抵抗値が
必要とされる可変抵抗から、最も小さなドレイン電流が
必要とされる可変抵抗すなわち最も大きな抵抗値が必要
とされる可変抵抗に、順次レーザによりトリミングをお
こなった。これは、大きなソース接地間抵抗ほど負帰還
がはたらく結果、ばらつきが自動的に抑圧されるためで
ある。なお制御は、実施の形態５で説明した制御法１を
用いた。
【００５９】また、本実施の形態では可変抵抗群１３の
全てを調整対象としたが、一つ以上を調整する形態であ
ってもばらつき抑制の効果は得られる。
全てを調整対象としたが、一つ以上を調整する形態であ
ってもばらつき抑制の効果は得られる。
【００６０】（実施の形態８）図８は、本発明による電
力増幅器の実施の形態８の回路図である。実施の形態８
は、図７に示す実施の形態７の直列に接続された１極多
投スイッチ１１および可変抵抗群１２と並列にバイパス
コンデンサとして機能するコンデンサ８を挿入したこと
以外は、実施の形態７と同様である。
力増幅器の実施の形態８の回路図である。実施の形態８
は、図７に示す実施の形態７の直列に接続された１極多
投スイッチ１１および可変抵抗群１２と並列にバイパス
コンデンサとして機能するコンデンサ８を挿入したこと
以外は、実施の形態７と同様である。
【００６１】この構成により、実施の形態２の効果およ
び実施の形態７の効果を得ることができる。
び実施の形態７の効果を得ることができる。
【００６２】（実施の形態９）前述のすべての実施の形
態において、ＦＥＴ １のソース電極４とグラウンドと
の間に、ゲート電圧を変化させることによって、ドレイ
ン・ソース間の抵抗値を変化させるトランジスタを設け
てもよい。
態において、ＦＥＴ １のソース電極４とグラウンドと
の間に、ゲート電圧を変化させることによって、ドレイ
ン・ソース間の抵抗値を変化させるトランジスタを設け
てもよい。
【００６３】図９は、本発明による電力増幅器の実施の
形態９の回路図である。実施の形態９は、ＦＥＴ １の
ソース電極４とグラウンドとの間に接続されたＦＥＴ
２１を備えている。ＦＥＴ ２１は、そのゲート端子に
おいて、可変電圧発生器２２から出力される直流電圧を
受け取る。可変電圧発生器２２は、ＦＥＴ １のドレイ
ンに印加される電圧以下、かつ０Ｖ以上の範囲の所望の
電圧を発生する。ＦＥＴ ２１のドレイン・ソース間の
抵抗値は、受け取られた直流電圧に応じて、変化する。
図１０は、ＦＥＴ ２１のゲート・ソース間電圧Ｖｇｓ
を変化させたときの、ドレイン・ソース間の抵抗Ｒｄｓ
を変化を示すグラフである。実施の形態５のようなスイ
ッチ１１および抵抗群１２を用いる代わりに、ＦＥＴ
２１および可変電圧発生器２２を用いても実施の形態５
と同様の効果を得ることができる。可変電圧発生器２２
は、例えば実施の形態５の抵抗１２．１〜１２．Ｎがも
つ抵抗値に等しい抵抗Ｒｄｓが得られるような電圧をＦ
ＥＴ ２１のゲート端子に供給する。
形態９の回路図である。実施の形態９は、ＦＥＴ １の
ソース電極４とグラウンドとの間に接続されたＦＥＴ
２１を備えている。ＦＥＴ ２１は、そのゲート端子に
おいて、可変電圧発生器２２から出力される直流電圧を
受け取る。可変電圧発生器２２は、ＦＥＴ １のドレイ
ンに印加される電圧以下、かつ０Ｖ以上の範囲の所望の
電圧を発生する。ＦＥＴ ２１のドレイン・ソース間の
抵抗値は、受け取られた直流電圧に応じて、変化する。
図１０は、ＦＥＴ ２１のゲート・ソース間電圧Ｖｇｓ
を変化させたときの、ドレイン・ソース間の抵抗Ｒｄｓ
を変化を示すグラフである。実施の形態５のようなスイ
ッチ１１および抵抗群１２を用いる代わりに、ＦＥＴ
２１および可変電圧発生器２２を用いても実施の形態５
と同様の効果を得ることができる。可変電圧発生器２２
は、例えば実施の形態５の抵抗１２．１〜１２．Ｎがも
つ抵抗値に等しい抵抗Ｒｄｓが得られるような電圧をＦ
ＥＴ ２１のゲート端子に供給する。
【００６４】なお、実施の形態９を他の実施の形態、例
えば実施の形態２と組み合わせることによって、他の実
施の形態の効果を併せて得ることもできる。
えば実施の形態２と組み合わせることによって、他の実
施の形態の効果を併せて得ることもできる。
【００６５】実施の形態２、４、６および８において、
コンデンサ８として、チップキャパシタを付加する場
合、そのキャパシタンスは、約３０〜約１０００ｐＦで
あることが好ましい。またコンデンサ８として、ＭＭＩ
Ｃの中にキャパシタを集積して形成するときは、キャパ
シタンスは、約２０〜約５０ｐＦであることが好まし
い。
コンデンサ８として、チップキャパシタを付加する場
合、そのキャパシタンスは、約３０〜約１０００ｐＦで
あることが好ましい。またコンデンサ８として、ＭＭＩ
Ｃの中にキャパシタを集積して形成するときは、キャパ
シタンスは、約２０〜約５０ｐＦであることが好まし
い。
【００６６】上述の実施の形態は、例えばＰＨＳ（Pers
onal Handy Phone System）に用いることができるが、
これには限定されない。例えば出力電力が１ワットのク
ラスの北米ＴＤＭＡ（Time Division Multiple Access,
IS-136/IS54）に用いてもよい。ＴＤＭＡの場合、ＰＨ
Ｓに比較して電源電圧が高い分、ソースに接続された抵
抗における電圧降下が大きくてもよい。すなわち、ソー
スに接続される抵抗が大きくてもよい。その結果、ソー
スに接続される抵抗として可変抵抗を用いる場合には、
可変抵抗を製造するのが容易になる。
onal Handy Phone System）に用いることができるが、
これには限定されない。例えば出力電力が１ワットのク
ラスの北米ＴＤＭＡ（Time Division Multiple Access,
IS-136/IS54）に用いてもよい。ＴＤＭＡの場合、ＰＨ
Ｓに比較して電源電圧が高い分、ソースに接続された抵
抗における電圧降下が大きくてもよい。すなわち、ソー
スに接続される抵抗が大きくてもよい。その結果、ソー
スに接続される抵抗として可変抵抗を用いる場合には、
可変抵抗を製造するのが容易になる。
【００６７】
【発明の効果】本発明によれば、ドレイン電極、ゲート
電極、ソース電極、スイッチ切り替え端子に印加される
電圧が負ではなく、ドレイン電極印加電圧以下接地電位
すなわち０Ｖ以上となるため、負電源が不要となり、正
電源のみで複数の消費電流設定がおこなえるＢＯＣ動作
が可能な電力増幅器が実現でき、また、負電源発生装置
が不要となるため通信機の小型化、低コスト化に貢献で
きる。
電極、ソース電極、スイッチ切り替え端子に印加される
電圧が負ではなく、ドレイン電極印加電圧以下接地電位
すなわち０Ｖ以上となるため、負電源が不要となり、正
電源のみで複数の消費電流設定がおこなえるＢＯＣ動作
が可能な電力増幅器が実現でき、また、負電源発生装置
が不要となるため通信機の小型化、低コスト化に貢献で
きる。
【図１】本発明による電力増幅器の実施の形態１の回路
図である。
図である。
【図２】本発明による電力増幅器の実施の形態２の回路
図である。
図である。
【図３】本発明による電力増幅器の実施の形態３の回路
図である。
図である。
【図４】本発明による電力増幅器の実施の形態４の回路
図である。
図である。
【図５】本発明による電力増幅器の実施の形態５の回路
図である。
図である。
【図６】本発明による電力増幅器の実施の形態６の回路
図である。
図である。
【図７】本発明による電力増幅器の実施の形態７の回路
図である。
図である。
【図８】本発明による電力増幅器の実施の形態８の回路
図である。
図である。
【図９】本発明による電力増幅器の実施の形態９の回路
図である。
図である。
【図１０】ＦＥＴ ２１のゲート・ソース間電圧Ｖｇｓ
を変化させたときの、ドレイン・ソース間の抵抗Ｒｄｓ
を変化を示すグラフである。
を変化させたときの、ドレイン・ソース間の抵抗Ｒｄｓ
を変化を示すグラフである。
１ ＦＥＴ ２ ドレイン電極 ３ ゲート電極 ４ ソース電極 ５ 抵抗 ６ 抵抗 ７ スイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西嶋 将明 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (10)
- 【請求項１】 ドレイン、ソースおよびゲートを有する
電界効果トランジスタを備えた電力増幅器であって、 該ドレインは、グラウンドに対して正のドレイン電位に
設定され、 該ゲートは、該ドレイン電位および該グラウンドの電位
の間の範囲に設定され、 該ソースと該グラウンドとの間には、該グラウンドに対
する該ソースの電位を変化させる制御回路が接続されて
いる電力増幅器。 - 【請求項２】 前記制御回路は、並列に接続された抵抗
器およびスイッチを有する請求項１に記載の電力増幅
器。 - 【請求項３】 前記スイッチは、電界効果トランジスタ
を有し、該電界効果トランジスタの制御端子は、前記ド
レイン電位および前記グラウンドの電位の間の範囲に設
定される請求項２に記載の電力増幅器。 - 【請求項４】 前記ソースと前記グラウンドとの間に接
続されたキャパシタをさらに備えている請求項２に記載
の電力増幅器。 - 【請求項５】 前記制御回路は、 直列に接続された第１抵抗器およびスイッチと、 該第１抵抗器および該スイッチに並列に接続された第２
抵抗器と、を有する請求項１に記載の電力増幅器。 - 【請求項６】 前記第１抵抗器および前記第２抵抗器の
少なくとも１つが可変抵抗器である請求項５に記載の電
力増幅器。 - 【請求項７】 前記ソースと前記グラウンドとの間に接
続されたキャパシタをさらに備えている請求項６に記載
の電力増幅器。 - 【請求項８】 前記制御回路は、１つの極端子および複
数の投端子を有するスイッチと、該複数の投端子と前記
グラウンドとに接続された複数の抵抗器とを有する請求
項１に記載の電力増幅器。 - 【請求項９】 前記ソースと前記グラウンドとの間に接
続されたキャパシタをさらに備えている請求項８に記載
の電力増幅器。 - 【請求項１０】 前記複数の抵抗器の少なくとも１つが
可変抵抗器である請求項８または９に記載の電力増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07631897A JP3589437B2 (ja) | 1997-03-27 | 1997-03-27 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07631897A JP3589437B2 (ja) | 1997-03-27 | 1997-03-27 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10276047A true JPH10276047A (ja) | 1998-10-13 |
| JP3589437B2 JP3589437B2 (ja) | 2004-11-17 |
Family
ID=13602031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07631897A Expired - Fee Related JP3589437B2 (ja) | 1997-03-27 | 1997-03-27 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3589437B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003079542A1 (en) * | 2002-03-15 | 2003-09-25 | Mitsubishi Denki Kabushiki Kaisha | Microwave circuit |
| US7539468B2 (en) | 2003-03-07 | 2009-05-26 | Sony Ericsson Mobile Communications Japan, Inc. | Communication terminal device and amplification circuit |
-
1997
- 1997-03-27 JP JP07631897A patent/JP3589437B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003079542A1 (en) * | 2002-03-15 | 2003-09-25 | Mitsubishi Denki Kabushiki Kaisha | Microwave circuit |
| US7539468B2 (en) | 2003-03-07 | 2009-05-26 | Sony Ericsson Mobile Communications Japan, Inc. | Communication terminal device and amplification circuit |
| KR101034873B1 (ko) * | 2003-03-07 | 2011-05-17 | 소니 에릭슨 모빌 커뮤니케이션즈 재팬, 아이엔씨. | 통신 단말 장치 및 증폭 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3589437B2 (ja) | 2004-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
| US6028496A (en) | Active inductor | |
| US6556084B2 (en) | Linearized class C amplifier with dynamic biasing | |
| JP2000261265A (ja) | 帰還型可変利得増幅回路 | |
| KR100830812B1 (ko) | 고주파 증폭기 회로 | |
| JP4430246B2 (ja) | 電界効果トランジスタのためのバイアス構成 | |
| KR20020067531A (ko) | 부트스트랩형 이중 게이트 클래스 ｅ 증폭기 회로 | |
| US4912430A (en) | Current source as a microwave biasing element | |
| JP3589437B2 (ja) | 電力増幅器 | |
| JP2007053794A (ja) | 制御可能なフィルタ装置 | |
| JP2002043875A (ja) | 可変利得増幅器及びそれを備えた電子機器 | |
| EP1261124B1 (en) | A variable gain amplifier stage | |
| US5570064A (en) | Automatic gain control amplifier for use in radio transmitter-receiver | |
| US6535067B1 (en) | Power saturation control of class C bipolar amplifiers | |
| US20020135432A1 (en) | Oscillator device and electronic apparatus using the same | |
| JPH04213211A (ja) | 電圧に制御される抵抗をもった回路 | |
| EP1415396B1 (en) | Level shifter with gain | |
| JPH0738404A (ja) | 出力切替増幅装置 | |
| KR19990063796A (ko) | 교류 결합 증폭기의 인덕터없는 전압 바이어싱 회로 | |
| KR0161270B1 (ko) | 증폭기 장치 | |
| JP2002076780A (ja) | パワーアンプ回路の出力電力調整方法及びパワーアンプ回路 | |
| JPS6327104A (ja) | 並列帰還型増幅器 | |
| JP3864477B2 (ja) | 高周波回路 | |
| US6717473B1 (en) | Method of forming an audio amplifier voltage reference and structure therefor | |
| JP3176793B2 (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |