JPH10276051A - 増幅回路および半導体集積回路 - Google Patents
増幅回路および半導体集積回路Info
- Publication number
- JPH10276051A JPH10276051A JP7600497A JP7600497A JPH10276051A JP H10276051 A JPH10276051 A JP H10276051A JP 7600497 A JP7600497 A JP 7600497A JP 7600497 A JP7600497 A JP 7600497A JP H10276051 A JPH10276051 A JP H10276051A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- transistor
- resistor
- stage
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 使用利得の全域において平坦な周波数特性を
持つとともに、負帰還制御を行なう場合にも安定した利
得が得られ発振せず、かつ十分に小さな利得まで制御可
能な利得可変アンプが望まれていた。 【解決手段】 利得可変アンプとして、互いに絶対値が
等しく極性の異なる一対の制御電圧（Ｖｇｃ，／Ｖｇ
ｃ）が入力された場合に利得と制御電圧との関係が２価
関数で表されるギルバート回路を用いるとともに、その
利得制御電圧として絶対値が等しくならずかつ平均電圧
を中心に対称で極性反転しない一対の電圧（Ｖｇｃ１，
Ｖｇｃ２）を用いて上記利得可変アンプを制御するよう
にした。
持つとともに、負帰還制御を行なう場合にも安定した利
得が得られ発振せず、かつ十分に小さな利得まで制御可
能な利得可変アンプが望まれていた。 【解決手段】 利得可変アンプとして、互いに絶対値が
等しく極性の異なる一対の制御電圧（Ｖｇｃ，／Ｖｇ
ｃ）が入力された場合に利得と制御電圧との関係が２価
関数で表されるギルバート回路を用いるとともに、その
利得制御電圧として絶対値が等しくならずかつ平均電圧
を中心に対称で極性反転しない一対の電圧（Ｖｇｃ１，
Ｖｇｃ２）を用いて上記利得可変アンプを制御するよう
にした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路技
術さらには利得可変型増幅回路に適用して有効な技術に
関し、例えばギルバート回路を用いた利得可変アンプお
よびその制御電圧発生回路に利用して有効な技術に関す
る。
術さらには利得可変型増幅回路に適用して有効な技術に
関し、例えばギルバート回路を用いた利得可変アンプお
よびその制御電圧発生回路に利用して有効な技術に関す
る。
【０００２】
【従来の技術】従来、ギルバート回路を用いた利得可変
アンプとして図６に示すような回路が知られている。図
６のアンプは、エミッタ結合され利得制御電圧Ｖｇｃ，
／Ｖｇｃをベースに受けるようにされた２組の差動トラ
ンジスタ対Ｑ１，Ｑ２とＱ３，Ｑ４の共通エミッタ側
に、エミッタ結合された入力用差動トランジスタ対Ｑ
５，Ｑ６を縦積みにして接続し、この下段の差動トラン
ジスタ対Ｑ５，Ｑ６の共通エミッタ端子に定電流用トラ
ンジスタＱ７を接続するとともに、上段の差動トランジ
スタＱ１，Ｑ３と並列にＱ２，Ｑ４のベース電位と同一
の利得制御電圧Ｖｇｃ，／Ｖｇｃをベースに受けるトラ
ンジスタＱ８，Ｑ９を設けたものである。
アンプとして図６に示すような回路が知られている。図
６のアンプは、エミッタ結合され利得制御電圧Ｖｇｃ，
／Ｖｇｃをベースに受けるようにされた２組の差動トラ
ンジスタ対Ｑ１，Ｑ２とＱ３，Ｑ４の共通エミッタ側
に、エミッタ結合された入力用差動トランジスタ対Ｑ
５，Ｑ６を縦積みにして接続し、この下段の差動トラン
ジスタ対Ｑ５，Ｑ６の共通エミッタ端子に定電流用トラ
ンジスタＱ７を接続するとともに、上段の差動トランジ
スタＱ１，Ｑ３と並列にＱ２，Ｑ４のベース電位と同一
の利得制御電圧Ｖｇｃ，／Ｖｇｃをベースに受けるトラ
ンジスタＱ８，Ｑ９を設けたものである。
【０００３】上記利得可変アンプは、正相と逆相の制御
電圧Ｖｇｃ，／Ｖｇｃによって利得が制御されその利得
と制御電圧の関係が１価関数となる。つまり、制御電圧
が決まると利得が一義的に決定されるため発振しにくい
という利点がある。しかし、図６のアンプは、電流経路
が複雑になっているため、電流分配率が大きくなり、位
相の回りが大きくなって各利得間における入出力信号の
位相変化が大きくなってしまう。
電圧Ｖｇｃ，／Ｖｇｃによって利得が制御されその利得
と制御電圧の関係が１価関数となる。つまり、制御電圧
が決まると利得が一義的に決定されるため発振しにくい
という利点がある。しかし、図６のアンプは、電流経路
が複雑になっているため、電流分配率が大きくなり、位
相の回りが大きくなって各利得間における入出力信号の
位相変化が大きくなってしまう。
【０００４】また、一般に、利得可変アンプは使用利得
の全域において、平坦な周波数特性を持つ必要がある。
そのため、位相変化の大きな図６のアンプは不利とな
る。特に、高周波、広帯域を必要とするアンプに適用す
る場合、図６のアンプは不利である。
の全域において、平坦な周波数特性を持つ必要がある。
そのため、位相変化の大きな図６のアンプは不利とな
る。特に、高周波、広帯域を必要とするアンプに適用す
る場合、図６のアンプは不利である。
【０００５】そこで、本発明者等は電流経路が単純な図
７に示すようなアンプについて検討した。図７のアンプ
は、図６のアンプにおいて上段の差動トランジスタＱ
１，Ｑ３と並列に設けられているトランジスタＱ８，Ｑ
９を省略したもので、電流経路が図６のアンプに比して
単純であるため、各利得間での入出力信号の位相変化を
小さくすることができる。従って、図７のアンプは、使
用利得における利得の周波数特性を平坦にするのに有利
となる。しかし、図７のアンプは、利得と制御電圧の関
係が２価関数であるため、負帰還による制御を行なう場
合、所望の利得に収束しなくなって発振するおそれがあ
る。また、差動信号で与えられる制御電圧Ｖｇｃ，／Ｖ
ｇｃの絶対値が等しくなるとアンプが非平衡状態となっ
てしまうという欠点がある。
７に示すようなアンプについて検討した。図７のアンプ
は、図６のアンプにおいて上段の差動トランジスタＱ
１，Ｑ３と並列に設けられているトランジスタＱ８，Ｑ
９を省略したもので、電流経路が図６のアンプに比して
単純であるため、各利得間での入出力信号の位相変化を
小さくすることができる。従って、図７のアンプは、使
用利得における利得の周波数特性を平坦にするのに有利
となる。しかし、図７のアンプは、利得と制御電圧の関
係が２価関数であるため、負帰還による制御を行なう場
合、所望の利得に収束しなくなって発振するおそれがあ
る。また、差動信号で与えられる制御電圧Ｖｇｃ，／Ｖ
ｇｃの絶対値が等しくなるとアンプが非平衡状態となっ
てしまうという欠点がある。
【０００６】さらに、外部からの制御電圧の調整により
利得可変アンプの利得制御を行なう場合、従来の方式で
はいずれも利得が小さくなると制御電圧の電位差が数ｍ
Ｖと小さくする必要があるため、正確に制御することが
困難となる。
利得可変アンプの利得制御を行なう場合、従来の方式で
はいずれも利得が小さくなると制御電圧の電位差が数ｍ
Ｖと小さくする必要があるため、正確に制御することが
困難となる。
【０００７】
【発明が解決しようとする課題】位相変化を小さくし、
使用利得の全域において平坦な周波数特性を実現する観
点からは図７に示す利得可変アンプを用いることが有利
であるが、図７のアンプ場合、利得と制御電圧の関係が
２価関数となってしまう。負帰還により利得を制御する
場合、利得と制御電圧の関係が１価関数でなければ所望
の利得に収束しない。利得と制御電圧の関係を１価関数
にする為には、制御電圧の極性反転を防止し、かつ、利
得制御電圧の正相と逆相が等しくなることを防止する必
要がある。また、利得が小さい場合の制御電圧を正確に
発生する必要がある。つまり、出力レベルが等しくなる
ことなく極性反転の生じない制御回路が必要となる。
使用利得の全域において平坦な周波数特性を実現する観
点からは図７に示す利得可変アンプを用いることが有利
であるが、図７のアンプ場合、利得と制御電圧の関係が
２価関数となってしまう。負帰還により利得を制御する
場合、利得と制御電圧の関係が１価関数でなければ所望
の利得に収束しない。利得と制御電圧の関係を１価関数
にする為には、制御電圧の極性反転を防止し、かつ、利
得制御電圧の正相と逆相が等しくなることを防止する必
要がある。また、利得が小さい場合の制御電圧を正確に
発生する必要がある。つまり、出力レベルが等しくなる
ことなく極性反転の生じない制御回路が必要となる。
【０００８】本発明の目的は、使用利得の全域において
平坦な周波数特性を持つとともに、負帰還制御を行なう
場合にも発振せず安定した利得が得られ、かつ十分に小
さな利得まで制御可能な利得可変アンプを提供すること
にある。
平坦な周波数特性を持つとともに、負帰還制御を行なう
場合にも発振せず安定した利得が得られ、かつ十分に小
さな利得まで制御可能な利得可変アンプを提供すること
にある。
【０００９】本発明の他の目的は、利得可変アンプを負
帰還制御する場合にも発振せず安定した利得が得られ、
かつ利得が小さい場合にも十分に制御可能な制御電圧を
発生する利得可変アンプ用制御電圧発生回路を提供する
ことにある。
帰還制御する場合にも発振せず安定した利得が得られ、
かつ利得が小さい場合にも十分に制御可能な制御電圧を
発生する利得可変アンプ用制御電圧発生回路を提供する
ことにある。
【００１０】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
【００１１】
【課題を解決するための手段】本願において、開示され
る発明のうち、代表的なものの概要を簡単に説明すれば
下記の通りである。
る発明のうち、代表的なものの概要を簡単に説明すれば
下記の通りである。
【００１２】すなわち、利得可変アンプとして、互いに
絶対値が等しく極性の異なる一対の制御電圧（Ｖｇｃ，
／Ｖｇｃ）が入力された場合に利得と制御電圧との関係
が２価関数で表される図７のようなギルバート回路を用
いるとともに、その利得制御電圧として極性が異なり絶
対値が等しい電圧（Ｖｇｃ，／Ｖｇｃ）の代わりに絶対
値が等しくならずかつ平均電圧を中心に対称で極性反転
しない一対の電圧を用いて上記利得可変アンプを制御す
るようにした。
絶対値が等しく極性の異なる一対の制御電圧（Ｖｇｃ，
／Ｖｇｃ）が入力された場合に利得と制御電圧との関係
が２価関数で表される図７のようなギルバート回路を用
いるとともに、その利得制御電圧として極性が異なり絶
対値が等しい電圧（Ｖｇｃ，／Ｖｇｃ）の代わりに絶対
値が等しくならずかつ平均電圧を中心に対称で極性反転
しない一対の電圧を用いて上記利得可変アンプを制御す
るようにした。
【００１３】上述した手段によれば、いかなる信号が入
力された場合も、出力の極性反転が生じることなく、か
つ、出力レベルが同一となる事態が発生しない。そのた
め、使用利得の全域において平坦な周波数特性を持つと
ともに、負帰還制御を行なう場合にも発振せず安定した
利得が得られるようになる。
力された場合も、出力の極性反転が生じることなく、か
つ、出力レベルが同一となる事態が発生しない。そのた
め、使用利得の全域において平坦な周波数特性を持つと
ともに、負帰還制御を行なう場合にも発振せず安定した
利得が得られるようになる。
【００１４】また、上記制御電圧を発生する回路とし
て、一般的な差動増幅段とエミッタフォロワが２段接続
されてなる出力バッファとで構成される増幅回路を用い
るとともに、一方の側の出力バッファ（逆相側出力バッ
ファ）の１段目エミッタフォロワ・トランジスタのエミ
ッタと出力ノードとの間に、上記差動増幅段を構成する
負荷抵抗と同一抵抗値を有する抵抗を挿入するようにし
た。
て、一般的な差動増幅段とエミッタフォロワが２段接続
されてなる出力バッファとで構成される増幅回路を用い
るとともに、一方の側の出力バッファ（逆相側出力バッ
ファ）の１段目エミッタフォロワ・トランジスタのエミ
ッタと出力ノードとの間に、上記差動増幅段を構成する
負荷抵抗と同一抵抗値を有する抵抗を挿入するようにし
た。
【００１５】これによって、同極性で所定の傾きをもっ
て変化するつまり絶対値が等しくならずかつ平均電圧を
中心に対称で極性反転しない一対の制御電圧を利得可変
アンプに与えることが可能となる。その結果、利得可変
アンプを制御する場合に発振せず安定した利得が得られ
るようになる。
て変化するつまり絶対値が等しくならずかつ平均電圧を
中心に対称で極性反転しない一対の制御電圧を利得可変
アンプに与えることが可能となる。その結果、利得可変
アンプを制御する場合に発振せず安定した利得が得られ
るようになる。
【００１６】さらに、出力バッファの２段目エミッタフ
ォロワ・トランジスタの大きさを、上記抵抗挿入側より
も、抵抗未挿入側のトランジスタの方が大きくなるよう
に設計する。
ォロワ・トランジスタの大きさを、上記抵抗挿入側より
も、抵抗未挿入側のトランジスタの方が大きくなるよう
に設計する。
【００１７】これによって、利得可変アンプに印加する
制御電圧の最小レベルを、バイポーラ・トランジスタの
ベース・エミッタ間電圧で決定することができ、極性反
転が生じることなくかつ微小な電位差を有する電圧を利
得可変アンプに与えることが可能となる。
制御電圧の最小レベルを、バイポーラ・トランジスタの
ベース・エミッタ間電圧で決定することができ、極性反
転が生じることなくかつ微小な電位差を有する電圧を利
得可変アンプに与えることが可能となる。
【００１８】また、上記制御電圧発生回路において、差
動増幅段の電流値と１段目エミッタフォロワの電流値と
を等しくし、かつ差動増幅段の負荷抵抗と上記１段目エ
ミッタフォロワ挿入抵抗の抵抗値を等しく設定する。こ
れによって、素子ばらつきに伴う極性反転の可能性を小
さくできる。
動増幅段の電流値と１段目エミッタフォロワの電流値と
を等しくし、かつ差動増幅段の負荷抵抗と上記１段目エ
ミッタフォロワ挿入抵抗の抵抗値を等しく設定する。こ
れによって、素子ばらつきに伴う極性反転の可能性を小
さくできる。
【００１９】さらに、正相側および逆相側の出力バッフ
ァのうち、抵抗未挿入の側の出力バッファの１段目エミ
ッタフォロワ・トランジスタと電流源との間に、上記挿
入抵抗と同一の値をもつ抵抗を挿入したり、各出力バッ
ファの２段目のエミッタフォロワ・トランジスタのコレ
クタ・エミッタ間電圧が正相と逆相で等しくなるよう
に、それぞれのトランジスタのエミッタ側およびコレク
タ側に抵抗を挿入するようにしてもよい。これによっ
て、回路の正相側と逆相側のバランスを改善することが
できる。
ァのうち、抵抗未挿入の側の出力バッファの１段目エミ
ッタフォロワ・トランジスタと電流源との間に、上記挿
入抵抗と同一の値をもつ抵抗を挿入したり、各出力バッ
ファの２段目のエミッタフォロワ・トランジスタのコレ
クタ・エミッタ間電圧が正相と逆相で等しくなるよう
に、それぞれのトランジスタのエミッタ側およびコレク
タ側に抵抗を挿入するようにしてもよい。これによっ
て、回路の正相側と逆相側のバランスを改善することが
できる。
【００２０】
【発明の実施の形態】以下、本発明の一実施例を、図面
を参照しながら詳細に説明する。
を参照しながら詳細に説明する。
【００２１】図１は、本発明を適用して好適な利得可変
アンプの一実施例を示す。
アンプの一実施例を示す。
【００２２】図１の利得可変アンプは、図７に示されて
いるアンプと同一の構成を有する。すなわち、エミッタ
結合された２組の差動トランジスタ対Ｑ１，Ｑ２とＱ
３，Ｑ４の共通エミッタ側に、エミッタ結合された差動
トランジスタ対Ｑ５，Ｑ６を縦積みにして接続し、この
下段の差動トランジスタ対Ｑ５，Ｑ６の共通エミッタ端
子に定電流用トランジスタＱ７を接続している。そし
て、上記上段差動トランジスタＱ１，Ｑ４のベースに利
得制御電圧Ｖｇｃ１が、またＱ２，Ｑ３のベースには利
得制御電圧Ｖｇｃ２が印加されその利得が制御電圧に応
じて変化されるように構成されている。これによって、
上記下段差動トランジスタＱ５，Ｑ６のベースに入力さ
れる信号ＩＮ，／ＩＮが上記利得に応じた増幅率に従っ
て増幅され、Ｑ１，Ｑ２のコレクタに接続された出力端
子ＯＵＴ，／ＯＵＴより出力される。
いるアンプと同一の構成を有する。すなわち、エミッタ
結合された２組の差動トランジスタ対Ｑ１，Ｑ２とＱ
３，Ｑ４の共通エミッタ側に、エミッタ結合された差動
トランジスタ対Ｑ５，Ｑ６を縦積みにして接続し、この
下段の差動トランジスタ対Ｑ５，Ｑ６の共通エミッタ端
子に定電流用トランジスタＱ７を接続している。そし
て、上記上段差動トランジスタＱ１，Ｑ４のベースに利
得制御電圧Ｖｇｃ１が、またＱ２，Ｑ３のベースには利
得制御電圧Ｖｇｃ２が印加されその利得が制御電圧に応
じて変化されるように構成されている。これによって、
上記下段差動トランジスタＱ５，Ｑ６のベースに入力さ
れる信号ＩＮ，／ＩＮが上記利得に応じた増幅率に従っ
て増幅され、Ｑ１，Ｑ２のコレクタに接続された出力端
子ＯＵＴ，／ＯＵＴより出力される。
【００２３】ここで、上記利得制御電圧Ｖｇｃ１，Ｖｇ
ｃ２は、図２に示すように、絶対値が等しくならずかつ
平均電圧を中心に対称で極性反転しない電圧であり、以
下に説明するような回路により形成される。
ｃ２は、図２に示すように、絶対値が等しくならずかつ
平均電圧を中心に対称で極性反転しない電圧であり、以
下に説明するような回路により形成される。
【００２４】図３は、図１の利得可変アンプに印加され
る上記一対の利得制御電圧Ｖｇｃ１，Ｖｇｃ２を発生す
る制御電圧発生回路の一実施例を示す。
る上記一対の利得制御電圧Ｖｇｃ１，Ｖｇｃ２を発生す
る制御電圧発生回路の一実施例を示す。
【００２５】図３に示す制御電圧発生回路は、エミッタ
が結合された一対の差動トランジスタＱ１１，Ｑ１２
と、Ｑ１１，Ｑ１２のコレクタ端子に接続された抵抗Ｒ
１，Ｒ２と、Ｑ１１，Ｑ１２の共通エミッタ端子に接続
された定電流用トランジスタＱ１３とからなる差動増幅
段１１と、エミッタフォロワが２段接続されてなる出力
バッファ１２，１３とで構成されている。
が結合された一対の差動トランジスタＱ１１，Ｑ１２
と、Ｑ１１，Ｑ１２のコレクタ端子に接続された抵抗Ｒ
１，Ｒ２と、Ｑ１１，Ｑ１２の共通エミッタ端子に接続
された定電流用トランジスタＱ１３とからなる差動増幅
段１１と、エミッタフォロワが２段接続されてなる出力
バッファ１２，１３とで構成されている。
【００２６】図３において、Ｑ２１は逆相出力側Ｖｇｃ
２の１段目のエミッタフォロワ１２を構成するトランジ
スタ、Ｑ２２はその２段目のエミッタフォロワを構成す
るトランジスタ、さらにＱ２３，Ｑ２４は上記エミッタ
フォロワ・トランジスタＱ２１，Ｑ２２のエミッタ側に
接続された定電流用トランジスタである。また、Ｑ３１
は正相出力側Ｖｇｃ１の１段目のエミッタフォロワ１３
を構成するトランジスタ、Ｑ３２はその２段目のエミッ
タフォロワを構成するトランジスタ、さらにＱ３３，Ｑ
３４は上記エミッタフォロワ・トランジスタＱ３１，Ｑ
３２のエミッタ側に接続された定電流用トランジスタで
ある。
２の１段目のエミッタフォロワ１２を構成するトランジ
スタ、Ｑ２２はその２段目のエミッタフォロワを構成す
るトランジスタ、さらにＱ２３，Ｑ２４は上記エミッタ
フォロワ・トランジスタＱ２１，Ｑ２２のエミッタ側に
接続された定電流用トランジスタである。また、Ｑ３１
は正相出力側Ｖｇｃ１の１段目のエミッタフォロワ１３
を構成するトランジスタ、Ｑ３２はその２段目のエミッ
タフォロワを構成するトランジスタ、さらにＱ３３，Ｑ
３４は上記エミッタフォロワ・トランジスタＱ３１，Ｑ
３２のエミッタ側に接続された定電流用トランジスタで
ある。
【００２７】図３の実施例の回路においては、逆相出力
側の出力バッファ１２の１段目のエミッタフォロワを構
成するトランジスタＱ２１のエミッタと出力ノードとの
間に抵抗Ｒ３が挿入されている。挿入抵抗Ｒ３の抵抗値
は、差動増幅段の電流Ｉ１×負荷抵抗＝エミッタフォロ
ワの電流Ｉ２×挿入抵抗の条件を満たすように決定され
る。これによって、この実施例の回路の入出力特性は、
抵抗Ｒ３が挿入されない場合は図３に破線Ｂで示すよう
な正相側出力Ｖｇｃ１と平均電圧を中心として極性反転
するように変化する逆相側出力Ｖｇｃ２が、全体的にΔ
Ｖだけ下方へシフトして実線Ａのように平均電圧を中心
として極性反転しない信号となる。
側の出力バッファ１２の１段目のエミッタフォロワを構
成するトランジスタＱ２１のエミッタと出力ノードとの
間に抵抗Ｒ３が挿入されている。挿入抵抗Ｒ３の抵抗値
は、差動増幅段の電流Ｉ１×負荷抵抗＝エミッタフォロ
ワの電流Ｉ２×挿入抵抗の条件を満たすように決定され
る。これによって、この実施例の回路の入出力特性は、
抵抗Ｒ３が挿入されない場合は図３に破線Ｂで示すよう
な正相側出力Ｖｇｃ１と平均電圧を中心として極性反転
するように変化する逆相側出力Ｖｇｃ２が、全体的にΔ
Ｖだけ下方へシフトして実線Ａのように平均電圧を中心
として極性反転しない信号となる。
【００２８】さらに、この実施例においては、出力バッ
ファ１２，１３を構成する２段目のエミッタフォロワ・
トランジスタＱ２２，Ｑ３２のエミッタ面積の大きさ
が、上記抵抗挿入側のトランジスタＱ２２の方が抵抗未
挿入側のトランジスタＱ３２よりも小さくなるように形
成されている。
ファ１２，１３を構成する２段目のエミッタフォロワ・
トランジスタＱ２２，Ｑ３２のエミッタ面積の大きさ
が、上記抵抗挿入側のトランジスタＱ２２の方が抵抗未
挿入側のトランジスタＱ３２よりも小さくなるように形
成されている。
【００２９】このように出力トランジスタＱ２２のエミ
ッタ面積をＱ３２よりも小さくすることにより、Ｑ２２
の電流密度をＱ３２の電流密度よりも大きくすることが
でき、それによって、Ｑ２２のベース・エミッタ間電圧
ＶBEはＱ３２のそれより大きくされる。このベース・エ
ミッタ間電圧の差が最小出力電圧を決定するため、極性
の反転が生じることなくかつ１０ｍＶ以下の最小発生電
圧を発生できる。この最小電圧δＶは以下の式で決定さ
れる。すなわち、 最小電圧δＶ=(kT/q)*ln(I/Is) である。なお、上式において、kはボルツマン定数、Tは
温度、qは電荷、Iはエミッタ電流、Isは飽和電流であ
る。
ッタ面積をＱ３２よりも小さくすることにより、Ｑ２２
の電流密度をＱ３２の電流密度よりも大きくすることが
でき、それによって、Ｑ２２のベース・エミッタ間電圧
ＶBEはＱ３２のそれより大きくされる。このベース・エ
ミッタ間電圧の差が最小出力電圧を決定するため、極性
の反転が生じることなくかつ１０ｍＶ以下の最小発生電
圧を発生できる。この最小電圧δＶは以下の式で決定さ
れる。すなわち、 最小電圧δＶ=(kT/q)*ln(I/Is) である。なお、上式において、kはボルツマン定数、Tは
温度、qは電荷、Iはエミッタ電流、Isは飽和電流であ
る。
【００３０】さらに、図３の実施例回路において、差動
増幅段の定電流Ｉ０が１段目エミッタフォロワの電流Ｉ
２に等しく、かつ、差動アンプの負荷抵抗Ｒ１，Ｒ２の
抵抗値が挿入抵抗Ｒ３の抵抗値と等しい、という条件を
加えることにより、素子ばらつきによる極性反転の可能
性を小さくできる。これは、半導体集積回路技術により
上記制御電圧発生回路および利得可変アンプを半導体集
積回路として実現する場合には特に有効となる。
増幅段の定電流Ｉ０が１段目エミッタフォロワの電流Ｉ
２に等しく、かつ、差動アンプの負荷抵抗Ｒ１，Ｒ２の
抵抗値が挿入抵抗Ｒ３の抵抗値と等しい、という条件を
加えることにより、素子ばらつきによる極性反転の可能
性を小さくできる。これは、半導体集積回路技術により
上記制御電圧発生回路および利得可変アンプを半導体集
積回路として実現する場合には特に有効となる。
【００３１】図４は、利得制御電圧発生回路の第２の実
施例を示す。この実施例の回路は、図３に示す制御電圧
発生回路において、抵抗未挿入側の出力バッファ１３の
１段目エミッタフォロワトランジスタＱ３１のエミッタ
と定電流用トランジスタＱ３３との間に、上記挿入抵抗
Ｒ３と同一の抵抗値をもつ抵抗Ｒ４を挿入するようにし
たものである。これにより、正相と逆相の出力バッファ
１２，１３のエミッタフォロワ・トランジスタＱ２１と
Ｑ３１のコレクタ・エミッタ間電圧が等しくなり、回路
のバランスが良好となる。この場合、正相と逆相の出力
バッファは全く同一ではなく、逆相側出力バッファ１２
では挿入抵抗Ｒ３で電圧降下した電位が２段目エミッタ
フォロワ・トランジスタＱ２２のベースに印加され、正
相側出力バッファ１３では挿入抵抗Ｒ４で電圧降下され
ない電位（トランジスタＱ３１のコレクタ電位）が２段
目エミッタフォロワ・トランジスタＱ３２のベースに印
加される。
施例を示す。この実施例の回路は、図３に示す制御電圧
発生回路において、抵抗未挿入側の出力バッファ１３の
１段目エミッタフォロワトランジスタＱ３１のエミッタ
と定電流用トランジスタＱ３３との間に、上記挿入抵抗
Ｒ３と同一の抵抗値をもつ抵抗Ｒ４を挿入するようにし
たものである。これにより、正相と逆相の出力バッファ
１２，１３のエミッタフォロワ・トランジスタＱ２１と
Ｑ３１のコレクタ・エミッタ間電圧が等しくなり、回路
のバランスが良好となる。この場合、正相と逆相の出力
バッファは全く同一ではなく、逆相側出力バッファ１２
では挿入抵抗Ｒ３で電圧降下した電位が２段目エミッタ
フォロワ・トランジスタＱ２２のベースに印加され、正
相側出力バッファ１３では挿入抵抗Ｒ４で電圧降下され
ない電位（トランジスタＱ３１のコレクタ電位）が２段
目エミッタフォロワ・トランジスタＱ３２のベースに印
加される。
【００３２】図５は、利得制御電圧発生回路の第３の実
施例を示す。この実施例の回路は、各出力バッファ１
２，１３の２段目のエミッタフォロワ・トランジスタＱ
２２のコレクタ側およびＱ３２のエミッタ側にそれぞれ
上記負荷抵抗Ｒ１，Ｒ２と同一抵抗値の抵抗Ｒ５，Ｒ６
を挿入したものである。これによって、各出力バッファ
１２，１３の２段目のエミッタフォロワ・トランジスタ
Ｑ２２とＱ３２のコレクタ・エミッタ間電圧が正相側と
逆相側で等しくなり、回路の正相側と逆相側のバランス
をさらに改善することができる。
施例を示す。この実施例の回路は、各出力バッファ１
２，１３の２段目のエミッタフォロワ・トランジスタＱ
２２のコレクタ側およびＱ３２のエミッタ側にそれぞれ
上記負荷抵抗Ｒ１，Ｒ２と同一抵抗値の抵抗Ｒ５，Ｒ６
を挿入したものである。これによって、各出力バッファ
１２，１３の２段目のエミッタフォロワ・トランジスタ
Ｑ２２とＱ３２のコレクタ・エミッタ間電圧が正相側と
逆相側で等しくなり、回路の正相側と逆相側のバランス
をさらに改善することができる。
【００３３】しかも、上記工夫により、実施例のように
電流源をトランジスタＱ１３，Ｑ２３，Ｑ２４，Ｑ３
３，Ｑ３４で構成した場合、各電流源トランジスタのコ
レクタ・エミッタ間電圧が等しくなるため、この点にお
いても回路のバランスが改善される。これは、一般的に
ばらつきの大きい半導体集積回路においては、特に有効
となる。
電流源をトランジスタＱ１３，Ｑ２３，Ｑ２４，Ｑ３
３，Ｑ３４で構成した場合、各電流源トランジスタのコ
レクタ・エミッタ間電圧が等しくなるため、この点にお
いても回路のバランスが改善される。これは、一般的に
ばらつきの大きい半導体集積回路においては、特に有効
となる。
【００３４】以上説明したように、上記実施例は、利得
可変アンプとして、互いに絶対値が等しく極性の異なる
一対の制御電圧（Ｖｇｃ，／Ｖｇｃ）が入力された場合
に利得と制御電圧との関係が２価関数で表されるような
ギルバート回路を用い、その利得制御電圧として極性が
異なり絶対値が等しい電圧（Ｖｇｃ，／Ｖｇｃ）の代わ
りに絶対値が等しくならずかつ平均電圧を中心に対称で
極性反転しない一対の電圧を用いて上記利得可変アンプ
を制御するようにしたので、いかなる信号が利得可変ア
ンプに入力された場合も、出力の極性反転が生じること
なく、かつ、出力レベルが同一となる事態が発生しな
い。そのため、使用利得の全域において平坦な周波数特
性を持つとともに、負帰還制御を行なう場合にも発振せ
ず安定した利得が得られるようになるという効果があ
る。
可変アンプとして、互いに絶対値が等しく極性の異なる
一対の制御電圧（Ｖｇｃ，／Ｖｇｃ）が入力された場合
に利得と制御電圧との関係が２価関数で表されるような
ギルバート回路を用い、その利得制御電圧として極性が
異なり絶対値が等しい電圧（Ｖｇｃ，／Ｖｇｃ）の代わ
りに絶対値が等しくならずかつ平均電圧を中心に対称で
極性反転しない一対の電圧を用いて上記利得可変アンプ
を制御するようにしたので、いかなる信号が利得可変ア
ンプに入力された場合も、出力の極性反転が生じること
なく、かつ、出力レベルが同一となる事態が発生しな
い。そのため、使用利得の全域において平坦な周波数特
性を持つとともに、負帰還制御を行なう場合にも発振せ
ず安定した利得が得られるようになるという効果があ
る。
【００３５】また、上記制御電圧を発生する回路とし
て、一般的な差動増幅段とエミッタフォロワが２段接続
されてなる出力バッファとで構成される増幅回路を用い
るとともに、一方の側の出力バッファ（逆相側出力バッ
ファ）の１段目エミッタフォロワ・トランジスタのエミ
ッタと出力ノードとの間に、上記差動増幅段を構成する
負荷抵抗と同一抵抗値を有する抵抗を挿入するようにし
たので、絶対値が等しくならずかつ平均電圧を中心に対
称で極性反転しない一対の制御電圧を利得可変アンプに
与えることが可能となる。その結果、利得可変アンプを
制御する場合に発振せず安定した利得が得られるように
なるという効果がある。
て、一般的な差動増幅段とエミッタフォロワが２段接続
されてなる出力バッファとで構成される増幅回路を用い
るとともに、一方の側の出力バッファ（逆相側出力バッ
ファ）の１段目エミッタフォロワ・トランジスタのエミ
ッタと出力ノードとの間に、上記差動増幅段を構成する
負荷抵抗と同一抵抗値を有する抵抗を挿入するようにし
たので、絶対値が等しくならずかつ平均電圧を中心に対
称で極性反転しない一対の制御電圧を利得可変アンプに
与えることが可能となる。その結果、利得可変アンプを
制御する場合に発振せず安定した利得が得られるように
なるという効果がある。
【００３６】さらに、出力バッファの２段目エミッタフ
ォロワ・トランジスタの大きさを、上記抵抗挿入側より
も、抵抗未挿入側のトランジスタの方が大きくなるよう
にしたので、利得可変アンプに印加する制御電圧の最小
レベルを、バイポーラ・トランジスタのベース・エミッ
タ間電圧で決定することができ、極性反転が生じること
なくかつ微小な電位差を有する電圧を利得可変アンプに
与えることが可能となるという効果がある。
ォロワ・トランジスタの大きさを、上記抵抗挿入側より
も、抵抗未挿入側のトランジスタの方が大きくなるよう
にしたので、利得可変アンプに印加する制御電圧の最小
レベルを、バイポーラ・トランジスタのベース・エミッ
タ間電圧で決定することができ、極性反転が生じること
なくかつ微小な電位差を有する電圧を利得可変アンプに
与えることが可能となるという効果がある。
【００３７】また、上記制御電圧発生回路において、差
動増幅段の電流値と１段目エミッタフォロワの電流値と
を等しくし、かつ差動増幅段の負荷抵抗と上記１段目エ
ミッタフォロワ挿入抵抗の抵抗値を等しくなるように設
定したので、素子ばらつきに伴う極性反転の可能性を小
さくできるという効果がある。
動増幅段の電流値と１段目エミッタフォロワの電流値と
を等しくし、かつ差動増幅段の負荷抵抗と上記１段目エ
ミッタフォロワ挿入抵抗の抵抗値を等しくなるように設
定したので、素子ばらつきに伴う極性反転の可能性を小
さくできるという効果がある。
【００３８】さらに、正相側および逆相側の出力バッフ
ァのうち、抵抗未挿入の側の出力バッファの１段目エミ
ッタフォロワ・トランジスタと電流源との間に、上記挿
入抵抗と同一の値をもつ抵抗を挿入したり、各出力バッ
ファの２段目のエミッタフォロワ・トランジスタのコレ
クタ・エミッタ間電圧が正相と逆相で等しくなるよう
に、それぞれのトランジスタのエミッタ側およびコレク
タ側に抵抗を挿入するようにしたので、回路の正相側と
逆相側のバランスを改善することができるという効果が
ある。
ァのうち、抵抗未挿入の側の出力バッファの１段目エミ
ッタフォロワ・トランジスタと電流源との間に、上記挿
入抵抗と同一の値をもつ抵抗を挿入したり、各出力バッ
ファの２段目のエミッタフォロワ・トランジスタのコレ
クタ・エミッタ間電圧が正相と逆相で等しくなるよう
に、それぞれのトランジスタのエミッタ側およびコレク
タ側に抵抗を挿入するようにしたので、回路の正相側と
逆相側のバランスを改善することができるという効果が
ある。
【００３９】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、前
記実施例においては、出力レベルをシフトするためエミ
ッタフォロワに挿入する抵抗を逆相側の出力バッファに
設けるようにしたが、上記挿入抵抗を正相側の出力バッ
ファに設けることも可能である。また、前記実施例で
は、出力バッファ１２，１３を、エミッタフォロワを２
段接続して構成しているが、エミッタフォロワの段数は
２段に限定されず、１段あるいは３段以上であってもよ
い。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、前
記実施例においては、出力レベルをシフトするためエミ
ッタフォロワに挿入する抵抗を逆相側の出力バッファに
設けるようにしたが、上記挿入抵抗を正相側の出力バッ
ファに設けることも可能である。また、前記実施例で
は、出力バッファ１２，１３を、エミッタフォロワを２
段接続して構成しているが、エミッタフォロワの段数は
２段に限定されず、１段あるいは３段以上であってもよ
い。
【００４０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である利得可
変アンプおよびその制御電圧発生回路に適用した場合に
ついて説明したが、この発明はそれに限定されるもので
なく、いかなる信号が入力された場合も出力の極性反転
が生じず、かつ出力が同一レベルになってはならない回
路を構成する場合に適用可能である。
なされた発明をその背景となった利用分野である利得可
変アンプおよびその制御電圧発生回路に適用した場合に
ついて説明したが、この発明はそれに限定されるもので
なく、いかなる信号が入力された場合も出力の極性反転
が生じず、かつ出力が同一レベルになってはならない回
路を構成する場合に適用可能である。
【００４１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
【００４２】すなわち、ギルバート回路からなる利得可
変アンプの利得と制御電圧の関係を１価関数とすること
が可能となり、使用利得の全域において平坦な周波数特
性を持つとともに、負帰還制御を行なう場合にも発振せ
ず安定した利得が得られ、かつ十分に小さな利得まで制
御可能な利得可変アンプを実現することができる。
変アンプの利得と制御電圧の関係を１価関数とすること
が可能となり、使用利得の全域において平坦な周波数特
性を持つとともに、負帰還制御を行なう場合にも発振せ
ず安定した利得が得られ、かつ十分に小さな利得まで制
御可能な利得可変アンプを実現することができる。
【図１】本発明を適用して好適な利得可変アンプの一実
施例を示す回路図。
施例を示す回路図。
【図２】本発明に係る利得可変アンプの制御電圧発生回
路における入出力電圧特性を示すグラフ。
路における入出力電圧特性を示すグラフ。
【図３】本発明に係る利得可変アンプの制御電圧発生回
路の一実施例を示す回路図。
路の一実施例を示す回路図。
【図４】本発明に係る利得可変アンプの制御電圧発生回
路の他の実施例を示す回路図。
路の他の実施例を示す回路図。
【図５】本発明に係る利得可変アンプの制御電圧発生回
路の他の実施例を示す回路図。
路の他の実施例を示す回路図。
【図６】従来の利得可変アンプの構成例を示す回路図。
【図７】本発明に先立って検討した利得可変アンプの構
成例を示す回路図。
成例を示す回路図。
１１ 差動増幅段 １２ 逆相側出力バッファ １３ 正相側出力バッファ Ｑ１１，Ｑ１２ 差動トランジスタ Ｑ２１，Ｑ３１ エミッタフォロワ・トランジスタ Ｒ３ 挿入抵抗
Claims (8)
- 【請求項１】 エミッタ結合された第１および第２の差
動トランジスタ対と、その共通エミッタ側に接続された
第３の差動トランジスタ対と、前記第３差動トランジス
タ対の共通エミッタ端子に接続された電流源とを有する
差動増幅回路を備え、上記第１および第２差動トランジ
スタ対の各ベース端子に、絶対値が等しくならずかつ平
均電圧を中心に対称で極性反転しない所定関係の一対の
制御電圧が印加されたときに利得が前記制御電圧に応じ
て１価関数で表される関係に従って制御されるように構
成されてなることを特徴とする利得可変型増幅回路。 - 【請求項２】 差動増幅段と、該差動増幅段の正相側出
力端子と逆相側出力端子にそれぞれ接続されたエミッタ
フォロワからなる一対の出力バッファとを備え、前記出
力バッファのうち一方の出力バッファを構成するエミッ
タフォロワ・トランジスタのエミッタと出力端子との間
に抵抗が挿入され、差動入力に極性反転が生じても極性
反転が生じない電圧を出力可能に構成されていることを
特徴とする増幅回路。 - 【請求項３】 上記エミッタフォロワを構成するトラン
ジスタのエミッタと出力端子との間に挿入された上記抵
抗の抵抗値が、上記増幅段を流れ電流と負荷抵抗の抵抗
値との積が上記エミッタフォロワに流れる電流と上記挿
入抵抗の抵抗値との積と等しくなるように設定されてい
ることを特徴とする請求項２に記載の増幅回路。 - 【請求項４】 上記出力バッファはそれぞれエミッタフ
ォロワが２段接続されてなり、上記抵抗を挿入した側の
出力バッファの２段目エミッタフォロワを構成するトラ
ンジスタの面積が、上記抵抗を挿入しない側の出力バッ
ファの２段目エミッタフォロワを構成するトランジスタ
の面積より小さく設定されていることを特徴とする請求
項３に記載の増幅回路。 - 【請求項５】 上記エミッタフォロワ・トランジスタの
エミッタと出力端子との間に挿入された上記抵抗の抵抗
値と、上記差動増幅段の負荷抵抗の抵抗値とが同一に設
定され、かつ、上記差動増幅段に流れる電流と上記エミ
ッタフォロワに流れる電流とが同一に設定されているこ
とを特徴とする請求項３または４に記載の増幅回路。 - 【請求項６】 上記エミッタフォロワ・トランジスタの
エミッタと出力端子との間に挿入した上記抵抗と同じ抵
抗値を有する抵抗を、他方の側の出力バッファを構成す
るエミッタフォロワ・トランジスタのエミッタと電流源
との間に挿入し、正相側と逆相側のエミッタフォロワ・
トランジスタのコレクタ・エミッタ間電圧が等しくなる
ようにしたことを特徴とする請求項３、４または５に記
載の増幅回路。 - 【請求項７】 複数のエミッタフォロワ段からなる上記
出力バッファのうち抵抗が挿入された側の２段目エミッ
タフォロワには、該２段目エミッタフォロワを構成する
トランジスタのコレクタ側に１段目エミッタフォロワの
トランジスタと出力端子の間に挿入した上記抵抗と同一
の抵抗値を有する抵抗を挿入し、また上記抵抗が挿入さ
れていない側の出力バッファの２段目エミッタフォロワ
には、該２段目エミッタフォロワを構成するトランジス
タのコレクタ側に１段目エミッタフォロワのトランジス
タと出力端子の間に挿入した上記抵抗と同一の抵抗値を
有する抵抗をそれぞれ挿入し、正相側と逆相側の２段目
エミッタフォロワ・トランジスタのコレクタ・エミッタ
間電圧が互いに等しくなるようにしたことを特徴とする
請求項４、５または６に記載の増幅回路。 - 【請求項８】 請求項１に記載の増幅回路が利得可変ア
ンプとして、また請求項２から請求項７に記載の増幅回
路が上記利得可変アンプに対する利得制御用電圧を発生
する電圧発生回路として、１つの半導体基板上に形成さ
れてなることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07600497A JP3750884B2 (ja) | 1997-03-27 | 1997-03-27 | 増幅回路および半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07600497A JP3750884B2 (ja) | 1997-03-27 | 1997-03-27 | 増幅回路および半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10276051A true JPH10276051A (ja) | 1998-10-13 |
| JP3750884B2 JP3750884B2 (ja) | 2006-03-01 |
Family
ID=13592674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07600497A Expired - Fee Related JP3750884B2 (ja) | 1997-03-27 | 1997-03-27 | 増幅回路および半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3750884B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7864652B2 (en) * | 2007-09-14 | 2011-01-04 | Sony Corporation | Gain control circuit and optical recording and reproducing device using thereof |
| US11502656B2 (en) | 2018-08-10 | 2022-11-15 | Mitsubishi Electric Corporation | Variable gain amplifier |
-
1997
- 1997-03-27 JP JP07600497A patent/JP3750884B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7864652B2 (en) * | 2007-09-14 | 2011-01-04 | Sony Corporation | Gain control circuit and optical recording and reproducing device using thereof |
| US11502656B2 (en) | 2018-08-10 | 2022-11-15 | Mitsubishi Electric Corporation | Variable gain amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3750884B2 (ja) | 2006-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4267516A (en) | Common-emitter fT doubler amplifier employing a feed forward amplifier to reduce non-linearities and thermal distortion | |
| US3983502A (en) | Bridge-output amplifier with direct-coupled differential-mode feedback | |
| JPH10123182A (ja) | ウィンドウコンパレータ回路 | |
| US3509362A (en) | Switching circuit | |
| JP3750884B2 (ja) | 増幅回路および半導体集積回路 | |
| US5144259A (en) | Amplifier having a push-pull out-put stage | |
| JPH10190375A (ja) | 演算増幅回路 | |
| JP2008544714A (ja) | 低電圧ｖｃｃを供給される差動トランジスタ対電流スイッチ | |
| JP3200152B2 (ja) | 差動入力回路 | |
| JP2757555B2 (ja) | 可変インピーダンス回路 | |
| US6198333B1 (en) | Analog multiplier with thermally compensated gain | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JPS61263305A (ja) | ヒステリシスコンパレ−タ | |
| JP3352104B2 (ja) | カレントミラー回路 | |
| JP3317922B2 (ja) | 半導体装置内蔵用のスイッチ回路 | |
| JP2703951B2 (ja) | 微分演算回路 | |
| JPH05291844A (ja) | レベルシフト回路 | |
| TWI289022B (en) | A variable gain amplifier | |
| JPH0514078A (ja) | 電圧制御増幅器 | |
| JP2001036391A (ja) | コンパレータのヒステリシス生成システム | |
| JPH0546792A (ja) | 掛算回路 | |
| JP2716560B2 (ja) | 半導体集積回路 | |
| SU1145466A1 (ru) | Устройство синхронизации | |
| JPH0754893B2 (ja) | レベルシフト回路 | |
| JPH034615A (ja) | 乗算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20051201 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051202 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20101216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20101216 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20101216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20121216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20121216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |