JPH1027754A - 化合物半導体エピウェーハおよび半導体素子 - Google Patents
化合物半導体エピウェーハおよび半導体素子Info
- Publication number
- JPH1027754A JPH1027754A JP8183057A JP18305796A JPH1027754A JP H1027754 A JPH1027754 A JP H1027754A JP 8183057 A JP8183057 A JP 8183057A JP 18305796 A JP18305796 A JP 18305796A JP H1027754 A JPH1027754 A JP H1027754A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- undoped
- wafer
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 素子を作製した際に素子間の不活性領域の表
面が安定化する化合物半導体エピウェーハと、該エピウ
ェーハのより製作した半導体素子を提供する。 【解決手段】 ＧａＡｓ基板２１上に多層緩衝層２７を
介して化合物半導体エピタキシャル多層構造が形成され
た化合物半導体エピウェーハにおいて、前記多層緩衝層
２７は、アンドープＩｎy Ｇａ1-y Ｐ層２４を内部に含
む。
面が安定化する化合物半導体エピウェーハと、該エピウ
ェーハのより製作した半導体素子を提供する。 【解決手段】 ＧａＡｓ基板２１上に多層緩衝層２７を
介して化合物半導体エピタキシャル多層構造が形成され
た化合物半導体エピウェーハにおいて、前記多層緩衝層
２７は、アンドープＩｎy Ｇａ1-y Ｐ層２４を内部に含
む。
Description
【０００１】
【発明の属する技術分野】本発明は化合物半導体エピウ
ェーハに関し、また、その化合物半導体エピウェーハか
ら形成されたリーク電流や耐圧に優れる電界効果トラン
ジスタなどの半導体素子に関する。
ェーハに関し、また、その化合物半導体エピウェーハか
ら形成されたリーク電流や耐圧に優れる電界効果トラン
ジスタなどの半導体素子に関する。
【０００２】
【従来の技術】ＭＥＳＦＥＴ（金属／半導体接合型電界
効果トランジスタ）やＨＥＭＴ（高電子移動度トランジ
スタ）などの高周波電子デバイス、および、これらを利
用した集積回路は、ＧａＡｓ基板上のエピタキシャル成
長層を利用して形成される。従って、多くの場合、エピ
タキシャル成長層をあらかじめ形成したＧａＡｓ基板
（エピウェーハ）を加工することにより、これらの半導
体素子は形成される。エピウェーハの基本断面構造を図
９に示す。図中、１は半絶縁性ＧａＡｓ基板、２はバッ
ファ層、３は活性層である。この活性層３は、ＭＥＳＦ
ＥＴやＨＥＭＴのデバイス構造に応じて設計される層で
あり、１層あるいは多層の半導体層の積層体により構成
されており、素子の電気的活性な部位の形成に利用され
る。また、バッファ層２は、結晶成長の技術上、高品質
の活性層３をエピタキシャル成長するための緩衝（バッ
ファ）層として必要な層である。このバッファ層２は活
性層３を利用して形成される素子に対し、電気的に影響
を及ぼすことがないように、また、ＧａＡｓ基板１表面
と活性層３を電気的に分離するために、安定な高い電気
抵抗を有する必要がある。この要請から、従来より、バ
ッファ層２の材料として、高抵抗のアンドープＧａＡ
ｓ、アンドープＡｌＧａＡｓ、あるいは、これらを組み
合わせた多層構造が使用されてきた。
効果トランジスタ）やＨＥＭＴ（高電子移動度トランジ
スタ）などの高周波電子デバイス、および、これらを利
用した集積回路は、ＧａＡｓ基板上のエピタキシャル成
長層を利用して形成される。従って、多くの場合、エピ
タキシャル成長層をあらかじめ形成したＧａＡｓ基板
（エピウェーハ）を加工することにより、これらの半導
体素子は形成される。エピウェーハの基本断面構造を図
９に示す。図中、１は半絶縁性ＧａＡｓ基板、２はバッ
ファ層、３は活性層である。この活性層３は、ＭＥＳＦ
ＥＴやＨＥＭＴのデバイス構造に応じて設計される層で
あり、１層あるいは多層の半導体層の積層体により構成
されており、素子の電気的活性な部位の形成に利用され
る。また、バッファ層２は、結晶成長の技術上、高品質
の活性層３をエピタキシャル成長するための緩衝（バッ
ファ）層として必要な層である。このバッファ層２は活
性層３を利用して形成される素子に対し、電気的に影響
を及ぼすことがないように、また、ＧａＡｓ基板１表面
と活性層３を電気的に分離するために、安定な高い電気
抵抗を有する必要がある。この要請から、従来より、バ
ッファ層２の材料として、高抵抗のアンドープＧａＡ
ｓ、アンドープＡｌＧａＡｓ、あるいは、これらを組み
合わせた多層構造が使用されてきた。
【０００３】ところで、これらのエピウェーハを利用し
てＭＥＳＦＥＴやＨＥＭＴを形成する場合、電極間の不
要なリーク電流や寄生容量、あるいは、同一チップ上に
形成される素子間の電気的干渉を避ける目的で、素子領
域以外の電気的活性層をエッチングして除去する方法が
用いられている。即ち、図１０において、素子領域４以
外の不活性領域５では、表面からバッファ層２に達する
部分まではエッチングにより除去される。
てＭＥＳＦＥＴやＨＥＭＴを形成する場合、電極間の不
要なリーク電流や寄生容量、あるいは、同一チップ上に
形成される素子間の電気的干渉を避ける目的で、素子領
域以外の電気的活性層をエッチングして除去する方法が
用いられている。即ち、図１０において、素子領域４以
外の不活性領域５では、表面からバッファ層２に達する
部分まではエッチングにより除去される。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
エピウェーハには以下のような問題があった。即ち、 １）素子領域４以外の電気的活性層をエッチング除去す
る際に、従来からのアンドープＡｌＧａＡｓおよびアン
ドープＧａＡｓ、または、これらの組み合わせを用いた
バッファ層２の場合は、エッチングにより形成された不
活性領域表面５ａは、当然のことながら必ずＡｌＧａＡ
ｓ材料あるいは、ＧａＡｓ材料からなる。ところで、Ｇ
ａＡｓやＡｌＧａＡｓの表面は、一般に大気中で表面に
酸化膜が形成されやすい。さらに、酸化膜中の砒素酸化
物とＧａＡｓがさらに反応し、金属砒素が析出する可能
性があるため、不活性領域表面５ａが不安定であるとい
う問題があった。そこで、エッチングの後に、素子間分
離領域の表面不活性化の目的で、ＳｉＯ2 やＳｉＮ等の
絶縁体膜（パッシベーション膜）を形成する場合があ
る。しかしながら、その場合でも、通常の方法では、バ
ッファ層２と絶縁体膜の界面にＡｌＧａＡｓやＧａＡｓ
材料の酸化物界面層の形成を避けることができず、不活
性領域表面５ａが不安定であるという問題が残る。
エピウェーハには以下のような問題があった。即ち、 １）素子領域４以外の電気的活性層をエッチング除去す
る際に、従来からのアンドープＡｌＧａＡｓおよびアン
ドープＧａＡｓ、または、これらの組み合わせを用いた
バッファ層２の場合は、エッチングにより形成された不
活性領域表面５ａは、当然のことながら必ずＡｌＧａＡ
ｓ材料あるいは、ＧａＡｓ材料からなる。ところで、Ｇ
ａＡｓやＡｌＧａＡｓの表面は、一般に大気中で表面に
酸化膜が形成されやすい。さらに、酸化膜中の砒素酸化
物とＧａＡｓがさらに反応し、金属砒素が析出する可能
性があるため、不活性領域表面５ａが不安定であるとい
う問題があった。そこで、エッチングの後に、素子間分
離領域の表面不活性化の目的で、ＳｉＯ2 やＳｉＮ等の
絶縁体膜（パッシベーション膜）を形成する場合があ
る。しかしながら、その場合でも、通常の方法では、バ
ッファ層２と絶縁体膜の界面にＡｌＧａＡｓやＧａＡｓ
材料の酸化物界面層の形成を避けることができず、不活
性領域表面５ａが不安定であるという問題が残る。
【０００５】２）また、バッファ層２を構成するＡｌＧ
ａＡｓおよびＧａＡｓの表面・界面は、化学的に不安定
であることの他に、電気的にも悪影響を及ぼすという問
題があった。その原因は、これらの表面・界面には、通
常、高密度の界面準位が存在するからである。この高密
度界面準位は、以下に述べるいくつかの点で素子の特性
を制限している。即ち、界面準位を介する電流が、電極
間のリーク電流の原因となり、素子の雑音特性を悪化す
る。また、界面準位を介する電流のために半導体素子の
電極間の耐圧が低くなり、大信号入力時の誤動作や破壊
の原因となる。さらに界面準位を介する電流は、集積回
路の場合、隣接する素子との干渉（サイドゲート効果）
の原因となる。従って、表面不活性化領域の界面準位を
減少させることができれば、３−５族化合物半導体素子
の電極間リーク電流の抑制、電極間耐圧の向上、３−５
族化合物半導体により構成される集積回路の素子間干渉
の抑制が期待できる。
ａＡｓおよびＧａＡｓの表面・界面は、化学的に不安定
であることの他に、電気的にも悪影響を及ぼすという問
題があった。その原因は、これらの表面・界面には、通
常、高密度の界面準位が存在するからである。この高密
度界面準位は、以下に述べるいくつかの点で素子の特性
を制限している。即ち、界面準位を介する電流が、電極
間のリーク電流の原因となり、素子の雑音特性を悪化す
る。また、界面準位を介する電流のために半導体素子の
電極間の耐圧が低くなり、大信号入力時の誤動作や破壊
の原因となる。さらに界面準位を介する電流は、集積回
路の場合、隣接する素子との干渉（サイドゲート効果）
の原因となる。従って、表面不活性化領域の界面準位を
減少させることができれば、３−５族化合物半導体素子
の電極間リーク電流の抑制、電極間耐圧の向上、３−５
族化合物半導体により構成される集積回路の素子間干渉
の抑制が期待できる。
【０００６】そこで、本発明は、電気的不活性領域のエ
ピタキシャル層構造を改良することにより、素子間分離
のために活性層領域を選択除去された後の不活性領域の
表面を安定化する化合物半導体エピウェーハと、その化
合物半導体エピウェーハを用いて形成された半導体素子
を提供することを目的とする。
ピタキシャル層構造を改良することにより、素子間分離
のために活性層領域を選択除去された後の不活性領域の
表面を安定化する化合物半導体エピウェーハと、その化
合物半導体エピウェーハを用いて形成された半導体素子
を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は上記問題点を解
決すべくなされたもので、請求項１記載の発明は、Ｇａ
Ａｓ基板上に多層緩衝層を介して化合物半導体エピタキ
シャル多層構造が形成された化合物半導体エピウェーハ
において、前記多層緩衝層は、アンドープＩｎ y Ｇａ
1-y Ｐ層を内部に含むことを特徴とするものである。ま
た、請求項２記載の発明は、ＧａＡｓ基板上に多層緩衝
層を介して化合物半導体エピタキシャル多層構造が形成
された半導体素子において、前記多層緩衝層は、アンド
ープＩｎy Ｇａ1-y Ｐ層を内部に含むことを特徴とする
ものである。
決すべくなされたもので、請求項１記載の発明は、Ｇａ
Ａｓ基板上に多層緩衝層を介して化合物半導体エピタキ
シャル多層構造が形成された化合物半導体エピウェーハ
において、前記多層緩衝層は、アンドープＩｎ y Ｇａ
1-y Ｐ層を内部に含むことを特徴とするものである。ま
た、請求項２記載の発明は、ＧａＡｓ基板上に多層緩衝
層を介して化合物半導体エピタキシャル多層構造が形成
された半導体素子において、前記多層緩衝層は、アンド
ープＩｎy Ｇａ1-y Ｐ層を内部に含むことを特徴とする
ものである。
【０００８】本発明は、新しい実験的知見に基づくもの
である。即ち、素子形成における表面不活性化の手法と
して、従来はＧａＡｓやＡｌＧａＡｓ層に接して直接に
絶縁体膜が形成されていたが、本発明では、ＧａＡｓや
ＡｌＧａＡｓなどからなる多層緩衝層上にＩｎy Ｇａ
1-y Ｐ層を形成し、素子領域エッチングの際に、Ｉｎy
Ｇａ1-y Ｐを露出させることで、酸化膜の形成を防ぐこ
とができる。また、露出させたＩｎy Ｇａ1-y Ｐ上に絶
縁膜を形成してもよい。
である。即ち、素子形成における表面不活性化の手法と
して、従来はＧａＡｓやＡｌＧａＡｓ層に接して直接に
絶縁体膜が形成されていたが、本発明では、ＧａＡｓや
ＡｌＧａＡｓなどからなる多層緩衝層上にＩｎy Ｇａ
1-y Ｐ層を形成し、素子領域エッチングの際に、Ｉｎy
Ｇａ1-y Ｐを露出させることで、酸化膜の形成を防ぐこ
とができる。また、露出させたＩｎy Ｇａ1-y Ｐ上に絶
縁膜を形成してもよい。
【０００９】そこで、本発明は、例えば図１に示す素子
構造を可能にする化合物半導体エピウェーハを提供する
ものである。図中、１１は半絶縁性ＧａＡｓ基板、１
２、１４はバッファ層、１３はＩｎy Ｇａ1-y Ｐ層、１
５は活性層である。ここで、Ｉｎy Ｇａ1-y Ｐ層１３を
バッファ層の内部に含めるように、バッファ層１２、１
４の間に挿入した理由は、以下の通りである。ＩｎＧａ
ＰはＧａＡｓ、ＡｌＧａＡｓなどに比べて酸化され難
く、界面準位も形成され難いので、従来技術での問題が
解決される。また、活性層は、電気的活性化のために通
常はドーピングされているため、バッファ層の活性層に
接する部分は、活性層からのドーパントの拡散により、
若干抵抗が低下するのだが、予めＩｎy Ｇａ1-y Ｐ層１
３上に高抵抗バッファ層１４を介して活性層１５を積層
すると、Ｉｎy Ｇａ1-y Ｐ層１３は活性層１５からのド
ーパントの拡散により抵抗低下抑制も期待できる。従っ
て、素子領域１６、１６間の不活性領域１７の表面を、
Ｉｎy Ｇａ1-y Ｐ層１３に接して絶縁体膜を積層して形
成すると、電気絶縁性を要求される不活性領域１７は良
好な絶縁特性を有することになる。なお、不活性領域１
７の表面は絶縁体膜で覆われることなく、Ｉｎy Ｇａ
1-y Ｐ層１３が露出していてもよい。
構造を可能にする化合物半導体エピウェーハを提供する
ものである。図中、１１は半絶縁性ＧａＡｓ基板、１
２、１４はバッファ層、１３はＩｎy Ｇａ1-y Ｐ層、１
５は活性層である。ここで、Ｉｎy Ｇａ1-y Ｐ層１３を
バッファ層の内部に含めるように、バッファ層１２、１
４の間に挿入した理由は、以下の通りである。ＩｎＧａ
ＰはＧａＡｓ、ＡｌＧａＡｓなどに比べて酸化され難
く、界面準位も形成され難いので、従来技術での問題が
解決される。また、活性層は、電気的活性化のために通
常はドーピングされているため、バッファ層の活性層に
接する部分は、活性層からのドーパントの拡散により、
若干抵抗が低下するのだが、予めＩｎy Ｇａ1-y Ｐ層１
３上に高抵抗バッファ層１４を介して活性層１５を積層
すると、Ｉｎy Ｇａ1-y Ｐ層１３は活性層１５からのド
ーパントの拡散により抵抗低下抑制も期待できる。従っ
て、素子領域１６、１６間の不活性領域１７の表面を、
Ｉｎy Ｇａ1-y Ｐ層１３に接して絶縁体膜を積層して形
成すると、電気絶縁性を要求される不活性領域１７は良
好な絶縁特性を有することになる。なお、不活性領域１
７の表面は絶縁体膜で覆われることなく、Ｉｎy Ｇａ
1-y Ｐ層１３が露出していてもよい。
【００１０】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を詳細に説明する。図２は、本発明にかかる化
合物半導体エピウェーハの実施形態を示す断面図であ
る。図中、２１は半絶縁性ＧａＡｓ基板、、２２はアン
ドープＧａＡｓ層、２３、２５はアンドープＡｌx Ｇａ
1-x Ａｓ層、２４はアンドープＩｎy Ｇａ1-yＰ層、２
６は活性層である。アンドープＧａＡｓ層２２、アンド
ープＡｌx Ｇａ 1-x Ａｓ層２３、２５、アンドープＩｎ
y Ｇａ1-y Ｐ層２４は多層緩衝層２７を構成する。
施の形態を詳細に説明する。図２は、本発明にかかる化
合物半導体エピウェーハの実施形態を示す断面図であ
る。図中、２１は半絶縁性ＧａＡｓ基板、、２２はアン
ドープＧａＡｓ層、２３、２５はアンドープＡｌx Ｇａ
1-x Ａｓ層、２４はアンドープＩｎy Ｇａ1-yＰ層、２
６は活性層である。アンドープＧａＡｓ層２２、アンド
ープＡｌx Ｇａ 1-x Ａｓ層２３、２５、アンドープＩｎ
y Ｇａ1-y Ｐ層２４は多層緩衝層２７を構成する。
【００１１】ここで、Ｉｎy Ｇａ1-y Ｐ層２４に要求さ
れる特性は、そのＩｎＰモル組成ｙの値が０から０. ５
程度の範囲で発明の効果が期待されるが、望ましくは、
Ｉｎ酸化物の形成を避けるために、ｙの値はできるだけ
小さい（ｙ＝０）ことが良い。その理由は、ｙが大きく
なるほどＩｎの酸化物の形成の恐れが大きくなり、Ｉｎ
の酸化物は導電性を示すために好ましくないからであ
る。一方、別の観点から、ＧａＡｓ基板との格子整合性
を維持するためには、組成ｙの値は格子整合条件ｙ＝
０. ４９にできるだけ近い組成であることが望ましい。
従って、格子整合条件より大きくはずれたｙ＜０. ３
程度のＩｎＧａＰ層を形成して、且つエピタキシャル層
に格子緩和を発生させないためには、Ｉｎy Ｇａ1-y Ｐ
層２４の厚さは薄くする必要がある。例えば組成ｙ＝
０. ２のＩｎＧａＰ層の場合、厚さは、１ｎｍ程度とす
る必要がある。
れる特性は、そのＩｎＰモル組成ｙの値が０から０. ５
程度の範囲で発明の効果が期待されるが、望ましくは、
Ｉｎ酸化物の形成を避けるために、ｙの値はできるだけ
小さい（ｙ＝０）ことが良い。その理由は、ｙが大きく
なるほどＩｎの酸化物の形成の恐れが大きくなり、Ｉｎ
の酸化物は導電性を示すために好ましくないからであ
る。一方、別の観点から、ＧａＡｓ基板との格子整合性
を維持するためには、組成ｙの値は格子整合条件ｙ＝
０. ４９にできるだけ近い組成であることが望ましい。
従って、格子整合条件より大きくはずれたｙ＜０. ３
程度のＩｎＧａＰ層を形成して、且つエピタキシャル層
に格子緩和を発生させないためには、Ｉｎy Ｇａ1-y Ｐ
層２４の厚さは薄くする必要がある。例えば組成ｙ＝
０. ２のＩｎＧａＰ層の場合、厚さは、１ｎｍ程度とす
る必要がある。
【００１２】このＩｎy Ｇａ1-y Ｐ層２４を素子間分離
に利用するには、素子間分離領域の半導体層、図２にお
いては活性層２６、アンドープＡｌx Ｇａ1-x Ａｓ層２
５をＩｎy Ｇａ1-y Ｐ層２４に達するまでエッチング除
去する必要がある。このエッチング処理は、フッ酸ある
いはアンモニア系のエッチング液により高精度に選択的
に行うことが可能である。但し、選択エッチングが可能
である程度にＩｎy Ｇａ1-y Ｐ層２４は厚くなければな
らない。Ｉｎy Ｇａ1-y Ｐ層２４の厚さの下限は０．５
ｎｍ程度である。
に利用するには、素子間分離領域の半導体層、図２にお
いては活性層２６、アンドープＡｌx Ｇａ1-x Ａｓ層２
５をＩｎy Ｇａ1-y Ｐ層２４に達するまでエッチング除
去する必要がある。このエッチング処理は、フッ酸ある
いはアンモニア系のエッチング液により高精度に選択的
に行うことが可能である。但し、選択エッチングが可能
である程度にＩｎy Ｇａ1-y Ｐ層２４は厚くなければな
らない。Ｉｎy Ｇａ1-y Ｐ層２４の厚さの下限は０．５
ｎｍ程度である。
【００１３】Ｉｎy Ｇａ1-y Ｐ層２４を挟む形で高抵抗
バッファ層を構成するアンドープＡｌx Ｇａ1-x Ａｓ層
２３、２５は、多層緩衝層２７に要求される高抵抗性や
耐圧、不活性領域の加工設計からその組成や厚さが決定
される。例えば、高パワーのＭＥＳＦＥＴの場合、多層
緩衝層２７の耐圧が大きいことが必要であり、アンドー
プＡｌx Ｇａ1-x Ａｓ層２５の厚さは１μｍ程度は必要
である。一方、ＨＥＭＴの場合は、耐圧よりも微小信号
に対するノイズ特性に優れることが要求されるため、ア
ンドープＡｌx Ｇａ1-x Ａｓ層２５は０．１μｍ程度に
薄いことが好ましい。
バッファ層を構成するアンドープＡｌx Ｇａ1-x Ａｓ層
２３、２５は、多層緩衝層２７に要求される高抵抗性や
耐圧、不活性領域の加工設計からその組成や厚さが決定
される。例えば、高パワーのＭＥＳＦＥＴの場合、多層
緩衝層２７の耐圧が大きいことが必要であり、アンドー
プＡｌx Ｇａ1-x Ａｓ層２５の厚さは１μｍ程度は必要
である。一方、ＨＥＭＴの場合は、耐圧よりも微小信号
に対するノイズ特性に優れることが要求されるため、ア
ンドープＡｌx Ｇａ1-x Ａｓ層２５は０．１μｍ程度に
薄いことが好ましい。
【００１４】
【実施例】なお、以下の実施例は、本発明を具体化した
一例であって、本願発明の技術的範囲を限定するもので
はない。 ［実施例１］本発明の実施例としてＭＥＳＦＥＴ用のエ
ピウェーハについて説明する。エピタキシャル層成長用
基板として表面の面方位が（１００）２度オフの半絶縁
性ＧａＡｓ基板を使用して、有機金属気相成長（ＭＯＣ
ＶＤ）法により図３に示すエピタキシャル層を形成し
た。以下、このエピウェーハのエピタキシャル成長の方
法を述べる。半絶縁性ＧａＡｓ基板２１上に厚さ５００
ｎｍのアンドープＧａＡｓ層２２を成長した後に、厚さ
５００ｎｍのアンドープＡｌx Ｇａ1-X Ａｓ層２３（ｘ
＝０．２５）を成長し、この上に厚さ１ｎｍのＩｎy Ｇ
ａ1-y Ｐ層２４（ｙ＝０．２）を成長した後、さらに厚
さ５００ｎｍのアンドープＡｌx Ｇａ1-X Ａｓ層２５
（ｘ＝０．２５）を成長して多層緩衝層２７を形成し
た。さらに厚さ２００ｎｍのＳｉドープＧａＡｓ活性層
２６を成長した。活性層２６のＳｉドープ密度は１×１
０17cm-3である。結晶成長時の基板温度は６４０℃で、
ＧａＡｓおよびＡｌＧａＡｓの原料にＴＭＧ（トリメチ
ルガリウム）、ＴＭＡ（トリメチルアルミニウム）、Ａ
ｓＨ3 （アルシン）を使用し、ＩｎＧａＰの原料にはＴ
ＭＩ（トリメチルインジウム）、ＴＭＧ、ＰＨ3 （フォ
スフィン）を使用した。特性比較のため、上記実施例１
においてＩｎy Ｇａ1-y Ｐ層２４（ｙ＝０．２）を成長
せず、その他は同一の試料を製作し、これを比較試料と
した。
一例であって、本願発明の技術的範囲を限定するもので
はない。 ［実施例１］本発明の実施例としてＭＥＳＦＥＴ用のエ
ピウェーハについて説明する。エピタキシャル層成長用
基板として表面の面方位が（１００）２度オフの半絶縁
性ＧａＡｓ基板を使用して、有機金属気相成長（ＭＯＣ
ＶＤ）法により図３に示すエピタキシャル層を形成し
た。以下、このエピウェーハのエピタキシャル成長の方
法を述べる。半絶縁性ＧａＡｓ基板２１上に厚さ５００
ｎｍのアンドープＧａＡｓ層２２を成長した後に、厚さ
５００ｎｍのアンドープＡｌx Ｇａ1-X Ａｓ層２３（ｘ
＝０．２５）を成長し、この上に厚さ１ｎｍのＩｎy Ｇ
ａ1-y Ｐ層２４（ｙ＝０．２）を成長した後、さらに厚
さ５００ｎｍのアンドープＡｌx Ｇａ1-X Ａｓ層２５
（ｘ＝０．２５）を成長して多層緩衝層２７を形成し
た。さらに厚さ２００ｎｍのＳｉドープＧａＡｓ活性層
２６を成長した。活性層２６のＳｉドープ密度は１×１
０17cm-3である。結晶成長時の基板温度は６４０℃で、
ＧａＡｓおよびＡｌＧａＡｓの原料にＴＭＧ（トリメチ
ルガリウム）、ＴＭＡ（トリメチルアルミニウム）、Ａ
ｓＨ3 （アルシン）を使用し、ＩｎＧａＰの原料にはＴ
ＭＩ（トリメチルインジウム）、ＴＭＧ、ＰＨ3 （フォ
スフィン）を使用した。特性比較のため、上記実施例１
においてＩｎy Ｇａ1-y Ｐ層２４（ｙ＝０．２）を成長
せず、その他は同一の試料を製作し、これを比較試料と
した。
【００１５】次に上記エピウェーハの評価をするため
に、電気特性評価用電極構造を製作した。図４（ａ）、
（ｂ）はそれぞれ、本実施例試料および比較試料の評価
用電極構造の断面図である。上記電極構造の形成は、次
のようにして行った。即ち、 １）はじめに図４（ａ）、（ｂ）における幅１０μｍの
エッチング領域２９以外をフォトレジストで覆い、フッ
酸系のエッチング液によりエッチング領域２９（素子間
分離領域に相当）の活性層２６および第２のアンドープ
Ａｌx Ｇａ1-X Ａｓ層２５（ｘ＝０．２５）までを選択
エッチングで除去した。なお、比較試料では、Ｉｎy Ｇ
ａ1-y Ｐ層２４（ｙ＝０．２）がないため選択エッチン
グができないが、エッチング時間を調整することによ
り、実施例試料と同様のエッチング除去量を実現した。 ２）次に図４（ａ）、（ｂ）において、電極２８に相当
する部分以外をフォトレジストで覆い、ＡｕＧｅＮｉ電
極を蒸着し、リフトオフ法により電極２８とし、さらに
４００℃、５分の不活性ガス雰囲気熱処理によりオーミ
ック電極を形成した。 以上のようにして形成された本実施例試料（図４
（ａ））と比較試料（図４（ｂ））では、エッチング領
域２９の表面がＩｎＧａＰ層とＡｌＧａＡｓ層の違いが
あること以外は、全く同一の構造であることがわかる。
１０μm のエッチング領域２７を挟んで対向する電極２
８間の電流−電圧特性を評価した。その結果を図５に示
す。図５からわかるよに、印加電圧２０Ｖまでのリーク
電流は、本実施例試料、比較試料ともに同程度である
が、比較試料では、２５Ｖ程度で、電流の立ち上がりが
観測される。本実施例試料の場合は、５０Ｖまで印加し
たが、このような立ち上がりは観測されなかった。従っ
て、本実施例試料においては、素子間のリーク電流や耐
圧が比較試料よりも改善されていることがわかる。この
ことから、本実施例試料においては、素子間分離領域の
電気特性が改善されていることが示された。
に、電気特性評価用電極構造を製作した。図４（ａ）、
（ｂ）はそれぞれ、本実施例試料および比較試料の評価
用電極構造の断面図である。上記電極構造の形成は、次
のようにして行った。即ち、 １）はじめに図４（ａ）、（ｂ）における幅１０μｍの
エッチング領域２９以外をフォトレジストで覆い、フッ
酸系のエッチング液によりエッチング領域２９（素子間
分離領域に相当）の活性層２６および第２のアンドープ
Ａｌx Ｇａ1-X Ａｓ層２５（ｘ＝０．２５）までを選択
エッチングで除去した。なお、比較試料では、Ｉｎy Ｇ
ａ1-y Ｐ層２４（ｙ＝０．２）がないため選択エッチン
グができないが、エッチング時間を調整することによ
り、実施例試料と同様のエッチング除去量を実現した。 ２）次に図４（ａ）、（ｂ）において、電極２８に相当
する部分以外をフォトレジストで覆い、ＡｕＧｅＮｉ電
極を蒸着し、リフトオフ法により電極２８とし、さらに
４００℃、５分の不活性ガス雰囲気熱処理によりオーミ
ック電極を形成した。 以上のようにして形成された本実施例試料（図４
（ａ））と比較試料（図４（ｂ））では、エッチング領
域２９の表面がＩｎＧａＰ層とＡｌＧａＡｓ層の違いが
あること以外は、全く同一の構造であることがわかる。
１０μm のエッチング領域２７を挟んで対向する電極２
８間の電流−電圧特性を評価した。その結果を図５に示
す。図５からわかるよに、印加電圧２０Ｖまでのリーク
電流は、本実施例試料、比較試料ともに同程度である
が、比較試料では、２５Ｖ程度で、電流の立ち上がりが
観測される。本実施例試料の場合は、５０Ｖまで印加し
たが、このような立ち上がりは観測されなかった。従っ
て、本実施例試料においては、素子間のリーク電流や耐
圧が比較試料よりも改善されていることがわかる。この
ことから、本実施例試料においては、素子間分離領域の
電気特性が改善されていることが示された。
【００１６】次に図３に示したエピウエハを使用して、
図６に示したＭＥＳＦＥＴの形成手順を述べる。その手
順は以下の通りである。即ち、 １）はじめに素子間分離領域３１以外をフォトレジスト
で覆い、フッ酸系のエッチング液により素子間分離領域
３１の活性層２６および第２のアンドープＡｌxＧａ
1-x Ａｓ層２５までを選択エッチング除去した。 ２）次にＦＥＴのソースおよびドレイン電極３２に相当
する部分以外をフォトレジストで覆い、ＡｕＧｅＮｉ電
極を蒸着し、リフトオフ法により電極とし、さらに４０
０℃、５分の不活性ガス雰囲気熱処理によりオーミック
電極３２を形成した。さらにゲート電極３３となる部分
以外をフォトレジストで覆い、５０ｎｍのリセスエッチ
ングを行った後、Ａｌ電極を蒸着し、リフトオフ法によ
りゲート部のショットキ電極３３とした。
図６に示したＭＥＳＦＥＴの形成手順を述べる。その手
順は以下の通りである。即ち、 １）はじめに素子間分離領域３１以外をフォトレジスト
で覆い、フッ酸系のエッチング液により素子間分離領域
３１の活性層２６および第２のアンドープＡｌxＧａ
1-x Ａｓ層２５までを選択エッチング除去した。 ２）次にＦＥＴのソースおよびドレイン電極３２に相当
する部分以外をフォトレジストで覆い、ＡｕＧｅＮｉ電
極を蒸着し、リフトオフ法により電極とし、さらに４０
０℃、５分の不活性ガス雰囲気熱処理によりオーミック
電極３２を形成した。さらにゲート電極３３となる部分
以外をフォトレジストで覆い、５０ｎｍのリセスエッチ
ングを行った後、Ａｌ電極を蒸着し、リフトオフ法によ
りゲート部のショットキ電極３３とした。
【００１７】［実施例２］次に本発明のもう一つの実施
例としてＨＥＭＴ用のエピウェーハについて説明する。
エピタキシャル層成長用基板として表面の面方位が（１
００）２度オフの半絶縁性ＧａＡｓ基板を使用して、有
機金属気相成長（ＭＯＣＶＤ）法により図７に示すエピ
タキシャル層を形成した。以下に、エピタキシャル成長
の方法を述べる。先ず、半絶縁性ＧａＡｓ基板２１上に
厚さ５００ｎｍのアンドープＧａＡｓ層２２を成長した
後に、厚さ５００ｎｍのアンドープＡｌx Ｇａ1-X Ａｓ
層２３（ｘ＝０．２５）を成長し、この上に厚さ１ｎｍ
のアンドープＩｎy Ｇａ1-y Ｐ層２４（ｙ＝０．２）を
成長した後、さらに厚さ１００ｎｍのアンドープＡｌx
Ｇａ1-x Ａｓ層２５（ｘ＝０．２５）を成長する。さら
に厚さ５０ｎｍのアンドープＧａＡｓ層４１を成長して
多層緩衝層４５を形成した。さらに、この上にＨＥＭＴ
のチャネル層となるアンドープＩｎz Ｇａ1-z Ａｓ層４
２（ｚ＝０．２）を１０ｎｍ成長し、さらに厚さ３５ｎ
ｍのＳｉドープＡｌＧａＡｓキャリア供給層４３を成長
した。最後にオーミック電極を形成しやすくするため、
５０ｎｍのＳｉドープＧａＡｓキャップ層４４を形成
し、活性層４６を構成した。キャリア供給層４３のＳｉ
ドープ密度は１×１０18ｃｍ-3、キャップ層４４のＳｉ
ドープ密度は３×１０18ｃｍ-3である。結晶成長時の基
板温度は６４０℃で、ＧａＡｓおよびＡｌＧａＡｓの原
料にＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチ
ルアルミニウム）、ＡｓＨ3 （アルシン）を使用し、Ｉ
ｎＧａＰの原料にはＴＭＩ（トリメチルインジウム）、
ＴＭＧ、ＰＨ3 （フォスフィン）を使用した。また、Ｉ
ｎＧａＡｓの原料にはＴＭＩ、ＴＭＧ、ＡｓＨ3 を使用
した。このエピウェーハを使用して形成された素子間分
離領域３１を含むＨＥＭＴの断面を図８に示す。
例としてＨＥＭＴ用のエピウェーハについて説明する。
エピタキシャル層成長用基板として表面の面方位が（１
００）２度オフの半絶縁性ＧａＡｓ基板を使用して、有
機金属気相成長（ＭＯＣＶＤ）法により図７に示すエピ
タキシャル層を形成した。以下に、エピタキシャル成長
の方法を述べる。先ず、半絶縁性ＧａＡｓ基板２１上に
厚さ５００ｎｍのアンドープＧａＡｓ層２２を成長した
後に、厚さ５００ｎｍのアンドープＡｌx Ｇａ1-X Ａｓ
層２３（ｘ＝０．２５）を成長し、この上に厚さ１ｎｍ
のアンドープＩｎy Ｇａ1-y Ｐ層２４（ｙ＝０．２）を
成長した後、さらに厚さ１００ｎｍのアンドープＡｌx
Ｇａ1-x Ａｓ層２５（ｘ＝０．２５）を成長する。さら
に厚さ５０ｎｍのアンドープＧａＡｓ層４１を成長して
多層緩衝層４５を形成した。さらに、この上にＨＥＭＴ
のチャネル層となるアンドープＩｎz Ｇａ1-z Ａｓ層４
２（ｚ＝０．２）を１０ｎｍ成長し、さらに厚さ３５ｎ
ｍのＳｉドープＡｌＧａＡｓキャリア供給層４３を成長
した。最後にオーミック電極を形成しやすくするため、
５０ｎｍのＳｉドープＧａＡｓキャップ層４４を形成
し、活性層４６を構成した。キャリア供給層４３のＳｉ
ドープ密度は１×１０18ｃｍ-3、キャップ層４４のＳｉ
ドープ密度は３×１０18ｃｍ-3である。結晶成長時の基
板温度は６４０℃で、ＧａＡｓおよびＡｌＧａＡｓの原
料にＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチ
ルアルミニウム）、ＡｓＨ3 （アルシン）を使用し、Ｉ
ｎＧａＰの原料にはＴＭＩ（トリメチルインジウム）、
ＴＭＧ、ＰＨ3 （フォスフィン）を使用した。また、Ｉ
ｎＧａＡｓの原料にはＴＭＩ、ＴＭＧ、ＡｓＨ3 を使用
した。このエピウェーハを使用して形成された素子間分
離領域３１を含むＨＥＭＴの断面を図８に示す。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
ＧａＡｓ基板上に多層緩衝層を介して化合物半導体エピ
タキシャル多層構造が形成された化合物半導体エピウェ
ーハにおいて、前記多層緩衝層は、アンドープＩｎy Ｇ
ａ1-y Ｐ層を内部に含むため、このエピウェーハを用い
て素子を形成した際に、素子間の不活性領域の表面が安
定化するという優れた効果がある。
ＧａＡｓ基板上に多層緩衝層を介して化合物半導体エピ
タキシャル多層構造が形成された化合物半導体エピウェ
ーハにおいて、前記多層緩衝層は、アンドープＩｎy Ｇ
ａ1-y Ｐ層を内部に含むため、このエピウェーハを用い
て素子を形成した際に、素子間の不活性領域の表面が安
定化するという優れた効果がある。
【図１】本発明に係る化合物半導体エピウェーハで製作
した半導体素子の概念説明図である。
した半導体素子の概念説明図である。
【図２】本発明にかかる化合物半導体エピウェーハの一
実施形態の断面図である。
実施形態の断面図である。
【図３】本発明にかかる化合物半導体エピウェーハの一
実施例の断面図である。
実施例の断面図である。
【図４】（ａ）、（ｂ）はそれぞれ、上記実施例試料お
よび比較試料の評価用電極構造の断面図である。
よび比較試料の評価用電極構造の断面図である。
【図５】図４に示した評価用電極構造を有する実施例試
料および比較試料の電流−電圧特性を示す図である。
料および比較試料の電流−電圧特性を示す図である。
【図６】図３に示したエピウェーハを使用して製作した
ＭＥＳＦＥＴの断面図である。
ＭＥＳＦＥＴの断面図である。
【図７】本発明にかかる化合物半導体エピウェーハの他
の実施例の断面図である。
の実施例の断面図である。
【図８】図７に示したエピウェーハを使用して形成され
た素子間分離領域を含むＨＥＭＴの断面図である。
た素子間分離領域を含むＨＥＭＴの断面図である。
【図９】従来の化合物半導体エピウェーハの断面図であ
る。
る。
【図１０】従来の化合物半導体エピウェーハから製作さ
れた素子の断面図である。
れた素子の断面図である。
１１、２１ 半絶縁性ＧａＡｓ基板 １２、１４、 バッファ層 １３ Ｉｎy Ｇａ1-y Ｐ層 １５、２６、４６ 活性層 １６ 素子領域 １７ 不活性領域 ２２、４１ アンドープＧａＡｓ層 ２３、２５ アンドープＡｌx Ｇａ1-x Ａｓ
層 ２４ アンドープＩｎy Ｇａ1-y Ｐ層 ２７、４５ 多層緩衝層 ２８、３２、３３ 電極 ２９ エッチング領域 ３１ 素子間分離領域 ４２ アンドープＩｎz Ｇａ1-z Ｐ層 ４３ キャリア供給層 ４４ キャップ層
層 ２４ アンドープＩｎy Ｇａ1-y Ｐ層 ２７、４５ 多層緩衝層 ２８、３２、３３ 電極 ２９ エッチング領域 ３１ 素子間分離領域 ４２ アンドープＩｎz Ｇａ1-z Ｐ層 ４３ キャリア供給層 ４４ キャップ層
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812
Claims (2)
- 【請求項１】 ＧａＡｓ基板上に多層緩衝層を介して化
合物半導体エピタキシャル多層構造が形成された化合物
半導体エピウェーハにおいて、前記多層緩衝層は、アン
ドープＩｎy Ｇａ1-y Ｐ層を内部に含むことを特徴とす
る化合物半導体エピウェーハ。 - 【請求項２】 ＧａＡｓ基板上に多層緩衝層を介して化
合物半導体エピタキシャル多層構造が形成された半導体
素子において、前記多層緩衝層は、アンドープＩｎy Ｇ
ａ1-y Ｐ層を内部に含むことを特徴とする半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8183057A JPH1027754A (ja) | 1996-07-12 | 1996-07-12 | 化合物半導体エピウェーハおよび半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8183057A JPH1027754A (ja) | 1996-07-12 | 1996-07-12 | 化合物半導体エピウェーハおよび半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027754A true JPH1027754A (ja) | 1998-01-27 |
Family
ID=16128993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8183057A Pending JPH1027754A (ja) | 1996-07-12 | 1996-07-12 | 化合物半導体エピウェーハおよび半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1027754A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118553764A (zh) * | 2024-07-26 | 2024-08-27 | 厦门市三安集成电路有限公司 | 一种半导体器件 |
-
1996
- 1996-07-12 JP JP8183057A patent/JPH1027754A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118553764A (zh) * | 2024-07-26 | 2024-08-27 | 厦门市三安集成电路有限公司 | 一种半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12034051B2 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
| KR100571071B1 (ko) | 전계효과트랜지스터및그제조방법 | |
| US6797994B1 (en) | Double recessed transistor | |
| EP2657976B1 (en) | Compound Semiconductor Device and Manufacturing Method of the Same | |
| US6870203B2 (en) | Field-effect semiconductor device and method for making the same | |
| US7829957B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000277724A (ja) | 電界効果トランジスタとそれを備えた半導体装置及びその製造方法 | |
| US20070194295A1 (en) | Semiconductor device of Group III nitride semiconductor having oxide protective insulating film formed on part of the active region | |
| US5610410A (en) | III-V compound semiconductor device with Schottky electrode of increased barrier height | |
| US20060076585A1 (en) | Semiconductor resistor and method for manufacturing the same | |
| KR0174879B1 (ko) | 화합물 반도체 소자의 격리방법 | |
| KR20220083619A (ko) | 고전자이동도 트랜지스터 및 그 제조방법 | |
| JP3380139B2 (ja) | 高電子移動度トランジスタおよびその製造方法 | |
| US5219772A (en) | Method for making field effect devices with ultra-short gates | |
| TW202345402A (zh) | 半導體裝置 | |
| JP2000208753A (ja) | 半導体装置とその製造方法 | |
| JPH1027754A (ja) | 化合物半導体エピウェーハおよび半導体素子 | |
| KR100707325B1 (ko) | 헤테로 접합 전계 효과 트랜지스터 및 그 제조방법 | |
| US20250240997A1 (en) | Improved hemt device, in particular depletion mode device, and manufacturing process thereof | |
| KR100351812B1 (ko) | 질화갈륨 화합물 반도체 소자 및 그 제조방법 | |
| JP3405684B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| KR950001167B1 (ko) | 화합물 반도체소자 및 그 제조방법 | |
| JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2001267554A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2682032B2 (ja) | 半導体装置の製造方法 |