JPH1027791A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JPH1027791A
JPH1027791A JP18059296A JP18059296A JPH1027791A JP H1027791 A JPH1027791 A JP H1027791A JP 18059296 A JP18059296 A JP 18059296A JP 18059296 A JP18059296 A JP 18059296A JP H1027791 A JPH1027791 A JP H1027791A
Authority
JP
Japan
Prior art keywords
insulating protective
protective layer
semiconductor device
filler
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18059296A
Other languages
Japanese (ja)
Inventor
Shin Morishima
森島  慎
Kazuhiro Suzuki
和弘 鈴木
Susumu Murakami
進 村上
Yasuo Onose
保夫 小野瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18059296A priority Critical patent/JPH1027791A/en
Publication of JPH1027791A publication Critical patent/JPH1027791A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】電荷密度の変動や漏れ電流の増加を回避し高信
頼性の半導体装置を提供する。 【解決手段】半導体装置は、nベース層1,pベース層
2,pエミッタ層3,nエミッタ層4のp−n接合部分
が側面に露出している半導体基体の該露出側面のp−n
接合部分上に、第1絶縁保護層5と第2絶縁保護層8と
を形成し、該第2絶縁保護層8中のフィラー9で形成さ
れる誘電率が該半導体基体の中心線から外周方向に傾斜
分布になっているものである。
(57) Abstract: Provided is a highly reliable semiconductor device which avoids fluctuations in charge density and increases in leakage current. A semiconductor device includes a pn junction on an exposed side surface of a semiconductor substrate in which a pn junction portion of an n base layer, a p base layer, a p emitter layer, and an n emitter layer is exposed on a side surface.
A first insulating protective layer 5 and a second insulating protective layer 8 are formed on the joint portion, and the dielectric constant formed by the filler 9 in the second insulating protective layer 8 is set such that the dielectric constant is from the center line of the semiconductor substrate toward the outer periphery. It has a slope distribution.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、サイリスタやダイ
オードなどの高電圧が印加される半導体装置に係り、高
電圧印加時においても安定な電圧阻止特性を有する高耐
圧半導体装置に関する。
The present invention relates to a semiconductor device to which a high voltage is applied, such as a thyristor or a diode, and to a high breakdown voltage semiconductor device having a stable voltage blocking characteristic even when a high voltage is applied.

【0002】[0002]

【従来の技術】サイリスタやゲートターンオンサイリス
タ、ダイオード等の高耐圧半導体装置では、半導体基体
の側面がベベル形状に加工され、該加工側面に安定化保
護膜が形成されている。そして、高耐圧半導体装置の高
信頼化に関する従来技術としては、特開平6−53485号公
報に開示された技術が知られている。この技術では、サ
イリスタの側面の中央部分が窪みを有するように傾斜さ
せて加工されている。このように傾斜させることにより
半導体基体側面のp-n-p構造部分の1つのp-n接合に逆バ
イアス電圧が印加された場合に、前記p-n接合の表面の
空乏層が正ベベル構造によって主にn層側に拡がり、半
導体装置の耐圧を高くすることができる。
2. Description of the Related Art In a high breakdown voltage semiconductor device such as a thyristor, a gate turn-on thyristor, or a diode, a side surface of a semiconductor substrate is processed into a bevel shape, and a stabilized protective film is formed on the processed side surface. As a conventional technique relating to high reliability of a high breakdown voltage semiconductor device, a technique disclosed in Japanese Patent Application Laid-Open No. 6-53485 is known. In this technique, the thyristor is machined so as to be inclined so that the central portion of the side surface has a depression. With this inclination, when a reverse bias voltage is applied to one pn junction of the pnp structure on the side surface of the semiconductor substrate, the depletion layer on the surface of the pn junction expands mainly to the n-layer side by the positive bevel structure. Thus, the breakdown voltage of the semiconductor device can be increased.

【0003】一方、側面の窪んだところは、逆に前記空
乏層が拡がり難くなるために、側面のp-n-p構造部分に
おけるパンチスルーを防止することができるという利点
がある。これら半導体装置のp-n接合が露出する側面及
び半導体基体が露出する表面は、第1絶縁保護層として
のポリイミド等の絶縁膜と、その上に配置された第2絶
縁保護層としてのシリコーンゴム等の絶縁膜とで保護さ
れており、高信頼化ができるとされている。
On the other hand, the depressed portion on the side surface has an advantage in that the depletion layer is unlikely to spread, so that punch-through in the pnp structure portion on the side surface can be prevented. The side surface of the semiconductor device where the pn junction is exposed and the surface where the semiconductor substrate is exposed are formed of an insulating film such as polyimide as a first insulating protective layer and a silicone rubber or the like as a second insulating protective layer disposed thereon. It is said that it is protected by an insulating film and that high reliability can be achieved.

【0004】また、特開昭57−80764号公報に開示され
た技術では、良好な安定した電気的特性を備える半導体
装置として、シリコン樹脂部材をフィラー及び補強剤を
含有しない付加型シリコン樹脂からなる第1絶縁保護層
としての第1の層と、フィラーまたは補強剤の少なくと
もいずれか1とを含有する付加型シリコン樹脂からなる
第2絶縁保護層としての第2の層とを含む構成が示され
ている。
According to the technique disclosed in Japanese Patent Application Laid-Open No. 57-80764, a semiconductor device having good and stable electric characteristics is made of a silicon resin member made of an addition type silicon resin containing no filler and no reinforcing agent. A configuration including a first layer as a first insulating protective layer and a second layer as a second insulating protective layer made of an additional silicon resin containing at least one of a filler and a reinforcing agent is shown. ing.

【0005】さらに、絶縁保護膜中の電界強度を弱める
技術が、特公昭50-10103号公報に開示されている。この
技術は半導体装置の素子特性に悪影響を及ぼさない低誘
電率材料を前記半導体装置p-n接合が露出する側面上に
形成し、さらに前記低誘電率材料の表面上に高誘電率材
料を形成したものである。高誘電率材料を前記絶縁保護
膜として使用することにより、前記絶縁保護膜中の電界
強度を弱めることが可能とされている。
Further, a technique for weakening the electric field intensity in the insulating protective film is disclosed in Japanese Patent Publication No. 50-10103. This technology forms a low dielectric constant material that does not adversely affect the element characteristics of a semiconductor device on a side surface where the semiconductor device pn junction is exposed, and further forms a high dielectric constant material on the surface of the low dielectric constant material. It is. By using a high dielectric constant material as the insulating protective film, it is possible to reduce the electric field strength in the insulating protective film.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記特
開昭57−80764号,特開平6−53485号公報の開示技術で
は、電圧を印加したまま高温に晒す、いわゆる高温バイ
アス寿命試験で、第1絶縁保護層/第2絶縁保護層界面
に蓄積する電荷が半導体装置の阻止特性に悪影響を与え
る問題については考慮されていない。
However, according to the techniques disclosed in Japanese Patent Application Laid-Open No. 57-80764 and Japanese Patent Application Laid-Open No. 6-53485, the first test is a high temperature bias life test in which the substrate is exposed to a high temperature while a voltage is applied. No consideration is given to the problem that the charge accumulated at the interface between the insulating protective layer and the second insulating protective layer adversely affects the blocking characteristics of the semiconductor device.

【0007】即ち、半導体装置の高耐圧化が要求され絶
縁保護層に印加される電界強度が高くなると、絶縁保護
層の信頼性が半導体装置の信頼性に大きな影響を及ぼす
ようになる。絶縁保護層が半導体装置の阻止特性に影響
を及ぼす重要な因子に、絶縁保護層中の電荷密度があ
り、この電荷密度が変化すると半導体素子の漏れ電流の
増大や耐圧低下などの不良を引き起こす。一般に、前記
電荷密度は、半導体と絶縁保護層との界面の近傍におけ
る電荷によって左右される。
That is, when a high withstand voltage of a semiconductor device is required and the electric field intensity applied to the insulating protective layer is increased, the reliability of the insulating protective layer has a great influence on the reliability of the semiconductor device. An important factor that the insulating protective layer affects the blocking characteristics of the semiconductor device is the charge density in the insulating protective layer, and a change in the charge density causes defects such as an increase in leakage current and a decrease in withstand voltage of the semiconductor element. Generally, the charge density depends on the charge near the interface between the semiconductor and the insulating protective layer.

【0008】また、この電荷密度は、第1絶縁保護層/
第2絶縁保護層界面における界面分極で生じた電荷(図
12に示す絶縁膜界面に蓄積した陽電荷10と絶縁膜界面
に蓄積した陰電荷11)によっても影響される。即ち、前
記絶縁保護層に電圧が印加されると前記界面分極電荷に
より半導体表面に電荷が誘起され、この誘起された電荷
によって前記電荷密度が変化し、阻止特性が劣化し半導
体装置の長期信頼性に悪影響を及ぼす問題がある。
[0008] The charge density is determined by the first insulating protective layer /
The charge is also affected by charges generated by interface polarization at the interface of the second insulating protective layer (positive charges 10 accumulated at the interface of the insulating film and negative charges 11 accumulated at the interface of the insulating film shown in FIG. 12). That is, when a voltage is applied to the insulating protective layer, charges are induced on the semiconductor surface by the interfacial polarization charges, and the charge density changes due to the induced charges, so that the blocking characteristics deteriorate and the long-term reliability of the semiconductor device increases. There is a problem that adversely affects

【0009】また、特公昭50-10103号公報の開示技術で
は、前記絶縁保護層中の電界強度を弱めることはできる
ものの、高誘電率材料と低誘電率材料とから界面(後述
する第3層)が形成されていることから、界面分極電荷
は増大する方向となる問題がある。
According to the technique disclosed in Japanese Patent Publication No. 50-10103, although the electric field strength in the insulating protective layer can be reduced, the interface between the high dielectric constant material and the low dielectric constant material (third layer described later). ) Is formed, there is a problem that the interface polarization charge tends to increase.

【0010】従って、本発明の目的は、電荷密度の変動
や漏れ電流の増加を回避し長期にわたり特性が安定す
る、高い信頼性を有する半導体装置及びその製造方法を
提供するにある。
Accordingly, it is an object of the present invention to provide a highly reliable semiconductor device in which fluctuations in charge density and increase in leakage current are avoided and characteristics are stable for a long period of time, and a method of manufacturing the same.

【0011】[0011]

【課題を解決するための手段】上記目的を達成する半導
体装置の特徴は、少なくとも1つのpn接合からなる半
導体の露出側面を、該露出側面側に当接させた第1絶縁
保護層と該第1絶縁保護層の外周側に当接させたフィラ
ーを含有する第2絶縁保護層とで、被覆保護する半導体
装置において、前記第2絶縁保護層は、該第2絶縁保護
層中の前記フィラーの分散密度が当該第2絶縁保護層の
内周から外周に向かって連続的に高くなる密度分布を有
していることにある。
A feature of a semiconductor device that achieves the above object is that a first insulating protective layer in which an exposed side surface of a semiconductor formed of at least one pn junction is in contact with the exposed side surface and the first insulating protection layer. (1) In a semiconductor device covered and protected with a second insulating protective layer containing a filler abutting on the outer peripheral side of the insulating protective layer, the second insulating protective layer is formed of the filler in the second insulating protective layer. It has a density distribution in which the dispersion density continuously increases from the inner periphery to the outer periphery of the second insulating protective layer.

【0012】また、半導体装置の他の特徴は、少なくと
も1つのpn接合からなる半導体の露出側面を、該露出
側面側に当接させた第1絶縁保護層と該第1絶縁保護層
の外周側に当接させたフィラーを含有する第2絶縁保護
層とで、被覆保護する半導体装置において、前記フィラ
ーは、不均一粒径のフィラーからなり、前記第2絶縁保
護層は、該第2絶縁保護層中の前記フィラーの平均粒径
が当該第2絶縁保護層の内周から外周に向かって大きく
なる粒径分布を有している点にある。
Another feature of the semiconductor device is that the exposed side surface of the semiconductor formed of at least one pn junction is brought into contact with the exposed side surface and the outer peripheral side of the first insulating protective layer. In a semiconductor device covered and protected by a second insulating protective layer containing a filler abutted on the second insulating protective layer, the filler is made of a filler having a non-uniform particle size. The point is that the filler has a particle size distribution in which the average particle size of the filler in the layer increases from the inner circumference to the outer circumference of the second insulating protective layer.

【0013】そして、半導体装置の製造方法の特徴は、
少なくとも1つのpn接合からなる半導体の側面を加工
して露出し、該露出側面に第1絶縁保護層を被覆成形し
た後に、前記第1絶縁保護層と前記半導体とからなる半
導体ベースを注型冶具に組み込み、フィラーを含有する
絶縁材を前記第1絶縁保護層の外周側に当接するように
して前記注型冶具に注入し、前記半導体ベースを前記注
型冶具とともに回転させた後に前記絶縁材を硬化して第
2絶縁保護層を形成する、あるいは前記半導体ベースを
前記注型冶具とともに回転させながら前記絶縁材を硬化
して第2絶縁保護層を形成するにある。
The features of the method for manufacturing a semiconductor device are as follows.
After processing and exposing a side surface of a semiconductor made of at least one pn junction, and forming a first insulating protective layer on the exposed side surface, a semiconductor base made of the first insulating protective layer and the semiconductor is cast into a casting jig. Embedded in the casting jig so that the insulating material containing a filler is in contact with the outer peripheral side of the first insulating protective layer, after rotating the semiconductor base together with the casting jig, the insulating material The second insulating protective layer is formed by curing the insulating material while rotating the semiconductor base together with the casting jig to form a second insulating protective layer.

【0014】本発明によれば、第2絶縁保護層中の電界
強度が低減し、また、両絶縁保護層の界面における界面
分極電荷が抑えられるので、電荷密度の変動や漏れ電流
の増加が回避され、高信頼性の半導体装置が提供され
る。
According to the present invention, the electric field intensity in the second insulating protective layer is reduced, and the interfacial polarization charge at the interface between the two insulating protective layers is suppressed, so that a change in charge density and an increase in leakage current are avoided. Thus, a highly reliable semiconductor device is provided.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照し説明する。なお、実施形態の例を、実
施例と呼称して説明する。
Embodiments of the present invention will be described below with reference to the drawings. An example of the embodiment will be described as an example.

【0016】(実施例1)図1は、本発明による一実施例
の半導体装置を示す断面図である。圧接型電力用半導体
装置としてのサイリスタを断面して示している。図1に
おいて、1はnベース層、2はpベース層、3はpエミッ
タ層、4はnエミッタ層、5は第1層目の絶縁保護膜とし
ての第1絶縁保護層、6はカソード電極、7はアノード電
極、8は第2層目の絶縁保護膜としての第2絶縁保護
層、9はフィラーである。
(Embodiment 1) FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention. A thyristor as a press-contact power semiconductor device is shown in cross section. In FIG. 1, 1 is an n base layer, 2 is a p base layer, 3 is a p emitter layer, 4 is an n emitter layer, 5 is a first insulating protective layer as a first insulating protective film, and 6 is a cathode electrode. , 7 are anode electrodes, 8 is a second insulating protective layer as a second insulating protective film, and 9 is a filler.

【0017】そして、本発明による半導体装置の特徴
は、nベース層1,pベース層2,pエミッタ層3,n
エミッタ層4のpn接合からなる半導体(半導体基体)の
露出側面を、該露出側面側に当接させた第1絶縁保護層
5と、フィラー9を含有する絶縁材からなり該第1絶縁
保護層の外周(面)側に当接させた第2絶縁保護層8とで
被覆保護し、第2絶縁保護層8は、該第2絶縁保護層中
のフィラー9の分散密度が当該第2絶縁保護層8の外周
に向かって連続的に高くなる密度分布を有している構成
にある。
The feature of the semiconductor device according to the present invention is that the n base layer 1, the p base layer 2, the p emitter layer 3, and the n
An exposed side surface of a semiconductor (semiconductor substrate) formed of a pn junction of the emitter layer 4 is made of an insulating material containing a filler 9 and a first insulating protective layer 5 in contact with the exposed side surface. Is covered and protected by a second insulating protective layer 8 which is in contact with the outer peripheral (surface) side of the second insulating protective layer 8, and the dispersion density of the filler 9 in the second insulating protective layer is the second insulating protective layer. The structure has a density distribution that continuously increases toward the outer periphery of the layer 8.

【0018】換言すれば、第1絶縁保護層5と当接する
第2絶縁保護層8の内周(面)側におけるフィラー9の分
散密度が低いので、該内周側の誘電率は低くなり、これ
に比べて、第2絶縁保護層8の外周(面)側のフィラー9
の分散密度は高いので、外周側の誘電率が高くなるとい
う「第2絶縁保護層中の誘電率を傾斜分布にする」点にあ
ると言える。これによって、半導体装置に電圧が印加さ
れて発生する電界強度を、第1絶縁保護層と第2絶縁保
護層8とが当接する内周側(近傍)において、フィラー9
の分散密度が均一な場合に比べて、より低くすることが
できる。したがって、電荷密度の変動が抑えられる。
In other words, since the dispersion density of the filler 9 on the inner peripheral (surface) side of the second insulating protective layer 8 which is in contact with the first insulating protective layer 5 is low, the dielectric constant on the inner peripheral side becomes low, On the other hand, the filler 9 on the outer periphery (surface) side of the second insulating protective layer 8
Since the dispersion density is high, it can be said that the point is that the dielectric constant on the outer peripheral side is increased, that is, the dielectric constant in the second insulating protective layer is made to have a gradient distribution. As a result, the intensity of the electric field generated by applying a voltage to the semiconductor device is increased by the filler 9 on the inner peripheral side (near) where the first insulating protective layer and the second insulating protective layer 8 are in contact with each other.
Can be made lower than in the case where the dispersion density is uniform. Therefore, the fluctuation of the charge density can be suppressed.

【0019】また、本発明による半導体装置は、一方及
び他方の主面を有し少なくともp-n接合部分が側面に露
出された半導体基体と該側面に露出したp-n接合部分の
上に絶縁保護膜を有し該絶縁保護膜中のフィラーの濃度
が一方及び他方の主面の両中心を結ぶ中心線から外周方
向に高くなるように傾斜分布させた構成に特徴があると
も言える。この特徴により、フィラー9の濃度が高い部
分では低い部分よりも誘電率が高くなり、絶縁保護膜中
の濃度が低い部分の電界強度を低減できる。即ち電荷密
度の変動を抑えて、信頼性のある半導体装置を提供する
ことができる。
Further, the semiconductor device according to the present invention has a semiconductor substrate having one and the other main surfaces and having at least a pn junction exposed on the side, and an insulating protective film on the pn junction exposed on the side. It can also be said that the configuration is characterized by a configuration in which the concentration of the filler in the insulating protective film is inclined so as to increase in the outer peripheral direction from the center line connecting the centers of the one and the other main surfaces. Due to this feature, a portion where the concentration of the filler 9 is high has a higher dielectric constant than a portion where the concentration is low, and the electric field intensity in a portion where the concentration of the filler 9 is low in the insulating protective film can be reduced. That is, a highly reliable semiconductor device can be provided while suppressing a change in charge density.

【0020】一方、後述する本発明による回転成形法に
て第2絶縁保護層を形成すれば、第1絶縁保護層として
のポリイミドと第2絶縁保護層としてのシリコーンゴム
とで界面を形成する部分の誘電率を低く抑えつつ、第1
絶縁保護層/第2絶縁保護層界面(ポリイミド/シリコー
ンゴム界面)を密着させることができる。即ち、第1絶
縁保護層/第2絶縁保護層界面に、電荷が貯蔵され易い
空気層や塵埃付着層などの第3層が形成されるまたは介
在する余地(隙間)が極端に減少して、界面分極電荷が増
えることが回避される。
On the other hand, if the second insulating protective layer is formed by a rotational molding method according to the present invention described later, a portion where an interface is formed between polyimide as the first insulating protective layer and silicone rubber as the second insulating protective layer. While keeping the dielectric constant of
The insulating protective layer / second insulating protective layer interface (polyimide / silicone rubber interface) can be adhered. That is, at the interface between the first insulating protective layer and the second insulating protective layer, room for forming or interposing a third layer such as an air layer or a dust adhesion layer where charges are easily stored is extremely reduced, An increase in interfacial polarization charge is avoided.

【0021】換言すれば、第1絶縁保護層/第2絶縁保
護層の分極界面に電荷が付加されないように、第1絶縁
保護層に完全密着させて第2絶縁保護層を形成するの
で、界面分極能はそのままであると言える。つまり、界
面分極能を余り変化させずに両絶縁保護層に印加される
電界強度を低減することができ、すなわち、界面分極電
荷を低減し、半導体装置の半導体特性に影響を及ぼす電
荷密度を適正に保つことができる。したがって、半導体
装置における電荷密度の変動や漏れ電流の増加が回避さ
れて、高信頼性の半導体装置が提供されるものである。
なお、界面分極電荷はその界面に印加される電界強度に
比例していることは知られている。
In other words, the second insulating protective layer is formed in close contact with the first insulating protective layer so that no charge is added to the polarization interface between the first insulating protective layer and the second insulating protective layer. It can be said that the polarization ability is the same. In other words, the electric field strength applied to both insulating protective layers can be reduced without significantly changing the interfacial polarizability, that is, the interfacial polarization charge is reduced, and the charge density that affects the semiconductor characteristics of the semiconductor device is appropriately adjusted. Can be kept. Therefore, a change in charge density and an increase in leakage current in the semiconductor device are avoided, and a highly reliable semiconductor device is provided.
It is known that the interfacial polarization charge is proportional to the electric field intensity applied to the interface.

【0022】次に、本発明による半導体装置の製造方法
について、図2に示すサイリスタの製造工程の一実施例
を参照して説明する。図2は、本発明による一実施例の
半導体装置の製造方法を示す図である。図2(a)におい
て、まず、高抵抗のn型シリコンからなるnベース層1
に、pベース層2、pエミッタ層3、さらにnエミッタ
層4を拡散し半導体基体を作製する。そして、図2(b)
において、ホトレジスト加工によって主サイリスタ部の
nエミッタ層4、補助サイリスタ層のnエミッタ層4、
受光部サイリスタのnエミッタ層4をそれぞれ形成し、
次にカソード電極6及びアノード電極7を蒸着により形
成する。
Next, a method of manufacturing a semiconductor device according to the present invention will be described with reference to one embodiment of a thyristor manufacturing process shown in FIG. FIG. 2 is a diagram showing a method of manufacturing a semiconductor device according to one embodiment of the present invention. In FIG. 2A, first, an n base layer 1 made of high-resistance n-type silicon is used.
Then, the p base layer 2, the p emitter layer 3, and the n emitter layer 4 are diffused to produce a semiconductor substrate. Then, FIG.
, The n-emitter layer 4 of the main thyristor portion, the n-emitter layer 4 of the auxiliary thyristor layer,
Forming n-emitter layers 4 of light-receiving thyristors,
Next, a cathode electrode 6 and an anode electrode 7 are formed by vapor deposition.

【0023】次に、図2(c)において、半導体基体の側
面である端部13を研削機械あるいはサンドブラストなど
により、Σ形状に加工し、端部13のチッピングや汚れを
洗浄するために半導体基体露出部を化学エッチングし、
水洗乾燥した後、第1の絶縁保護膜樹脂をスピンコート
やディップコート、筆塗りあるいはディスペンサーなど
により塗布した後、窒素雰囲気下で加熱硬化して、第1
絶縁保護層5を形成する。第1絶縁保護層5としての第
1の絶縁保護膜樹脂は、ポリイミド樹脂で、硬化条件
は、100℃で1時間、200℃で1時間、300℃で
1時間としたものである。なお、図2(c)に示す形状に
出来上がった半完成品を、半導体ベース14と呼称する。
Next, in FIG. 2 (c), the end 13 which is the side surface of the semiconductor substrate is machined into a Σ shape by a grinding machine or sandblasting, and the semiconductor substrate is cleaned to remove chipping and dirt on the end 13. Chemically etching the exposed part,
After washing and drying, the first insulating protective film resin is applied by spin coating, dip coating, brush coating, dispenser, or the like, and then heated and cured in a nitrogen atmosphere to form the first insulating protective film resin.
An insulating protective layer 5 is formed. The first insulating protective film resin as the first insulating protective layer 5 is a polyimide resin, and the curing conditions are 100 ° C. for 1 hour, 200 ° C. for 1 hour, and 300 ° C. for 1 hour. The semi-finished product having the shape shown in FIG. 2C is called a semiconductor base 14.

【0024】図3は、本発明による一実施例の半導体装
置の回転成形法を示す図である。図3において、 上記
半導体ベース14を、図3に示すような、注型用上型15,
注型用下型16に組み込み、第1絶縁保護膜層5の表面
(外周側)に第2の絶縁保護膜樹脂を流し込む。 次に、
半導体ベース14を、 型15,16に組み込んだままで、こ
れらを回転台17に固定し、回転させた後に第2の絶縁保
護膜樹脂を硬化する、または回転させながら第2の絶縁
保護膜樹脂を硬化して、第2絶縁保護層8を形成する。
このようにして、図2(d)に示す半導体装置が製造され
る。
FIG. 3 is a diagram showing a method of rotationally molding a semiconductor device according to an embodiment of the present invention. In FIG. 3, the semiconductor base 14 is replaced with a casting upper mold 15, as shown in FIG.
Installed in the lower mold 16 for casting, the surface of the first insulating protective film layer 5
(Outer peripheral side) pour the second insulating protective film resin. next,
The semiconductor base 14 is fixed to the turntable 17 while the semiconductor base 14 is incorporated in the molds 15 and 16, and after rotating, the second insulating protective film resin is cured, or the second insulating protective film resin is rotated while rotating. By curing, the second insulating protective layer 8 is formed.
Thus, the semiconductor device shown in FIG. 2D is manufactured.

【0025】なお、第2絶縁保護層8として形成される
絶縁材としての第2の絶縁保護膜樹脂は、予め混ぜ合わ
せてフィラーとしてのチタン酸バリウムを含有した付加
型シリコーンゴムである。 また、硬化条件は、 100
℃で1時間、150℃で1時間、200℃で2時間であ
る。
The second insulating protective film resin as the insulating material formed as the second insulating protective layer 8 is an addition type silicone rubber which is previously mixed and contains barium titanate as a filler. The curing conditions are 100
1 hour at 150 ° C., 1 hour at 150 ° C., and 2 hours at 200 ° C.

【0026】図4は、本実施例の第2絶縁保護層中のフ
ィラーの密度分布を示す図である。上記製造方法にて得
られた半導体装置の第2絶縁保護層8中のフィラーの密
度分布は、図4に示した通りである。すなわち、フィラ
ー9の分散密度は、第2絶縁保護層8の内周(図3,4
に示すa部)から外周(図3,4に示すb部)に向かって
連続的に高くなる密度分布を示している。これは、回転
成形法の特徴である回転による遠心力が作用し、フィラ
ーが外周(b部)により集められて硬化成形されたからで
ある。すなわち、第2の絶縁保護膜樹脂が硬化する前
に、遠心力でフィラーを外周の方へより密に移動させる
ことが重要である。
FIG. 4 is a diagram showing the density distribution of the filler in the second insulating protective layer of this embodiment. The density distribution of the filler in the second insulating protective layer 8 of the semiconductor device obtained by the above manufacturing method is as shown in FIG. That is, the dispersion density of the filler 9 depends on the inner circumference of the second insulating protective layer 8 (see FIGS. 3 and 4).
3 shows a density distribution that continuously increases from the part a) to the outer periphery (part b shown in FIGS. 3 and 4). This is because the centrifugal force due to the rotation, which is a feature of the rotational molding method, acts, and the filler is collected by the outer periphery (part b) and cured and molded. That is, it is important to move the filler more densely toward the outer periphery by centrifugal force before the second insulating protective film resin is cured.

【0027】さらに、第2の絶縁保護膜樹脂を注型し加
熱硬化させる方法であるので、第1絶縁保護層/第2絶
縁保護層界面(ポリイミド/シリコーンゴム界面)を密着
させることができる。すなわち、第1絶縁保護層と第2
絶縁保護層との間には隙間がほとんどなく、電荷が貯蔵
され易い空気層や塵埃付着層などの第3層が形成される
ことが極端に減少すると言える。最後に、この半導体素
子をセラミックパッケージ(図示せず)中に納め、パッケ
ージ内部の雰囲気を乾燥窒素とした後、密閉して半導体
装置を完成した。なお、この半導体装置の電圧電流特性
を後述する図7に示している。
Furthermore, since the second insulating protective film resin is cast and cured by heating, the first insulating protective layer / second insulating protective layer interface (polyimide / silicone rubber interface) can be adhered. That is, the first insulating protective layer and the second
It can be said that the formation of a third layer such as an air layer or a dust-adhering layer in which there is almost no gap between the insulating protective layer and the charge is easily stored is extremely reduced. Finally, the semiconductor element was placed in a ceramic package (not shown), the atmosphere inside the package was changed to dry nitrogen, and the package was sealed to complete a semiconductor device. The voltage-current characteristics of this semiconductor device are shown in FIG. 7 described later.

【0028】ところで第2絶縁保護層8を、第2絶縁保
護層中のフィラーの分散密度が当該第2絶縁保護層の内
周から外周に向かって連続的に高くなる分布となるよう
に、別の工程で予め製作し、そして、該第2絶縁保護層
8を、後の工程で、第1絶縁保護層5の外周側に当接し
組付けて、半導体装置を製造することもできる。しかし
ながら、上記後付け方法の場合は、前述の第1,第2絶
縁保護層の間に第3層が形成され易いので、上記の本発
明による回転成形法に比べて、電荷密度の変動や漏れ電
流の増加の回避効果は薄れる。しかし、従来技術のフィ
ラー均一分散密度の半導体装置に比べれば、信頼性が改
善されることは確認されている。
By the way, the second insulating protective layer 8 is formed such that the dispersion density of the filler in the second insulating protective layer is distributed so as to continuously increase from the inner periphery to the outer periphery of the second insulating protective layer. Then, the second insulating protective layer 8 is abutted on the outer peripheral side of the first insulating protective layer 5 and assembled in a later step to manufacture a semiconductor device. However, in the case of the above-mentioned retrofitting method, the third layer is easily formed between the first and second insulating protective layers. The effect of avoiding the increase is diminished. However, it has been confirmed that the reliability is improved as compared with a conventional semiconductor device having a filler uniform dispersion density.

【0029】ところで、本発明による半導体装置の別の
特徴は、第2絶縁保護層の絶縁材の基材としては、耐熱
温度が高く、かつ、誘電率の小さいシリコーンゴムを使
用することで、第2絶縁保護層中の内周から外周に向か
って連続的に高くなる密度分布(第2絶縁保護層中の誘
電率の傾斜分布)が活かされて、より一層に第1絶縁保
護層/第2絶縁保護層界面の界面分極電荷を小さくする
ことができる点にある。
Another feature of the semiconductor device according to the present invention is that a silicone rubber having a high heat-resistant temperature and a small dielectric constant is used as a base material of the insulating material of the second insulating protective layer. (2) The density distribution (gradient distribution of permittivity in the second insulating protection layer) that continuously increases from the inner circumference to the outer circumference in the insulating protection layer is utilized to further enhance the first insulating protection layer / second The point is that interfacial polarization charges at the interface of the insulating protective layer can be reduced.

【0030】また、本発明による半導体装置のもう一つ
別の特徴は、第2絶縁保護層に含有させるフィラー材と
して、固体金属、または酸化鉛,アルミナ,酸化タンタ
ル,酸化チタン,酸化マグネシウムなどの金属酸化物、
または珪素,炭素,炭化珪素などの非金属物のうちのい
ずれか1種類あるいは2種類以上の混合物といった、誘
電率の大きいフィラーを用いることにより、第2絶縁保
護層中の誘電率を適切に容易に傾斜分布させることがで
きる点にある。なお、フィラーは、該フィラー材表面を
絶縁処理して−40〜300℃の温度範囲で使用可能で
ある。
Another feature of the semiconductor device according to the present invention is that, as a filler material contained in the second insulating protective layer, a solid metal or a material such as lead oxide, alumina, tantalum oxide, titanium oxide, magnesium oxide or the like is used. Metal oxides,
Alternatively, by using a filler having a large dielectric constant such as one or a mixture of two or more of non-metallic substances such as silicon, carbon, and silicon carbide, the dielectric constant in the second insulating protective layer can be appropriately easily adjusted. The point is that the gradient distribution can be made. The filler can be used in a temperature range of −40 to 300 ° C. by insulating the surface of the filler material.

【0031】従って、第2絶縁保護層を形成する絶縁材
として、誘電率の小さいシリコーンゴムに、誘電率の大
きい酸化鉛,アルミナ,酸化タンタル,酸化チタン,酸
化マグネシウムなどの金属酸化物からなるフィラーを含
有させて組み合わせたものが望ましいと言える。
Accordingly, as an insulating material for forming the second insulating protective layer, a filler made of a metal oxide such as lead oxide, alumina, tantalum oxide, titanium oxide, magnesium oxide or the like having a large dielectric constant is added to silicone rubber having a small dielectric constant. Can be said to be desirable.

【0032】上記の本発明による半導体装置の製造方法
は、 nエミッタ層、pベース層、nベース層、pエミ
ッタ層の4層の半導体層から成るpnpn構造を有する
半導体基体の端面をベベル加工し、前記半導体基体の表
面が露出した領域をエッチングし乾燥した後、前記エッ
チング領域表面にポリイミド樹脂等の絶縁膜を形成した
後、前記半導体ベースを絶縁保護樹脂注型冶具に組み込
み、前記絶縁保護樹脂を注入し、前記半導体ベースを前
記注型冶具ごと回転させた後、あるいは回転させながら
前記絶縁保護樹脂を硬化することにより、前記絶縁保護
膜中のフィラーが半導体ベースの一方及び他方の主面の
両中心を結ぶ中心線から外周方向に大きくなるように傾
斜分布させるものである。
In the method of manufacturing a semiconductor device according to the present invention, the end face of a semiconductor substrate having a pnpn structure including four semiconductor layers of an n emitter layer, a p base layer, an n base layer, and a p emitter layer is beveled. After etching and drying the area where the surface of the semiconductor substrate is exposed, forming an insulating film such as a polyimide resin on the surface of the etched area, incorporating the semiconductor base into an insulating protective resin casting jig, After the semiconductor base is rotated together with the casting jig, or by curing the insulating protective resin while rotating, the filler in the insulating protective film is formed on one and the other main surface of the semiconductor base. The inclination distribution is made so as to increase in the outer peripheral direction from a center line connecting both centers.

【0033】以上により、半導体素子の長期連続使用に
よる絶縁保護膜における界面分極を抑え、半導体装置に
高電圧が長時間印加されても漏れ電流の変動や増加を防
ぐ、換言すれば、絶縁保護膜中の電界強度を低減し、界
面分極電荷を低減することにより、電荷密度の変動を抑
え、半導体装置の動作時の漏れ電流の発生を抑えるの
で、言い替えれば、絶縁保護膜中の電界強度を弱めるこ
とにより、電荷密度に影響を与える界面分極を小さく
し、半導体装置の漏れ電流変動や増加を抑制するので、
長期に亘り半導体特性が安定して、高い信頼性を有する
半導体装置が提供される。
As described above, the interfacial polarization in the insulating protective film due to the long-term continuous use of the semiconductor element is suppressed, and the fluctuation or increase of the leakage current is prevented even when a high voltage is applied to the semiconductor device for a long time. Since the electric field strength in the inside and the interfacial polarization charge are reduced, the fluctuation of the charge density is suppressed, and the generation of the leakage current during the operation of the semiconductor device is suppressed. In other words, the electric field strength in the insulating protective film is weakened. As a result, the interface polarization that affects the charge density is reduced, and the leakage current fluctuation and increase of the semiconductor device are suppressed.
A semiconductor device having stable semiconductor characteristics over a long period of time and high reliability is provided.

【0034】(実施例2)図5は、本発明による他の実施
例の半導体装置を示す断面図である。実施例2による圧
接型電力用半導体装置であるサイリスタの断面を示して
いる。実施例2では、実施例1と同様に半導体基体を加
工し、化学エッチングし、水洗乾燥した後、第1の絶縁
保護膜樹脂であるポリイミドワニスをスピンコートによ
り塗布し、乾燥窒素雰囲気下、加熱硬化することにより
第1絶縁保護層5を形成した。 なお、 硬化条件は10
0℃で1時間、200℃で1時間、300℃で1時間で
ある。
(Embodiment 2) FIG. 5 is a sectional view showing a semiconductor device of another embodiment according to the present invention. 6 shows a cross section of a thyristor which is a press-contact type power semiconductor device according to a second embodiment. In Example 2, a semiconductor substrate was processed, chemically etched, rinsed and dried in the same manner as in Example 1, and then a polyimide varnish as a first insulating protective film resin was applied by spin coating, and heated in a dry nitrogen atmosphere. The first insulating protective layer 5 was formed by curing. The curing conditions were 10
0 ° C. for 1 hour, 200 ° C. for 1 hour, and 300 ° C. for 1 hour.

【0035】次に、図3に示した製造方法にて、半導体
ベース14を型15,16に組み込み、第1絶縁保護層5の外
周表面に第2の絶縁保護膜樹脂を流し込む。そして、半
導体ベース14を型15,16に組み込んだままで、これらを
回転台17に固定し、回転させながら絶縁保護膜樹脂を硬
化させて第2絶縁保護層8を形成し、半導体装置を製造
した。この第2絶縁保護層8は、粒径が0.1〜200μmの
範囲にある粒度分布を持つ炭化珪素を、予め混ぜ合わせ
た付加型シリコーンゴムで、硬化条件は100℃で1時
間、150℃で1時間、200℃で2時間とした。
Next, according to the manufacturing method shown in FIG. 3, the semiconductor base 14 is incorporated into the molds 15 and 16, and the second insulating protective film resin is poured into the outer peripheral surface of the first insulating protective layer 5. Then, while the semiconductor base 14 was incorporated in the molds 15 and 16, these were fixed to the turntable 17, and the insulating protective film resin was cured while rotating to form the second insulating protective layer 8, thereby manufacturing a semiconductor device. . The second insulating protective layer 8 is an addition type silicone rubber in which silicon carbide having a particle size distribution in the range of 0.1 to 200 μm is mixed in advance, and the curing conditions are 100 ° C. for 1 hour and 150 ° C. for 1 hour. For 2 hours at 200 ° C.

【0036】図6は、実施例2の第2絶縁保護層中のフ
ィラーの粒径分布(平均粒径分布)を示す図である。上記
製造方法で得られた第2絶縁保護層8中のフィラーの平
均粒径の分布は、図6に示した通りである。すなわち、
フィラー9の平均粒径の分布は、第2絶縁保護層8の内
周(図5,6に示すa部)から外周(図5,6に示すb部)
に向かって連続的に大きくなる分布を示している。これ
は、回転成形法の特徴である回転による遠心力が作用
し、フィラー9の粒径が大きいものほど、外周(b部)に
より集められて硬化成形されたからである。実施例2の
場合、移動させたフィラーが硬化する前に戻らないよう
に、回転させながら第2の絶縁保護膜樹脂を硬化させる
方法が望ましいと言える。また、第2の絶縁保護膜樹脂
を注型し加熱硬化させる方法であるので、第1絶縁保護
層/第2絶縁保護層界面を密着させることができる。最
後に、この半導体素子をセラミックパッケージ中に納
め、パッケージ内部の雰囲気を乾燥窒素とした後、密閉
して半導体装置を完成した。なお、この半導体装置の電
圧電流特性も図7に示している。
FIG. 6 is a view showing the particle size distribution (average particle size distribution) of the filler in the second insulating protective layer of Example 2. The distribution of the average particle size of the filler in the second insulating protective layer 8 obtained by the above manufacturing method is as shown in FIG. That is,
The distribution of the average particle size of the filler 9 varies from the inner circumference (a part shown in FIGS. 5 and 6) of the second insulating protective layer 8 to the outer circumference (b part shown in FIGS. 5 and 6).
Shows a distribution that continuously increases toward. This is because a centrifugal force due to rotation, which is a feature of the rotational molding method, acts, and the filler 9 having a larger particle diameter is collected by the outer periphery (part b) and cured and molded. In the case of Example 2, it can be said that a method of curing the second insulating protective film resin while rotating so that the moved filler does not return before being cured. In addition, since the second insulating protective film resin is cast and cured by heating, the interface between the first insulating protective layer and the second insulating protective layer can be adhered. Finally, the semiconductor element was placed in a ceramic package, the atmosphere inside the package was changed to dry nitrogen, and the package was sealed to complete a semiconductor device. FIG. 7 also shows the voltage-current characteristics of this semiconductor device.

【0037】上記のように、本発明による半導体装置の
さらにもう一つ別の特徴は、粒径が0.1〜200μmの範囲
である不均一粒径のフィラーを用いることで、比較的容
易に第2絶縁保護層中の誘電率を傾斜分布にすることが
できる点にある。すなわち、本発明による半導体装置の
他の特徴は、一方及び他方の主面を有し少なくともp-n
接合部分が側面に露出された半導体基体と該側面に露出
したp-n接合部分の上に絶縁保護膜層を有し前記絶縁保
護膜中のフィラーの粒径が一方及び他方の主面の両中心
を結ぶ中心線から外周方向に大きくなるように傾斜分布
させた所にある。この特徴により、フィラーの粒径が大
きい外周部分では小さい内周部分よりも誘電率が高くな
り、絶縁保護膜中の電界強度を低減できる。
As described above, still another feature of the semiconductor device according to the present invention is that the use of the filler having a non-uniform particle diameter in the range of 0.1 to 200 μm makes it relatively easy to use the second filler. The point is that the dielectric constant in the insulating protective layer can be made to have a gradient distribution. That is, another feature of the semiconductor device according to the present invention is that at least pn
The bonding portion has an insulating protective film layer on the semiconductor substrate exposed on the side surface and the pn junction portion exposed on the side surface, and the particle size of the filler in the insulating protective film is in both centers of one and the other main surfaces. It is in a place where the inclination distribution is made so as to increase in the outer peripheral direction from the connecting center line. Due to this feature, the dielectric constant of the outer peripheral portion where the particle diameter of the filler is large is higher than that of the inner peripheral portion where the filler particle size is small, and the electric field intensity in the insulating protective film can be reduced.

【0038】また、ポリイミドとシリコーンゴムの界面
を生じる部分の誘電率を低く抑えられるので、ポリイミ
ド/シリコーンゴム界面における界面分極能はそのまま
である。つまり、界面分極能を余り変化させずに絶縁保
護膜に印加される電界強度を低減できることにより、界
面分極電荷を低減させて、半導体装置の素子特性に影響
を及ぼす電荷密度を適正に保つことができる。
Further, since the dielectric constant of the portion where the interface between the polyimide and the silicone rubber is generated can be kept low, the interfacial polarizability at the polyimide / silicone rubber interface remains unchanged. In other words, the electric field intensity applied to the insulating protective film can be reduced without significantly changing the interfacial polarizability, so that the interfacial polarization charge can be reduced and the charge density that affects the element characteristics of the semiconductor device can be appropriately maintained. it can.

【0039】(実施例3)図8は、本発明による実施例3
の半導体装置を示す断面図である。実施例3は、実施例
1の製造方法をゲートターンオフサイリスタ(GTO)に
適用したものである。
絶縁保護層の形成方法は実施例
1と同様であり、半導体基体を加工し、化学エッチング
し、水洗乾燥した後、第1絶縁保護層5を形成し、引き
続き第2絶縁保護層8を形成した。最後に、この半導体
素子をセラミックパッケージ(図示せず)中に納め、パッ
ケージ内部の雰囲気を乾燥窒素とした後これを密閉して
半導体装置を製造した。
(Embodiment 3) FIG. 8 shows Embodiment 3 of the present invention.
FIG. 3 is a cross-sectional view illustrating the semiconductor device of FIG. In the third embodiment, the manufacturing method of the first embodiment is applied to a gate turn-off thyristor (GTO).
The method for forming the insulating protective layer was the same as that in Example 1. The semiconductor substrate was processed, chemically etched, washed and dried, then the first insulating protective layer 5 was formed, and then the second insulating protective layer 8 was formed. . Finally, the semiconductor element was placed in a ceramic package (not shown), the atmosphere inside the package was changed to dry nitrogen, and the package was sealed to manufacture a semiconductor device.

【0040】(実施例4)図9は、本発明による実施例4
の半導体装置を示す断面図である。実施例4は、実施例
2の製造方法をゲートターンオフサイリスタ(GTO)に
適用したものである。絶縁保護層の形成方法は実施例2
と同様であり、半導体基体を加工し、化学エッチング
し、水洗乾燥した後、第1絶縁保護層5を形成し、引き
続き第2絶縁保護層8を形成した。最後に、この半導体
素子をセラミックパッケージ(図示せず)中に納め、パッ
ケージ内部の雰囲気を乾燥窒素とした後これを密閉して
半導体装置を製造した。
(Embodiment 4) FIG. 9 shows Embodiment 4 of the present invention.
FIG. 3 is a cross-sectional view illustrating the semiconductor device of FIG. In the fourth embodiment, the manufacturing method of the second embodiment is applied to a gate turn-off thyristor (GTO). The method for forming the insulating protective layer is described in Example 2.
After processing the semiconductor substrate, chemically etching, washing and drying, the first insulating protective layer 5 was formed, and then the second insulating protective layer 8 was formed. Finally, the semiconductor element was placed in a ceramic package (not shown), the atmosphere inside the package was changed to dry nitrogen, and the package was sealed to manufacture a semiconductor device.

【0041】(実施例5)図10は、本発明による実施例
5の半導体装置を示す断面図である。実施例5は、実施
例1の製造方法をダイオードに適用したものである。絶
縁保護層の形成方法は実施例1と同様であり、半導体基
体を加工し化学エッチングし、水洗乾燥した後、第1絶
縁保護層5を形成し、引き続き第2絶縁保護層8を形成
した。最後に、この半導体素子をセラミックパッケージ
(図示せず)中に納め、パッケージ内部の雰囲気を乾燥窒
素とした後に密閉して半導体装置を製造した。
(Embodiment 5) FIG. 10 is a sectional view showing a semiconductor device according to Embodiment 5 of the present invention. In the fifth embodiment, the manufacturing method of the first embodiment is applied to a diode. The method for forming the insulating protective layer was the same as that in Example 1. The semiconductor substrate was processed, chemically etched, washed with water and dried, then the first insulating protective layer 5 was formed, and then the second insulating protective layer 8 was formed. Finally, this semiconductor element is
(Not shown), the atmosphere inside the package was changed to dry nitrogen, and the package was sealed and a semiconductor device was manufactured.

【0042】(実施例6)図11は、本発明による実施例
6の半導体装置を示す断面図である。実施例6は、実施
例2の製造方法をダイオードに適用したものである。絶
縁保護層の形成方法は実施例2と同様であり、半導体基
体を加工し化学エッチングし、水洗乾燥した後、第1絶
縁保護層5を形成し、引き続き第2絶縁保護層8を形成
した。最後に、この半導体素子をセラミックパッケージ
(図示せず)中に納め、パッケージ内部の雰囲気を乾燥窒
素とした後に密閉して半導体装置を製造した。
(Embodiment 6) FIG. 11 is a sectional view showing a semiconductor device of Embodiment 6 according to the present invention. In the sixth embodiment, the manufacturing method of the second embodiment is applied to a diode. The method for forming the insulating protective layer was the same as in Example 2. The semiconductor substrate was processed, chemically etched, washed with water and dried, then the first insulating protective layer 5 was formed, and then the second insulating protective layer 8 was formed. Finally, this semiconductor element is
(Not shown), the atmosphere inside the package was changed to dry nitrogen, and the package was sealed and a semiconductor device was manufactured.

【0043】(比較例1)実施例1と同様に半導体基体を
加工・化学エッチングし水洗乾燥した後、第1の絶縁保
護膜樹脂をスピンコートした後、窒素雰囲気下で加熱硬
化して第1絶縁保護層5を形成する。この第1の絶縁保
護膜樹脂はポリイミド樹脂で、硬化条件は100℃で1
時間、200℃で1時間、300℃で1時間である。次
に、第1絶縁保護層の表面に第2の絶縁保護膜樹脂を型
に流し込み、そのまま加熱硬化して第2絶縁保護層8を
形成し、半導体装置を製造する。
(Comparative Example 1) A semiconductor substrate was processed and chemically etched, washed with water and dried in the same manner as in Example 1, spin-coated with a first insulating protective film resin, and then heat-cured in a nitrogen atmosphere to form a first substrate. An insulating protective layer 5 is formed. This first insulating protective film resin is a polyimide resin, and the curing condition is 100 ° C. for 1 hour.
Time, 200 ° C. for 1 hour and 300 ° C. for 1 hour. Next, the second insulating protective film resin is poured into the mold on the surface of the first insulating protective layer, and is heated and cured as it is to form the second insulating protective layer 8, thereby manufacturing a semiconductor device.

【0044】この第2絶縁保護層8は、予めチタン酸バ
リウムを混ぜ合わせた付加型シリコーンゴムで、硬化条
件は100℃で1時間、150℃で1時間、200℃で
2時間である。最後に、この半導体素子をセラミックパ
ッケージ中に納め、パッケージ内部の雰囲気を乾燥窒素
とした後これを密閉して半導体装置を製造した。尚、こ
の比較例1の半導体装置の電圧電流特性を図7に示して
いる。
The second insulating protective layer 8 is an addition type silicone rubber in which barium titanate is previously mixed, and the curing conditions are 100 ° C. for 1 hour, 150 ° C. for 1 hour, and 200 ° C. for 2 hours. Finally, the semiconductor element was placed in a ceramic package, the atmosphere inside the package was changed to dry nitrogen, and the package was sealed to manufacture a semiconductor device. FIG. 7 shows the voltage-current characteristics of the semiconductor device of Comparative Example 1.

【0045】(比較例2)実施例1と同様に半導体基体
を加工・化学エッチングし水洗乾燥した後、第1の絶縁
保護膜樹脂をスピンコートした後、窒素雰囲気下で加熱
硬化して第1絶縁保護層5を形成する。この第1の絶縁
保護膜樹脂はポリイミド樹脂で、硬化条件は100℃で
1時間、200℃で1時間、300℃で1時間である。
次に、第1絶縁保護層5の表面に第2の絶縁保護膜樹脂
を型に流し込み、そのまま加熱硬化して第2絶縁保護膜
層8を形成し、半導体装置を製造する。
Comparative Example 2 A semiconductor substrate was processed, chemically etched, washed with water and dried in the same manner as in Example 1, then spin-coated with a first insulating protective film resin, and then heated and cured in a nitrogen atmosphere to form a first substrate. An insulating protective layer 5 is formed. This first insulating protective film resin is a polyimide resin, and curing conditions are 100 ° C. for 1 hour, 200 ° C. for 1 hour, and 300 ° C. for 1 hour.
Next, a second insulating protective film resin is poured into the surface of the first insulating protective layer 5 in a mold, and heat-cured to form a second insulating protective film layer 8, thereby manufacturing a semiconductor device.

【0046】この第2絶縁保護層8は、粒径が0.1〜
200μmの粒度分布を持つ炭化珪素を予め混ぜ合わせ
た付加型シリコーンゴムで、硬化条件は100℃で1時
間、150℃で1時間、200℃で2時間である。最後
に、この半導体素子をセラミックパッケージ中に納め、
パッケージ内部の雰囲気を乾燥窒素とした後これを密閉
して半導体装置を製造した。なお、この比較例2の半導
体装置の電圧電流特性を図7に示している。
The second insulating protective layer 8 has a particle size of 0.1 to
It is an addition type silicone rubber in which silicon carbide having a particle size distribution of 200 μm is previously mixed, and curing conditions are 100 ° C. for 1 hour, 150 ° C. for 1 hour, and 200 ° C. for 2 hours. Finally, put this semiconductor element in a ceramic package,
After the atmosphere inside the package was changed to dry nitrogen, the package was sealed and a semiconductor device was manufactured. FIG. 7 shows the voltage-current characteristics of the semiconductor device of Comparative Example 2.

【0047】図7は、実施例及び比較例の半導体装置の
電圧電流特性を示す図である。図7に示すように、本発
明による回転成形法にて製作した実施例の半導体装置
が、フィラーの分散密度が第2絶縁保護層の内周から外
周に向かって連続的に高くなる密度分布を有している、
あるいはフィラーの平均粒径が第2絶縁保護層の内周か
ら外周に向かって大きくなる粒径分布を有しているの
で、従来の比較例に比べて漏洩電流が少なくなり、電圧
電流特性に優れていることが判明した。
FIG. 7 is a diagram showing voltage-current characteristics of the semiconductor devices of the example and the comparative example. As shown in FIG. 7, the semiconductor device of the embodiment manufactured by the rotational molding method according to the present invention has a density distribution in which the dispersion density of the filler continuously increases from the inner circumference to the outer circumference of the second insulating protective layer. Have,
Alternatively, since the filler has a particle size distribution in which the average particle size increases from the inner circumference to the outer circumference of the second insulating protective layer, the leakage current is reduced as compared with the conventional comparative example, and the voltage-current characteristics are excellent. Turned out to be.

【0048】[0048]

【発明の効果】本発明によれば、電荷密度の変動や漏れ
電流の増加を抑え、長期信頼性の高い半導体装置が提供
される効果がある。
According to the present invention, there is an effect that a fluctuation in charge density and an increase in leakage current are suppressed, and a semiconductor device having high long-term reliability is provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による一実施例の半導体装置を示す断面
図である。
FIG. 1 is a sectional view showing a semiconductor device according to one embodiment of the present invention.

【図2】本発明による一実施例の半導体装置の製造方法
を示す図である。
FIG. 2 is a diagram illustrating a method of manufacturing a semiconductor device according to one embodiment of the present invention.

【図3】本発明による一実施例の半導体装置の回転成形
法を示す図である。
FIG. 3 is a diagram illustrating a rotational molding method for a semiconductor device according to an embodiment of the present invention.

【図4】実施例1の第2絶縁保護層中のフィラーの密度
分布を示す図である。
FIG. 4 is a diagram showing a density distribution of a filler in a second insulating protective layer of Example 1.

【図5】本発明による他の実施例の半導体装置を示す断
面図である。
FIG. 5 is a sectional view showing a semiconductor device according to another embodiment of the present invention.

【図6】実施例2の第2絶縁保護層中のフィラーの粒径
分布を示す図である。
FIG. 6 is a diagram showing a particle size distribution of a filler in a second insulating protective layer of Example 2.

【図7】実施例及び比較例の半導体装置の電圧電流特性
を示す図である。
FIG. 7 is a diagram showing voltage-current characteristics of semiconductor devices of an example and a comparative example.

【図8】本発明による実施例3の半導体装置を示す断面
図である。
FIG. 8 is a sectional view showing a semiconductor device according to a third embodiment of the present invention.

【図9】本発明による実施例4の半導体装置を示す断面
図である。
FIG. 9 is a sectional view showing a semiconductor device according to a fourth embodiment of the present invention.

【図10】本発明による実施例5の半導体装置を示す断
面図である。
FIG. 10 is a sectional view showing a semiconductor device according to a fifth embodiment of the present invention.

【図11】本発明による実施例6の半導体装置を示す断
面図である。
FIG. 11 is a sectional view showing a semiconductor device according to a sixth embodiment of the present invention.

【図12】従来の半導体装置を示す部分断面図である。FIG. 12 is a partial cross-sectional view showing a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1…nベース層、2…pベース層、3…pエミッタ層、
4…nエミッタ層、5…第1絶縁保護層、6…カソード
電極、7…アノード電極、8…第2絶縁保護層、9…フ
ィラー、10…絶縁膜界面に蓄積した陽電荷、11…絶
縁膜界面に蓄積した陰電荷、12…絶縁保護膜層、13
…半導体基体の端部、14…半導体ベース、15…注型
用上型、16…注型用下型、17…回転台、18…ゲー
ト電極、19…n+層、20…p+層、21…n−層
1 ... n base layer, 2 ... p base layer, 3 ... p emitter layer,
4 ... n emitter layer, 5 ... first insulating protective layer, 6 ... cathode electrode, 7 ... anode electrode, 8 ... second insulating protective layer, 9 ... filler, 10 ... positive charge accumulated at interface of insulating film, 11 ... insulation Negative charges accumulated at the film interface, 12 ... insulating protective film layer, 13
... End of semiconductor base, 14 ... Semiconductor base, 15 ... Top mold for casting, 16 ... Bottom mold for casting, 17 ... Rotating table, 18 ... Gate electrode, 19 ... N + layer, 20 ... P + layer, 21 ... n-layer

フロントページの続き (72)発明者 小野瀬 保夫 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内Continuing from the front page (72) Inventor Yasuo Onose 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture Within Hitachi Research Laboratory, Hitachi, Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】少なくとも1つのpn接合からなる半導体
の露出側面を、該露出側面側に当接させた第1絶縁保護
層と該第1絶縁保護層の外周側に当接させたフィラーを
含有する第2絶縁保護層とで、被覆保護する半導体装置
において、 前記第2絶縁保護層は、該第2絶縁保護層中の前記フィ
ラーの分散密度が当該第2絶縁保護層の内周から外周に
向かって連続的に高くなる密度分布を有していることを
特徴とする半導体装置。
1. A semiconductor device comprising: a first insulating protective layer in which an exposed side surface of a semiconductor comprising at least one pn junction is in contact with the exposed side surface; and a filler which is in contact with an outer peripheral side of the first insulating protective layer. A second insulating protective layer, wherein the dispersion density of the filler in the second insulating protective layer is from the inner circumference to the outer circumference of the second insulating protective layer. A semiconductor device having a density distribution that continuously increases toward the center.
【請求項2】少なくとも1つのpn接合からなる半導体
の露出側面を、該露出側面側に当接させた第1絶縁保護
層と該第1絶縁保護層の外周側に当接させたフィラーを
含有する第2絶縁保護層とで、被覆保護する半導体装置
において、 前記フィラーは、不均一粒径のフィラーからなり、 前記第2絶縁保護層は、該第2絶縁保護層中の前記フィ
ラーの平均粒径が当該第2絶縁保護層の内周から外周に
向かって大きくなる粒径分布を有していることを特徴と
する半導体装置。
2. A semiconductor device comprising: a first insulating protective layer having an exposed side surface of a semiconductor comprising at least one pn junction in contact with the exposed side surface; and a filler having an outer peripheral side in contact with the first insulating protective layer. In the semiconductor device covered and protected with a second insulating protective layer, the filler is made of a filler having a non-uniform particle diameter, and the second insulating protective layer is formed of an average particle of the filler in the second insulating protective layer. A semiconductor device having a particle size distribution in which the diameter increases from the inner circumference to the outer circumference of the second insulating protective layer.
【請求項3】請求項2において、前記不均一粒径のフィ
ラーは、0.1〜200μmの範囲の粒径であることを特徴と
する半導体装置。
3. The semiconductor device according to claim 2, wherein the filler having a non-uniform particle size has a particle size in a range of 0.1 to 200 μm.
【請求項4】少なくとも1つのpn接合からなる半導体
の側面を加工して露出し、該露出側面に第1絶縁保護層
を被覆成形した後に、前記第1絶縁保護層と前記半導体
とからなる半導体ベースを注型冶具に組み込み、 フィラーを含有する絶縁材を前記第1絶縁保護層の外周
側に当接するようにして前記注型冶具に注入し、前記半
導体ベースを前記注型冶具とともに回転させた後に前記
絶縁材を硬化して第2絶縁保護層を形成する、あるいは
前記半導体ベースを前記注型冶具とともに回転させなが
ら前記絶縁材を硬化して第2絶縁保護層を形成すること
を特徴とする半導体装置の製造方法。
4. A semiconductor comprising said first insulating protective layer and said semiconductor, after processing and exposing a side surface of a semiconductor comprising at least one pn junction and coating said exposed side surface with a first insulating protective layer. The base was incorporated into a casting jig, and an insulating material containing a filler was injected into the casting jig so as to be in contact with the outer peripheral side of the first insulating protective layer, and the semiconductor base was rotated together with the casting jig. Afterwards, the insulating material is cured to form a second insulating protective layer, or the insulating material is cured while rotating the semiconductor base together with the casting jig to form a second insulating protective layer. A method for manufacturing a semiconductor device.
JP18059296A 1996-07-10 1996-07-10 Semiconductor device and manufacturing method thereof Pending JPH1027791A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18059296A JPH1027791A (en) 1996-07-10 1996-07-10 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18059296A JPH1027791A (en) 1996-07-10 1996-07-10 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH1027791A true JPH1027791A (en) 1998-01-27

Family

ID=16085965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18059296A Pending JPH1027791A (en) 1996-07-10 1996-07-10 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH1027791A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313846A (en) * 2023-03-20 2023-06-23 中国南方电网有限责任公司超高压输电公司广州局 A preparation method of semiconductor chip junction terminal shaping mesa protective layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313846A (en) * 2023-03-20 2023-06-23 中国南方电网有限责任公司超高压输电公司广州局 A preparation method of semiconductor chip junction terminal shaping mesa protective layer

Similar Documents

Publication Publication Date Title
US5313092A (en) Semiconductor power device having walls of an inverted mesa shape to improve power handling capability
JP2812093B2 (en) Semiconductor device having planar junction
CN1227743C (en) Semiconductor device and its producing method
US3772577A (en) Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same
JP3296936B2 (en) Power semiconductor device
US3994011A (en) High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings
US3644801A (en) Semiconductor passivating process and product
US3735483A (en) Semiconductor passivating process
US4215358A (en) Mesa type semiconductor device
JPH1027791A (en) Semiconductor device and manufacturing method thereof
US3642597A (en) Semiconductor passivating process
JP2004303927A (en) Semiconductor element
US3746950A (en) Pressure-sensitive schottky barrier semiconductor device having a substantially non-conductive barrier for preventing undesirable reverse-leakage currents and method for making the same
EP0366916B1 (en) Shorted-anode semiconductor device and methods of making the same
JPH0126114Y2 (en)
US4096521A (en) Protective coating for high voltage devices
JPS60207340A (en) Semiconductor device and manufacture thereof
JP2001110799A (en) Semiconductor element and manufacturing method therefor
GB1563421A (en) Polyimide-siloxane copolymer protective coating for semiconductor devices
JPS61182259A (en) Gate turn-off thyristor
JPH10294448A (en) Manufacturing method of high voltage semiconductor device
EP0082224B1 (en) Semiconductor device passivated with glass material
JP3163674B2 (en) High voltage semiconductor device with low floating current
JPS5923115B2 (en) Mesa type semiconductor device
JP3160330B2 (en) Semiconductor device having MOS anode short structure