JPH1027804A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH1027804A JPH1027804A JP9091541A JP9154197A JPH1027804A JP H1027804 A JPH1027804 A JP H1027804A JP 9091541 A JP9091541 A JP 9091541A JP 9154197 A JP9154197 A JP 9154197A JP H1027804 A JPH1027804 A JP H1027804A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- conductive layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 Ａ１系金属配線のパターニング時に下地の層
間絶縁膜からの酸素の放出に起因するサイドエッチの発
生することを防止する。 【解決手段】 下地ＢＰＳＧ膜１４の表面部分に酸素を
含まないシリコン窒化膜１８等を形成し、その上にバリ
アメタルであるＴｉＷ１３等及びＡｌ系金属膜１２を形
成する。有機系フォトレジスト１１から発生するカーボ
ンによる側壁保護膜１６を良好に形成させ、それによ
り、Ａｌ系金属膜１２のサイドエッチを防止する。
間絶縁膜からの酸素の放出に起因するサイドエッチの発
生することを防止する。 【解決手段】 下地ＢＰＳＧ膜１４の表面部分に酸素を
含まないシリコン窒化膜１８等を形成し、その上にバリ
アメタルであるＴｉＷ１３等及びＡｌ系金属膜１２を形
成する。有機系フォトレジスト１１から発生するカーボ
ンによる側壁保護膜１６を良好に形成させ、それによ
り、Ａｌ系金属膜１２のサイドエッチを防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、絶縁膜の上に形成されたバリ
アメタル層とアルミニウム系金属膜を配線形状に加工す
るために、有機系のフォトレジストをエッチングマスク
として用いて異方性エッチングを行う半導体装置及びそ
の製造方法に関する。
の製造方法に関し、特に、絶縁膜の上に形成されたバリ
アメタル層とアルミニウム系金属膜を配線形状に加工す
るために、有機系のフォトレジストをエッチングマスク
として用いて異方性エッチングを行う半導体装置及びそ
の製造方法に関する。
【０００２】
【従来の技術】従来から、半導体装置においては、アル
ミニウムを主成分とするアルニニウム系金属配線が広く
用いられており、また、シリコン基板とアルミニウム系
金属との間の反応を制御するためのバリアメタル層とし
て、段差被覆性に優れたチタンタングステン膜が用いら
れている。
ミニウムを主成分とするアルニニウム系金属配線が広く
用いられており、また、シリコン基板とアルミニウム系
金属との間の反応を制御するためのバリアメタル層とし
て、段差被覆性に優れたチタンタングステン膜が用いら
れている。
【０００３】
【発明が解決しようとする課題】ところが、近年におけ
る配線の微細化に伴い、上記のような半導体装置を製造
するに際して新たな問題が生じている。即ち、バリアメ
タル層としてのチタンタングステン膜、及び、その上に
形成されたアルミニウム系金属膜を異方性エッチングに
より配線形状にパターニングすると、チタンタングステ
ン膜とアルミニウム系金属膜の境界付近の側壁部分にサ
イドエッチが発生し、配線形状が不良になって、その結
果、配線の高抵抗化や断線が生じるという問題が顕在化
してきた。
る配線の微細化に伴い、上記のような半導体装置を製造
するに際して新たな問題が生じている。即ち、バリアメ
タル層としてのチタンタングステン膜、及び、その上に
形成されたアルミニウム系金属膜を異方性エッチングに
より配線形状にパターニングすると、チタンタングステ
ン膜とアルミニウム系金属膜の境界付近の側壁部分にサ
イドエッチが発生し、配線形状が不良になって、その結
果、配線の高抵抗化や断線が生じるという問題が顕在化
してきた。
【０００４】このサイドエッチが発生する機構につい
て、次に詳細に説明する。
て、次に詳細に説明する。
【０００５】従来の半導体装置の製造においては、シリ
コン半導体基板の上に、平坦化用の層間絶縁膜として一
般的に用いられるＢＰＳＧ（boro-phospho silicate gl
ass）膜を形成し、その上にバリアメタル層としてチタ
ンタングステン（ＴｉＷ）膜を形成し、さらにその上に
アルミニウム系金属膜、例えばＡｌ−Ｓｉ−Ｃｕを形成
する。
コン半導体基板の上に、平坦化用の層間絶縁膜として一
般的に用いられるＢＰＳＧ（boro-phospho silicate gl
ass）膜を形成し、その上にバリアメタル層としてチタ
ンタングステン（ＴｉＷ）膜を形成し、さらにその上に
アルミニウム系金属膜、例えばＡｌ−Ｓｉ−Ｃｕを形成
する。
【０００６】その後、アルミニウム系金属膜及びチタン
タングステン膜を配線形状に加工するために、有機系の
フォトレジストをエッチングマスクとして用いて異方性
エッチングを行う。その際、有機系のフォトレジストか
らカーボンが発生し、アルミニウム系金属膜の側壁に付
着して側壁保護膜を形成する。通常は、この側壁保護膜
により、アルミニウム系金属膜のサイドエッチングが阻
止される。即ち、アルミニウム系金属膜は、エッチング
ガスのプラズマ中で発生する例えば塩素ラジカルと反応
するが、側壁保護膜がその塩素ラジカルとアルミニウム
系金属膜との接触を防げるため、フォトレジストの下の
アルミニウム系金属膜の側壁はエッチングされず、その
結果、垂直形状の配線パターンが得られる。
タングステン膜を配線形状に加工するために、有機系の
フォトレジストをエッチングマスクとして用いて異方性
エッチングを行う。その際、有機系のフォトレジストか
らカーボンが発生し、アルミニウム系金属膜の側壁に付
着して側壁保護膜を形成する。通常は、この側壁保護膜
により、アルミニウム系金属膜のサイドエッチングが阻
止される。即ち、アルミニウム系金属膜は、エッチング
ガスのプラズマ中で発生する例えば塩素ラジカルと反応
するが、側壁保護膜がその塩素ラジカルとアルミニウム
系金属膜との接触を防げるため、フォトレジストの下の
アルミニウム系金属膜の側壁はエッチングされず、その
結果、垂直形状の配線パターンが得られる。
【０００７】ところが、配線パターンが密の部分と疎の
部分とが存在すると、配線パターンが密の部分よりも疎
の部分ではエッチング速度が大きい、いわゆるマイクロ
ローディング（micro-loading ）効果が生じる。このマ
イクロローディング効果により、配線パターンが密の部
分でアルミニウム系金属膜をエッチングしている時に、
配線パターンが疎の部分ではチタンタングステン膜のエ
ッチングも終了してしまう場合がある。このような場合
にさらにエッチングを続行すると、配線パターンが疎の
部分で露出したＢＰＳＧ膜の下地層から酸素が放出さ
れ、この酸素が有機系フォトレジストから発生したカー
ボンと反応して一酸化炭素や二酸化炭素を形成するため
に、側壁保護膜の形成が不十分となってしまう。このよ
うな状態でさらにエッチングを続行すると、フォトレジ
ストの下のアルミニウム系金属膜やチタンタングステン
膜の側面もエッチングされてしまい、特に側壁保護膜の
形成が不十分なこれらの境界付近の側壁部分にサイドエ
ッチが発生する。
部分とが存在すると、配線パターンが密の部分よりも疎
の部分ではエッチング速度が大きい、いわゆるマイクロ
ローディング（micro-loading ）効果が生じる。このマ
イクロローディング効果により、配線パターンが密の部
分でアルミニウム系金属膜をエッチングしている時に、
配線パターンが疎の部分ではチタンタングステン膜のエ
ッチングも終了してしまう場合がある。このような場合
にさらにエッチングを続行すると、配線パターンが疎の
部分で露出したＢＰＳＧ膜の下地層から酸素が放出さ
れ、この酸素が有機系フォトレジストから発生したカー
ボンと反応して一酸化炭素や二酸化炭素を形成するため
に、側壁保護膜の形成が不十分となってしまう。このよ
うな状態でさらにエッチングを続行すると、フォトレジ
ストの下のアルミニウム系金属膜やチタンタングステン
膜の側面もエッチングされてしまい、特に側壁保護膜の
形成が不十分なこれらの境界付近の側壁部分にサイドエ
ッチが発生する。
【０００８】特に、アルミニウム系金属膜のエッチング
条件によれば、チタンタングステン（ＴｉＷ）は、チタ
ン（Ｔｉ）や窒化チタン（ＴｉＮ）と比較してエッチン
グレートが低いため、相対的にエッチング時間が長くな
る。このため、バリアメタルとしてチタンタングステン
膜を用いた場合には、チタン膜や窒化チタン膜を用いた
場合よりも、上述の現象が顕著に現れる。
条件によれば、チタンタングステン（ＴｉＷ）は、チタ
ン（Ｔｉ）や窒化チタン（ＴｉＮ）と比較してエッチン
グレートが低いため、相対的にエッチング時間が長くな
る。このため、バリアメタルとしてチタンタングステン
膜を用いた場合には、チタン膜や窒化チタン膜を用いた
場合よりも、上述の現象が顕著に現れる。
【０００９】この問題を解決するために、特開平５−２
３４９６１号公報及び特開平７−６６１７６号公報に
は、エッチングガスの組成を改良したドライエッチング
方法が開示されている。また、特開平７−２６３４２６
号公報には、エッチングされたパターンの側壁に側壁保
護膜を形成しながら高融点金属層をエッチングし、続い
てアルミニウム系金属層をエッチングする、積層配線の
ドライエッチング方法が開示されている。しかしなが
ら、これらの文献には、エッチング方法の改良のみが記
載されており、半導体装置自体の構造を改良することに
よりサイドエッチを防止することに関しては記載されて
いない。
３４９６１号公報及び特開平７−６６１７６号公報に
は、エッチングガスの組成を改良したドライエッチング
方法が開示されている。また、特開平７−２６３４２６
号公報には、エッチングされたパターンの側壁に側壁保
護膜を形成しながら高融点金属層をエッチングし、続い
てアルミニウム系金属層をエッチングする、積層配線の
ドライエッチング方法が開示されている。しかしなが
ら、これらの文献には、エッチング方法の改良のみが記
載されており、半導体装置自体の構造を改良することに
よりサイドエッチを防止することに関しては記載されて
いない。
【００１０】また、特開平３−１０４２３０号公報に
は、配線層をメッキする際に、メッキが所望の部分以外
に付着しないことを目的として、最初に高電流密度でメ
ッキ配線層を所定厚さに形成し、続いてその上に低電流
密度でメッキ配線層を形成する半導体装置の製造方法が
開示されている。しかしながら、この文献には、サイド
エッチを防止することに関しては記載されていない。
は、配線層をメッキする際に、メッキが所望の部分以外
に付着しないことを目的として、最初に高電流密度でメ
ッキ配線層を所定厚さに形成し、続いてその上に低電流
密度でメッキ配線層を形成する半導体装置の製造方法が
開示されている。しかしながら、この文献には、サイド
エッチを防止することに関しては記載されていない。
【００１１】そこで、本発明の目的は、絶縁膜の上に形
成されたバリアメタル層とアルミニウム系金属膜を配線
形状に加工するために、有機系のフォトレジストをエッ
チングマスクとして用いて異方性エッチングを行う場合
においても、バリアメタル層とアルミニウム金属膜との
界面付近の側壁部分にサイドエッチが入らない半導体装
置及びその製造方法を提供することである。
成されたバリアメタル層とアルミニウム系金属膜を配線
形状に加工するために、有機系のフォトレジストをエッ
チングマスクとして用いて異方性エッチングを行う場合
においても、バリアメタル層とアルミニウム金属膜との
界面付近の側壁部分にサイドエッチが入らない半導体装
置及びその製造方法を提供することである。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板と、前記半導体基板の少なくとも一部分上に
形成され、成分として酸素を含む第１の絶縁膜と、前記
第１の絶縁膜上に形成され、成分として酸素を含まない
第２の絶縁膜と、前記第２の絶縁膜上に選択的に形成さ
れた第１の導電層と、前記第１の導電層上に形成された
第２の導電層とを含む。
半導体基板と、前記半導体基板の少なくとも一部分上に
形成され、成分として酸素を含む第１の絶縁膜と、前記
第１の絶縁膜上に形成され、成分として酸素を含まない
第２の絶縁膜と、前記第２の絶縁膜上に選択的に形成さ
れた第１の導電層と、前記第１の導電層上に形成された
第２の導電層とを含む。
【００１３】本発明の半導体装置の一態様例において
は、前記第１の絶縁膜が、ＢＰＳＧ膜、ＰＳＧ膜、ＢＳ
Ｇ膜及びプラズマ酸化シリコン膜からなる群から選択さ
れた１つを含み、前記第２の絶縁膜が、プラズマ窒化シ
リコン膜を含む。
は、前記第１の絶縁膜が、ＢＰＳＧ膜、ＰＳＧ膜、ＢＳ
Ｇ膜及びプラズマ酸化シリコン膜からなる群から選択さ
れた１つを含み、前記第２の絶縁膜が、プラズマ窒化シ
リコン膜を含む。
【００１４】本発明の半導体装置は、半導体基板と、前
記半導体基板の少なくとも一部分上に形成され、成分と
して酸素を含む第１の絶縁膜と、前記第１の絶縁膜上に
形成され、酸素濃度が前記第１の絶縁膜よりも小さい第
２の絶縁膜と、前記第２の絶縁膜上に選択的に形成され
た第１の導電層と、前記第１の導電層上に形成された第
２の導電層とを含む。
記半導体基板の少なくとも一部分上に形成され、成分と
して酸素を含む第１の絶縁膜と、前記第１の絶縁膜上に
形成され、酸素濃度が前記第１の絶縁膜よりも小さい第
２の絶縁膜と、前記第２の絶縁膜上に選択的に形成され
た第１の導電層と、前記第１の導電層上に形成された第
２の導電層とを含む。
【００１５】本発明の半導体装置の一態様例において
は、前記第１の絶縁膜は、ＢＰＳＧ膜、ＰＳＧ膜、ＢＳ
Ｇ膜及びプラズマ酸化シリコン膜からなる群から選択さ
れた１つを含み、前記第２の絶縁膜は、プラズマ酸化シ
リコンとプラズマ窒化シリコンとの混合物の膜を含む。
は、前記第１の絶縁膜は、ＢＰＳＧ膜、ＰＳＧ膜、ＢＳ
Ｇ膜及びプラズマ酸化シリコン膜からなる群から選択さ
れた１つを含み、前記第２の絶縁膜は、プラズマ酸化シ
リコンとプラズマ窒化シリコンとの混合物の膜を含む。
【００１６】本発明の半導体装置は、半導体基板と、前
記半導体基板の少なくとも一部分上に形成された絶縁膜
であって、酸素濃度が前記半導体基板の表面からの距離
の増加に従って小さくなる前記絶縁膜と、前記絶縁膜上
に選択的に形成された第１の導電層と、前記第１の導電
層上に形成された第２の導電層とを含む。
記半導体基板の少なくとも一部分上に形成された絶縁膜
であって、酸素濃度が前記半導体基板の表面からの距離
の増加に従って小さくなる前記絶縁膜と、前記絶縁膜上
に選択的に形成された第１の導電層と、前記第１の導電
層上に形成された第２の導電層とを含む。
【００１７】本発明の半導体装置の一態様例において
は、前記絶縁膜が、プラズマ酸化シリコンとプラズマ窒
化シリコンの混合物の膜を含む。
は、前記絶縁膜が、プラズマ酸化シリコンとプラズマ窒
化シリコンの混合物の膜を含む。
【００１８】本発明の半導体装置の一態様例において
は、前記第１の導電層が、チタンタングステン、窒化チ
タンとチタンの積層膜、窒化タングステン膜及びタング
ステンとシリコンの合金膜からなる群から選択された１
つを含み、前記第２の導電層が、アルミニウム系金属膜
を含む。
は、前記第１の導電層が、チタンタングステン、窒化チ
タンとチタンの積層膜、窒化タングステン膜及びタング
ステンとシリコンの合金膜からなる群から選択された１
つを含み、前記第２の導電層が、アルミニウム系金属膜
を含む。
【００１９】本発明の半導体装置の製造方法は、半導体
基板の少なくとも一部分上に、成分として酸素を含む第
１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、
成分として酸素を含まない第２の絶縁膜を形成する工程
と、前記第２の絶縁膜上に、第１の導電層を形成する工
程と、前記第１の導電層上に、第２の導電層を形成する
工程と、前記第１及び第２の導電層を、有機系レジスト
をエッチングマスクとする異方性エッチングによりパタ
ーニングする工程とを含む。
基板の少なくとも一部分上に、成分として酸素を含む第
１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、
成分として酸素を含まない第２の絶縁膜を形成する工程
と、前記第２の絶縁膜上に、第１の導電層を形成する工
程と、前記第１の導電層上に、第２の導電層を形成する
工程と、前記第１及び第２の導電層を、有機系レジスト
をエッチングマスクとする異方性エッチングによりパタ
ーニングする工程とを含む。
【００２０】本発明の半導体装置の製造方法の一態様例
においては、前記第１の絶縁膜を形成する工程が、ＢＰ
ＳＧ膜、ＰＳＧ膜、ＢＳＧ膜及びプラズマ酸化シリコン
膜からなる群から選択された１つを形成する工程を含
み、前記第２の絶縁膜を形成する工程が、プラズマ窒化
シリコン膜を形成する工程を含む。
においては、前記第１の絶縁膜を形成する工程が、ＢＰ
ＳＧ膜、ＰＳＧ膜、ＢＳＧ膜及びプラズマ酸化シリコン
膜からなる群から選択された１つを形成する工程を含
み、前記第２の絶縁膜を形成する工程が、プラズマ窒化
シリコン膜を形成する工程を含む。
【００２１】本発明の半導体装置の製造方法は、半導体
基板の少なくとも一部分上に、成分として酸素を含む第
１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、
酸素濃度が前記第１の絶縁膜よりも小さい第２の絶縁膜
を形成する工程と、前記第２の絶縁膜上に、第１の導電
層を形成する工程と、前記第１の導電層上に、第２の導
電層を形成する工程と、前記第１及び第２の導電層を、
有機系レジストをエッチングマスクとする異方性エッチ
ングによりパターニングする工程とを含む。
基板の少なくとも一部分上に、成分として酸素を含む第
１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、
酸素濃度が前記第１の絶縁膜よりも小さい第２の絶縁膜
を形成する工程と、前記第２の絶縁膜上に、第１の導電
層を形成する工程と、前記第１の導電層上に、第２の導
電層を形成する工程と、前記第１及び第２の導電層を、
有機系レジストをエッチングマスクとする異方性エッチ
ングによりパターニングする工程とを含む。
【００２２】本発明の半導体装置の製造方法の一態様例
においては、前記第１の絶縁膜を形成する工程が、ＢＰ
ＳＧ膜、ＰＳＧ膜、ＢＳＧ膜、プラズマ酸化シリコン膜
からなる群から選択された１つを形成する工程を含み、
前記第２の絶縁膜を形成する工程が、ブラズマ酸化シリ
コンとプラズマ窒化シリコンの混合物の膜を形成する工
程を含む。
においては、前記第１の絶縁膜を形成する工程が、ＢＰ
ＳＧ膜、ＰＳＧ膜、ＢＳＧ膜、プラズマ酸化シリコン膜
からなる群から選択された１つを形成する工程を含み、
前記第２の絶縁膜を形成する工程が、ブラズマ酸化シリ
コンとプラズマ窒化シリコンの混合物の膜を形成する工
程を含む。
【００２３】本発明の半導体装置の製造方法は、半導体
基板の少なくとも一部分上に、酸素濃度が前記半導体基
板の表面からの距離の増加に従って小さくなるように絶
縁膜を形成する工程と、前記絶縁膜上に、第１の導電層
を形成する工程と、前記第１の導電層上に、第２の導電
層を形成する工程と、前記第１及び第２の導電層を、有
機系レジストをエッチングマスクとする異方性エッチン
グによりパターニングする工程とを含む。
基板の少なくとも一部分上に、酸素濃度が前記半導体基
板の表面からの距離の増加に従って小さくなるように絶
縁膜を形成する工程と、前記絶縁膜上に、第１の導電層
を形成する工程と、前記第１の導電層上に、第２の導電
層を形成する工程と、前記第１及び第２の導電層を、有
機系レジストをエッチングマスクとする異方性エッチン
グによりパターニングする工程とを含む。
【００２４】本発明の半導体装置の製造方法の一態様例
においては、前記絶縁膜を形成する工程が、プラズマ酸
化シリコンとプラズマ窒化シリコンの混合物の膜を形成
する工程を含む。
においては、前記絶縁膜を形成する工程が、プラズマ酸
化シリコンとプラズマ窒化シリコンの混合物の膜を形成
する工程を含む。
【００２５】本発明の半導体装置の製造方法の一態様例
においては、前記第１の導電層を形成する工程が、チタ
ンタングステン、窒化チタンとチタンの積層膜、窒化タ
ングステン膜、タングステンとシリコンの合金膜からな
る群から選択された１つを形成する工程を含み、前記第
２の導電層を形成する工程が、アルミニウム系金属膜を
形成する工程を含む。
においては、前記第１の導電層を形成する工程が、チタ
ンタングステン、窒化チタンとチタンの積層膜、窒化タ
ングステン膜、タングステンとシリコンの合金膜からな
る群から選択された１つを形成する工程を含み、前記第
２の導電層を形成する工程が、アルミニウム系金属膜を
形成する工程を含む。
【００２６】
【作用】本発明においては、酸素を含む第１の絶縁膜の
上に、酸素を含まない第２の絶縁膜を形成するので、配
線パターンが疎の部分で第１の導電膜のエッチングが終
了しても第１の絶縁膜は露出せず、酸素は放出されな
い。従って、有機系フォトレジストから発生したカーボ
ンによる導電層の側壁保護膜の形成が阻害されず、フォ
トレジストの下の導電層の側面が側壁保護膜により良好
に覆われた状態でエッチングが進行するので、従来技術
におけるようなサイドエッチの発生を防止できる。
上に、酸素を含まない第２の絶縁膜を形成するので、配
線パターンが疎の部分で第１の導電膜のエッチングが終
了しても第１の絶縁膜は露出せず、酸素は放出されな
い。従って、有機系フォトレジストから発生したカーボ
ンによる導電層の側壁保護膜の形成が阻害されず、フォ
トレジストの下の導電層の側面が側壁保護膜により良好
に覆われた状態でエッチングが進行するので、従来技術
におけるようなサイドエッチの発生を防止できる。
【００２７】ここで、第２の絶縁膜として、酸素濃度が
前記第１の絶縁膜よりも小さい膜を用いても、サイドエ
ッチの発生を軽減することができる。
前記第１の絶縁膜よりも小さい膜を用いても、サイドエ
ッチの発生を軽減することができる。
【００２８】
【発明の実施の形態】以下、本発明の半導体装置及びそ
の製造方法を適用して好適ないくつかの実施形態につい
て、図面を参照しながら説明する。
の製造方法を適用して好適ないくつかの実施形態につい
て、図面を参照しながら説明する。
【００２９】（第１の実施形態）初めに、第１の実施形
態について説明する。ここでは、半導体装置の構成をそ
の製造方法とともに説明する。図１は、第１の実施形態
の半導体装置の製造方法を工程順に示す概略断面図であ
る。
態について説明する。ここでは、半導体装置の構成をそ
の製造方法とともに説明する。図１は、第１の実施形態
の半導体装置の製造方法を工程順に示す概略断面図であ
る。
【００３０】先ず、図１（ａ）に示すように、シリコン
半導体基板１５上に、第１の絶縁膜１４として、膜厚
０．１〜２．０μｍ程度、さらに望ましくは４００〜６
００ｎｍ程度のＢＰＳＧ膜を形成する。その上に、第２
の絶縁膜１８として、膜厚１０〜２００ｎｍ程度、さら
に望ましくは１００ｎｍ程度のプラズマ窒化シリコン
（ｐ−ＳｉＮ）膜を形成する。このプラズマ窒化シリコ
ン膜の形成は、例えば、温度３５０℃において、ガス流
量７５０ｃｃｍのＳｉＨ4 とガス流量６リットル／分の
ＮＨ3 を流しながらＲＦパワー３ｋＷの条件で行う。
半導体基板１５上に、第１の絶縁膜１４として、膜厚
０．１〜２．０μｍ程度、さらに望ましくは４００〜６
００ｎｍ程度のＢＰＳＧ膜を形成する。その上に、第２
の絶縁膜１８として、膜厚１０〜２００ｎｍ程度、さら
に望ましくは１００ｎｍ程度のプラズマ窒化シリコン
（ｐ−ＳｉＮ）膜を形成する。このプラズマ窒化シリコ
ン膜の形成は、例えば、温度３５０℃において、ガス流
量７５０ｃｃｍのＳｉＨ4 とガス流量６リットル／分の
ＮＨ3 を流しながらＲＦパワー３ｋＷの条件で行う。
【００３１】次に、バリアメタル層（第１の導電層）１
３として、膜厚５０〜２００ｎｍ程度のチタンタングス
テン（ＴｉＷ）膜をスパッタリングで形成する。このチ
タンタングステン膜の組成は、例えば、Ｔｉ：Ｗ＝１０
％：９０％であってもよい。さらに、その上に、配線層
（第２の導電層）１２として、膜厚０．３〜１．０μｍ
程度のアルミニウム系金属膜をスパッタリングで形成す
る。このアルミニウム系金属膜の組成は、例えば、Ａ１
−Ｓｉ（０〜１％）−Ｃｕ（０〜２％）であってもよ
い。
３として、膜厚５０〜２００ｎｍ程度のチタンタングス
テン（ＴｉＷ）膜をスパッタリングで形成する。このチ
タンタングステン膜の組成は、例えば、Ｔｉ：Ｗ＝１０
％：９０％であってもよい。さらに、その上に、配線層
（第２の導電層）１２として、膜厚０．３〜１．０μｍ
程度のアルミニウム系金属膜をスパッタリングで形成す
る。このアルミニウム系金属膜の組成は、例えば、Ａ１
−Ｓｉ（０〜１％）−Ｃｕ（０〜２％）であってもよ
い。
【００３２】しかる後、このアルミニウム系金属膜の上
に、反射防止膜１１をスパッタリングで形成する。この
反射防止膜１１は、膜厚１０〜３０ｎｍ程度のアモルフ
ァスシリコン、チタンまたは窒化チタンから形成しても
よい。最後に、この反射防止膜１１の上に、膜厚０．５
〜２．５μｍ程度の有機系フォトレジスト１０を形成
し、図１（ａ）に示すように所望の配線パターンにパタ
ーニングする。
に、反射防止膜１１をスパッタリングで形成する。この
反射防止膜１１は、膜厚１０〜３０ｎｍ程度のアモルフ
ァスシリコン、チタンまたは窒化チタンから形成しても
よい。最後に、この反射防止膜１１の上に、膜厚０．５
〜２．５μｍ程度の有機系フォトレジスト１０を形成
し、図１（ａ）に示すように所望の配線パターンにパタ
ーニングする。
【００３３】次に、図１（ｂ）に示すように、例えば、
ＥＣＲ（electron-cyclotron resonance）プラズマエッ
チャーを用いてエッチングを行う。第１ステップとし
て、ガス流量２０〜５０ｃｃｍのＢＣ１3 とガス流量２
０〜１００ｃｃｍのＣｌ2 を流しながら、圧力５〜２０
ｍＴｏｒｒ、アノード電流１００〜４００ｍＡ、ＲＦパ
ワー３０〜１００Ｗの条件で、主として反射防止膜１１
と、配線層１２としてのアルミニウム系金属膜とをエッ
チングする。続いて、第２ステップとして、ガス流量１
０〜６０ｃｃｍのＢＣｌ3 とガス流量１０〜１００ｃｃ
ｍのＳＦ6 を流しながら、圧力５〜２０ｍＴｏｒｒ、ア
ノード電流１００〜４００ｍＡ、ＲＦパワー３０〜１０
０Ｗの条件で、主としてバリアメタル層１３としてのチ
タンタングステン層をエッチングする。
ＥＣＲ（electron-cyclotron resonance）プラズマエッ
チャーを用いてエッチングを行う。第１ステップとし
て、ガス流量２０〜５０ｃｃｍのＢＣ１3 とガス流量２
０〜１００ｃｃｍのＣｌ2 を流しながら、圧力５〜２０
ｍＴｏｒｒ、アノード電流１００〜４００ｍＡ、ＲＦパ
ワー３０〜１００Ｗの条件で、主として反射防止膜１１
と、配線層１２としてのアルミニウム系金属膜とをエッ
チングする。続いて、第２ステップとして、ガス流量１
０〜６０ｃｃｍのＢＣｌ3 とガス流量１０〜１００ｃｃ
ｍのＳＦ6 を流しながら、圧力５〜２０ｍＴｏｒｒ、ア
ノード電流１００〜４００ｍＡ、ＲＦパワー３０〜１０
０Ｗの条件で、主としてバリアメタル層１３としてのチ
タンタングステン層をエッチングする。
【００３４】バリアメタル層１３の下に位置する第２の
絶縁膜１８としてのプラズマ窒化シリコン膜のエッチン
グレートは非常に小さいので、図１（ｂ）に示す状態か
らさらにエッチングを進行させると、図１（ｃ）に示す
ように第１の絶縁膜１４としてのＢＰＳＧ膜がエッチン
グされる前に配線層１２とバリアメタル層１３のエッチ
ングが完了する。
絶縁膜１８としてのプラズマ窒化シリコン膜のエッチン
グレートは非常に小さいので、図１（ｂ）に示す状態か
らさらにエッチングを進行させると、図１（ｃ）に示す
ように第１の絶縁膜１４としてのＢＰＳＧ膜がエッチン
グされる前に配線層１２とバリアメタル層１３のエッチ
ングが完了する。
【００３５】以上述べた製造方法によれば、第１の絶縁
膜１４として用いられるＢＰＳＧ膜は酸素を含んでいる
が、その上に第２の絶縁膜１８として酸素を含まないプ
ラズマ窒化シリコン膜を形成するので、配線パターンが
疎の部分でバリアメタル層１３のエッチングが終了して
もＢＰＳＧ膜は露出せず、酸素は放出されない。従っ
て、有機系フォトレジスト１０から発生したカーボンに
よる側壁保護膜１６の形成が阻害されず、図１（ｃ）に
示すようにフォトレジスト１０の下の配線層１２の側面
が側壁保護膜１６により良好に覆われた状態でエッチン
グが進行するので、従来技術におけるようなサイドエッ
チの発生を防止できる。
膜１４として用いられるＢＰＳＧ膜は酸素を含んでいる
が、その上に第２の絶縁膜１８として酸素を含まないプ
ラズマ窒化シリコン膜を形成するので、配線パターンが
疎の部分でバリアメタル層１３のエッチングが終了して
もＢＰＳＧ膜は露出せず、酸素は放出されない。従っ
て、有機系フォトレジスト１０から発生したカーボンに
よる側壁保護膜１６の形成が阻害されず、図１（ｃ）に
示すようにフォトレジスト１０の下の配線層１２の側面
が側壁保護膜１６により良好に覆われた状態でエッチン
グが進行するので、従来技術におけるようなサイドエッ
チの発生を防止できる。
【００３６】ここで、第２の絶縁膜１８としては、上記
のプラズマ窒化シリコン膜に替えて、テフロン膜、窒化
アルミニムウ膜、ダイアモンド膜、不純物を含まない高
抵抗のシリコン膜等を用いることができる。なお、ここ
で言うテフロン膜とは、フッ化物重合膜の総称として定
義され、四フッ化エチレン重合膜、四フッ化エチレン一
六フッ化プロピレン重合膜、四フッ化共重合膜、二フッ
化ビニリデン重合膜、一フッ化ビニル重合膜等を含む。
また、テフロン膜を用いる場合には、例えば、ＥＣＲエ
ッチャーにて、ガス流量２０ｃｃｍのＣ4 Ｆ8 を流しな
がら、圧力８ｍＴｏｒｒ、アノード電流３００ｍＡ、Ｒ
Ｆパワー１００Ｗの条件で、１００〜５００Å程度の膜
厚に成膜する。これらに比べてサイドエッチ防止の効果
は多少低減するが、酸素濃度の低いプラズマ酸化シリコ
ンとプラズマ窒化シリコンの混合物（ｐ−ＳｉＯＮ）の
膜を用いることもできる。この場合には、例えば、温度
３５０〜４００℃において、ガス流量５００ｃｃｍのＳ
ｉＨ4 とガス流量１〜５リットル／分のＯ2 とガス流量
５リットル／分のＮＨ3 を流しながら、ＲＦパワー３ｋ
Ｗの条件で、１００ｎｍの膜厚に成膜する。
のプラズマ窒化シリコン膜に替えて、テフロン膜、窒化
アルミニムウ膜、ダイアモンド膜、不純物を含まない高
抵抗のシリコン膜等を用いることができる。なお、ここ
で言うテフロン膜とは、フッ化物重合膜の総称として定
義され、四フッ化エチレン重合膜、四フッ化エチレン一
六フッ化プロピレン重合膜、四フッ化共重合膜、二フッ
化ビニリデン重合膜、一フッ化ビニル重合膜等を含む。
また、テフロン膜を用いる場合には、例えば、ＥＣＲエ
ッチャーにて、ガス流量２０ｃｃｍのＣ4 Ｆ8 を流しな
がら、圧力８ｍＴｏｒｒ、アノード電流３００ｍＡ、Ｒ
Ｆパワー１００Ｗの条件で、１００〜５００Å程度の膜
厚に成膜する。これらに比べてサイドエッチ防止の効果
は多少低減するが、酸素濃度の低いプラズマ酸化シリコ
ンとプラズマ窒化シリコンの混合物（ｐ−ＳｉＯＮ）の
膜を用いることもできる。この場合には、例えば、温度
３５０〜４００℃において、ガス流量５００ｃｃｍのＳ
ｉＨ4 とガス流量１〜５リットル／分のＯ2 とガス流量
５リットル／分のＮＨ3 を流しながら、ＲＦパワー３ｋ
Ｗの条件で、１００ｎｍの膜厚に成膜する。
【００３７】また、バリアメタル層１３としては、上記
のチタンタングステン（ＴｉＷ）膜に替えて、窒化チタ
ンとチタンの積層膜（ＴｉＮ／Ｔｉ）、窒化タングステ
ン（ＷＮ）膜、タングステンとシリコンの合金（ＷＳｉ
ｘ）膜等を用いることができる。窒化チタンとチタンの
積層膜を用いる場合には、例えば、窒化チタン膜の厚さ
を５０〜２００ｎｍ程度、チタン膜の厚さを２０〜１０
０ｎｍ程度とする。
のチタンタングステン（ＴｉＷ）膜に替えて、窒化チタ
ンとチタンの積層膜（ＴｉＮ／Ｔｉ）、窒化タングステ
ン（ＷＮ）膜、タングステンとシリコンの合金（ＷＳｉ
ｘ）膜等を用いることができる。窒化チタンとチタンの
積層膜を用いる場合には、例えば、窒化チタン膜の厚さ
を５０〜２００ｎｍ程度、チタン膜の厚さを２０〜１０
０ｎｍ程度とする。
【００３８】更に、第１の絶縁膜１４としては、上記の
ＢＰＳＧ膜に替えて、ＳＰＧ（phospho-silicate glas
s）膜、ＢＳＧ（boro-silicate glass ）膜、プラズマ
酸化シリコン（ｐ−ＳｉＯ）膜等を用いることができ
る。プラズマ酸化シリコン膜を用いる場合には、例え
ば、温度３５０〜４００℃において、ガス流量５００ｃ
ｃｍのＳｉＨ4 とガス流量１〜５リットル／分のＯ2 を
流しながら、ＦＲパワー３ｋＷの条件で、３００〜９０
０ｎｍ程度の膜厚に成膜する。
ＢＰＳＧ膜に替えて、ＳＰＧ（phospho-silicate glas
s）膜、ＢＳＧ（boro-silicate glass ）膜、プラズマ
酸化シリコン（ｐ−ＳｉＯ）膜等を用いることができ
る。プラズマ酸化シリコン膜を用いる場合には、例え
ば、温度３５０〜４００℃において、ガス流量５００ｃ
ｃｍのＳｉＨ4 とガス流量１〜５リットル／分のＯ2 を
流しながら、ＦＲパワー３ｋＷの条件で、３００〜９０
０ｎｍ程度の膜厚に成膜する。
【００３９】（第２の実施形態）次に、本発明の第２の
実施形態に係る半導体装置及びその製造方法について、
図面を参照しながら説明する。第１の実施形態と異なる
点は、第１実施形態における第１及び第２の絶縁膜を、
半導体基板１５からの高さによって酸素濃度が変化する
１つの絶縁膜に置き換えたことである。図２は、第２実
施形態の半導体装置の製造方法を工程順に示す概略断面
図である。
実施形態に係る半導体装置及びその製造方法について、
図面を参照しながら説明する。第１の実施形態と異なる
点は、第１実施形態における第１及び第２の絶縁膜を、
半導体基板１５からの高さによって酸素濃度が変化する
１つの絶縁膜に置き換えたことである。図２は、第２実
施形態の半導体装置の製造方法を工程順に示す概略断面
図である。
【００４０】まず、図２（ａ）に示すように、シリコン
半導体基板１５上に、絶縁膜２０として、膜厚０．１〜
２．０μｍ程度のプラズマ酸化シリコンとプラズマ窒化
シリコンの混合物（ｐ−ＳｉＯＮ）の膜を、上部ほど酸
素濃度が小さくなるように形成する。このプラズマ酸化
シリコンとプラズマ窒化シリコンの混合物の形成は、例
えば、温度を３５０〜４００℃、ＲＦパワーを３ｋＷ、
ＳｉＨ4 のガス流量を５００ｃｃｍに固定し、Ｏ2 のガ
ス流量を５リットル／分から１リットル／分に変化さ
せ、同時にＮＨ3 のガス流量を１リットル／分から５リ
ットル／分に変化させることにより行う。
半導体基板１５上に、絶縁膜２０として、膜厚０．１〜
２．０μｍ程度のプラズマ酸化シリコンとプラズマ窒化
シリコンの混合物（ｐ−ＳｉＯＮ）の膜を、上部ほど酸
素濃度が小さくなるように形成する。このプラズマ酸化
シリコンとプラズマ窒化シリコンの混合物の形成は、例
えば、温度を３５０〜４００℃、ＲＦパワーを３ｋＷ、
ＳｉＨ4 のガス流量を５００ｃｃｍに固定し、Ｏ2 のガ
ス流量を５リットル／分から１リットル／分に変化さ
せ、同時にＮＨ3 のガス流量を１リットル／分から５リ
ットル／分に変化させることにより行う。
【００４１】次に、第１の実施形態と同様に、バリアメ
タル層１３として膜厚５０〜２００ｎｍ程度のチタンタ
ングステン（ＴｉＷ）膜をスパッタリングで形成し、そ
の上に配線層１２として膜厚０．３〜１．０μｍ程度の
アルミニウム系金属膜をスパッタリングで形成する。し
かる後、このアルミニウム系金属膜の上に、反射防止膜
１１をスパッタリングで形成し、この反射防止膜１１の
上に、膜厚０．５〜２．５μｍ程度の有機系フォトレジ
スト１０を形成し、図２（ａ）に示すように所望の配線
パターンにパターニングする。
タル層１３として膜厚５０〜２００ｎｍ程度のチタンタ
ングステン（ＴｉＷ）膜をスパッタリングで形成し、そ
の上に配線層１２として膜厚０．３〜１．０μｍ程度の
アルミニウム系金属膜をスパッタリングで形成する。し
かる後、このアルミニウム系金属膜の上に、反射防止膜
１１をスパッタリングで形成し、この反射防止膜１１の
上に、膜厚０．５〜２．５μｍ程度の有機系フォトレジ
スト１０を形成し、図２（ａ）に示すように所望の配線
パターンにパターニングする。
【００４２】さらに、図２（ｂ）に示すように、第１実
施例と同様にエッチングを行うことにより、図２（ｃ）
に示されるような半導体装置が得られる。
施例と同様にエッチングを行うことにより、図２（ｃ）
に示されるような半導体装置が得られる。
【００４３】この第２の実施形態によれば、配線パター
ンが疎の部分でバリアメタル層１３のエッチングが完了
した時点で絶縁膜２０は上部しかエッチングされておら
ず、絶縁膜２０の上部は酸素濃度が小さいので、酸素の
放出は制限される。従って、有機系フォトレジスト１０
から発生したカーボンによる側壁保護膜１６の形成があ
まり阻害されず、図２（ｃ）に示すようにフォトレジス
ト１０の下の配線層１２の側面が側壁保護膜１６により
良好に覆われた状態でエッチングが進行するので、従来
技術におけるようなサイドエッチの発生を低減できる。
ンが疎の部分でバリアメタル層１３のエッチングが完了
した時点で絶縁膜２０は上部しかエッチングされておら
ず、絶縁膜２０の上部は酸素濃度が小さいので、酸素の
放出は制限される。従って、有機系フォトレジスト１０
から発生したカーボンによる側壁保護膜１６の形成があ
まり阻害されず、図２（ｃ）に示すようにフォトレジス
ト１０の下の配線層１２の側面が側壁保護膜１６により
良好に覆われた状態でエッチングが進行するので、従来
技術におけるようなサイドエッチの発生を低減できる。
【００４４】
【発明の効果】本発明によれば、絶縁膜の上に形成され
たバリアメタル層とアルミニウム系金属膜を配線形状に
加工するために、有機系のフォトレジストをエッチング
マスクとして用いて異方性エッチングを行う場合におい
ても、バリアメタル層とアルミニウム金属膜との界面付
近の側壁部分にサイドエッチが入らないので、信頼性の
高い半導体装置を提供することができる。
たバリアメタル層とアルミニウム系金属膜を配線形状に
加工するために、有機系のフォトレジストをエッチング
マスクとして用いて異方性エッチングを行う場合におい
ても、バリアメタル層とアルミニウム金属膜との界面付
近の側壁部分にサイドエッチが入らないので、信頼性の
高い半導体装置を提供することができる。
【図１】本発明の第１の実施形態に係る半導体装置の製
造方法を工程順に示す概略断面図である。
造方法を工程順に示す概略断面図である。
【図２】本発明の第２の実施形態に係る半導体装置の製
造方法を工程順に示す概略断面図である。
造方法を工程順に示す概略断面図である。
１０ フォトレジスト １１ 反射防止膜 １２ 配線層 １３ バリアメタル層（第１の導電膜） １４ 第１の絶縁膜 １５ シリコン半導体基板 １６ 側壁保護膜 １８ 第２の絶縁膜 ２０ 絶縁膜
Claims (14)
- 【請求項１】 半導体基板と、 前記半導体基板の少なくとも一部分上に形成され、成分
として酸素を含む第１の絶縁膜と、 前記第１の絶縁膜上に形成され、成分として酸素を含ま
ない第２の絶縁膜と、 前記第２の絶縁膜上に選択的に形成された第１の導電層
と、 前記第１の導電層上に形成された第２の導電層とを含む
ことを特徴とする半導体装置。 - 【請求項２】 前記第１の絶縁膜は、ＢＰＳＧ膜、ＰＳ
Ｇ膜、ＢＳＧ膜及びプラズマ酸化シリコン膜からなる群
から選択された１つを含み、 前記第２の絶縁膜は、プラズマ窒化シリコン膜を含むこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 半導体基板と、 前記半導体基板の少なくとも一部分上に形成され、成分
として酸素を含む第１の絶縁膜と、 前記第１の絶縁膜上に形成され、酸素濃度が前記第１の
絶縁膜よりも小さい第２の絶縁膜と、 前記第２の絶縁膜上に選択的に形成された第１の導電層
と、 前記第１の導電層上に形成された第２の導電層とを含む
ことを特徴とする半導体装置。 - 【請求項４】 前記第１の絶縁膜は、ＢＰＳＧ膜、ＰＳ
Ｇ膜、ＢＳＧ膜及びプラズマ酸化シリコン膜からなる群
から選択された１つを含み、 前記第２の絶縁膜は、プラズマ酸化シリコンとプラズマ
窒化シリコンとの混合物の膜を含むことを特徴とする請
求項３に記載の半導体装置。 - 【請求項５】 半導体基板と、 前記半導体基板の少なくとも一部分上に形成された絶縁
膜であって、酸素濃度が前記半導体基板の表面からの距
離の増加に従って小さくなる前記絶縁膜と、 前記絶縁膜上に選択的に形成された第１の導電層と、 前記第１の導電層上に形成された第２の導電層とを含む
ことを特徴とする半導体装置。 - 【請求項６】 前記絶縁膜は、プラズマ酸化シリコンと
プラズマ窒化シリコンの混合物の膜を含むことを特徴と
する請求項５に記載の半導体装置。 - 【請求項７】 前記第１の導電層は、チタンタングステ
ン、窒化チタンとチタンの積層膜、窒化タングステン膜
及びタングステンとシリコンの合金膜からなる群から選
択された１つを含み、 前記第２の導電層は、アルミニウム系金属膜を含むこと
を特徴とする請求項１、３及び５のいずれか１項に記載
の半導体装置。 - 【請求項８】 半導体基板の少なくとも一部分上に、成
分として酸素を含む第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に、成分として酸素を含まない第２
の絶縁膜を形成する工程と、 前記第２の絶縁膜上に、第１の導電層を形成する工程
と、 前記第１の導電層上に、第２の導電層を形成する工程
と、 前記第１及び第２の導電層を、有機系レジストをエッチ
ングマスクとする異方性エッチングによりパターニング
する工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項９】 前記第１の絶縁膜を形成する工程は、Ｂ
ＰＳＧ膜、ＰＳＧ膜、ＢＳＧ膜及びプラズマ酸化シリコ
ン膜からなる群から選択された１つを形成する工程を含
み、 前記第２の絶縁膜を形成する工程は、プラズマ窒化シリ
コン膜を形成する工程を含むことを特徴とする請求項８
に記載の半導体装置の製造方法。 - 【請求項１０】 半導体基板の少なくとも一部分上に、
成分として酸素を含む第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に、酸素濃度が前記第１の絶縁膜よ
りも小さい第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に、第１の導電層を形成する工程
と、 前記第１の導電層上に、第２の導電層を形成する工程
と、 前記第１及び第２の導電層を、有機系レジストをエッチ
ングマスクとする異方性エッチングによりパターニング
する工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項１１】 前記第１の絶縁膜を形成する工程は、
ＢＰＳＧ膜、ＰＳＧ膜、ＢＳＧ膜、プラズマ酸化シリコ
ン膜からなる群から選択された１つを形成する工程を含
み、 前記第２の絶縁膜を形成する工程は、ブラズマ酸化シリ
コンとプラズマ窒化シリコンの混合物の膜を形成する工
程を含むことを特徴とする請求項１０に記載の半導体装
置の製造方法。 - 【請求項１２】 半導体基板の少なくとも一部分上に、
酸素濃度が前記半導体基板の表面からの距離の増加に従
って小さくなるように絶縁膜を形成する工程と、 前記絶縁膜上に、第１の導電層を形成する工程と、 前記第１の導電層上に、第２の導電層を形成する工程
と、 前記第１及び第２の導電層を、有機系レジストをエッチ
ングマスクとする異方性エッチングによりパターニング
する工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項１３】 前記絶縁膜を形成する工程は、プラズ
マ酸化シリコンとプラズマ窒化シリコンの混合物の膜を
形成する工程を含むことを特徴とする請求項１２に記載
の半導体装置の製造方法。 - 【請求項１４】 前記第１の導電層を形成する工程は、
チタンタングステン、窒化チタンとチタンの積層膜、窒
化タングステン膜、タングステンとシリコンの合金膜か
らなる群から選択された１つを形成する工程を含み、 前記第２の導電層を形成する工程は、アルミニウム系金
属膜を形成する工程を含むことを特徴とする請求項８、
１０及び１２のいずれか１項に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9091541A JPH1027804A (ja) | 1996-03-26 | 1997-03-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-96097 | 1996-03-26 | ||
| JP9609796 | 1996-03-26 | ||
| JP9091541A JPH1027804A (ja) | 1996-03-26 | 1997-03-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027804A true JPH1027804A (ja) | 1998-01-27 |
Family
ID=14155898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9091541A Pending JPH1027804A (ja) | 1996-03-26 | 1997-03-26 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020137339A1 (ja) |
| JP (1) | JPH1027804A (ja) |
| KR (1) | KR100256137B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030089562A (ko) * | 2002-05-16 | 2003-11-22 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP2016039226A (ja) * | 2014-08-07 | 2016-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3792589B2 (ja) * | 2001-03-29 | 2006-07-05 | 富士通株式会社 | 半導体装置の製造方法 |
| US6548401B1 (en) * | 2002-01-23 | 2003-04-15 | Micron Technology, Inc. | Semiconductor processing methods, and semiconductor constructions |
| US7030008B2 (en) | 2003-09-12 | 2006-04-18 | International Business Machines Corporation | Techniques for patterning features in semiconductor devices |
| US7491621B2 (en) * | 2006-01-30 | 2009-02-17 | Macronix International Co., Ltd. | Method of forming isolation structures in a semiconductor manufacturing process |
| JP5102653B2 (ja) * | 2008-02-29 | 2012-12-19 | 東京エレクトロン株式会社 | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 |
| US20160104669A1 (en) * | 2014-10-08 | 2016-04-14 | Infineon Technologies Ag | Semiconductor structure with improved metallization adhesion and method for manufacturing the same |
| CN116013853B (zh) * | 2023-03-27 | 2023-06-02 | 合肥晶合集成电路股份有限公司 | 互连结构的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6119132A (ja) * | 1984-07-06 | 1986-01-28 | Toshiba Corp | 半導体装置の製造方法 |
-
1997
- 1997-03-21 KR KR1019970009873A patent/KR100256137B1/ko not_active Expired - Fee Related
- 1997-03-26 JP JP9091541A patent/JPH1027804A/ja active Pending
-
2002
- 2002-05-17 US US10/146,951 patent/US20020137339A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030089562A (ko) * | 2002-05-16 | 2003-11-22 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP2016039226A (ja) * | 2014-08-07 | 2016-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970067708A (ko) | 1997-10-13 |
| KR100256137B1 (ko) | 2000-05-15 |
| US20020137339A1 (en) | 2002-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4690512B2 (ja) | エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法 | |
| US6551924B1 (en) | Post metalization chem-mech polishing dielectric etch | |
| JP3257533B2 (ja) | 無機反射防止膜を使った配線形成方法 | |
| US5651856A (en) | Selective etch process | |
| US6268287B1 (en) | Polymerless metal hard mask etching | |
| US6242358B1 (en) | Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same | |
| US6566211B2 (en) | Surface modified interconnects | |
| JPH1027804A (ja) | 半導体装置及びその製造方法 | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| KR100464430B1 (ko) | 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법 | |
| US7179734B2 (en) | Method for forming dual damascene pattern | |
| KR100252492B1 (ko) | 반도체디바이스의제조방법 | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| US20010050439A1 (en) | Surface modified interconnects | |
| US6103630A (en) | Adding SF6 gas to improve metal undercut for hardmask metal etching | |
| US20080003831A1 (en) | Method for forming metal pattern in semiconductor device | |
| US20030186534A1 (en) | Method for manufacturing semiconductor device using dual-damascene techniques | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| JPH10189594A (ja) | 半導体素子の金属配線形成方法 | |
| JP2805072B2 (ja) | 積層膜のドライエッチング方法 | |
| JPH10135193A (ja) | 感光膜のエッチング方法 | |
| JPH05182937A (ja) | ドライエッチング方法 | |
| JPH07297281A (ja) | 接続孔の製造方法 | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| JPH09289213A (ja) | 高融点金属配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |