JPH1027944A - 光半導体素子とその製造方法，及び光半導体モジュールとその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 活性領域との相対的な位置ずれが少ないアラ
イメントマーカを備えた光半導体素子，及びその製造方
法を提供すること。 【解決手段】 半導体レーザ１のコンタクト層１５の、
上記リッジ構造１７に対して所定の間隔を隔てた位置
に、所定の平面形状を有するアライメントマーカ３０を
設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は光半導体素子とそ
の製造方法、及び光半導体モジュールとその製造方法に
関し、特に光半導体モジュールに用いられる光半導体素
子とその製造方法、及び光ファイバ付の光半導体モジュ
ールとその製造方法に関するものである。

【０００２】

【従来の技術】図５は従来の半導体レーザと光ファイバ
とを備えたレーザモジュールの構造を示す斜視図であ
り、図において、１は半導体レーザ、２はモニタ用のフ
ォトダイオード、３はＳｉからなるサブマウント、４は
光ファイバ、５はボンディングワイヤ、６は金属フレー
ム、７はフェルール、９はコネクタ係止部、８はサブマ
ウント上に設けられたＶ溝、１０はパッケージである。
この半導体レーザは、光ファイバ４と光半導体素子であ
る半導体レーザ１とをサブマウント３上に位置決めして
載置した後、これをフレーム６上に取り付け、ワイヤボ
ンディング等を行い、パッケージ１０内に封止するよう
にしたものである。そして、半導体レーザ１は、その活
性領域、つまり、発光領域が、光ファイバ４の光軸の延
長上に位置するように載置されている。

【０００３】一般家庭で使用される光通信用の送受信機
等に用いられる光半導体モジュールは、低コスト化する
ことが必要である。図５に示すような、半導体レーザ１
と光ファイバ４とをモジュール化した低価格のレーザモ
ジュールにおいては、半導体レーザ１と光ファイバ４と
の位置あわせは、まずＳｉからなるサブマウント３上に
設けられたＶ溝８内に光ファイバ４を固定し、半導体レ
ーザ１は、この半導体レーザ１の表面上に所定のパター
ンとなるよう設けられた表面電極（図示せず）の端部等
をアライメント用のマーカとして、この表面電極の端部
がサブマウント３の所定の位置に配置されるようにサブ
マウント３上の，該半導体レーザ１を載置する位置を調
整して位置決めされる。この電極のアライメント用マー
カとして用いる部分と、半導体レーザ１の発光領域とな
る部分との相対的な位置関係は、表面電極がマスクパタ
ーン等を用いた転写技術を利用して形成されているため
予め分かっている。そのため、半導体レーザ１の発光領
域が光ファイバ４の光軸上に配置された状態におけるア
ライメント用マーカが配置される位置を予め求めてお
き、このような位置にアライメント用マーカが位置する
ように半導体レーザを載置する位置を調整することによ
り、半導体レーザ１を、その発光領域が光ファイバ４の
光軸の延長上に位置するように位置決めして載置するこ
とができる。

【０００４】図６は従来の半導体レーザの製造方法を示
す断面工程図であり、図において、１１は基板、１２は
下クラッド層、１３は活性層、１４は上クラッド層、１
５はコンタクト層、１６は電流ブロック層、１７はリッ
ジ構造、１８は表面電極、１９は裏面電極、２０は絶縁
膜である。

【０００５】また、図８はこの従来の半導体レーザの製
造方法を示すフローチャートであり、Ｓ１〜Ｓ９は製造
方法における各ステップを示している。

【０００６】次に従来の半導体レーザの製造方法につい
て図６を用いて説明する。まず、図６(a) に示すよう
に、ウエハ形状（図示せず）の基板１１上に、下クラッ
ド層１２、活性層１３、上クラッド層１４を順次結晶成
長させた後（ステップＳ１）、該上クラッド層１４上に
ストライプ形状の絶縁膜２０を形成し、これをマスクと
して基板１１に達する深さまで選択的なエッチングを行
い、図６(b)に示すようにリッジ構造１７を形成する
（ステップＳ２）。このリッジ構造１７内の活性層１３
がレーザの活性領域（発光領域）となる。次に絶縁膜２
０を選択成長用マスクとして用いてリッジ構造１７を埋
め込むように電流ブロック層１６を形成し（ステップＳ
３）、さらに絶縁膜２０を除去した後（ステップＳ
４）、図６(d) に示すように、リッジ構造１７上，及び
電流ブロック層１６上にコンタクト層１５を形成し（ス
テップＳ５）、図６(e) に示すように、コンタクト層１
５上に表面電極１８を形成し（ステップＳ７）、さらに
基板１の裏面側に裏面電極１９を形成する（ステップＳ
８）。実際には、コンタクト層１５上に行われる表面プ
ロセスとして、表面電極１８を形成する工程の他に、表
面電極１８とコンタクト層１５との接触面を所定の形状
とするための絶縁膜を形成する工程や、プロセスメサを
形成する工程等が含まれ、また、基板１１の裏面に行わ
れる裏面プロセスとしては基板１１の裏面を研磨する工
程等がさらに含まれているがここでは省略している。最
後に、ウエハから素子分離を行い（ステップＳ９）、半
導体レーザを得る。

【０００７】ここで、従来の半導体レーザの製造方法に
おいては、ステップＳ２に示したリッジ形成工程におい
て、ウエハ上の半導体レーザの素子形成を行わない領域
上にも、ストライプ状の絶縁膜２０を形成する工程を利
用して所定の形状の絶縁膜を形成しておき、リッジ構造
１７を形成するエッチングの際に、この絶縁膜の下部も
エッチングしないようにして、ウエハ上の素子を形成し
ない領域上に、その後に結晶成長を行っても認識可能な
大きさや形状，面方位を有するエピマーカ（図示せず）
を形成するようにする。そして、電流ブロック層１６を
形成し、ストライプ状の絶縁膜２０と、エピマーカを形
成するために用いた絶縁膜を除去し、ウエハ全面にコン
タクト層１８を形成した後、さらに、ステップＳ６とし
て、上記エピマーカに合わせて、ウエハの半導体レーザ
を形成しない領域上のコンタクト層１８上に、エッチン
グによりその後の表面電極を形成する工程等の表面プロ
セスの位置合わせの基準に用いられる表面プロセス用ア
ライメントマーカ（図示せず）を形成する。この表面プ
ロセス用アライメントマーカは、上記エピマーカ上にも
コンタクト層１８が形成されてこのエピマーカが認識し
にくくなってその後のプロセスに用いることが困難とな
るために、その後の表面電極を形成する工程等の表面プ
ロセスにおける位置合わせを容易とするために設けられ
るものである。

【０００８】

【発明が解決しようとする課題】以上のように、従来の
半導体レーザ等の光半導体素子においては、エピマーカ
をウエハ上の素子を形成しない領域に形成し、このエピ
マーカに対して位置合わせを行って、ウエハ上の素子形
成を行わない領域上のコンタクト層に対して、その後の
表面プロセスに位置決めの基準として用いるための表面
プロセス用アライメントマーカを形成していた。しか
し、エピマーカは、リッジ構造１７を形成する工程、即
ち活性層１３の活性領域（発光領域）を形成する工程に
おいて形成されるため、このエピマーカと活性領域との
相対的な位置関係は設計通りのものとなっており、位置
ずれ等はほとんどないが、このエピマーカに対する表面
プロセス用アライメントマーカの合わせ精度は２〜５μ
ｍである。さらにこの表面プロセス用アライメントマー
カを用いて表面電極を形成する際の合わせ精度は約２μ
ｍである。したがって、表面電極の位置は設計した位置
に対して４〜７μｍずれ、その結果、表面電極の位置と
光半導体素子の活性領域との相対的な位置関係は４〜７
μｍずれることになる。

【０００９】このため、従来の半導体レーザの表面電極
の一部を実装時のアライメント用のマーカとして用いて
位置合わせを行っていた図５に示すような従来のレーザ
モジュールにおいては、光ファイバ４と半導体レーザ１
の発光領域との間で、４〜７μｍの位置ずれが生じてい
た。このような光ファイバと半導体レーザの発光領域と
の間に生じる位置ずれが、結合効率のばらつきが生じる
原因となっていた。したがって、高性能なレーザモジュ
ールを歩留りよく得るためには、光ファイバと半導体レ
ーザの発光領域との間の位置合わせ精度を向上させ、結
合効率のばらつきを低減する必要があった。

【００１０】この発明は上記のような問題点を解消する
ためになされたものであり、活性領域との相対的な位置
ずれが少ないアライメント用のマーカを備えた光半導体
素子，及びその製造方法を提供することを目的とする。

【００１１】また、この発明は上記のような問題点を解
消するためになされたものであり、光ファイバと光半導
体素子の活性領域との位置合わせ精度に優れた光半導体
モジュール及びその製造方法を提供することを目的とす
る。

【００１２】

【課題を解決するための手段】この発明に係る光半導体
素子は、半導体基板上に配置された下クラッド層，活性
層，上クラッド層からなり、その少なくとも上部にリッ
ジ形状に成形されてなるリッジ構造を備えた半導体積層
構造と、上記リッジ構造を埋め込むように配置された電
流ブロック層と、上記リッジ構造上，及び電流ブロック
層上に配置された、その表面の上記リッジ構造に対して
所定の間隔を隔てた位置に所定の平面形状を有する隆起
部またはくぼみ部からなるアライメントマーカを備えた
コンタクト層と、該コンタクト層上の上記リッジ構造の
上部に配置された表面電極と、上記基板の裏面側に配置
された裏面電極とを備えるようにしたものである。

【００１３】また、この発明に係る光半導体素子は、半
導体基板上に配置された下クラッド層，活性層，上クラ
ッド層からなり、その少なくとも上部に、リッジ形状に
成形されてなるリッジ構造と，該リッジ構造部に対して
所定の間隔を隔てて所定の平面形状の柱状に成形されて
なるアライメントマーカとを備えた半導体積層構造と、
上記リッジ構造，及びアライメントマーカを埋め込むよ
うに配置された電流ブロック層と、上記リッジ構造上，
及び電流ブロック層上のみに配置されたコンタクト層
と、該コンタクト層上の上記リッジ構造の上部に配置さ
れた表面電極と、上記基板の裏面側に配置された裏面電
極とを備えるようにしたものである。

【００１４】また、この発明に係る半導体素子の製造方
法は、ウエハ形状の半導体基板上に下クラッド層，活性
層，上クラッド層を結晶成長させる工程と、上記半導体
基板の素子形成を行う領域の該上クラッド層上に、スト
ライプ形状の絶縁膜を形成し、この絶縁膜をマスクとし
て上記上クラッド層の表面から所定の深さまで選択的に
エッチングを行い、上記ストライプ形状の絶縁膜の下部
にリッジ構造を形成する工程と、上記絶縁膜をマスクと
して、上記リッジ構造を埋め込むように電流ブロック層
を選択成長させる工程と、上記絶縁膜を除去し、上記リ
ッジ構造上，及び電流ブロック層上にコンタクト層を成
長させる工程と、上記半導体基板の素子形成を行う領域
の上記コンタクト層表面の上記リッジ構造から所定の間
隔を隔てた位置に、所定の平面形状を有する隆起部また
はくぼみ部からなるアライメントマーカを形成するとと
もに、上記半導体基板の素子形成を行わない領域の上記
コンタクト層表面に所定の平面形状を有する隆起部また
はくぼみ部からなる表面プロセス用アライメントマーカ
を形成する工程と、該表面プロセス用アライメントマー
カを用いて位置決めを行い、該コンタクト層上の上記リ
ッジ構造の上部に表面電極を形成する工程と、上記半導
体基板の裏面側に裏面電極を形成する工程と、上記半導
体基板の素子形成を行う領域をウエハ形状の半導体基板
から分離する工程とを備えるようにしたものである。

【００１５】また、この発明に係る光半導体素子の製造
方法は、半導体基板上に下クラッド層，活性層，上クラ
ッド層を結晶成長させる工程と、該上クラッド層上に、
ストライプ形状の第１の絶縁膜と，該第１の絶縁膜に対
して所定の間隔を隔てた位置に配置された所定の平面形
状の第２の絶縁膜とを形成する工程と、上記第１，第２
の絶縁膜とをマスクとして該上クラッド層の表面から所
定の深さまで選択的にエッチングを行い、上記第１の絶
縁膜の下部にリッジ構造を形成するとともに、上記第２
の絶縁膜の下部にアライメントマーカを形成する工程
と、上記第１，第２の絶縁膜をマスクとして、上記リッ
ジ構造，及びアライメントマーカを埋め込むように電流
ブロック層を選択成長させる工程と、上記第１の絶縁膜
のみを除去する工程と、上記第２の絶縁膜上を除く領域
上にコンタクト層を成長させる工程と、該コンタクト層
上の上記リッジ構造の上部に表面電極を形成する工程
と、上記基板の裏面側に裏面電極を形成する工程とを備
えるようにしたものである。

【００１６】また、この発明に係る光半導体モジュール
は、載置台と、この載置台上に位置決めして載置してな
る光ファイバと、上記載置台上に位置決めして載置して
なる上記光半導体素子とを備え、上記光半導体素子は、
上記活性層のリッジ構造内またはリッジ構造の下部に位
置する領域が上記光ファイバの光軸の延長上に配置され
るよう、上記アライメントマーカを位置の基準に用い
て、位置決めして載置されてなるようにしたものであ
る。

【００１７】また、この発明に係る光半導体モジュール
の製造方法は、載置台と光ファイバとを用意し、該載置
台上に上記光ファイバを位置決めして載置する工程と、
上記光半導体素子を用意し、上記アライメントマーカを
位置の基準に用いて、上記活性層のリッジ構造内または
リッジ構造の下部に位置する領域が上記光ファイバの光
軸の延長上に配置されるよう、上記光半導体素子を上記
載置台上に位置決めして載置する工程とを備えるように
したものである。

【００１８】

【発明の実施の形態】

実施の形態１．図１は本発明の実施の形態１に係る半導
体レーザの構造を示す斜視図（図１(a))、該斜視図にお
ける1b−1b線による断面図（図１(b))，及び該半導体レ
ーザと光ファイバとをサブマウント上に実装してなるレ
ーザモジュールの構造を示す図（図１(c))であり、図に
おいて、１は半導体レーザ、３はＳｉからなるサブマウ
ント、４は光ファイバ、８は光ファイバ４を位置決めす
るためのＶ溝で、半導体レーザ１は、その活性領域（発
光領域）が光ファイバ４の光軸の延長上に配置されるよ
う位置決めされてサブマウント３上に配置されている。
１１は基板、１２は下クラッド層、１３は活性層、１４
は上クラッド層、１５はコンタクト層、１６は電流ブロ
ック層、１７はリッジ構造、１８は表面電極、１９は裏
面電極、３０はアライメントマーカである。この実施の
形態１においては平面形状が円形である２つのアライメ
ントマーカ３０を、レーザ共振器端面近傍のリッジ構造
１７を挟んで対称となる位置に設けているが、このアラ
イメントマーカの数はいくつでもよく、また、このアラ
イメントマーカは認識し易い形状であればどのような平
面形状であってもよく、さらに、このアライメントマー
カの位置はレーザ特性に影響を与えなければどのような
位置に設けられていても良い。

【００１９】また、図２は本発明の実施の形態１に係る
半導体レーザの製造方法を示す工程図であり、図１(a)
の1b−1b線による断面に相当する部分の断面図を表して
いる。図において図１と同一符号は同一又は相当する部
分を示しており、２０は絶縁膜である。

【００２０】また、図７は本発明の実施の形態１に係る
半導体レーザの製造方法を示すフローチャートであり、
図においてＳ１〜Ｓ９はこの製造方法における各ステッ
プを示している。

【００２１】次に製造方法について図２，及び図７を用
いて説明する。まず、図２(a) に示すようにウエハ形状
（図示せず）の基板１１上に下クラッド層１２，活性層
１３，上クラッド層１４を順次結晶成長させる（ステッ
プＳ１）。続いて、上クラッド層１４上にストライプ形
状の絶縁膜２０を設ける。このときウエハの半導体レー
ザの素子形成を行う領域以外の領域上に、所定の平面形
状を有する絶縁膜（図示せず）も同時に形成しておく。
さらに、図２(b) に示すように、この絶縁膜２０及び所
定の平面形状を有する絶縁膜をマスクとして下クラッド
層１２に達する深さまでウエットエッチングを行い絶縁
膜２０の下方にリッジ構造１７を形成するとともに、上
記所定の平面形状を有する絶縁膜の下方にエピマーカ
（図示せず）を形成する（ステップＳ２）。これによ
り、その上部にリッジ構造１７を備えた半導体積層構造
を得る。なお、通常上記エピマーカはウエハの周辺部に
数カ所設けられる。

【００２２】次に、図２(c) に示すように、上記絶縁膜
２０及び所定の平面形状を有する絶縁膜をマスクとして
上記リッジ構造１７とエピマーカを埋め込むように電流
ブロック層１６を形成し（ステップＳ３）、上記絶縁膜
を全て除去した後（ステップＳ４）、さらにコンタクト
層１５をウエハ上に成長させる（ステップＳ５）。

【００２３】その後、表面電極形成等の表面プロセスの
位置合わせの基準に用いる，所定の平面形状を有する表
面プロセス用アライメントマーカ（図示せず）を、ウエ
ハ上の半導体レーザを形成する領域以外の領域上，例え
ばウエハの周辺部に、上記エピマーカに位置合わせをし
て上記コンタクト層１５の表面を所定の深さまでエッチ
ングすることにより形成する（ステップＳ６）。これと
同時に、半導体レーザの素子形成される領域上の，活性
層１３との相対的な位置関係が予め分かっている位置の
コンタクト層１５の表面をエッチングすることにより、
円形等の所定の平面形状を有するくぼみ部からなるアラ
イメントマーカ３０を形成する（図２(d))。なお、アラ
イメントマーカ３０を形成する領域の周辺部をエッチン
グ除去することにより隆起部からなるアライメントマー
カを設けるようにしてもよい。その後、コンタクト層１
５上の少なくともリッジ構造１７の上部領域に表面電極
１８を形成し（ステップＳ７）、基板１１の裏面側に裏
面電極１９を形成し（ステップＳ８）、ウエハから半導
体レーザの各素子を切り離して（ステップＳ９）、図１
に示すような半導体レーザを得る。

【００２４】次に、この半導体レーザを用いた半導体レ
ーザモジュールの製造方法について説明する。まずＳｉ
からなるサブマウント３上に設けられたＶ溝８内に光フ
ァイバ４を固定し、半導体レーザ１は、上記アライメン
トマーカ３０を基準とし、このアライメントマーカ３０
がサブマウント３の所定の位置に位置するように、サブ
マウント３上の半導体レーザ１を載置する位置を調整し
て位置決めされる。このアライメントマーカ３０と、半
導体レーザ１の発光領域となる部分、すなわちリッジ構
造１７内の活性層１３との相対的な位置関係は、アライ
メントマーカが転写技術を利用して形成されているた
め、予め分かっている。そのため、半導体レーザ１の発
光領域が光ファイバ４の光軸上に配置された状態におけ
るアライメントマーカ３０の位置を予め求めておき、こ
のような位置にアライメントマーカ３０が位置するよう
半導体レーザ１の載置する位置を調整することにより、
半導体レーザ１をその発光領域が光ファイバ４の光軸の
延長上に位置するように位置決めして載置することがで
きる。例えば、この位置決めは、アライメントマーカ３
０とサブマウント３の端部との水平方向の距離を予め求
めておき、このような位置にアライメントマーカ３０が
配置されるように半導体レーザ１の載置する位置を位置
決めすることにより行われる。このようにして、半導体
レーザ１を、その発光領域が光ファイバ４の光軸の延長
上に配置されるように位置決めして載置してなる半導体
レーザモジュールを得ることができる。

【００２５】ここで、本実施の形態１においては、ステ
ップＳ６に示したウエハ上に電極形成用アライメントマ
ーカを作成する工程において同時に作製したアライメン
トマーカ３０を用いて、半導体レーザ１をサブマウント
３上に位置決めしており、アライメントマーカ３０の半
導体レーザ１の発光領域に対する相対的な位置合わせ精
度は、表面プロセス用アライメントマーカの位置合わせ
精度と同じ精度つまり２〜５μｍとなっているので、こ
の半導体レーザ１の光ファイバ４に対する位置合わせ精
度は２〜５μｍとなる。これに対し、上述した従来の技
術においては、上記表面プロセス用アライメントマーカ
に対して、さらに合わせ精度が２μｍずれて形成される
表面電極をマーカとして用いてサブマウント上に半導体
レーザの位置合わせをしていたので、発光領域とアライ
メントマーカとして用いる表面電極の相対的な位置ずれ
が４〜７μｍとなり、その結果、半導体レーザ１の光フ
ァイバ４に対する位置合わせ精度は４〜７μｍとなって
いた。従って、本実施の形態１においては、アライメン
トマーカ３０を用いて位置合わせをすることにより、従
来は４〜７μｍであった半導体レーザと光ファイバとの
位置合わせ精度を２〜５μｍと高くすることができ、こ
の結果、半導体レーザと光ファイバとの結合効率を良く
することができる。

【００２６】また、アライメントマーカ３０は半導体レ
ーザ１を形成する工程のうちのウエハ上に電極形成用ア
ライメントマーカを形成する工程と同時に形成されるた
め、従来のプロセスにおいて新たなプロセスを加える必
要がなく、この結果、容易にアライメントマーカ３０と
半導体レーザ１の発光領域との位置合わせ精度を向上さ
せることができる。

【００２７】このように本実施の形態１によれば、コン
タクト層１５の、リッジ構造１７に対して所定の間隔を
隔てた位置に、所定の平面形状を有するアライメントマ
ーカ３０を設けるようにしたから、ウエハ上の半導体レ
ーザ１を形成しない領域上に表面プロセス用アライメン
トマークを形成する工程において、同時にアライメント
マーカ３０を形成することにより、このアライメントマ
ーカ３０を位置精度よく形成することができ、半導体レ
ーザの発光領域との位置合わせ精度に優れたアライメン
トマーカを備えた半導体レーザを提供できる効果があ
る。

【００２８】また、この半導体レーザ１を上記アライメ
ントマーカ３０を位置の基準として、光ファイバ４が位
置決めして載置されているサブマウント３上に、位置決
めして載置するようにしたから、半導体レーザと光ファ
イバとの間の位置合わせ精度を向上させることができ、
結合効率に優れたレーザモジュールを歩留りよく得るこ
とができる効果がある。

【００２９】実施の形態２．図３は本発明の実施の形態
２に係る半導体レーザの構造を示す斜視図（図３(a))，
及びこの斜視図の3b−3b線による断面図（図３(b))であ
り、図において、図１と同一符号は同一または相当する
部分を示しており、５０は半導体レーザ、３１はアライ
メントマーカである。

【００３０】また、図４は本発明の実施の形態１に係る
半導体レーザの製造方法を示す工程図であり、図４(a)
の3b−3b線による断面に相当する部分の断面図を表して
いる。図において図１と同一符号は同一又は相当する部
分を示しており、２１はマーカ形成用絶縁膜である。

【００３１】また、図９は本発明の実施の形態２に係る
半導体レーザの製造方法を示すフローチャートであり、
図においてＳ１〜Ｓ９はこの製造方法における各ステッ
プを示している。

【００３２】次に製造方法について図４，及び図９を用
いて説明する。まず、図４(a) に示すようにウエハ状の
基板１１上に下クラッド層１２，活性層１３，上クラッ
ド層１４を順次結晶成長させる（ステップＳ１）。続い
て、上クラッド層１４上にストライプ形状の絶縁膜２０
を形成すると同時に、該絶縁膜２０の両側の，該絶縁膜
２０に対して所定の間隔を隔てた位置に、平面形状が円
形であるマーカ形成用の絶縁膜２１を設ける。さらに、
図４(b) に示すように、この絶縁膜２０及び絶縁膜２１
をマスクとして下クラッド層１２に達する深さまでウエ
ットエッチングを行い絶縁膜２０の下方にリッジ構造１
７を形成するとともに、絶縁膜２１の下方にアライメン
トマーカ３１を形成する（ステップＳ２）。これによ
り、その上部にリッジ構造１７とアライメントマーカ３
１とを備えた半導体積層構造を得る。なお、このとき、
図示していないが、上記実施の形態１と同様にウエハ上
には、エピマーカを形成しておくようにする。

【００３３】次に、図４(c) に示すように、上記絶縁膜
２０及び絶縁膜２１をマスクとして上記リッジ構造１７
とアライメントマーカ３１とを埋め込むようにブロック
層１６を形成し（ステップＳ３）、その後、転写を行っ
て、上記絶縁膜２１のみを覆うようにレジスト（図示せ
ず）を形成し、このレジストをマスクとして上記絶縁膜
２２のみを選択的に除去し（ステップＳ４）、上記レジ
ストを除去した後、コンタクト層１６を成長させる（ス
テップＳ５）。この時、絶縁膜２１上にはコンタクト層
１６の成長は起こらず、その結果、アライメントマーカ
３１を半導体レーザの上方から認識することができるよ
うになる。

【００３４】続いて、上記実施の形態１と同様に、表面
電極形成等の表面プロセスの位置合わせの基準に用いる
表面プロセス用アライメントマーカ（図示せず）をウエ
ハの周辺部等に、上記エピマーカに位置合わせをして上
記コンタクト層１６の表面を所定の深さまでエッチング
することにより形成する（ステップＳ６）。その後、絶
縁膜２１を除去した後、コンタクト層１５上のリッジ構
造１７が形成されている領域上を含む領域上に表面電極
１８を形成し（ステップＳ７）、基板１１の裏面側に裏
面電極１９を形成し（ステップＳ８）、素子分離を行い
（ステップＳ９）、図３に示すような半導体レーザ５０
を得る。なお、絶縁膜２１は除去せずに残すようにして
もよい。

【００３５】この実施の形態２においては、アライメン
トマーカ３１は、リッジ構造１７をを形成する工程と同
じ工程（ステップＳ２）により同時に形成されたもので
あり、アライメントマーカ３１を形成するためにマスク
合わせ等を別々の工程で行う必要がなく、半導体レーザ
５０の発光領域とアライメントマーカ３１との相対的な
位置関係は、ほぼ設計通りの位置関係になるとともに、
その後のプロセスにおいてもこれらの相対的な位置関係
は変化せずずれたりしないため、アライメントマーカ３
１と半導体レーザ５０の発光領域との相対的な位置ずれ
は非常に少なくなる。この結果、上記実施の形態１に示
した半導体レーザよりも、さらに発光領域との相対的な
位置ずれが少ないアライメントマーカを備えた半導体レ
ーザを得ることができる効果がある。

【００３６】また、この半導体レーザ５０を、図１(c)
に示した上記実施の形態１に係るレーザモジュールのよ
うな半導体レーザと光ファイバ４とモジュール化したレ
ーザモジュールに用いた場合、上記アライメントマーカ
３１を用いてサブマウント３上に半導体レーザ５０を位
置決めして載置することにより、上記実施の形態１に示
した半導体レーザを用いた場合よりも、発光領域を配置
する位置を高精度に調整して光ファイバ４と発光領域と
の間の位置決めを容易にかつ高精度に行うことができ、
結合効率に優れたレーザモジュールを歩留りよく得るこ
とができる効果がある。

【００３７】なお、上記実施の形態１，２においては、
半導体レーザについて説明したが、本発明はフォトダイ
オード等のその他の光半導体素子においても適用できる
ものであり、このような場合においても上記実施の形態
と同様の効果を奏する。

【００３８】また、上記実施の形態１，２においては、
光ファイバと半導体レーザとをモジュール化してなる光
半導体モジュールについて説明したが、本発明は、半導
体レーザとその他の部材とをモジュール化してなるレー
ザモジュールや、光半導体素子とその他の素子や部材と
をモジュール化してなる光半導体モジュールにおいても
適用できるものであり、このような場合においても上記
実施の形態１，２と同様の効果を奏する。

【００３９】

【発明の効果】以上のように、この発明に係る光半導体
素子によれば、半導体基板上に配置された下クラッド
層，活性層，上クラッド層からなり、その少なくとも上
部にリッジ形状に成形されてなるリッジ構造を備えた半
導体積層構造と、上記リッジ構造を埋め込むように配置
された電流ブロック層と、上記リッジ構造上，及び電流
ブロック層上に配置された、その表面の上記リッジ構造
に対して所定の間隔を隔てた位置に所定の平面形状を有
する隆起部またはくぼみ部からなるアライメントマーカ
を備えたコンタクト層と、該コンタクト層上の上記リッ
ジ構造の上部に配置された表面電極と、上記基板の裏面
側に配置された裏面電極とを備えるようにしたから、表
面電極を形成する工程等の表面プロセスに用いる表面プ
ロセス用アライメントマーカをウエハ上の光半導体素子
を形成する領域以外の領域に形成する工程において、同
時に光半導体素子のコンタクト層上にアライメントマー
カを形成でき、活性領域との相対的な位置ずれが少ない
アライメントマーカを備えた光半導体素子を提供できる
効果がある。

【００４０】また、この発明に係る光半導体素子によれ
ば、半導体基板上に配置された下クラッド層，活性層，
上クラッド層からなり、その少なくとも上部に、リッジ
形状に成形されてなるリッジ構造と，該リッジ構造部に
対して所定の間隔を隔てて所定の平面形状の柱状に成形
されてなるアライメントマーカとを備えた半導体積層構
造と、上記リッジ構造，及びアライメントマーカを埋め
込むように配置された電流ブロック層と、上記リッジ構
造上，及び電流ブロック層上のみに配置されたコンタク
ト層と、該コンタクト層上の上記リッジ構造の上部に配
置された表面電極と、上記基板の裏面側に配置された裏
面電極とを備える構成としたから、リッジ構造を形成す
る工程において、同時にアライメントマーカを形成する
ことができ、活性領域との相対的な位置ずれが少ないア
ライメントマーカを備えた光半導体素子を提供できる効
果がある。

【００４１】また、この発明に係る半導体素子の製造方
法によれば、ウエハ形状の半導体基板上に下クラッド
層，活性層，上クラッド層を結晶成長させる工程と、上
記半導体基板の素子形成を行う領域の該上クラッド層上
に、ストライプ形状の絶縁膜を形成し、この絶縁膜をマ
スクとして上記上クラッド層の表面から所定の深さまで
選択的にエッチングを行い、上記ストライプ形状の絶縁
膜の下部にリッジ構造を形成する工程と、上記絶縁膜を
マスクとして、上記リッジ構造を埋め込むように電流ブ
ロック層を選択成長させる工程と、上記絶縁膜を除去
し、上記リッジ構造上，及び電流ブロック層上にコンタ
クト層を成長させる工程と、上記半導体基板の素子形成
を行う領域の上記コンタクト層表面の上記リッジ構造か
ら所定の間隔を隔てた位置に、所定の平面形状を有する
隆起部またはくぼみ部からなるアライメントマーカを形
成するとともに、上記半導体基板の素子形成を行わない
領域の上記コンタクト層表面に所定の平面形状を有する
隆起部またはくぼみ部からなる表面プロセス用アライメ
ントマーカを形成する工程と、該表面プロセス用アライ
メントマーカを用いて位置決めを行い、該コンタクト層
上の上記リッジ構造の上部に表面電極を形成する工程
と、上記半導体基板の裏面側に裏面電極を形成する工程
と、上記半導体基板の素子形成を行う領域をウエハ形状
の半導体基板から分離する工程とを備えるようにしたか
ら、表面電極を形成する工程等の表面プロセスに用いる
表面プロセス用アライメントマーカをウエハ上の光半導
体素子を形成する領域以外の領域に形成する工程におい
て、同時に光半導体素子のコンタクト層上にアライメン
トマーカを形成でき、活性領域との相対的な位置ずれが
少ないアライメントマーカを備えた光半導体素子を提供
できる効果がある。

【００４２】また、この発明に係る光半導体素子の製造
方法によれば、半導体基板上に下クラッド層，活性層，
上クラッド層を結晶成長させる工程と、該上クラッド層
上に、ストライプ形状の第１の絶縁膜と，該第１の絶縁
膜に対して所定の間隔を隔てた位置に配置された所定の
平面形状の第２の絶縁膜とを形成する工程と、上記第
１，第２の絶縁膜とをマスクとして該上クラッド層の表
面から所定の深さまで選択的にエッチングを行い、上記
第１の絶縁膜の下部にリッジ構造を形成するとともに、
上記第２の絶縁膜の下部にアライメントマーカを形成す
る工程と、上記第１，第２の絶縁膜をマスクとして、上
記リッジ構造，及びアライメントマーカを埋め込むよう
に電流ブロック層を選択成長させる工程と、上記第１の
絶縁膜のみを除去する工程と、上記第２の絶縁膜上を除
く領域上にコンタクト層を成長させる工程と、該コンタ
クト層上の上記リッジ構造の上部に表面電極を形成する
工程と、上記基板の裏面側に裏面電極を形成する工程と
を備えるようにしたから、リッジ構造を形成する工程に
おいて、同時にアライメントマーカを形成することがで
き、活性領域との相対的な位置ずれが少ないアライメン
トマーカを備えた光半導体素子を提供できる効果があ
る。

【００４３】また、この発明に係る光半導体モジュール
によれば、載置台と、この載置台上に位置決めして載置
してなる光ファイバと、上記載置台上に位置決めして載
置してなる上記光半導体素子とを備え、上記光半導体素
子は、上記活性層のリッジ構造内またはリッジ構造の下
部に位置する領域が上記光ファイバの光軸の延長上に配
置されるよう、上記アライメントマーカを位置の基準に
用いて、位置決めして載置されてなるようにしたから、
活性領域との相対的な位置ずれが少ないアライメントマ
ーカを基準として用いて光半導体素子の位置決めを行う
ことができ、光ファイバと光半導体素子の活性領域との
位置合わせ精度に優れた光半導体モジュールを提供でき
る効果がある。

【００４４】また、この発明に係る光半導体モジュール
の製造方法によれば、載置台と光ファイバとを用意し、
該載置台上に上記光ファイバを位置決めして載置する工
程と、上記光半導体素子を用意し、上記アライメントマ
ーカを位置の基準に用いて、上記活性層のリッジ構造内
またはリッジ構造の下部に位置する領域が上記光ファイ
バの光軸の延長上に配置されるよう、上記光半導体素子
を上記載置台上に位置決めして載置する工程とを備える
ようにしたから、活性領域との相対的な位置ずれが少な
いアライメントマーカを基準として用いて光半導体素子
の位置決めを行うことができ、光ファイバと光半導体素
子の活性領域との位置合わせ精度に優れた光半導体モジ
ュールを提供できる効果がある。

【図面の簡単な説明】

【図１】 本発明の実施の形態１に係る半導体レーザ及
びレーザモジュールの構造を示す図である。

【図２】 本発明の実施の形態１に係る半導体レーザの
製造方法を示す断面図である。

【図３】 本発明の実施の形態２に係る半導体レーザの
構造を示す図である。

【図４】 本発明の実施の形態２に係る半導体レーザの
製造方法を示す断面図である。

【図５】 従来のレーザモジュールの構造を示す斜視図
である。

【図６】 従来の半導体レーザの製造方法を示す断面図
である。

【図７】 本発明の実施の形態１に係る半導体レーザの
製造方法を示すフローチャートである。

【図８】 従来の半導体レーザの製造方法を示すフロー
チャートである。

【図９】 本発明の実施の形態２に係る半導体レーザの
製造方法を示すフローチャートである。

【符号の説明】

１，５０ 半導体レーザ、２ モニタフォトダイオー
ド、３ サブマウント、４ 光ファイバ、５ ボンディ
ングワイヤ、６ フレーム、７ フェルール、８ Ｖ
溝、９ コネクタ係止部、１０ パッケージ、１１ 基
板、１２ 下クラッド層、１３ 活性層、１４ 上クラ
ッド層、１５ コンタクト層、１６ 電流ブロック層、
１７ リッジ構造、１８ 表面電極、１９ 裏面電極、
２０ 絶縁膜、２１ マーカ形成用絶縁膜、３０，３１
アライメントマーカ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に配置された下クラッド
   層，活性層，上クラッド層からなり、その少なくとも上
   部にリッジ形状に成形されてなるリッジ構造を備えた半
   導体積層構造と、 上記リッジ構造を埋め込むように配置された電流ブロッ
   ク層と、 上記リッジ構造上，及び電流ブロック層上に配置され
   た、その表面の上記リッジ構造に対して所定の間隔を隔
   てた位置に所定の平面形状を有する隆起部またはくぼみ
   部からなるアライメントマーカを備えたコンタクト層
   と、 該コンタクト層上の上記リッジ構造の上部に配置された
   表面電極と、 上記基板の裏面側に配置された裏面電極とを備えたこと
   を特徴とする光半導体素子。
2. 【請求項２】 半導体基板上に配置された下クラッド
   層，活性層，上クラッド層からなり、その少なくとも上
   部に、リッジ形状に成形されてなるリッジ構造と，該リ
   ッジ構造部に対して所定の間隔を隔てて所定の平面形状
   を有する柱状に成形されてなるアライメントマーカとを
   備えた半導体積層構造と、 上記リッジ構造，及びアライメントマーカを埋め込むよ
   うに配置された電流ブロック層と、 上記リッジ構造上，及び電流ブロック層上のみに配置さ
   れたコンタクト層と、 該コンタクト層上の上記リッジ構造の上部に配置された
   表面電極と、 上記基板の裏面側に配置された裏面電極とを備えたこと
   を特徴とする光半導体素子。
3. 【請求項３】 ウエハ形状の半導体基板上に下クラッド
   層，活性層，上クラッド層を結晶成長させる工程と、 上記半導体基板の素子形成を行う領域の該上クラッド層
   上に、ストライプ形状の絶縁膜を形成し、この絶縁膜を
   マスクとして上記上クラッド層の表面から所定の深さま
   で選択的にエッチングを行い、上記ストライプ形状の絶
   縁膜の下部にリッジ構造を形成する工程と、 上記絶縁膜をマスクとして、上記リッジ構造を埋め込む
   ように電流ブロック層を選択成長させる工程と、 上記絶縁膜を除去し、上記リッジ構造上，及び電流ブロ
   ック層上にコンタクト層を成長させる工程と、 上記半導体基板の素子形成を行う領域上の上記コンタク
   ト層表面の上記リッジ構造から所定の間隔を隔てた位置
   に、所定の平面形状を有する隆起部またはくぼみ部から
   なるアライメントマーカを形成するとともに、上記半導
   体基板の素子形成を行わない領域上の上記コンタクト層
   表面に、所定の平面形状を有する隆起部またはくぼみ部
   からなる表面プロセス用アライメントマーカを形成する
   工程と、 該表面プロセス用アライメントマーカを用いて位置決め
   を行い、該コンタクト層上の上記リッジ構造の上部に表
   面電極を形成する工程と、 上記半導体基板の裏面側に裏面電極を形成する工程と、 上記半導体基板の素子形成を行う領域をウエハ形状の半
   導体基板から分離する工程とを備えたことを特徴とする
   光半導体素子の製造方法。
4. 【請求項４】 半導体基板上に下クラッド層，活性層，
   上クラッド層を結晶成長させる工程と、 該上クラッド層上に、ストライプ形状の第１の絶縁膜
   と，該第１の絶縁膜に対して所定の間隔を隔てた位置に
   配置された所定の平面形状を有する第２の絶縁膜とを形
   成する工程と、 上記第１，第２の絶縁膜とをマスクとして該上クラッド
   層の表面から所定の深さまで選択的にエッチングを行
   い、上記第１の絶縁膜の下部にリッジ構造を形成すると
   ともに、上記第２の絶縁膜の下部にアライメントマーカ
   を形成する工程と、 上記第１，第２の絶縁膜をマスクとして、上記リッジ構
   造，及びアライメントマーカを埋め込むように電流ブロ
   ック層を選択成長させる工程と、 上記第１の絶縁膜のみを除去する工程と、 上記第２の絶縁膜上を除く領域上にコンタクト層を成長
   させる工程と、 該コンタクト層上の上記リッジ構造の上部に表面電極を
   形成する工程と、 上記基板の裏面側に裏面電極を形成する工程とを備えた
   ことを特徴とする光半導体素子の製造方法。
5. 【請求項５】 載置台と、 該載置台上に位置決めして載置してなる光ファイバと、 上記載置台上に位置決めして載置してなる請求項１また
   は２に記載の光半導体素子とを備え、 上記光半導体素子は、上記活性層のリッジ構造内または
   リッジ構造の下部に位置する領域が上記光ファイバの光
   軸の延長上に配置されるよう、上記アライメントマーカ
   を位置の基準に用いて、位置決めして載置されてなるも
   のであることを特徴とする光半導体モジュール。
6. 【請求項６】 載置台と光ファイバとを用意し、該載置
   台上に上記光ファイバを位置決めして載置する工程と、 請求項１または２に記載の光半導体素子を用意し、上記
   アライメントマーカを位置の基準に用いて、上記活性層
   のリッジ構造内またはリッジ構造の下部に位置する領域
   が上記光ファイバの光軸の延長上に配置されるよう、上
   記光半導体素子を上記載置台上に位置決めして載置する
   工程とを備えたことを特徴とする光半導体モジュールの
   製造方法。