JPH1028117A - Ｉインタフェース信号識別回路 - Google Patents
Ｉインタフェース信号識別回路Info
- Publication number
- JPH1028117A JPH1028117A JP8182480A JP18248096A JPH1028117A JP H1028117 A JPH1028117 A JP H1028117A JP 8182480 A JP8182480 A JP 8182480A JP 18248096 A JP18248096 A JP 18248096A JP H1028117 A JPH1028117 A JP H1028117A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- bit
- received signal
- identification circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 49
- 238000001514 detection method Methods 0.000 claims description 16
- 238000000605 extraction Methods 0.000 claims description 8
- OJCZPLDERGDQRJ-UHFFFAOYSA-N Sufentanil citrate Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O.C1CN(CCC=2SC=CC=2)CCC1(COC)N(C(=O)CC)C1=CC=CC=C1 OJCZPLDERGDQRJ-UHFFFAOYSA-N 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Telephonic Communication Services (AREA)
Abstract
(57)【要約】
【課題】 Ｉインタフェース信号識別回路のジッタ耐力
の向上、位相ヒットによるデータエラーの低減を図るこ
と。 【解決手段】 ベーシックレイアＤＳＵのＩインタフェ
ースに短距離受動バス接続される端末からの受信信号識
別回路において、多点サンプリングパルス抽出回路部１
にて信号を抽出し、バイオレーション検出部２にてバイ
オレーションを検出する。検出されたバイオレーション
の位置からＦビット及びＬビットを各々Ｆビット位相検
出部３とＬビット位相検出部４にて検出する。Ｆビット
及びＬビットの位相により、受信タイミング可変回路５
にて受信信号の固定サンプリング位置を決定する。該サ
ンプリング位置情報を受信タイミング生成回路部６へ出
力し、サンプリングタイミングを生成する。受信信号は
このサンプリングタイミングでサンプリングされる。
の向上、位相ヒットによるデータエラーの低減を図るこ
と。 【解決手段】 ベーシックレイアＤＳＵのＩインタフェ
ースに短距離受動バス接続される端末からの受信信号識
別回路において、多点サンプリングパルス抽出回路部１
にて信号を抽出し、バイオレーション検出部２にてバイ
オレーションを検出する。検出されたバイオレーション
の位置からＦビット及びＬビットを各々Ｆビット位相検
出部３とＬビット位相検出部４にて検出する。Ｆビット
及びＬビットの位相により、受信タイミング可変回路５
にて受信信号の固定サンプリング位置を決定する。該サ
ンプリング位置情報を受信タイミング生成回路部６へ出
力し、サンプリングタイミングを生成する。受信信号は
このサンプリングタイミングでサンプリングされる。
Description
【０００１】
【発明の属する技術分野】本発明はベーシックレイアＤ
ＳＵ（ディジタルサービスユニット）のＩインタフェー
スの受信回路部に関し、短距離受動バスに接続される端
末からの受信信号を識別するＩインタフェース信号識別
回路に関する。
ＳＵ（ディジタルサービスユニット）のＩインタフェー
スの受信回路部に関し、短距離受動バスに接続される端
末からの受信信号を識別するＩインタフェース信号識別
回路に関する。
【０００２】
【従来の技術】ＤＳＵのＩインタフェースには、ショー
トパッシブバス接続，エクステンドバス接続，ポイント
トゥポイント接続の３形態がある。図３は、ショートパ
ッシブバス接続の一例を示す説明図である。この図に示
すように、ショートパッシブバス接続では、線路長約２
００ｍ以内の短距離受動バスの一端にＤＳＵが接続され
ると共に、該短距離受動バスに最大８台までの端末（Ｔ
Ｅ）が接続される。ここで、各端末の送信信号は、短距
離受動バス上で重畳し、ＤＳＵは、該重畳した信号を受
信する。
トパッシブバス接続，エクステンドバス接続，ポイント
トゥポイント接続の３形態がある。図３は、ショートパ
ッシブバス接続の一例を示す説明図である。この図に示
すように、ショートパッシブバス接続では、線路長約２
００ｍ以内の短距離受動バスの一端にＤＳＵが接続され
ると共に、該短距離受動バスに最大８台までの端末（Ｔ
Ｅ）が接続される。ここで、各端末の送信信号は、短距
離受動バス上で重畳し、ＤＳＵは、該重畳した信号を受
信する。
【０００３】このとき、当然のことながら、端末−ＤＳ
Ｕ間の信号伝送距離は、各端末によって異なるので、送
信信号（端末が送信する信号）と受信信号（ＤＳＵが受
信する信号）との位相差も、各端末によって異なる。す
なわち、実際に接続されている端末のうち、ＤＳＵに最
も近い端末（図３に示す例では端末Ａ：以下、「最近端
端末」と称する）の上記位相差は１０μＳとなり、ＤＳ
Ｕに最も遠い端末（図３に示す例では端末Ｄ：以下、
「最遠端端末」と称する）の上記位相差は最大１４μＳ
となる。ＤＳＵは、この位相差を吸収するために、各端
末から受信する受信信号のデータフレームをサンプリン
グするサンプリング点を、全ての端末のデータビットが
重畳する位置（図４の点ａ）に設定している。
Ｕ間の信号伝送距離は、各端末によって異なるので、送
信信号（端末が送信する信号）と受信信号（ＤＳＵが受
信する信号）との位相差も、各端末によって異なる。す
なわち、実際に接続されている端末のうち、ＤＳＵに最
も近い端末（図３に示す例では端末Ａ：以下、「最近端
端末」と称する）の上記位相差は１０μＳとなり、ＤＳ
Ｕに最も遠い端末（図３に示す例では端末Ｄ：以下、
「最遠端端末」と称する）の上記位相差は最大１４μＳ
となる。ＤＳＵは、この位相差を吸収するために、各端
末から受信する受信信号のデータフレームをサンプリン
グするサンプリング点を、全ての端末のデータビットが
重畳する位置（図４の点ａ）に設定している。
【０００４】以下、上記サンプリング点の設定方法の詳
細について説明する。図５は、従来のＩインタフェース
信号識別回路の構成例を示すブロック図である。ここ
で、Ｉインタフェース信号識別回路は、短距離受動バス
接続された端末からの信号を識別するものである。そし
て、該Ｉインタフェース信号識別回路は、多点サンプリ
ングパルス抽出回路部１と、バイオレーション検出部２
と、Ｆビット位相検出部３と、受信タイミング生成回路
部６’と、フレームアライナ７とを有している。
細について説明する。図５は、従来のＩインタフェース
信号識別回路の構成例を示すブロック図である。ここ
で、Ｉインタフェース信号識別回路は、短距離受動バス
接続された端末からの信号を識別するものである。そし
て、該Ｉインタフェース信号識別回路は、多点サンプリ
ングパルス抽出回路部１と、バイオレーション検出部２
と、Ｆビット位相検出部３と、受信タイミング生成回路
部６’と、フレームアライナ７とを有している。
【０００５】この図において、多点サンプリングパルス
抽出回路部１は、Ｉインタフェースからのデータフレー
ムを受信し、該受信信号データフレームを構成する各デ
ータビットの信号レベル（１／０）とそのパルス幅を検
出する。バイオレーション検出部２は、多点サンプリン
グパルス抽出回路部１の出力を入力とし、該データフレ
ームのフレームバイオレーションを検出する。Ｆビット
位相検出部３は、バイオレーション検出部２の出力を入
力とし、該データフレームのＦビットの位相を検出す
る。
抽出回路部１は、Ｉインタフェースからのデータフレー
ムを受信し、該受信信号データフレームを構成する各デ
ータビットの信号レベル（１／０）とそのパルス幅を検
出する。バイオレーション検出部２は、多点サンプリン
グパルス抽出回路部１の出力を入力とし、該データフレ
ームのフレームバイオレーションを検出する。Ｆビット
位相検出部３は、バイオレーション検出部２の出力を入
力とし、該データフレームのＦビットの位相を検出す
る。
【０００６】受信タイミング生成回路部６’は、固定周
波数のサンプリングクロックを生成する。このとき、受
信タイミング生成回路部６’は、送信信号の各データビ
ットを基準とした固定の位置にサンプリング点を設定
し、該サンプリング点に上記サンプリングクロックのサ
ンプリングタイミングを設定する。フレームアライナ７
は、受信タイミング生成回路部６’が生成したサンプリ
ングクロックで、受信したデータフレームをサンプリン
グする。このように、従来のＩインタフェース信号識別
回路は、Ｆビット位相検出部３において受信信号の位相
を検出し、受信信号データフレームのサンプリング点を
決めている。
波数のサンプリングクロックを生成する。このとき、受
信タイミング生成回路部６’は、送信信号の各データビ
ットを基準とした固定の位置にサンプリング点を設定
し、該サンプリング点に上記サンプリングクロックのサ
ンプリングタイミングを設定する。フレームアライナ７
は、受信タイミング生成回路部６’が生成したサンプリ
ングクロックで、受信したデータフレームをサンプリン
グする。このように、従来のＩインタフェース信号識別
回路は、Ｆビット位相検出部３において受信信号の位相
を検出し、受信信号データフレームのサンプリング点を
決めている。
【０００７】以上の動作をまとめると次のようになる。
すなわち、従来のＩインタフェース信号識別回路は、図
４に示すように、送信信号データフレームを基点とした
固定位置にサンプリング点を置く固定サンプリング方式
を用いている。このとき、該サンプリング点は、短距離
受動バスに８台の端末が接続され、かつ、最近端端末の
送信信号データフレームに対する受信信号データフレー
ムの位相差が１０μＳであり、最遠端端末の送信信号デ
ータフレームに対する受信信号データフレームの位相差
が１４μＳであることを仮定して設定される。これによ
り、該サンプリング点は、図４の点ａに示すように、全
ての端末のデータビットが重畳する位置に設定される。
すなわち、従来のＩインタフェース信号識別回路は、図
４に示すように、送信信号データフレームを基点とした
固定位置にサンプリング点を置く固定サンプリング方式
を用いている。このとき、該サンプリング点は、短距離
受動バスに８台の端末が接続され、かつ、最近端端末の
送信信号データフレームに対する受信信号データフレー
ムの位相差が１０μＳであり、最遠端端末の送信信号デ
ータフレームに対する受信信号データフレームの位相差
が１４μＳであることを仮定して設定される。これによ
り、該サンプリング点は、図４の点ａに示すように、全
ての端末のデータビットが重畳する位置に設定される。
【０００８】
【発明が解決しようとする課題】ところで、上述したＩ
インタフェース信号識別回路においては、接続される端
末の台数が変化した場合、その全ての状態に対して、必
ずしも、最適なサンプリングマージン（データビットの
立ち上がりおよび立ち下がりとサンプリング点との時間
間隔）を確保できるわけではない、という課題があっ
た。
インタフェース信号識別回路においては、接続される端
末の台数が変化した場合、その全ての状態に対して、必
ずしも、最適なサンプリングマージン（データビットの
立ち上がりおよび立ち下がりとサンプリング点との時間
間隔）を確保できるわけではない、という課題があっ
た。
【０００９】例えば、短距離受動バスに接続される端末
が、図３に示す端末Ａと端末Ｃのみである場合を考え
る。この場合、上記サンプリング点は、端末Ａの受信信
号データフレームの位相と端末Ｃの受信信号データフレ
ームの位相との中間位置、すなわち、図６の点ｂに設定
されるのが望ましい。しかしながら、上述したように、
従来の受信信号データフレームのサンプリング点は、位
相１０μｓの端末（図３に示す端末Ａ）と位相１４μＳ
の端末（図３に示す端末Ｄ）とが接続されている場合を
仮定して設定されているので、端末Ｄが接続されていな
い場合であっても、該サンプリング点は、常に、端末Ｄ
をサンプリングできる位置（図６に示す点ａ）に設定さ
れてしまう。そのため、この場合、図６に示すように、
端末Ａのデータフレームに対しては後方のサンプリング
マージンが不必要に小さく、端末Ｃのデータフレームに
対しては前方のサンプリングマージンが不必要に大きく
なってしまう。
が、図３に示す端末Ａと端末Ｃのみである場合を考え
る。この場合、上記サンプリング点は、端末Ａの受信信
号データフレームの位相と端末Ｃの受信信号データフレ
ームの位相との中間位置、すなわち、図６の点ｂに設定
されるのが望ましい。しかしながら、上述したように、
従来の受信信号データフレームのサンプリング点は、位
相１０μｓの端末（図３に示す端末Ａ）と位相１４μＳ
の端末（図３に示す端末Ｄ）とが接続されている場合を
仮定して設定されているので、端末Ｄが接続されていな
い場合であっても、該サンプリング点は、常に、端末Ｄ
をサンプリングできる位置（図６に示す点ａ）に設定さ
れてしまう。そのため、この場合、図６に示すように、
端末Ａのデータフレームに対しては後方のサンプリング
マージンが不必要に小さく、端末Ｃのデータフレームに
対しては前方のサンプリングマージンが不必要に大きく
なってしまう。
【００１０】本発明は、このような背景の下になされた
もので、端末の接続状態がどのような場合であっても、
各端末からの受信信号データフレームのサンプリング点
を、全ての端末の受信信号データフレームに対して最適
な位置に設定することができるＩインタフェース信号識
別回路を提供することを目的とする。そして、本発明
は、これにより、ジッタ耐力の向上及び位相ヒットによ
るデータエラーの低減を図り、信頼性向上を行うことを
目的とする。
もので、端末の接続状態がどのような場合であっても、
各端末からの受信信号データフレームのサンプリング点
を、全ての端末の受信信号データフレームに対して最適
な位置に設定することができるＩインタフェース信号識
別回路を提供することを目的とする。そして、本発明
は、これにより、ジッタ耐力の向上及び位相ヒットによ
るデータエラーの低減を図り、信頼性向上を行うことを
目的とする。
【００１１】
【課題を解決するための手段】請求項１記載の発明は、
ベーシックレイアＤＳＵのＩインタフェースに短距離受
動バス接続される各端末の受信信号を識別するＩインタ
フェース信号識別回路において、前記受信信号を抽出す
る抽出手段と、その受信信号からバイオレーションを検
出するバイオレーション検出手段と、該バイオレーショ
ン検出結果に基づいて、前記ＤＳＵから最も近い端末で
ある最近端端末からの受信信号のＦビットの位相と、前
記ＤＳＵから最も遠い端末である最遠端端末からの受信
信号のＬビットの位相との位相差を検出する位相差検出
手段と、前記位相差に基づいて、固定サンプリングクロ
ックのタイミングを自動調整する可変手段とを具備する
ことを特徴とする。請求項２記載の発明は、請求項１記
載のＩインタフェース信号識別回路において、前記抽出
手段は、前記受信信号を構成する各データビットの信号
レベルとパルス幅を検出することを特徴とする。請求項
３記載の発明は、請求項２記載のＩインタフェース信号
識別回路において、前記バイオレーション検出手段は、
前記抽出手段が検出した信号レベルおよびパルス幅に基
づいて、受信信号のバイオレーションを検出することを
特徴とする。請求項４記載の発明は、請求項３記載のＩ
インタフェース信号識別回路において、前記位相差検出
手段は、前記バイオレーション検出手段の検出結果に基
づいて、受信信号におけるＦビットの変化点とＬビット
の変化点とを検出し、Ｆビットの変化点を最近端端末の
Ｆビットの変化点とすることで、最近端端末からの受信
信号の位相を検出し、Ｌビットの変化点を最遠端端末の
Ｌビットの変化点とすることで、最遠端端末からの受信
信号の位相を検出し、最近端端末からの受信信号と最遠
端端末からの受信信号との位相差をもとめることを特徴
とする。請求項５記載の発明は、請求項４記載のＩイン
タフェース信号識別回路において、前記可変手段は、前
記位相差検出手段がもとめた位相差の中間位置に、前記
固定サンプリングクロックのサンプリングタイミングを
シフトすることを特徴とする。
ベーシックレイアＤＳＵのＩインタフェースに短距離受
動バス接続される各端末の受信信号を識別するＩインタ
フェース信号識別回路において、前記受信信号を抽出す
る抽出手段と、その受信信号からバイオレーションを検
出するバイオレーション検出手段と、該バイオレーショ
ン検出結果に基づいて、前記ＤＳＵから最も近い端末で
ある最近端端末からの受信信号のＦビットの位相と、前
記ＤＳＵから最も遠い端末である最遠端端末からの受信
信号のＬビットの位相との位相差を検出する位相差検出
手段と、前記位相差に基づいて、固定サンプリングクロ
ックのタイミングを自動調整する可変手段とを具備する
ことを特徴とする。請求項２記載の発明は、請求項１記
載のＩインタフェース信号識別回路において、前記抽出
手段は、前記受信信号を構成する各データビットの信号
レベルとパルス幅を検出することを特徴とする。請求項
３記載の発明は、請求項２記載のＩインタフェース信号
識別回路において、前記バイオレーション検出手段は、
前記抽出手段が検出した信号レベルおよびパルス幅に基
づいて、受信信号のバイオレーションを検出することを
特徴とする。請求項４記載の発明は、請求項３記載のＩ
インタフェース信号識別回路において、前記位相差検出
手段は、前記バイオレーション検出手段の検出結果に基
づいて、受信信号におけるＦビットの変化点とＬビット
の変化点とを検出し、Ｆビットの変化点を最近端端末の
Ｆビットの変化点とすることで、最近端端末からの受信
信号の位相を検出し、Ｌビットの変化点を最遠端端末の
Ｌビットの変化点とすることで、最遠端端末からの受信
信号の位相を検出し、最近端端末からの受信信号と最遠
端端末からの受信信号との位相差をもとめることを特徴
とする。請求項５記載の発明は、請求項４記載のＩイン
タフェース信号識別回路において、前記可変手段は、前
記位相差検出手段がもとめた位相差の中間位置に、前記
固定サンプリングクロックのサンプリングタイミングを
シフトすることを特徴とする。
【００１２】
【発明の実施の形態】以下、図面を参照して、この発明
の実施形態について説明する。図１は、この発明の一実
施形態によるＩインタフェース信号識別回路の構成例を
示すブロック図である。この図において、図５の各部に
対応する部分には同一の符号を付け、その説明を省略す
る。この図に示すＩインタフェース信号識別回路におい
ては、Ｌビット位相検出部４と受信タイミング可変回路
５が新たに設けられている。
の実施形態について説明する。図１は、この発明の一実
施形態によるＩインタフェース信号識別回路の構成例を
示すブロック図である。この図において、図５の各部に
対応する部分には同一の符号を付け、その説明を省略す
る。この図に示すＩインタフェース信号識別回路におい
ては、Ｌビット位相検出部４と受信タイミング可変回路
５が新たに設けられている。
【００１３】ここで、Ｌビット位相検出部４は、バイオ
レーション検出部２の出力を入力とし、受信信号データ
フレームのＬビットの位相を検出する。また、受信タイ
ミング可変回路５は、Ｆビット位相検出部３およびＬビ
ット位相検出部４によって検出されたＦビット及びＬビ
ットに基づいて、最近端端末および最遠端端末の受信信
号データフレームの位相を検出し、その位相差の中間位
置に、各端末の受信信号データフレームに対するサンプ
リングタイミングを調整する。なお、図１に示す各ブロ
ックは、ゲートアレイ等の専用ＬＳＩ、もしくは、以下
に示す動作を記述したプログラムを実行するＣＰＵ（中
央処理装置）等で容易に実現可能である。
レーション検出部２の出力を入力とし、受信信号データ
フレームのＬビットの位相を検出する。また、受信タイ
ミング可変回路５は、Ｆビット位相検出部３およびＬビ
ット位相検出部４によって検出されたＦビット及びＬビ
ットに基づいて、最近端端末および最遠端端末の受信信
号データフレームの位相を検出し、その位相差の中間位
置に、各端末の受信信号データフレームに対するサンプ
リングタイミングを調整する。なお、図１に示す各ブロ
ックは、ゲートアレイ等の専用ＬＳＩ、もしくは、以下
に示す動作を記述したプログラムを実行するＣＰＵ（中
央処理装置）等で容易に実現可能である。
【００１４】次に、上記構成によるＩインタフェース信
号識別回路の動作を説明する。まず、図２を参照する
と、短距離受動バス上に接続された各端末からの送信信
号データフレームは、該バス上で重畳され変形する。す
なわち、変形したデータフレームのＦビットは、最近端
端末のデータフレームに引かれ、Ｌビットの終わりは最
遠端端末のデータフレームに引かれる状態となる。
号識別回路の動作を説明する。まず、図２を参照する
と、短距離受動バス上に接続された各端末からの送信信
号データフレームは、該バス上で重畳され変形する。す
なわち、変形したデータフレームのＦビットは、最近端
端末のデータフレームに引かれ、Ｌビットの終わりは最
遠端端末のデータフレームに引かれる状態となる。
【００１５】このデータフレームは、重畳および変形の
結果、デジタル処理しづらい信号、すなわち、アナログ
信号に近い信号となっているので、この重畳し変形した
データフレームを、ＤＳＵ内の処理回路（図示略：図１
に示す回路の前段回路）にてスライスし、ＤＳＵが識別
できるデジタル信号に整形する。また、これにより、該
データフレーム内のＦビットには、最近端端末のデータ
フレームのＦビットが現れ、Ｌビットには、最遠端端末
のデータフレームのＬビットが現れる。このようにして
前処理されたデータフレームは、図１に示すＩインタフ
ェース信号識別回路で受信される。
結果、デジタル処理しづらい信号、すなわち、アナログ
信号に近い信号となっているので、この重畳し変形した
データフレームを、ＤＳＵ内の処理回路（図示略：図１
に示す回路の前段回路）にてスライスし、ＤＳＵが識別
できるデジタル信号に整形する。また、これにより、該
データフレーム内のＦビットには、最近端端末のデータ
フレームのＦビットが現れ、Ｌビットには、最遠端端末
のデータフレームのＬビットが現れる。このようにして
前処理されたデータフレームは、図１に示すＩインタフ
ェース信号識別回路で受信される。
【００１６】そして、多点サンプリングパルス抽出回路
部１は、受信したデータフレーム（受信データフレー
ム）を構成する各データビットの信号レベル（１／０）
とそのパルス幅を検出する。バイオレーション検出部２
は、多点サンプリングパルス抽出回路部１の検出結果に
基づいて、バイオレーションを検出することにより、受
信信号データフレームのフレーム位置を検出する。
部１は、受信したデータフレーム（受信データフレー
ム）を構成する各データビットの信号レベル（１／０）
とそのパルス幅を検出する。バイオレーション検出部２
は、多点サンプリングパルス抽出回路部１の検出結果に
基づいて、バイオレーションを検出することにより、受
信信号データフレームのフレーム位置を検出する。
【００１７】Ｆビット位相検出部３は、バイオレーショ
ン検出部２にてフレーム位置が検出された受信信号デー
タフレームからＦビットを検出し、Ｌビット位相検出部
４は、同受信信号データフレームからＬビットを検出す
る。
ン検出部２にてフレーム位置が検出された受信信号デー
タフレームからＦビットを検出し、Ｌビット位相検出部
４は、同受信信号データフレームからＬビットを検出す
る。
【００１８】受信タイミング可変回路５は、検出された
Ｆビットの変化点を最近端端末のＦビットの変化点とす
ることで、最近端端末からの受信信号データフレームの
位相を検出する。同様に、受信タイミング可変回路５
は、検出されたＬビットの変化点を最遠端端末のＬビッ
トの変化点とすることで、最遠端端末からの受信信号デ
ータフレームの位相を検出する。そして、受信タイミン
グ可変回路５は、検出した両位相の位相差の中間位置
を、受信信号データフレームのサンプリングタイミング
とする。
Ｆビットの変化点を最近端端末のＦビットの変化点とす
ることで、最近端端末からの受信信号データフレームの
位相を検出する。同様に、受信タイミング可変回路５
は、検出されたＬビットの変化点を最遠端端末のＬビッ
トの変化点とすることで、最遠端端末からの受信信号デ
ータフレームの位相を検出する。そして、受信タイミン
グ可変回路５は、検出した両位相の位相差の中間位置
を、受信信号データフレームのサンプリングタイミング
とする。
【００１９】受信タイミング生成回路部６は、固定周波
数のサンプリングクロックを生成しており、受信タイミ
ング可変回路５が設定したサンプリングタイミングへ、
該サンプリングクロックの位相をシフトさせる。フレー
ムアライナ７は、受信タイミング生成回路部６が生成し
たサンプリングクロックで、受信信号データフレームを
サンプリングする。
数のサンプリングクロックを生成しており、受信タイミ
ング可変回路５が設定したサンプリングタイミングへ、
該サンプリングクロックの位相をシフトさせる。フレー
ムアライナ７は、受信タイミング生成回路部６が生成し
たサンプリングクロックで、受信信号データフレームを
サンプリングする。
【００２０】以上、この発明の実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計の変更等があってもこの発明に含まれる。
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計の変更等があってもこの発明に含まれる。
【００２１】
【発明の効果】以上説明したように、この発明によれ
ば、Ｉインタフェース信号識別回路のジッタ耐力の向
上、位相ヒットによるデータエラーの低減を図ることが
できる。その理由は、Ｆビットの位相の他にＬビットの
位相を検出することで、最近端端末の受信信号と最遠端
端末の受信信号の位相を識別でき、端末からの受信信号
を最適な位置でサンプリングすることができるからであ
る。
ば、Ｉインタフェース信号識別回路のジッタ耐力の向
上、位相ヒットによるデータエラーの低減を図ることが
できる。その理由は、Ｆビットの位相の他にＬビットの
位相を検出することで、最近端端末の受信信号と最遠端
端末の受信信号の位相を識別でき、端末からの受信信号
を最適な位置でサンプリングすることができるからであ
る。
【図１】 この発明の一実施形態によるＩインタフェー
ス信号識別回路の構成例を示すブロック図である。
ス信号識別回路の構成例を示すブロック図である。
【図２】 同実施形態によるデータフレームの一例を示
す説明図である。
す説明図である。
【図３】 ショートパッシブバス接続の一例を示す説明
図である。
図である。
【図４】 従来のデータフレームの一例を示す説明図で
ある。
ある。
【図５】 従来のＩインタフェース信号識別回路の構成
例を示すブロック図である。
例を示すブロック図である。
【図６】 従来のデータフレームの一例を示す説明図で
ある。
ある。
１……多点サンプリングパルス抽出回路部、２……バイ
オレーション検出部、 ３……Ｆビット位相検出部、４
……Ｌビット位相検出部、 ５……受信タイミング可変
回路、６，６’……受信タイミング生成回路部、７……
フレームアライナ
オレーション検出部、 ３……Ｆビット位相検出部、４
……Ｌビット位相検出部、 ５……受信タイミング可変
回路、６，６’……受信タイミング生成回路部、７……
フレームアライナ
Claims (5)
- 【請求項１】 ベーシックレイアＤＳＵのＩインタフェ
ースに短距離受動バス接続される各端末の受信信号を識
別するＩインタフェース信号識別回路において、 前記受信信号を抽出する抽出手段と、 その受信信号からバイオレーションを検出するバイオレ
ーション検出手段と、 該バイオレーション検出結果に基づいて、前記ＤＳＵか
ら最も近い端末である最近端端末からの受信信号のＦビ
ットの位相と、前記ＤＳＵから最も遠い端末である最遠
端端末からの受信信号のＬビットの位相との位相差を検
出する位相差検出手段と、 前記位相差に基づいて、固定サンプリングクロックのタ
イミングを自動調整する可変手段とを具備することを特
徴とするＩインタフェース信号識別回路。 - 【請求項２】 請求項１記載のＩインタフェース信号識
別回路において、 前記抽出手段は、前記受信信号を構成する各データビッ
トの信号レベルとパルス幅を検出することを特徴とする
Ｉインタフェース信号識別回路。 - 【請求項３】 請求項２記載のＩインタフェース信号識
別回路において、 前記バイオレーション検出手段は、前記抽出手段が検出
した信号レベルおよびパルス幅に基づいて、受信信号の
バイオレーションを検出することを特徴とするＩインタ
フェース信号識別回路。 - 【請求項４】 請求項３記載のＩインタフェース信号識
別回路において、 前記位相差検出手段は、 前記バイオレーション検出手段の検出結果に基づいて、
受信信号におけるＦビットの変化点とＬビットの変化点
とを検出し、 Ｆビットの変化点を最近端端末のＦビットの変化点とす
ることで、最近端端末からの受信信号の位相を検出し、 Ｌビットの変化点を最遠端端末のＬビットの変化点とす
ることで、最遠端端末からの受信信号の位相を検出し、 最近端端末からの受信信号と最遠端端末からの受信信号
との位相差をもとめることを特徴とするＩインタフェー
ス信号識別回路。 - 【請求項５】 請求項４記載のＩインタフェース信号識
別回路において、 前記可変手段は、 前記位相差検出手段がもとめた位相差の中間位置に、前
記固定サンプリングクロックのサンプリングタイミング
をシフトすることを特徴とするＩインタフェース信号識
別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18248096A JP3212878B2 (ja) | 1996-07-11 | 1996-07-11 | Ｉインタフェース信号識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18248096A JP3212878B2 (ja) | 1996-07-11 | 1996-07-11 | Ｉインタフェース信号識別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1028117A true JPH1028117A (ja) | 1998-01-27 |
| JP3212878B2 JP3212878B2 (ja) | 2001-09-25 |
Family
ID=16119018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18248096A Expired - Fee Related JP3212878B2 (ja) | 1996-07-11 | 1996-07-11 | Ｉインタフェース信号識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3212878B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012054702A (ja) * | 2010-08-31 | 2012-03-15 | Toshiba Corp | Ｄｌｌを共用してサンプリング位相設定を行うホストコントローラ |
-
1996
- 1996-07-11 JP JP18248096A patent/JP3212878B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012054702A (ja) * | 2010-08-31 | 2012-03-15 | Toshiba Corp | Ｄｌｌを共用してサンプリング位相設定を行うホストコントローラ |
| US8495409B2 (en) | 2010-08-31 | 2013-07-23 | Kabushiki Kaisha Toshiba | Host controller, semiconductor device and method for setting sampling phase |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3212878B2 (ja) | 2001-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7586934B2 (en) | Apparatus for fixing latency | |
| US7729427B2 (en) | Pseudo-synchronous one wire bidirectional bus interface | |
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| CN108718192B (zh) | 数据信号检测装置、mipi rffe设备及系统 | |
| US6795515B1 (en) | Method and apparatus for locating sampling points in a synchronous data stream | |
| US6256325B1 (en) | Transmission apparatus for half duplex communication using HDLC | |
| US7936855B2 (en) | Oversampling data recovery circuit and method for a receiver | |
| US20060245515A1 (en) | Data reception apparatus and synchronizing signal detection method and program | |
| US7342984B1 (en) | Counting clock cycles over the duration of a first character and using a remainder value to determine when to sample a bit of a second character | |
| JP4544858B2 (ja) | 多位相符号化プロトコルを利用するネットワークおよび方法 | |
| JPH11161599A (ja) | データ転送方法 | |
| JPH1028117A (ja) | Ｉインタフェース信号識別回路 | |
| AU8505298A (en) | Method and apparatus for recovery of time skewed data on a parallel bus | |
| US6954870B2 (en) | Method for receiver delay detection and latency minimization for a source synchronous wave pipelined interface | |
| US5748887A (en) | Inter-processor asynchronous serial communication transmission/reception apparatus using each other's memories | |
| EP0530030B1 (en) | Circuit for detecting a synchronizing signal in frame synchronized data transmission | |
| JP4356051B2 (ja) | データを交換するための方法および装置 | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| US7013407B2 (en) | Method, apparatus, and system for high speed data transfer between electronic devices | |
| US6529570B1 (en) | Data synchronizer for a multiple rate clock source and method thereof | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JP3329229B2 (ja) | Ａｔコマンド受信方式 | |
| JP2001127744A (ja) | 調歩同期式データ通信装置、及び調歩同期式データ通信方法 | |
| JP3412927B2 (ja) | フレーム同期回路 | |
| EP1243111A1 (en) | Method and circuit for protection of a universal serial bus transceiver against short-circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010612 |
|
| LAPS | Cancellation because of no payment of annual fees |