JPH10283077A - 活線挿入方式の電子装置 - Google Patents

Abstract

(57)【要約】 【課題】 電源ピン接続による消費電流増加のための突
入電流を最小限に抑えることによって、本体装置内の他
のパッケージの電源電圧の変動を抑えて、活線挿入時の
他パッケージの回路誤動作を防ぐ活線挿入方式の電子装
置を提供することを目的とする。 【解決手段】 プリチャージ用電源ピンと、電源ピン
と、クロック信号に基づいて動作する電子回路とを有
し、本体装置への挿入時にプリチャージ用電源ピンが電
源ピンよりも早く本体装置の電源に接続されてプリチャ
ージされるように構成された活線挿入方式の電子装置に
おいて、電源ピンが電源に接続された時点から一定の時
間が経過するまでは、クロック信号を固定レベルにして
電子回路に出力するクロック信号制御手段を具備して構
成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、活線挿入方式の電
子装置に関するものであり、特に、消費電流の大きな電
子装置に用いて好適な活線挿入方式の電子装置に関する
ものである。

【０００２】

【従来の技術】電子交換機などの電子装置において、半
導体集積回路などをプリント配線基板上に搭載した電子
回路パッケージを活線挿入方式により通信装置などの本
体装置に実装可能としている。

【０００３】図６は従来の活線挿入方式の電子装置を示
す図である。この図に示すように従来の活線挿入方式の
電子装置は、本体装置に接続される電源ピンＶｃｃ、信
号ピンＳｉｇ、グラウンドピンＧＮＤ、及びプリチャー
ジ用電源ピンＰＣＨＧの活線を有しており、これらの活
線を本体装置に挿入することによって電子回路２に本体
装置から電源が供給されて動作するようになっている。

【０００４】ここで、各ピンの長さを、 ＧＮＤ＞ＰＣＨＧ＞Ｖｃｃ＞Ｓｉｇ としている。

【０００５】活線挿入時に、まず、ピンの最も長いグラ
ウンドピンＧＮＤが本体装置のグラウンドに接続され
る。次にプリチャージ用電源ピンＰＣＨＧが本体装置の
電源に接続される。これにより、電子回路２に並列に接
続される負荷容量４に電流が流れて電荷が蓄積される。

【０００６】電子回路２には、本体装置の電源供給部や
他のパッケージの容量成分から電流が供給されるが、プ
リチャージ用電源ピンＰＣＨＧに直列に接続されている
抵抗６と負荷容量４とによる時定数により電源ラインの
電圧が上昇するので、他のパッケージの電源レベルに影
響を与えるような突入電流を防止している。

【０００７】そして、電源ピンＶｃｃが本体装置の電源
に接続されるまでの間に負荷容量４に十分に電荷を蓄積
させることによって、電源ピンＶｃｃが接続された時の
突入電流を抑制している。

【０００８】また、上記以外にも、最近では特開平６−
１３８９８０号公報に記載されているように、パッケー
ジの活線挿入時に、段階的にパッケージ内の電子回路の
動作をオン制御をして、突入電流を抑制する方法や特開
平５−２２７６５８号公報に記載されているように、パ
ッケージの活線挿入時に、スイッチによってパッケージ
内の電子回路へのクロック供給を停止して突入電流を抑
制する方法がある。

【０００９】

【発明が解決しようとする課題】ところで、図６に示し
た活線挿入方式の電子装置では、本体装置の消費電流に
対して、活線挿入するパッケージの消費電流が十分小さ
い場合には、この構成で問題はないが、消費電流が本体
装置の消費電流に占める割合が非常に大きい場合には、
プリチャージ後にパッケージの電源レベルが十分なレベ
ルとなり、同時にパッケージ内の電子回路２が動作モー
ドになったときに、消費電流が急激に増加する。

【００１０】このときにはパッケージの電源ピンＶｃｃ
が既に本体装置の電源に接続されているため急激に増加
する消費電流は、インピーダンスの小さい電源ピンＶｃ
ｃを通して本体装置の他のパッケージや電源供給部から
供給されることになる。

【００１１】このことにより、せっかく活線挿入時にプ
リチャージ用電源ピンＰＣＨＧを用いて突入電流を抑え
ても、その後の消費電流の急激な増加による電流を抑え
ることができず、本体装置内の他のパッケージの電源電
圧が大きく変動して、他のパッケージの誤動作を引き起
こす恐れがある。

【００１２】特開平６−１３８９０号公報に記載された
構成では、電源ピンが接続された後でパッケージ内の電
子回路の動作をオン制御をしているので、電子回路の消
費電流を抑えているが、電源ピンが接続された時は消費
電流を低減するべく対策が取られていないので、消費電
流の急激な増加による引き込み電流は発生してしまう。

【００１３】そのため、この方法でもパッケージの消費
電流が本体装置の消費電流に占める割合が大きい場合に
は、本体装置内の他のパッケージの電源電圧が大きく変
動して、回路の誤動作を引き起こす恐れがある。

【００１４】特開平５−２２７６５８公報に記載された
構成では、パッケージ挿入後に電子回路へのクロックの
供給を一気に始めてしまうため、消費電流の急激な増加
による引き込み電流を発生して、本体装置内のパッケー
ジの電源電圧が大きく変動して、回路の誤動作を引き起
こす恐れがある。

【００１５】このように従来の活線挿入をする構成で
は、挿入するパッケージの消費電流が本体装置の消費電
流に占める割合が大きい場合、電源ピンが接続される時
にパッケージ内の電子回路が一斉に動作モードに入って
しまうと急激な消費電流の増加によって、活線挿入時の
突入電流に似た本体装置から電源ピンＶｃｃを通して引
き込み電流が発生してしまい、他のパッケージが誤動作
を引き起こしてしまう恐れがある。

【００１６】本発明は、以上の点を鑑みて、プリチャー
ジ用電源ピンを用いて突入電流を抑えた後の電源ピン接
続による消費電流増加のための突入電流を最小限に抑え
ることによって、本体装置内の他のパッケージの電源電
圧の変動を抑えて、活線挿入時の他パッケージの回路誤
動作を防ぐことをができる活線挿入方式の電子装置を提
供することを目的としている。

【００１７】

【課題を解決するための手段】図１は、本発明の活線挿
入方式の電子装置の原理図である。この図に示すよう
に、プリチャージ用電源ピンＰＣＨＧと、電源ピンＶｃ
ｃと、クロック信号ＣＬＫに基づいて動作する電子回路
１８とを有し、本体装置への挿入時にプリチャージ用電
源ピンＰＣＨＧが電源ピンＶｃｃよりも早く本体装置の
電源に接続されて、抵抗２０を介して負荷容量２２にプ
リチャージされるように構成された活線挿入方式の電子
装置において、電源ピンＶｃｃが電源に接続された時点
から一定の時間が経過するまでは、クロック信号ＣＬＫ
を電子回路１８へ出力しないよう制御するクロック信号
制御手段１０を具備する。

【００１８】以上のように構成された発明では、プリチ
ャージ用電源ピンＰＣＨＧが本体装置の電源に接続され
て、本体装置からプリチャージ用電源ピンＰＣＨＧ及び
抵抗２０を通して、電流が流れて、負荷容量２２に充電
される。

【００１９】この充電は、抵抗２０と負荷容量２２との
時定数により徐々に行われるので、本体装置の電源から
プリチャージ用電源ピンＰＣＨＧを通して流れる突入電
流が抑制される。

【００２０】そして、電源ピンＶｃｃが本体装置の電源
に接続された時点で、クロック信号制御手段１０により
クロック信号を一定の時間が経過するまで、例えば、固
定レベルにして、電子回路１８に出力する。

【００２１】電子回路１８は、電源ピンＶｃｃが電源に
接続されて電源電圧が供給されているため、動作を開始
するが、クロック信号ＣＬＫが固定レベルなので、電子
回路１８での消費電流は抑制される。

【００２２】電源ピンＶｃｃが本体装置の電源に接続さ
れた時点では、電子回路１８の消費電流は抑制されてい
るので、本体装置に搭載された他の電子回路からの電源
ピンＶｃｃを通して流れる引き込み電流は抑制される。

【００２３】このため、他の電子回路の電源電圧の変動
を抑制することができ、他の電子回路が誤動作すること
がない。また、クロック信号制御手段１０は、制御信号
を記憶する記憶手段１４と、電源ピンＶｃｃが電源に接
続された時点から一定の時間が経過するまでは、制御信
号を第１論理レベルにして記憶手段１４に記憶し、該一
定の時間が経過後は、制御信号を第２論理レベルにして
記憶手段１４に記憶する制御手段１２と、クロック信号
ＣＬＫと制御信号とを入力して、該制御信号が第１論理
レベルであれば、前記固定レベルでクロック信号を電子
回路１８に出力し、該制御信号が第２論理レベルであれ
ば、クロック信号ＣＬＫをそのまま電子回路１８に出力
するゲート回路１６とで構成するのが望ましい。

【００２４】また、クロック信号制御手段１０は、制御
信号を記憶する記憶手段１４と、電源ピンＶｃｃが電源
に接続された直後から一定の時間が経過するまでは、制
御信号を第１論理レベルにして記憶手段１４に出力し、
一定の時間が経過後は、前記制御信号を第２論理レベル
にして前記記憶手段に出力する制御手段１２と、クロッ
ク信号ＣＬＫと制御信号とを入力して、制御信号が第１
論理レベルであれば、固定レベルのクロック信号ＣＬＫ
を出力し、制御信号が第２論理レベルであれば、クロッ
ク信号をそのまま出力するゲート回路１６とで構成して
もよい。

【００２５】また、入力信号が第１論理レベルで低消費
電流モードで動作し、入力信号が第２論理レベルで通常
消費電流モードで動作する電子回路を有する活線挿入方
式の電子装置において、電源ピンＶｃｃが電源に接続さ
れた時点から一定の時間が経過するまでは、入力信号を
第１論理レベルにして電子回路１８に出力するモード制
御手段を具備して構成してもよい。

【００２６】さらに、複数のブロック回路に分割され、
各ブロック回路に入力される制御信号が第１論理レベル
で非活性、第２論理レベルで活性となる電子回路を有す
る活線挿入方式の電子装置において、電源ピンが前記電
源に接続された時点から前記ブロック回路に入力する前
記制御信号を順に前記第１論理レベルから前記第２論理
レベルにして活性化するブロック回路制御手段を具備し
て構成してもよい。

【００２７】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。第１実施形態 図２は、本発明の第１実施形態の活線挿入方式の電子装
置の構成図である。

【００２８】この活線挿入方式の電子装置又はパッケー
ジ３０は、グラウンドピンＧＮＤ、プリチャージ用電源
ピンＰＣＨＧ、電源ピンＶｃｃ、信号ピンＳｉｇ、抵抗
３２、負荷容量３４、プロセッサ３６、レジスタ３８、
クロック源４０、ＭＯＳＦＥＴスイッチ４２、ＬＳＩ４
４、トライステートバッファ４６，４８，５０，５２、
抵抗５４，５６，５８，６０、及びＳＲＡＭ６２を具備
する。

【００２９】グラウンドピンＧＮＤは、挿入時に本体装
置のグラウンドに接続され、電子装置３０内のグラウン
ドラインに接続されている。プリチャージ用電源ピンＰ
ＣＨＧは、挿入時に本体装置の電源に接続され、電子装
置３０内の電源ラインから負荷容量３４をプリチャージ
して突入電流を抑制するためのものである。

【００３０】電源ピンＶｃｃは、挿入時に本体装置の電
源に接続され、電子装置３０内の電源ラインに接続され
る。信号ピンＳｉｇは挿入時に本体装置の信号ラインに
接続され、電子装置３０内の信号ラインに接続される。

【００３１】これらのピンの長さは上述したように、 ＧＮＤ＞ＰＣＨＧ＞Ｖｃｃ＞Ｓｉｇ としている。

【００３２】抵抗３２は、プリチャージ用電源ピンＰＣ
ＨＧと電源ラインとの間に設けられ、負荷容量３４を所
定の時定数でプリチャージするものである。負荷容量３
４は、電源ラインとグラウンドラインとの間に設けら
れ、プリチャージ用である。

【００３３】プロセッサ３６は、図示しないが電源ライ
ン及びグラウンドラインに接続され、電源ラインが電源
電位になった時にパワーオンリセットが掛けられ、一定
時間が経過するまでは、制御信号ＣＮＴ−ＳＲＡＭ、及
びＣＮＴ−ＣＬＯＣＫをハイレベルにし、一定時間経過
後は、ローレベルにするものであり、これらの機能を実
行するためのソフトウェアを搭載している。

【００３４】レジスタ３８は、図示しないが電源ライン
及びグラウンドラインに接続され、プロセッサ３６から
の制御信号ＣＮＴ−ＳＲＡＭ、ＣＮＴ−ＣＬＯＣＫを記
憶するためのものであり、例えば、２ビットのセット型
フリップフロップにより構成される。

【００３５】クロック源４０は、図示しないが電源ライ
ン及びグラウンドラインに接続され、クロック信号ＣＬ
Ｋを生成するものである。ＭＯＳＦＥＴスイッチ４２
は、レジスタ３８に記憶された制御信号ＣＮＴ−ＣＬＯ
ＣＫによりオン／オフが制御され、例えば、ハイレベル
でオフ、ローレベルでオンする。

【００３６】ＬＳＩ４４は、クロック端子ＣＬＫに入力
されるクロック信号ＣＬＫにより動作する回路であり、
クロック信号が固定レベルの時、消費電流が小さくなる
ものである。

【００３７】トライステートバッファ４６，４８，５
０，５２は、制御端子に入力される制御信号ＣＮＴ−Ｓ
ＲＡＭがハイレベルの時に出力をハイインピーダンス状
態にするものである。

【００３８】トライステートバッファ４６の入力端子
は、アドレス信号線に接続され、出力端子は、ＳＲＡＭ
６２のアドレス端子Address に接続されている。トライ
ステートバッファ４８の入力端子は、チップセレクト信
号線に接続され、出力端子は、ＳＲＡＭ６２のチップセ
レクト端子CSに接続されている。

【００３９】トライステートバッファ５０の入力端子
は、ライトイネーブル信号線に接続され、出力端子は、
ＳＲＡＭ６２のライトイネーブル端子WEに接続されてい
る。トライステートバッファ５２の入力端子は、出力イ
ネーブル信号線に接続され、出力端子は、ＳＲＡＭ６２
の出力イネーブル端子OEに接続されている。

【００４０】トライステートバッファ４６〜５２の入力
端子及びＳＲＡＭ６２のデータ端子Dataは、信号ピンＳ
ｉｇ又は電子装置３０内の図示しないが他の電子回路か
らの信号線に接続されている。

【００４１】抵抗５４，５６，５８，６０は、プルアッ
プ抵抗であり、例えば、数ＫΩのものを使用する。抵抗
５４は、電源ラインとＳＲＡＭ６２のアドレス端子Addr
essに接続されている。抵抗５６は、電源ラインとＳＲ
ＡＭ６２のチップセレクト端子CSに接続されている。

【００４２】抵抗５８は、電源ラインとＳＲＡＭ６２の
ライトイネーブル端子WEに接続されている。抵抗６０
は、電源ラインとＳＲＡＭ６２の出力イネーブル端子OE
に接続されている。

【００４３】ＳＲＡＭ６２は、チップセレクト信号、ラ
イトイネーブル信号、及び出力イネーブル信号がハイレ
ベルの時に低消費電力モードとなるスタチックランダム
アクセスメモリであり、この時の消費電流は動作モード
時の数分の１以下となる。

【００４４】また、電子装置３０は図示しないが電源ラ
インの電圧を監視して、電圧が上昇してから電源電圧Ｖ
ｃｃに等しくなるまで、ハイレベルの監視信号をレジス
タ３８のフリップフロップのセット端子に出力する電源
監視回路を有する。

【００４５】図３（ａ）〜（ｄ）は、図２のタイムチャ
ートであり、同図（ａ）はプリチャージ用電源ピンＰＣ
ＨＧの電圧、同図（ｂ）はＬＳＩ４４のクロック端子Ｃ
ＬＫの電圧、同図（ｃ）は制御信号ＣＮＴ−ＣＬＯＣＫ
及びＣＮＴ−ＳＲＡＭの電圧、同図（ｄ）は電子装置３
０の消費電流を示す図である。

【００４６】以下、図３のタイムチャートを参照しつ
つ、図２に示した第１実施形態の動作説明をする。電子
装置３０を本体装置に挿入すると、グラウンドピンＧＮ
Ｄが本体装置のグラウンドに接続され、時刻ｔ＝０にお
いて、プリチャージ用電源ピンＰＣＨＧが本体装置の電
源に接続される。

【００４７】そして、本体装置の電源からプリチャージ
電源ピンＰＣＨＧ、及び抵抗３２を通って、負荷容量３
４に電荷が充電されるため、抵抗３２と負荷容量３４と
で決まる時定数により、電源ラインの電圧は、ＥＸＰ
（Ａ／ｔ）で上昇していく。

【００４８】電源監視回路は、時刻ｔ０において、電源
ラインの電圧の上昇を検出してから、電源ラインの電圧
がＶｃｃに等しくなる時刻ｔ１まで監視信号をハイレベ
ルにしてレジスタ３８のセット端子に出力する。

【００４９】レジスタ３８は、時刻ｔ０〜ｔ１では、セ
ット端子にハイレベルが入力されてセットされて、制御
信号ＣＮＴ−ＣＬＯＣＫ及びＣＮＴ−ＳＲＡＭをハイレ
ベルで出力する。

【００５０】時刻ｔ１において、電源ピンＶｃｃが本体
装置の電源に接続されて、電源ラインの電圧は、一気に
本体装置の電源電圧、例えば、５Ｖに等しくなる。この
電源電圧がプロセッサ３６に供給されて、プロセッサ３
６がパワーオンリセットされて、ソフトウェアが起動さ
れる。

【００５１】この時刻ｔ１において、ソフトウェアが実
行され、タイマにより時間を計測して、一定の時間が経
過するまでは、制御信号ＣＮＴ−ＣＬＯＣＫ及びＣＮＴ
−ＳＲＡＭをハイレベルして、レジスタ３８に出力す
る。

【００５２】レジスタ３８は、時刻ｔ１から一定の時間
経過するまでは制御信号ＣＮＴ−ＣＬＯＣＫをＭＯＳＦ
ＥＴスイッチ４２に、及び制御信号ＣＮＴ−ＳＲＡＭを
トライステートバッファ４６〜５２にそれぞれハイレベ
ルで出力する。

【００５３】ＭＯＳＦＥＴスイッチ４２は、時刻ｔ１か
ら一定の時間経過するまでは、ハイレベルが入力され
て、オフ状態となり、ローレベルをＬＳＩ４４のクロッ
ク端子ＣＬＫに出力する。

【００５４】ＬＳＩ４４のクロック端子ＣＬＫは、時刻
ｔ１から一定の時間が経過するまではローレベルで固定
となり、ＬＳＩ４４の消費電流は小さい。一方、トライ
ステートバッファ４６〜５２は、時刻ｔ１から一定の時
間経過するまでは制御端子に入力される制御信号ＣＮＴ
−ＳＲＡＭがハイレベルなので、その出力はハイインピ
ーダンス状態となる。

【００５５】抵抗５４〜６０は、時刻ｔ１から一定の時
間経過するまではトライステートバッファ４６〜５２の
出力がハイインピーダンス状態なので、電源ラインによ
りプルアップされて、ＳＲＡＭ６２のアドレス端子Adre
ss、チップセレクト端子CS、ライトイネーブル端子WE、
及び出力イネーブル端子OEは、ハイレベルになる。

【００５６】ＳＲＡＭ６２はアドレス端子Adress、チッ
プセレクト端子CS、ライトイネーブル端子WE、及び出力
イネーブル端子OEがハイレベルなので低消費電力モード
となり、時刻ｔ１から一定の時間経過するまでは、ＳＲ
ＡＭ６２の消費電流は小さい。

【００５７】このように時刻ｔ１から一定の時間経過す
るまでは、図３（ｄ）に示すように、ＬＳＩ４４及びＳ
ＲＡＭ６２の消費電流ｉｃｃ１は小さくなり、本体装置
の電源や電源ラインから電源ピンＶｃｃを通して、引き
込み電流が急激に流れることはない。

【００５８】そして、時刻ｔ１から一定の時間経過する
と、プロセッサ３６は、制御信号ＣＮＴ−ＣＬＯＣＫ及
びＣＮＴ−ＳＲＡＭをローレベルにする。レジスタ３８
は、制御信号ＣＮＴ−ＣＬＯＣＫ及びＣＮＴ−ＳＲＡＭ
をローレベルでＭＯＳＦＥＴスイッチ４２及びトライス
テートバッファ４６〜５２に出力する。

【００５９】ＭＯＳＦＥＴスイッチ４２は、制御信号Ｃ
ＮＴ−ＣＬＯＣＫがローレベルなので、スイッチがオン
して、クロック源４０からのクロック信号ＣＬＫをＬＳ
Ｉ４４のクロック端子ＣＬＫに出力する。ＬＳＩ４４
は、クロック信号ＣＬＫに同期、例えば、立上がりエッ
ジに同期して、動作する。

【００６０】また、トライステートバッファ４６〜５２
は、制御端子に入力される制御信号ＣＮＴ−ＳＲＡＭが
ローレベルなので、入力信号をそのまま出力する。この
時、入力信号がローレベルならば、電源ラインから抵抗
５４〜６０を通してグラウンドに電流が流れるが、抵抗
５４〜６０の抵抗値を数ＫΩとしているので、流れる電
流は小さく問題はない。

【００６１】ＳＲＡＭ６２は、トライステートバッファ
４６〜５２が入力信号をそのまま出力するので、通常の
動作をする。これにより、時刻ｔ１から一定の時間経過
後は、ＬＳＩ４４及びＳＲＡＭ６２は通常動作をして、
消費電流ｉｃｃが流れるが、電源ピンＶｃｃにはクロッ
ク停止時やＳＲＡＭ６２の低消費電力モード時に消費電
流が流れているので、急激に引き込み電流が流れること
がなく、本体装置の電源ラインの電源電圧が大幅に変動
することはない。

【００６２】以上説明した第１実施形態によれば、挿入
する電子装置の消費電流が装置本体の消費電流に占める
割合が大きい場合でも、電源供給部から電源ピンＶｃｃ
を通って引き込む電流も小さく抑えることが可能であ
り、装置全体の電源変動を抑え、活線挿入時の他の電子
回路の誤動作を防ぐことができる。

【００６３】第２実施形態 図４は、本発明の第２実施形態の活線挿入方式の電子装
置の構成図である。この活線挿入方式の電子装置又はパ
ッケージ７０は、グラウンドピンＧＮＤ、プリチャージ
用電源ピンＰＣＨＧ、電源ピンＶｃｃ、信号ピンＳｉ
ｇ、抵抗７２、負荷容量７４、プロセッサ７６、レジス
タ７８、及びＮ個のブロック回路８０−ｉ（ｉ＝１〜
Ｎ）を具備する。

【００６４】グラウンドピンＧＮＤ、プリチャージ用電
源ピンＰＣＨＧ、電源ピンＶｃｃ、信号ピンＳｉｇは、
図２中の同一符号のものと同じである。抵抗７２及び負
荷容量７４は、図２中の抵抗３２及び負荷容量３４と同
じである。

【００６５】プロセッサ７６は、図示しないが電源ライ
ン及びグラウンドラインに接続され、電源ラインが電源
電位になった時にパワーオンリセットがかけられて、一
定のインターバルでブロック回路８０−ｉ（ｉ＝１〜
Ｎ）を動作モードに遷移させるために、その動作モード
の遷移を制御する制御信号ＣＮＴｉの値を徐々にハイレ
ベルにしてゆくものであり、これらの機能を実行するた
めのプログラムが搭載されている。

【００６６】レジスタ７８は、制御信号ＣＴＬｉを記憶
するためのものであり、Ｎビットのセット型フリップフ
ロップなどで構成する。ブロック回路８０−ｉ（ｉ＝１
〜Ｎ）は、電子装置７０に搭載される電子回路がＮ個の
ブロックに分割されており、ブロック分割方法及び分割
数Ｎは、段階的に動作モードにしてゆき全体の消費を段
階的に制御することにより、引き込み電流を抑制するも
のであれば良い。

【００６７】各ブロック回路８０−ｉは、制御信号ＣＮ
Ｔｉがローレベルの時は、低消費電流モードもしくは非
活性モードとなり、制御信号ＣＮＴｉがハイレベルの時
は、動作モードとなるものである。

【００６８】例えば、ブロック回路８０−ｉがクロック
に同期して動作し、クロック停止時には低消費電流モー
ドとなる場合は、ブロック回路８０−ｉの入力側で制御
信号ＣＮＴｉとクロック信号との論理積をとった信号を
クロック信号とする構成とする。

【００６９】また、電子装置７０は図示しないが電源ラ
インの電圧を監視して、電圧が上昇してから電源電圧Ｖ
ｃｃに等しくなるまで、ハイレベルの監視信号をレジス
タ７８のフリップフロップのセット端子に出力する電源
監視回路を有する。

【００７０】図５（ａ）〜（ｄ）は、図４のタイムチャ
ートであり、同図（ａ）はプリチャージ用電源ピンＰＣ
ＨＧの電圧、同図（ｂ）はプリチャージ用電源ピンＰＣ
ＨＧに流れる電流、同図（ｃ）はプリチャージ用電源ピ
ンＰＣＨＧのみの場合の電源ピンＶｃｃに流れる電流、
同図（ｄ）は図４の電源ピンＶｃｃに流れる電流を示す
図である。

【００７１】以下、図５のタイムチャートを参照しつ
つ、図４に示した第２実施形態の動作説明をする。電子
装置７０を本体装置に挿入すると、グラウンドピンＧＮ
Ｄが本体装置のグラウンドに接続される。時刻ｔ＝０に
おいて、プリチャージ用電源ピンＰＣＨＧが本体装置の
電源に接続されて、プリチャージ用電源ピンＰＣＨＧ、
及び抵抗７２を通って、負荷容量７４に電荷が充電され
るため、抵抗７２と負荷容量７４とで決まる時定数によ
り、電源ラインの電圧は、ＥＸＰ（Ａ／ｔ）で上昇して
いく。

【００７２】電源監視回路は、時刻ｔ０において、電源
ラインの電圧の上昇を検出してから、電源ラインの電圧
がＶｃｃに等しくなる時刻ｔ１までの間を監視信号をハ
イレベルにしてレジスタ７８のセット端子に出力する。

【００７３】レジスタ７８は、時刻ｔ０〜ｔ１では、セ
ット端子はハイレベルなので、セットされて、制御信号
ＣＮＴｉ（ｉ＝１〜Ｎ）をハイレベルで出力する。時刻
ｔ１において、電源ピンＶｃｃが本体装置の電源に接続
されて、電源ラインの電圧は、一気に本体装置の電源電
圧ＶＣＣ、例えば、５Ｖに等しくなる。

【００７４】従来は、図５（ｃ）に示すように、電源ピ
ンＶｃｃが接続された後、最初はプリチャージによって
負荷容量７４に蓄積された電荷が電子回路の消費電流を
供給するが、その後電源ピンＶｃｃを通って消費電流が
供給さるために電源供給部から大電流を引き込むことに
なる。

【００７５】一方、本実施形態では、この電源電圧がプ
ロセッサ７６に供給されて、プロセッサ７６がパワーオ
ンリセットされて、ソフトウェアが起動される。この時
刻ｔ１において、ソフトウェアが実行されて、タイマの
制御により制御信号ＣＮＴｉをｉ＝１からＮまで順番に
一定のインターバルでハイレベルにしてゆくとともに、
一旦ハイレベルにした制御信号ＣＮＴｉはハイレベルを
維持させる。例えば、ＣＮＴｉがハイレベルになった時
点では、ＣＮＴｊ（ｊ＝１〜ｉ−１）がハイレベルとな
り、ＣＮＴｊ（ｊ＝ｉ＋１〜Ｎ）はローレベルのままで
ある。

【００７６】レジスタ７８は、時刻ｔ１から一定のイン
ターバルで制御信号ＣＮＴｉをｉ＝１からＮの順にハイ
レベルで出力する。ブロック回路８０−ｉは、制御信号
ＣＮＴｉがハイレベルになると、動作モードで動作す
る。

【００７７】この時、ブロック回路８０−ｊ（ｊ＝１〜
ｉ−１）は、制御信号ＣＮＴｊがハイレベルなので、動
作モードで動作し、図５（ｄ）に示すように、ブロック
回路８０−ｉが一定のインターバルで動作を開始するこ
とになり、消費電流は階段的に増加する。

【００７８】これにより、電源ピンＶｃｃに流れる引き
込み電流は階段的に増加して、急激には増加しないため
に、本体装置の電源電圧が大幅に変動することが無くな
る。以上説明した第２実施形態によれば、挿入する電子
装置の消費電流が装置本体の消費電流に占める割合が大
きい場合でも、電源供給部から電源ピンＶｃｃを通って
引き込む電流も小さく抑えることが可能であり、装置全
体の電源変動を抑え、活線挿入時の他の電子回路の誤動
作を防ぐことができる。

【００７９】本発明は、上記実施形態に限定されず種々
の変形例が可能であり、例えば、以下のようなものがあ
る。第２実施形態では、プロセッサ７６により制御信号
ＣＴＬｉを生成する構成にしたが、パワーオンリセット
されるｎビットカウンタとカウンタ値を選択信号とし
て、ハイレベル又はローレベルを出力するＮ個のセレク
タにより構成してもよい。

【００８０】例えば、制御信号ＣＮＴ１を出力するセレ
クタは、カウンタの値に係わらず、ハイレベルを出力
し、制御信号ＣＮＴ２を出力するセレクタは、カウンタ
の値が０の時、ローレベルを出力し、それ以外でハイレ
ベルを出力するように構成すればよい。

【００８１】

【発明の効果】以上説明したように、請求項１及び２記
載の発明によれば、電源ピンが装置本体に接続された時
点から一定の時間が経過するまでは、クロック信号を出
力しないようにするので、電子回路の消費電流が小さく
なり、電源ピンが装置本体に接続されることにより電源
ピンを通して流れる引き込み電流を抑制することができ
る。そのため、装置本体の電子回路の電源ラインの電源
電圧の変動を抑えるができて、誤動作をすることを抑制
することができる。

【００８２】請求項３及び４記載の発明によれば、電源
ピンが装置本体に接続された時点から一定の時間が経過
するまでは、電子回路を低消費電流モードにするので、
電子回路の消費電流が小さくなり、電源ピンが装置本体
に接続されることにより電源ピンを通して流れる引き込
み電流を抑制することができる。そのため、装置本体の
電子回路の電源ラインの電源電圧の変動を抑えるができ
て、誤動作をすることを防止することができる。

【００８３】請求項５の発明によれば、電源ピンが装置
本体に接続された直後から一定の時間が経過するまで
に、複数のブロック回路を順々に活性化するので、電子
回路の消費電流が段階的に増加し、電源ピンが装置本体
に接続されることにより電源ピンを通して流れる引き込
み電流の急激な変化を抑制することができる。そのた
め、装置本体の電子回路の電源ラインの電源電圧の変動
を抑えるができて、誤動作をすることを防止することが
できる。

【図面の簡単な説明】

【図１】本発明の活線挿入方式の電子装置の原理図であ
る。

【図２】本発明の第１実施形態による活線挿入方式の電
子装置の構成図である。

【図３】図２のタイムチャートである。

【図４】本発明の第２実施形態による活線挿入方式の電
子装置の構成図である。

【図５】図４のタイムチャートである。

【図６】従来の活線挿入方式の電子装置の構成図であ
る。

【符号の説明】

ＰＣＨＧ プリチャージ用電源ピン Ｖｃｃ 電源ピン １０ クロック制御手段 １２ 制御手段 １４ 記憶手段 １６ ゲート回路 １８ 電子回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 プリチャージ用電源ピンと、電源ピン
   と、クロック信号に基づいて動作する電子回路とを有
   し、本体装置への挿入時に前記プリチャージ用電源ピン
   が前記電源ピンよりも早く本体装置の電源に接続されて
   プリチャージされるように構成された活線挿入方式の電
   子装置において、 前記電源ピンが前記電源に接続された時点から一定の時
   間が経過するまでは、前記クロック信号を前記電子回路
   へ出力しないように制御するクロック信号制御手段を具
   備したことを特徴とする活線挿入方式の電子装置。
2. 【請求項２】 前記クロック信号制御手段は、 制御信号を記憶する記憶手段と、 前記電源ピンが前記電源に接続された時点から一定の時
   間が経過するまでは、前記制御信号を第１論理レベルに
   して前記記憶手段に記憶し、該一定の時間が経過後は、
   前記制御信号を第２論理レベルにして前記記憶手段に記
   憶する制御手段と、 前記クロック信号と前記制御信号とを入力して、該制御
   信号が第１論理レベルであれば、クロック信号を前記電
   子回路へ出力せず、該制御信号が第２論理レベルであれ
   ば、前記クロック信号をそのまま前記電子回路へ出力す
   るゲート回路と、 を具備したことを特徴とする請求項１記載の活線挿入方
   式の電子装置。
3. 【請求項３】 プリチャージ用電源ピンと、電源ピン
   と、入力信号が第１論理レベルで低消費電流モードで動
   作し、入力信号が第２論理レベルで通常消費電流モード
   で動作する電子回路とを有し、本体装置への挿入時に前
   記プリチャージ用電源ピンが前記電源ピンよりも早く本
   体装置の電源に接続されてプリチャージされるように構
   成された活線挿入方式の電子装置において、 前記電源ピンが前記電源に接続された時点から一定の時
   間が経過するまでは、前記入力信号を前記第１論理レベ
   ルにして前記電子回路に出力するモード制御手段を具備
   したことを特徴とする活線挿入方式の電子装置。
4. 【請求項４】 前記モード制御手段は、 制御信号を記憶する記憶手段と、 前記電源ピンが前記電源に接続された時点から一定の時
   間が経過するまでは、前記制御信号を第３論理レベルに
   して前記記憶手段に記憶し、該一定の時間が経過後は、
   前記制御信号を第４論理レベルにして前記記憶手段に記
   憶する制御手段と、 該制御信号が第３論理レベルであれば、前記入力信号を
   第１論理レベルにして前記電子回路に出力し、該制御信
   号が第４論理レベルであれば、前記入力信号をそのまま
   前記電子回路に出力するゲート回路と、 を具備したことを特徴とする請求項３記載の活線挿入方
   式の電子装置。
5. 【請求項５】 プリチャージ用電源ピンと、電源ピン
   と、複数のブロック回路に分割され、各ブロック回路に
   入力される制御信号が第１論理レベルで非活性、第２論
   理レベルで活性となる電子回路とを有し、本体装置への
   挿入時に前記プリチャージ用電源ピンが前記電源ピンよ
   りも早く本体装置の電源に接続されるように構成された
   活線挿入方式の電子装置において、 前記電源ピンが前記電源に接続された時点から前記ブロ
   ック回路に入力する前記制御信号を順に前記第１論理レ
   ベルから前記第２論理レベルにして活性化するブロック
   回路制御手段を具備したことを特徴とする活線挿入方式
   の電子装置。