JPH10285333A - 画像読取装置 - Google Patents

Abstract

(57)【要約】 【解決手段】第１ＣＣＤセンサ３とアナログ信号処理回
路１８との間には、アナログスイッチ１６が介在されて
おり、このアナログスイッチ１６には、ライン同期信号
ＬＳＹＮＣがクロックジェネレータ１５から否定回路２
０を介して与えられる。一方、第２ＣＣＤセンサ４とア
ナログ信号処理回路１８との間にはアナログスイッチ１
７が介在されており、このアナログスイッチ１７にはク
ロックジェネレータ１５から出力されるライン同期信号
ＬＳＹＮＣがそのまま与えられる。ライン同期信号ＬＳ
ＹＮＣがローレベルの時、アナログスイッチ１６がオン
状態となり、第１ＣＣＤセンサ３で生成されたアナログ
画像信号ＡＤ₁ がアナログ信号処理回路１８に与えられ
る。一方、ライン同期信号ＬＳＹＮＣがハイレベルの時
には、アナログスイッチ１７がオン状態となり、第２Ｃ
ＣＤセンサ４で生成されたアナログ画像信号ＡＤ₂ がア
ナログ信号処理回路１８に与えられる。 【効果】アナログ信号処理回路１８やＡ／Ｄ変換器１９
などをＣＣＤセンサごとに設ける必要がない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数個のイメー
ジセンサで原稿画像を分割して読み取る画像読取装置に
関する。

【０００２】

【従来の技術】従来から、大型サイズの原稿であって
も、高い解像度で画像を読み取ることができるように、
主走査方向に並べて設けられた複数個のＣＣＤセンサ
（イメージセンサ）で原稿画像を分割して読み取る画像
読取装置が知られている。このような画像読取装置の典
型的な構成の一例を図６に示す。

【０００３】図６を参照して、第１ＣＣＤセンサ５１お
よび第２ＣＣＤセンサ５２は、それぞれ主走査ラインＬ
ｍ上の領域Ａ₁ および領域Ａ₂ の画像を読み取ることが
できるように、主走査方向に並べて配置されている。第
１ＣＣＤセンサ５１で読み取られた画像領域Ａ₁ のアナ
ログ画像信号は、アナログ信号処理回路５３に与えられ
る。一方、第２ＣＣＤセンサ５２で読み取られた画像領
域Ａ₂ のアナログ画像信号は、アナログ信号処理回路５
４に与えられる。アナログ信号処理回路５３，５４に
は、第１ＣＣＤセンサ５１および第２ＣＣＤセンサ５２
の暗時出力レベル（黒レベル）が所定のクランプレベル
に一致するように、第１ＣＣＤセンサ５１および第２Ｃ
ＣＤセンサ５２から出力されるアナログ画像信号を補正
するためのクランプ回路などがそれぞれ含まれている。
第１ＣＣＤセンサ５１および第２ＣＣＤセンサ５２から
のアナログ画像信号は、それぞれアナログ信号処理回路
５３，５４によって、互いに並行して信号処理が施され
る。

【０００４】アナログ信号処理回路５３，５４による処
理後のアナログ画像信号は、それぞれＡ／Ｄ変換器５
５，５６に与えられてディジタル画像データに変換され
た後、ディジタル信号処理回路５７に入力される。そし
て、ディジタル信号処理回路５７において、Ａ／Ｄ変換
器５５からのディジタル画像データとＡ／Ｄ変換器５６
からのディジタル画像データとがつなぎ合わされて、主
走査ラインＬｍの１ライン分の画像データが生成され
る。

【０００５】

【発明が解決しようとする課題】ところが、上述の従来
装置では、第１ＣＣＤセンサ５１からのアナログ画像信
号を処理するためのアナログ信号処理回路５３と、第２
ＣＣＤセンサ５２からのアナログ画像信号を処理するた
めのアナログ信号処理回路５４とが別々に必要であるか
ら、回路規模が大きくなるうえ、装置コストも高くなっ
てしまう。

【０００６】また、アナログ信号処理回路５３における
クランプレベルとアナログ信号処理回路５４におけるク
ランプレベルとを完全に一致させることは困難であり、
アナログ信号処理回路５３による処理後の画像データと
アナログ信号処理回路５４による処理後の画像データと
では、たとえば黒レベルにずれが生じてしまう。この黒
レベルのずれを解消するには、黒レベルが一定値となる
ように画像データを補正する回路をディジタル信号処理
回路５７内に設ければよいが、ディジタル信号処理回路
５７内に上記補正回路を設けると、ますます回路構成が
複雑になってしまう。

【０００７】そこで、この発明の目的は、複数のイメー
ジセンサが備えられた画像読取装置において、画像信号
を処理するための回路規模が縮小された画像読取装置を
提供することである。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めのこの発明の画像読取装置は、主走査ライン上の異な
る領域の画像を撮像し、撮像した画像に対応するアナロ
グ画像信号をそれぞれ出力する複数のイメージセンサ
と、この複数のイメージセンサがそれぞれ出力する複数
のアナログ画像信号が与えられ、この複数のアナログ画
像信号を所定の順序で１つずつ選択して出力する切換手
段と、この切換手段が出力するアナログ画像信号が入力
され、入力されたアナログ画像信号に所定のアナログ信
号処理を施すアナログ信号処理手段とを含むことを特徴
とするものである。

【０００９】また、請求項２記載の発明は、上記複数の
イメージセンサが１つずつ所定の順序でアナログ画像信
号を出力するように、上記複数のイメージセンサからの
アナログ画像信号の読み出しを制御する読出制御手段
と、上記切換手段を、アナログ画像信号の読み出し対象
のイメージセンサの切り換えに同期して切り換える切換
制御手段とを含むことを特徴とする請求項１記載の画像
読取装置である。

【００１０】さらに、請求項３記載の発明は、上記読出
制御手段は、上記複数のイメージセンサからのアナログ
画像信号の読み出しを１ライン期間内に完了させるため
の読出クロックを生成する手段を含むことを特徴とする
請求項２記載の画像読取装置である。以上の構成によれ
ば、複数のイメージセンサでそれぞれ生成されたアナロ
グ画像信号は、切換手段によって所定の順序で１つずつ
選択されて、アナログ信号処理手段に入力される。具体
的には、請求項２に記載されているように、読出制御手
段による制御の下、複数のイメージセンサが１つずつ所
定の順序でアナログ画像信号を出力するように制御さ
れ、切換制御手段による制御の下、切換手段がアナログ
画像信号の読み出し対象のイメージセンサの切り換えに
同期して切り換えられる。

【００１１】これにより、アナログ信号処理手段は１つ
でよいから、複数のアナログ信号処理手段（アナログ信
号処理回路）が備えられた従来装置に比べて回路規模が
小さくなる。ゆえに、従来の装置よりも装置コストを低
くすることができる。また、イメージセンサで生成され
たアナログ画像信号は、すべて１つのアナログ信号処理
手段に入力されるので、すべてのアナログ画像信号に対
して同様の処理が施される。これにより、たとえばアナ
ログ信号処理手段にイメージセンサの出力レベルを補正
するためのクランプ回路が備えられている場合、一定の
クランプレベルに基づいた補正をすべての画像信号に施
すことができるので、処理後の画像信号の黒レベルなど
にばらつきが生じることがない。ゆえに、従来装置のよ
うに、黒レベルが一定値となるように画像信号を補正す
るための回路を別途設ける必要がなくなり、回路構成が
より簡素化される。

【００１２】さらに、請求項３に記載されている構成で
あれば、上記複数のイメージセンサからのアナログ画像
信号の読み出しが、複数のイメージセンサによって１主
走査ラインを読み取るのに必要な期間内に完了されるの
で、イメージセンサに信号電荷が残ってしまうといった
ことがない。また、アナログ信号処理後のアナログ画像
信号をディジタル画像信号に変換するアナログ／ディジ
タル変換手段が設けられて、複数のイメージセンサから
出力されるアナログ画像信号がディジタル画像信号に変
換された後に結合されて、１ライン分の画像データが作
成されるのが好ましい。

【００１３】さらに、複数のイメージセンサによって読
み取られる領域は、隣接するもの同士が互いに重なり合
っており、切換手段は、１つのイメージセンサからのア
ナログ画像信号の出力が重なり部分の開始点に相当する
ところまで完了した時点で、次のイメージセンサへ切り
換えるものであるのが好ましい。この場合、１ラインの
画像読取に必要な時間を短くすることができる。

【００１４】

【発明の実施の形態】以下に、この発明の一実施形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る画像読取装置の構成を示す模式
図である。この画像読取装置には、原稿が載置される透
明な原稿台１と、原稿台１の下方で副走査方向Ｙに沿っ
て往復変位可能な走査読取部２とが備えられている。走
査読取部２には、原稿台１上の原稿を照明するための光
源（図示せず）と、主走査方向Ｘに並べて設けられた第
１ＣＣＤセンサ３および第２ＣＣＤセンサ４と、原稿の
光学像を分割して、第１ＣＣＤセンサ３および第２ＣＣ
Ｄセンサ４にそれぞれ結像させるためのレンズ５，６と
が備えられている。

【００１５】画像読取時には、上記光源から主走査方向
Ｘに沿ったスリット状の光が発生される。上記光源から
原稿の主走査ラインＬｍ上の領域Ａ₁ に照射された光
は、原稿面で反射されて、レンズ５によって第１ＣＣＤ
センサ３に導かれる。第１ＣＣＤセンサ３は、入射され
た光を光電変換して、領域Ａ₁ 上の画像に対応したアナ
ログ画像信号を生成する。一方、原稿の主走査ラインＬ
ｍ上の領域Ａ₂ で反射された光は、レンズ６によって第
２ＣＣＤセンサ４に導かれる。第２ＣＣＤセンサ４は、
レンズ６を介して入射された光を光電変換して、領域Ａ
₂ 上の画像に対応したアナログ画像信号を出力する。第
１ＣＣＤセンサ３の読取領域Ａ₁ と第２ＣＣＤセンサ４
の読取領域Ａ₂ とは一部で重複しており、主走査ライン
Ｌｍ上のすべての画素が確実に読み取られるようになっ
ている。

【００１６】第１ＣＣＤセンサ３および第２ＣＣＤセン
サ４から出力されたアナログ画像信号は、信号処理部７
に与えられる。信号処理部７は、第１ＣＣＤセンサ３か
らの画像信号または第２ＣＣＤセンサ４からの画像信号
のどちらか一方から、重複して読み取られた領域の画像
信号を排除したうえで、第１ＣＣＤセンサ３からの画像
信号と第２ＣＣＤセンサ４からの画像信号とをつなぎ合
わせる。これにより、原稿の主走査ラインＬｍ上の画像
データが生成される。原稿画像の読取は、このような電
気的な主走査と、走査読取部２の副走査方向Ｙへの移動
による副走査とによって達成される。

【００１７】図２は、第１ＣＣＤセンサ３および第２Ｃ
ＣＤセンサ４の構成を模式的に示す図である。図１およ
び図２を参照して、第１ＣＣＤセンサ３および第２ＣＣ
Ｄセンサ４によってアナログ画像信号が生成されるしく
みについて説明する。第１ＣＣＤセンサ３および第２Ｃ
ＣＤセンサ４は、それぞれ、主走査方向に沿って線状に
配列された複数（たとえば７１５３個）の光電変換素子
８からなる感光部９と、光電変換素子８と同数のレジス
タ１０を含むシフトレジスタからなる転送部１１と、感
光部９と転送部１１との間に設けられたゲート部１２と
を有している。

【００１８】感光部９には、有効領域、ＯＢ（Optical
Black ）領域およびダミー領域が存在しており、図１に
示す主走査ラインＬｍ上の領域Ａ₁ または領域Ａ₂ で反
射された光は、有効領域に含まれる光電変換素子８（た
とえば６３番目から６７０５番目の光電変換素子）に入
射されるようになっている。また、ＯＢ領域に含まれる
光電変換素子８（たとえば１４番目から６２番目の光電
変換素子）には、外部から光が入射されないようにマス
キングが施されており、ＯＢ領域からは常に暗時出力レ
ベルの信号が出力されるようになっている。なお、ダミ
ー領域は、適性な出力を得ることができない領域であ
り、画像読取のために使用されることはない。

【００１９】ゲート部１２が閉じられている間、感光部
９の各光電変換素子８には、入射光を光電変換して得ら
れる信号電荷が蓄積される。ゲート部１２にゲート信号
ＲＯＧが入力されると、ゲート部１２が開かれて、各光
電変換素子８に蓄積された信号電荷が、各光電変換素子
８ごとに設けられたレジスタ１０に移される。各レジス
タ１０に移された信号電荷は、転送部１１に入力される
転送信号ＴＲに同期して、隣接する上位のレジスタ１０
にシフトされて、転送部１１の出力端からシリアルなア
ナログ画像信号として出力される。

【００２０】図３は、信号処理部７の電気的構成を示す
ブロック図である。信号処理部７は、第１ＣＣＤセンサ
３および第２ＣＣＤセンサ４から出力されるアナログ画
像信号を処理するアナログ信号処理基板１３と、アナロ
グ信号処理基板１３で処理された後のディジタル画像デ
ータを処理するディジタル信号処理部１４とを含んでい
る。アナログ信号処理基板１３には、クロックジェネレ
ータ１５、切換手段としてのアナログスイッチ１６，１
７、アナログ信号処理手段としてのアナログ信号処理回
路１８およびＡ／Ｄ変換器１９が実装されている。

【００２１】クロックジェネレータ１５は、アナログス
イッチ１６，１７のオン／オフタイミングを指定するた
めのライン同期信号ＬＳＹＮＣ、第１ＣＣＤセンサ３の
ゲート部１２を開放するタイミングを指定するためのゲ
ート信号ＲＯＧ１、第２ＣＣＤセンサ４のゲート部１２
を開放するタイミングを指定するためのゲート信号ＲＯ
Ｇ２、第１ＣＣＤセンサ３の転送部１１に与えられる転
送信号ＴＲ１、第２ＣＣＤセンサ４の転送部１１に与え
られる転送信号ＴＲ２、アナログ処理回路１７に備えら
れたクランプ回路の動作タイミングを指定するためのク
ランプパルスＣＬＰを生成する。

【００２２】アナログスイッチ１６は、第１ＣＣＤセン
サ３とアナログ信号処理回路１８との間に介在されてお
り、ライン同期信号ＬＳＹＮＣがクロックジェネレータ
１５から反転ゲート２０を介して与えられる。よって、
たとえば、ライン同期信号ＬＳＹＮＣがローレベルの
時、アナログスイッチ１６はオン状態、アナログ信号１
７はオフ状態となり、第１ＣＣＤセンサ３で生成された
アナログ画像信号ＡＤ₁がアナログ信号処理回路１８に
与えられる。

【００２３】一方、アナログスイッチ１７は、第２ＣＣ
Ｄセンサ４とアナログ信号処理回路１８との間に介在さ
れており、クロックジェネレータ１５から出力されるラ
イン同期信号ＬＳＹＮＣがそのまま与えられる。ゆえ
に、たとえば、ライン同期信号ＬＳＹＮＣがハイレベル
の時、アナログスイッチ１７はオン状態、アナログスイ
ッチ１６はオフ状態となり、第２ＣＣＤセンサ４で生成
されたアナログ画像信号ＡＤ₂ がアナログ信号処理回路
１８に与えられる。

【００２４】したがって、ライン同期信号ＬＳＹＮＣが
ハイレベルとローレベルとに交互に切り換えられること
によって、アナログ信号処理回路１８には、第１ＣＣＤ
センサ３で生成されたアナログ画像信号ＡＤ₁ と第２Ｃ
ＣＤセンサ４で生成されたアナログ画像信号ＡＤ₂ とが
交互に連続して入力される。アナログ信号処理回路１８
には、第１ＣＣＤセンサ３および第２ＣＣＤセンサ４の
ＯＢ領域で生成された信号のレベルが所定のクランプレ
ベルに一致するように、第１ＣＣＤセンサ３および第２
ＣＣＤセンサ４から出力されるアナログ画像信号を補正
するためのクランプ回路や、入力されるアナログ画像信
号からノイズを除去するためのノイズ除去回路が含まれ
ている。クロックジェネレータ１５からクランプパルス
ＣＬＰが与えられると、上記クランプ回路がオンされ
て、以降に第１ＣＣＤセンサ３および第２ＣＣＤセンサ
４から入力されるアナログ画像信号にクランプ処理が施
される。

【００２５】アナログ信号処理回路１８において信号処
理されたアナログ画像信号は、Ａ／Ｄ変換器１９に与え
られて、たとえば１０ビット（１０２４階調）のディジ
タル画像データに変換される。変換後のディジタル画像
データは、ディジタル信号処理部１４に与えられる。デ
ィジタル信号処理部１４は、第１ＣＣＤセンサ３からの
アナログ画像信号ＡＤ₁ に基づくディジタル画像データ
と、第２ＣＣＤセンサ４からのアナログ画像信号ＡＤ₂
に基づくディジタル画像データとから、１主走査ライン
上の画像に対応したディジタル画像データを生成して出
力する。

【００２６】図４は、クロックジェネレータ１５の動作
タイミングの一例を示すタイミングチャートである。ア
ナログスイッチ１６，１７には、１周期（１ライン期
間）がたとえば１７ｍｓｅｃであるライン同期信号ＬＳ
ＹＮＣが入力される。ライン同期信号ＬＳＹＮＣがハイ
レベルからローレベルに変化すると、アナログスイッチ
１６がオン状態にされ、アナログスイッチ１７がオフ状
態にされる。また、ライン同期信号ＬＳＹＮＣのハイレ
ベルからローレベルへの切り換わりに応答して、クロッ
クジェネレータ１５からゲート信号ＲＯＧ１が第１ＣＣ
Ｄセンサ３に与えられる。これにより、第１ＣＣＤセン
サ３のゲート部１２（図２参照）が開かれて、感光部９
（図２参照）に蓄積された信号電荷が転送部１１（図２
参照）に移される。一方、このとき第２ＣＣＤセンサ４
のゲート部１２は閉じられているから、第２ＣＣＤセン
サ４の感光部９には信号電荷が蓄積される。

【００２７】クロックジェネレータ１５は、ゲート信号
ＲＯＧ１の立ち下がりに応答して、転送信号ＴＲ１を第
１ＣＣＤセンサ３の転送部１１に入力する。これによ
り、転送部１１に移送された信号電荷が、転送信号ＴＲ
１に同期して転送部１１内を転送されて、転送部１１の
出力端からアナログ画像信号ＡＤ₁ として出力される。
このとき、アナログスイッチ１６はオン状態になってい
るから、転送部１１から出力されるアナログ画像信号Ａ
Ｄ₁ は、アナログ信号処理回路１８に順に入力される。

【００２８】なお、第１ＣＣＤセンサ３の転送部１１に
移送された信号電荷をすべて出力するには、ライン同期
信号ＬＳＹＮＣがローレベルの間に、転送部１１に備え
られたレジスタ１０の数（７１５３個）以上のパルス信
号を転送部１１に与える必要がある。そこで、読出クロ
ックとしての転送信号ＴＲ１の周波数は、たとえば１Ｍ
Ｈｚに設定されており、約７．２ｍｓｅｃの間に７１５
３パルスの信号が転送部１１に与えられるようになって
いる。

【００２９】ライン同期信号ＬＳＹＮＣがローレベルに
なってから、たとえば８．５秒間が経過すると、ライン
同期信号ＬＳＹＮＣがローレベルからハイレベルに切り
換わる。このライン同期信号ＬＳＹＮＣの切り換わりに
応答して、アナログスイッチ１６がオフ状態にされ、ア
ナログスイッチ１７がオン状態にされるとともに、ゲー
ト信号ＲＯＧ２が第２ＣＣＤセンサ４に与えられる。そ
の結果、第２ＣＣＤセンサ４のゲート部１２が開かれ
て、第２ＣＣＤセンサ４の感光部９に蓄積された信号電
荷が転送部１１に移される。一方、このとき第１ＣＣＤ
センサ３のゲート部１２は閉じられているから、第１Ｃ
ＣＤセンサ３の感光部９には、次の主走査ラインの画像
に対応した信号電荷が蓄積される。

【００３０】ゲート信号ＲＯＧ２の立ち下がりに応答し
て、クロックジェネレータ１５から転送信号ＴＲ２が第
２ＣＣＤセンサ４の転送部１１に入力される。これによ
り、転送部１１に移送された信号電荷が、転送信号ＴＲ
２に同期して転送部１１内を転送されて、出力端からア
ナログ画像信号ＡＤ₂ として出力される。出力されたア
ナログ信号ＡＤ₂ は、アナログスイッチ１７がオン状態
になっているので、アナログ信号処理回路１８に入力さ
れる。

【００３１】なお、読出クロックとしての転送信号ＴＲ
２は、第１ＣＣＤセンサ３に入力される転送信号ＴＲ１
と同じ周波数のパルスであり、たとえば１ＭＨｚに設定
されている。したがって、転送部１１に移された信号電
荷は、転送部１１に残ることなく、すべて読み出され
る。その後、ライン同期信号ＬＳＹＮＣがハイレベルか
らローレベルに変化すると、第１ＣＣＤセンサ３のゲー
ト部１２にゲート信号ＲＯＧ１が再び入力されて、アナ
ログ画像信号ＡＤ₂ が出力されている間に第１ＣＣＤセ
ンサ３の感光部９に蓄積された信号電荷が転送部１１に
移送される。そして、上述の動作が繰り返されることに
より、次の主走査ラインの画像信号が得られる。

【００３２】以上のように、この実施形態に係る画像読
取装置では、ライン同期信号ＬＳＹＮＣの状態に応じて
アナログスイッチ１６，１７がオン／オフされて、第１
ＣＣＤセンサ３で生成されたアナログ画像信号ＡＤ₁ と
第２ＣＣＤセンサ４で生成されたアナログ画像信号ＡＤ
₂ とが、交互に連続してアナログ信号処理回路１８に与
えられる。

【００３３】これにより、アナログ信号処理回路やＡ／
Ｄ変換器などをＣＣＤセンサごとに設ける必要がないの
で、従来の装置に比べて回路規模が小さくなり、装置コ
ストを低くすることができる。また、第１ＣＣＤセンサ
３からのアナログ画像信号ＡＤ₁ と第２ＣＣＤセンサ４
からのアナログ画像信号ＡＤ₂ とが１つのアナログ信号
処理回路１８で処理されるので、たとえば、アナログ画
像信号ＡＤ₁ およびアナログ画像信号ＡＤ₂ には、同一
のクランプレベルに基づく補正が施される。したがっ
て、Ａ／Ｄ変換後のディジタル画像データの黒レベルに
ばらつきが生じず、この黒レベルを一定値に補正するた
めの回路をディジタル信号処理部１４に設ける必要もな
い。

【００３４】図５は、クロックジェネレータ１５の動作
タイミングの他の例を示すタイミングチャートである。
ライン同期信号ＬＳＹＮＣがハイレベルからローレベル
に切り換わり、ゲート信号ＲＯＧ１が第１ＣＣＤセンサ
３に与えられると、転送信号ＴＲ１に同期して第１ＣＣ
Ｄセンサ３からアナログ画像信号ＡＤ₁ が出力される。
このとき、アナログスイッチ１６がオン状態であるか
ら、第１ＣＣＤセンサ３からのアナログ画像信号ＡＤ₁
は、アナログ信号処理回路１８に順次入力される。

【００３５】ライン同期信号ＬＳＹＮＣがローレベルに
なってから所定時間が経過すると、ライン同期信号ＬＳ
ＹＮＣがローレベルからハイレベルに切り換わる。この
所定時間は、ライン同期信号ＬＳＹＮＣがローレベルに
なってから、第１ＣＣＤセンサ３および第２ＣＣＤセン
サ４によって重複して読み取られた部分の先頭画素（主
走査方向に関して最上流側の画素）に相当するアナログ
画像信号ＡＤ₁ が、アナログ信号処理回路１８に入力さ
れるまでに要する時間に設定されている。

【００３６】ライン同期信号ＬＳＹＮＣのローレベルか
らハイレベルへの切り換わりに応答して、アナログスイ
ッチ１６がオフ状態にされ、アナログスイッチ１７がオ
ン状態にされるとともに、ゲート信号ＲＯＧ２が第２Ｃ
ＣＤセンサ４に与えられる。その結果、第２ＣＣＤセン
サ４からアナログ画像信号ＡＤ₂ が転送信号ＴＲ２に同
期して出力される。出力されたアナログ信号ＡＤ₂ は、
アナログスイッチ１７がオン状態になっているので、ア
ナログ信号処理回路１８に入力される。ライン同期信号
ＬＳＹＮＣは、アナログ信号ＡＤ₂ がアナログ信号処理
回路１８にすべて入力されてから所定時間が経過した後
に、ハイレベルからローレベルに切り換えられる。

【００３７】このように、図５のタイミングチャートに
従った制御では、第１ＣＣＤセンサ３のみによって読み
取られた領域に対応するアナログ画像信号がアナログ信
号処理回路１８に入力された時点で、アナログスイッチ
１６がオフ状態にされる。そして、アナログスイッチ１
７がオン状態にされて、第２ＣＣＤセンサ４からのアナ
ログ画像信号ＡＤ₂ がアナログ信号処理回路１８に入力
される。

【００３８】これにより、図４に示す場合よりも、ライ
ン同期信号ＬＳＹＮＣの周期Ｔを短くすることができ
る。言い換えれば、１主走査ラインの読取に要する時間
を短くすることができる。また、１主走査ラインの読取
時間を短くする必要がない場合には、各ＣＣＤセンサ
３，４からアナログ画像信号ＡＤ₁ ，ＡＤ₂ を高速で読
み出す必要がなくなり、転送信号ＴＲ１，ＴＲ２の周波
数を下げることができる。ゆえに、クロックジェネレー
タ１５内に、周波数を上げるための回路などを設ける必
要がなくなり、コストを下げることができる。

【００３９】この発明の一実施形態の説明は以上の通り
であるが、この発明は上述の実施形態に限定されるもの
ではない。たとえば、上述のＣＣＤセンサは、各画素に
対して赤（Ｒ）、緑（Ｇ）および青（Ｂ）のカラーフィ
ルタを有し、各画素ごとにＲＧＢの各色成分のアナログ
画像信号をパラレルに出力するカラーＣＣＤセンサであ
ってもよい。この場合、たとえばアナログ信号処理回路
内にパラレル／シリアル変換器を設けておき、カラーＣ
ＣＤセンサから並行して入力されるＲＧＢの各色成分の
アナログ画像信号を、このパラレル／シリアル変換器で
シリアルなアナログ画像信号に変換したうえで、アナロ
グ信号処理を施せばよい。

【００４０】また、上述の実施形態では、２つのＣＣＤ
センサが主走査方向に並べて設けられているが、２つの
ＣＣＤセンサは必ずしも主走査方向に並べられている必
要はなく、たとえば副走査方向に少しずれた状態に設け
られていてもよい。さらに、上述の実施形態では、第１
ＣＣＤセンサから画像信号が読み出された後に、第２Ｃ
ＣＤセンサから画像信号が読み出されるとしているが、
第２ＣＣＤセンサから先に画像信号が読み出されてもよ
い。

【００４１】また、上述の実施形態では、２つのＣＣＤ
センサが備えられた構成を例に挙げて説明したが、ＣＣ
Ｄセンサは３つ以上備えられていても構わない。たとえ
ば３つのＣＣＤセンサが備えられた場合には、各ＣＣＤ
センサとアナログ信号処理回路との間に設けられたアナ
ログスイッチが、所定の順序で１つずつオン状態にされ
て、３つのＣＣＤセンサで生成されたアナログ画像信号
が連続してアナログ信号処理回路に入力されるとよい。

【００４２】この他、特許請求の範囲に記載された範囲
で種々の変更を施すことが可能である。

【００４３】

【発明の効果】請求項１および請求項２記載の発明によ
れば、複数のイメージセンサでそれぞれ生成されたアナ
ログ画像信号が、所定の順序で１つずつ選択されてアナ
ログ信号処理手段に入力されるので、アナログ信号処理
手段は１つ備えられていればよい。したがって、複数の
アナログ信号処理手段が備えられた従来装置に比べて、
回路規模が小さくなり、装置コストも低くなる。

【００４４】請求項３記載の発明によれば、上記複数の
イメージセンサからのアナログ画像信号の読み出しが、
複数のイメージセンサによって１主走査ラインを読み取
るのに必要な期間内に完了されるので、イメージセンサ
に信号電荷が残ってしまうといったことがない。

【図面の簡単な説明】

【図１】この発明の一実施形態に係る画像読取装置の構
成を示す模式図である。

【図２】ＣＣＤセンサの構成を模式的に示す図である。

【図３】信号処理部の電気的構成を示すブロック図であ
る。

【図４】クロックジェネレータの動作タイミングの一例
を示すタイミングチャートである。

【図５】クロックジェネレータの動作タイミングの他の
例を示すタイミングチャートである。

【図６】複数個のＣＣＤセンサで原稿画像を分割して読
み取る画像読取装置の典型的な構成の一例を示すブロッ
ク図である。

【符号の説明】

２ 走査読取部 ３ 第１ＣＣＤセンサ ４ 第２ＣＣＤセンサ ７ 信号処理部 １３ アナログ信号処理基板 １４ ディジタル信号処理部 １５ クロックジェネレータ １６，１７ アナログスイッチ １８ アナログ信号処理回路 １９ Ａ／Ｄ変換器 ２０ 反転ゲート

Claims (3)

【特許請求の範囲】
1. 【請求項１】主走査ライン上の異なる領域の画像を撮像
   し、撮像した画像に対応するアナログ画像信号をそれぞ
   れ出力する複数のイメージセンサと、 この複数のイメージセンサがそれぞれ出力する複数のア
   ナログ画像信号が与えられ、この複数のアナログ画像信
   号を所定の順序で１つずつ選択して出力する切換手段
   と、 この切換手段が出力するアナログ画像信号が入力され、
   入力されたアナログ画像信号に所定のアナログ信号処理
   を施すアナログ信号処理手段とを含むことを特徴とする
   画像読取装置。
2. 【請求項２】上記複数のイメージセンサが１つずつ所定
   の順序でアナログ画像信号を出力するように、上記複数
   のイメージセンサからのアナログ画像信号の読み出しを
   制御する読出制御手段と、 上記切換手段を、アナログ画像信号の読み出し対象のイ
   メージセンサの切り換えに同期して切り換える切換制御
   手段とを含むことを特徴とする請求項１記載の画像読取
   装置。
3. 【請求項３】上記読出制御手段は、上記複数のイメージ
   センサからのアナログ画像信号の読み出しを１ライン期
   間内に完了させるための読出クロックを生成する手段を
   含むことを特徴とする請求項２記載の画像読取装置。