JPH10289906A5 - - Google Patents

Info

Publication number
JPH10289906A5
JPH10289906A5 JP1998067801A JP6780198A JPH10289906A5 JP H10289906 A5 JPH10289906 A5 JP H10289906A5 JP 1998067801 A JP1998067801 A JP 1998067801A JP 6780198 A JP6780198 A JP 6780198A JP H10289906 A5 JPH10289906 A5 JP H10289906A5
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor wafer
transfer
wafer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1998067801A
Other languages
English (en)
Other versions
JPH10289906A (ja
JP4124508B2 (ja
Filing date
Publication date
Priority claimed from US08/812,950 external-priority patent/US6030453A/en
Application filed filed Critical
Publication of JPH10289906A publication Critical patent/JPH10289906A/ja
Publication of JPH10289906A5 publication Critical patent/JPH10289906A5/ja
Application granted granted Critical
Publication of JP4124508B2 publication Critical patent/JP4124508B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

具体的な半導体生産プロセスでは、マルチ・ウエハ・エピタキシャル生産システムを用意する。このシステムは、III−V族化合物成長チャンバおよび絶縁物蒸着チャンバが取り付けられた搬送・装填モジュールを含む。表面を有する化合物半導体ウエハをこの搬送・装填モジュール内に配置し、マルチ・ウエハ生産システム内の圧力を≦10-10 Torrに減圧する。化合物半導体ウエハをIII−V族化合物成長チャンバに移動し、化合物半導体物質の層を、化合物半導体ウエハの表面上にエピタキシャル成長させる。次に、マルチ・ウエハ生産システムから取り出すことなく、化合物半導体ウエハを搬送・装填モジュールに移動し、更に絶縁物蒸着チャンバに移動する。化合物半導体物質の層上に物質を熱的に蒸着することによって、絶縁キャップ層を形成する。
次に図3に移ると、マルチ・ウエハ・エピタキシャル生産システム30が示されている。これは、本発明による図2の化合物半導体ウエハ構造20を製造する際に用いられる。システム30は、搬送・装填モジュール33,この搬送・装填モジュール33に取り付けられたIII−V成長チャンバ35,および搬送・装填モジュール33に取り付けられた絶縁物蒸着チャンバ38を含む。各チャンバ35,38が搬送・装填モジュール33に取り付けられているので、ウエハ,チップ等は、システム30から取り出すことなく、各チャンバ内で処理することができる。したがって、一旦ウエハをシステム30に導入し真空状態としたなら、ウエハは、処理が完了するまで、環境には晒されない。
したがって、本発明による化合物半導体ウエハ構造の表面を保護するプロセスの一例として、化合物半導体ウエハを搬送・装填モジュール33内に配置し、マルチ・ウエハ生産システム30内の圧力を≦10-10 Torrに減圧する。次に、ウエハをIII−V族化合物成長チャンバ35に移動し、化合物半導体物質の1つ以上の層を、表面上にエピタキシャル成長させ、化合物半導体ウエハ構造(例えば、化合物半導体ウエハ構造20)を生産する。最上層23の成長の後、化合物半導体ウエハ構造20を搬送・装填モジュール33に移動し、次いで絶縁物蒸着チャンバ38に移動する。絶縁物蒸着チャンバ38内において、ウエハ構造20上に絶縁物質を熱的に蒸着することによって、化合物半導体ウエハ構造20の表面24上に、絶縁キャップ層25を形成する。
本プロセスの好適実施例では、酸化物坩堝(oxide crucible)において蒸着源(evaporation source)を用い、流出セル(effusion cell) からのガリウム酸化物分子を熱的に蒸着することによって、ウエハ構造20の表面24上に、絶縁キャップ層25を熱的に蒸着する。蒸着源は、融点mpoを有する多結晶Ga23 ,融点mpoを有する単結晶Ga23 ,あるいは融点mpoを有するGa23 成分を含有する多結晶または単結晶物質の1つから選択する。蒸着源を含む酸化物坩堝は、融点m p が蒸着源の融点よりも高くある(m p >m po )とともに、蒸着源との共融合金(eutectic alloy)を形成しない酸化物からなる坩堝,または共融温度を有し蒸着源の蒸着温度よりも共融温度の方が高い酸化物からなる坩堝のいずれかから選択する。更に、酸化物坩堝は、比較的高いバンドギャップ、即ち、通常≧4eVを有する物質で形成することが好ましい。
このようにして、絶縁キャップ層25を適所に配するまで、化合物半導体ウエハ構造20を周囲条件に露出することから保護する。図3のシステム30において絶縁キャップ層25を形成するので、構造即ちエピタキシャル層は、周囲条件には決して晒されることはなく、基板またはエピタキシャル層および絶縁キャップ層25間の界面は、熱力学的に安定であり、卓越した電気的特性を有する。GaAs表面およびその上に堆積した酸化物層を有する化合物半導体ウエハ構造の特定例では、GaAs−Ga23 界面は、単一層急峻性(monolayer abruptness)を呈し、酸化物の表面荒さ(rms)は≦2.5オングストロームである。また、製造したウエハ全体にわたって界面状態密度には、卓越した均一性があることもわかった。界面状態密度は、全体として、従来技術の密度(1010cm-2eV-1)に比肩し得るか、あるいはこれよりも優れている。更に、Gd3 Ga512を蒸着源として用いた特定例では、Ga23 膜が含むGdレベルは、図4のグラフに示すように、選択イオン質量分光分析(SIMS:Selective IonMass Spectroscopy )の検出限界未満であることもわかっている。
【図3】
JP06780198A 1997-03-04 1998-03-02 化合物半導体ウエハの表面保護方法 Expired - Fee Related JP4124508B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/812,950 US6030453A (en) 1997-03-04 1997-03-04 III-V epitaxial wafer production
US812950 1997-03-04

Publications (3)

Publication Number Publication Date
JPH10289906A JPH10289906A (ja) 1998-10-27
JPH10289906A5 true JPH10289906A5 (ja) 2008-04-24
JP4124508B2 JP4124508B2 (ja) 2008-07-23

Family

ID=25211066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06780198A Expired - Fee Related JP4124508B2 (ja) 1997-03-04 1998-03-02 化合物半導体ウエハの表面保護方法

Country Status (3)

Country Link
US (1) US6030453A (ja)
EP (1) EP0863542A3 (ja)
JP (1) JP4124508B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670651B1 (en) 2000-05-04 2003-12-30 Osemi, Inc. Metal sulfide-oxide semiconductor transistor devices
US6445015B1 (en) 2000-05-04 2002-09-03 Osemi, Incorporated Metal sulfide semiconductor transistor devices
US6936900B1 (en) 2000-05-04 2005-08-30 Osemi, Inc. Integrated transistor devices
US6451711B1 (en) * 2000-05-04 2002-09-17 Osemi, Incorporated Epitaxial wafer apparatus
US6989556B2 (en) * 2002-06-06 2006-01-24 Osemi, Inc. Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
NO322192B1 (no) * 2002-06-18 2006-08-28 Thin Film Electronics Asa Fremgangsmate til fremstilling av elektrodelag av ferroelektriske minneceller i en ferroelektrisk minneinnretning, samt ferroelektrisk minneinnretning
US7187045B2 (en) * 2002-07-16 2007-03-06 Osemi, Inc. Junction field effect metal oxide compound semiconductor integrated transistor devices
US6770536B2 (en) 2002-10-03 2004-08-03 Agere Systems Inc. Process for semiconductor device fabrication in which a insulating layer is formed on a semiconductor substrate
WO2004074556A2 (ja) * 2003-02-24 2004-09-02 Waseda University β‐Ga2O3系単結晶成長方法、薄膜単結晶の成長方法、Ga2O3系発光素子およびその製造方法
US20070138506A1 (en) * 2003-11-17 2007-06-21 Braddock Walter D Nitride metal oxide semiconductor integrated transistor devices
WO2005061756A1 (en) * 2003-12-09 2005-07-07 Osemi, Inc. High temperature vacuum evaporation apparatus
JP2005235961A (ja) * 2004-02-18 2005-09-02 Univ Waseda Ga2O3系単結晶の導電率制御方法
US7202182B2 (en) * 2004-06-30 2007-04-10 Freescale Semiconductor, Inc. Method of passivating oxide/compound semiconductor interface
US20080157073A1 (en) * 2006-12-29 2008-07-03 Walter David Braddock Integrated Transistor Devices
US8273649B2 (en) 2008-11-17 2012-09-25 International Business Machines Corporation Method to prevent surface decomposition of III-V compound semiconductors
US10475930B2 (en) 2016-08-17 2019-11-12 Samsung Electronics Co., Ltd. Method of forming crystalline oxides on III-V materials
CN107039245B (zh) * 2017-04-20 2020-01-21 中国科学院微电子研究所 提高氧化镓材料导热性的方法
US11462402B2 (en) 2020-10-21 2022-10-04 Cornell University Suboxide molecular-beam epitaxy and related structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4592927A (en) * 1982-09-24 1986-06-03 At&T Bell Laboratories Growth of oxide thin films using solid oxygen sources
US4935789A (en) * 1985-02-19 1990-06-19 Eaton Corporation Buried channel FET with lateral growth over amorphous region
US4745082A (en) * 1986-06-12 1988-05-17 Ford Microelectronics, Inc. Method of making a self-aligned MESFET using a substitutional gate with side walls
US4859253A (en) * 1988-07-20 1989-08-22 International Business Machines Corporation Method for passivating a compound semiconductor surface and device having improved semiconductor-insulator interface
US5550089A (en) * 1994-03-23 1996-08-27 Lucent Technologies Inc. Gallium oxide coatings for optoelectronic devices using electron beam evaporation of a high purity single crystal Gd3 Ga5 O12 source.
US5451548A (en) * 1994-03-23 1995-09-19 At&T Corp. Electron beam deposition of gallium oxide thin films using a single high purity crystal source
US5767388A (en) * 1995-04-26 1998-06-16 Siemens Aktiengesellschaft Methane sensor and method for operating a sensor
US5665658A (en) * 1996-03-21 1997-09-09 Motorola Method of forming a dielectric layer structure
US5597768A (en) * 1996-03-21 1997-01-28 Motorola, Inc. Method of forming a Ga2 O3 dielectric layer
US5693565A (en) * 1996-07-15 1997-12-02 Dow Corning Corporation Semiconductor chips suitable for known good die testing

Similar Documents

Publication Publication Date Title
JPH10289906A5 (ja)
US6176925B1 (en) Detached and inverted epitaxial regrowth & methods
US6030453A (en) III-V epitaxial wafer production
EP0276257A1 (en) Method of epitaxially growing compound semiconductor materials
JPH10163114A (ja) 半導体装置およびその製造方法
US5447117A (en) Crystal article, method for producing the same and semiconductor device utilizing the same
Lin et al. Effects of SiH4, GeH4, and B 2 H 6 on the Nucleation and Deposition of Polycrystalline Si1− x Ge x Films
JPH08310900A (ja) 窒化物薄膜単結晶及びその製造方法
US5364468A (en) Method for the growth of epitaxial metal-insulator-metal-semiconductor structures
JP2670453B2 (ja) 結晶の形成方法
US6451711B1 (en) Epitaxial wafer apparatus
Shibata et al. Low temperature, defect-free silicon epitaxy using a low kinetic energy particle process
US5190613A (en) Method for forming crystals
CA1333248C (en) Method of forming crystals
US5254211A (en) Method for forming crystals
US5766343A (en) Lower bandgap, lower resistivity, silicon carbide heteroepitaxial material, and method of making same
JP2756320B2 (ja) 結晶の形成方法
von Ehrenwall et al. Growth mechanism of silicon deposited by atmospheric pressure chemical vapor deposition on different ceramic substrates
KR102936339B1 (ko) 산화갈륨 박막 구조물, 이의 제조방법 및 이를 포함하는 포토다이오드
JP2522618B2 (ja) リン合金化立方晶窒化ホウ素膜
JP2659745B2 (ja) ▲iii▼−v族化合物結晶物品およびその形成方法
JPH01149483A (ja) 太陽電池
Kamilov et al. About the mechanism of formation and growth of the higher manganese silicide films on silicon
JP2592832B2 (ja) 結晶の形成方法
Unagami Stimulated Orientation of Si Films by Solid‐Phase Recrystallization on a ZnS Film/Glass Substrate