JPH10289921A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10289921A
JPH10289921A JP9095951A JP9595197A JPH10289921A JP H10289921 A JPH10289921 A JP H10289921A JP 9095951 A JP9095951 A JP 9095951A JP 9595197 A JP9595197 A JP 9595197A JP H10289921 A JPH10289921 A JP H10289921A
Authority
JP
Japan
Prior art keywords
bonding
bonding pads
inductance element
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9095951A
Other languages
English (en)
Inventor
Hideki Yakida
秀樹 八木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9095951A priority Critical patent/JPH10289921A/ja
Publication of JPH10289921A publication Critical patent/JPH10289921A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/203—Electrical connections
    • H10W44/206—Wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5368—Shapes of wire connectors the bond wires having helical loops
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 高周波集積回路およびＭＭＩＣの集積回路内
の電極配線を用いてインダクタンス素子を形成する場
合、電気抵抗値を低減し、発振回路や共振回路に用いる
高いＱ値と低損失なインダクタンス素子の実現を可能と
し、またスパイラル形状の配線パターンでインダクタン
ス素子を形成した場合半導体チップ上の占有する表面積
を縮小して、半導体チップの有効利用とチップの縮小を
図る。 【解決手段】 少なくも複数のボンディングパッド５〜
８のボンディングパッド間を接続した複数の金属ボンデ
ィングワイヤ１３，１４，１５とによってインダクタン
ス素子を、中間のボンディングパッド６或はボンディン
グパッド７の少なくとも３個ボンディングパッドによ
り、中間タップ付インダクタンス素子を、また上記イン
ダクタンス素子、中間タップ付インダクタンス素子を磁
気的に結合させることで相互インダクタンス値を有する
インダクタンス素子を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はインダクタンス素子
を集積化する必要がある場合の高周波集積回路やモノリ
シック・マイクロ波集積回路(以下、ＭＭＩＣという)に
おいて、高性能な発振回路などを形成するために低損失
で高いＱ値を実現するインダクタンス素子およびインダ
クタンス素子を有する半導体装置に関するものである。
【０００２】
【従来の技術】従来技術により高周波集積回路およびＭ
ＭＩＣにインダクタンス素子を集積化しようとする場
合、集積回路内の電極配線を形成する工程を利用し、電
極配線をスパイラル状の配線パターンで形成するか、十
数ギガ以上の周波数の高い場合などでは、ストリップラ
イン自体のインダクティブな成分を利用するなどの方法
が採られていた。
【０００３】高周波集積回路およびＭＭＩＣの電極配線
を用いてインダクタンス素子を形成する場合、高密度集
積回路の電極配線を利用するため電極配線の厚みが500n
m〜１μm程度に限られるために、スパイラル状にコイル
を形成する場合、電気抵抗値を低減することが困難であ
った。また電極周辺の誘電体や半導体に起因する誘電体
損失(tanδ)が大きくなるために発振回路や共振回路に
用いるような高いＱ値が要求される場合には特別に半導
体基板の一部を削除するなどの半導体基板の複雑な加工
が必要となり、用いることが困難であった。
【０００４】また、半導体集積回路チップからの引き出
し電極に用いるボンディングワイヤが0.1nH〜２nH程度
の比較的小さいインダクタンス値を有することから、半
導体集積回路チップの引き出し電極をインダクタンス素
子として利用する場合もあった。
【０００５】半導体集積回路チップからの引き出し電極
に用いるボンディングワイヤでインダクタンス素子を形
成する場合、インダクタンス値が比較的小さい値に限ら
れることと、ボンディングワイヤの長さや形状によって
大きく変化し、精度や均一性の良いインダクタンス素子
を形成することが困難であり、さらにまた引き出し電極
部にインダクタンス素子を挿入する位置が限定され、使
用する場合の回路トポロジーが大きく制約される。
【０００６】
【発明が解決しようとする課題】このように従来の技術
においては、高周波集積回路およびＭＭＩＣの電極配線
を用いてインダクタンス素子を形成する場合、電気抵抗
値を低減することが困難、また電極周辺の誘電体や半導
体に起因する誘電体損失(tanδ)が大きくなるために発
振回路や共振回路に用いる高いＱ値が実現できないこと
である。またスパイラル形状の配線パターンの半導体集
積回路チップ上の占有する表面積が広く半導体集積回路
チップの有効利用とチップの縮小の妨げとなっているこ
とである。
【０００７】本発明は、上記の課題を簡単な手段により
解決することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明は上記課題を解決
し目的を達成するため、高周波集積回路およびＭＭＩＣ
の半導体集積回路において、半導体集積回路のチップ表
面上に相対向して配置された電極引き出し用のボンディ
ングパッドの中間に別に配置された少なくも複数のボン
ディングパッド間を金属ボンディングワイヤを介して接
続し、金属ボンディングワイヤと該複数のボンディング
パッドによりインダクタンス素子を形成したことであ
る。
【０００９】また、電極引き出し用のボンディングパッ
ドの中間に別に配置された少なくも複数のボンディング
パッドの相異なる組み合わせの２つのボンディングパッ
ド間を接続した単一もしくは複数の金属ボンディングワ
イヤと、該複数のボンディングパッドとによって単一の
インダクタンス素子を形成したことである。
【００１０】さらに、電極引き出し用のボンディングパ
ッドの中間に別に配置された少なくも複数のボンディン
グパッドの相異なる組み合わせの２つのボンディングパ
ッド間を接続した複数の金属ボンディングワイヤと、該
ボンディングパッドの少なくとも３つの異なるボンディ
ングパッドから集積回路と接続をとることにより、中間
タップ付インダクタンス素子を形成したことである。
【００１１】さらにまた、電極引き出し用のボンディン
グパッドの中間に別に配置された少なくも複数のボンデ
ィングパッドの相異なる組み合わせの２つのボンディン
グパッド間を接続した単一もしくは複数の金属ボンディ
ングワイヤによって形成された単一のインダクタンス素
子もしくは中間タップ付インダクタンス素子と、他の同
様の構成によって形成された他の単一のインダクタンス
素子もしくは中間タップ付インダクタンス素子とを、磁
気的に結合させることによって相互インダクタンス値を
有するインダクタンス素子を形成したことである。
【００１２】また、高周波集積回路およびＭＭＩＣの半
導体集積回路のチップ表面上に相対向して配置された電
極引き出し用のボンディングパッドの中間に別に配置さ
れた少なくも複数のボンディングパッドを１本の金属ボ
ンディングワイヤによって接続し単一のインダクタンス
素子を形成したことである。
【００１３】また、電極引き出し用のボンディングパッ
ドの中間に別に配置された少なくも複数のボンディング
パッドにおいて、該複数のボンディングパッドを接続し
た１本の金属ボンディングワイヤと、複数のボンディン
グパッドの少なくとも３つのボンディングパッドと集積
回路とを接続させることにより、中間タップ付インダク
タンス素子を形成したことである。
【００１４】さらに、電極引き出し用のボンディングパ
ッドの中間に別に配置された少なくも複数のボンディン
グパッドを１本の金属ボンディングワイヤの接続によっ
て形成された単一のインダクタンス素子もしくは中間タ
ップ付インダクタンス素子と、他の同様の構成によって
形成された他の単一のインダクタンス素子もしくは中間
タップ付インダクタンス素子とを、磁気的に結合させる
ことによって相互インダクタンス値を有するインダクタ
ンス素子を形成したことである。
【００１５】
【発明の実施の形態】以下本発明の各実施の形態につい
て、図１から図４を用いて説明する。 （実施の形態１）図１は本発明の実施の形態１における
引き出し電極形成およびインダクタンス素子形成後の半
導体集積回路チップの斜視図である。図１において、１
は高周波集積回路およびＭＭＩＣの半導体集積回路チッ
プ、２はパッケージ実装のためのコム電極、３は半導体
集積回路チップ１の表面上の相対向する位置に設けられ
た電極引き出し用ボンディングパッドＰＡ、４は半導体
集積回路チップ１とコム電極２を接続する電極引き出し
用のボンディングワイヤＷである。また５〜８は電極引
き出し用以外に設けられたボンディングパッドＰＢで、
電極引き出し用のボンディングパッドＰＡ３の中間に別
に配置されている。９はボンディングパッドＰＢ５およ
びボンディングパッドＰＢ６を接続した第１のインダク
タンス素子として用いられたボンディングワイヤＷ１、
10はボンディングパッドＰＢ７およびボンディングパッ
ドＰＢ８を接続した第２のインダクタンス素子として用
いられたボンディングワイヤＷ２である。
【００１６】半導体集積回路チップ１は、ボンディング
パッドＰＡ３およびボンディングパッドＰＢ５〜８以外
のトランジスタ、回路素子および集積回路パターンは図
１の図面上では省略されている。図１に示されるように
電極引き出し用ボンディングパッドＰＡ３は通常半導体
集積回路チップ１の周辺に約60μm〜100μmの間隔で設
置されている。またボンディングパッドＰＢ５〜８は半
導体集積回路チップ周辺より内側のボンディングパッド
ＰＡ３の相対向する中間に設置されていて、半導体集積
回路チップ１のインダクタンス素子が必要となる位置に
設けられている。
【００１７】半導体集積回路チップ１はコム電極２のダ
イパッドにダイスボンドされ、集積回路の引き出し電極
をボンディングワイヤＷ(4)でコム電極２とボンディン
グパッドＰＡ３が接続される。またボンディングパッド
ＰＢ５とボンディングパッドＰＢ６がボンディングワイ
ヤＷ１(9)で接続され、またボンディングパッドＰＢ７
とボンディングパッドＰＢ８がボンディングワイヤＷ２
(10)で接続され、それぞれインダクタンス素子となる。
ボンディングワイヤＷ１(9)，Ｗ２(10)によるインダク
タンス素子は半導体集積回路チップ１の配線電極に比較
して直列抵抗成分を低減することが可能であり、また半
導体集積回路チップ１の表面から離れているため、半導
体集積回路を構成する誘電体の影響を受けにくく、誘電
体損失(tanδ)を低減することができ、共振回路を構成
する場合は、より高いＱ値を有する共振器を形成するこ
とができる。
【００１８】ボンディングワイヤＷ１(9)あるいはボン
ディングワイヤＷ２(10)によるインダクタンス素子で
は、ワイヤの形状によってインダクタンス値を選択でき
る。本実施の形態１の場合はボンディングワイヤＷ１
(9)は、ボンディングワイヤＷ２(10)より長く、ボンデ
ィングワイヤＷ１(9)の方がボンディングワイヤＷ２(1
0)に比べて大きなインダクタンス値を有する。またイン
ダクタンス値はボンディングワイヤＷ１(9)，Ｗ２(10)
のワイヤ径により可変可能であるが、引き出し電極用ボ
ンディングワイヤＷ(4)と同一の径を有するワイヤによ
り形成する方が同一のボンディングマシンで形成でき
る。
【００１９】また、本実施の形態１ではインダクタンス
素子を形成するために、ボンディングワイヤＷ１(9)，
Ｗ２(10)の形状を半円形状にしたが、本発明による効果
はこの半円形状に限られることはなく、矩形形状，その
他の形状であってもインダクタンス値の変化を伴うもの
の全く同様の同様の効果を得ることができる。また、同
一半導体集積回路チップ上に２個のインダクタンス素子
を形成したが、単独もしくは複数の使用において本発明
の効果を損なうものではない。さらに、ボンディングパ
ッドＰＢ５，６とボンディングワイヤＷ１(9)、あるい
はボンディングパッドＰＢ７，８とボンディングワイヤ
Ｗ２(10)などの複数のインダクタンス素子を、同一半導
体集積回路チップ１上に形成し、それぞれのインダクタ
ンス素子の磁力線を結合させ、相互インダクタンス結合
を形成しトランスとして用いることもできる。
【００２０】（実施の形態２）図２は本発明の実施の形
態２における引き出し電極形成およびインダクタンス素
子形成後の半導体集積回路チップの斜視図である。図２
において、半導体集積回路チップ１、パッケージ実装の
ためのコム電極２、電極引き出し用ボンディングパッド
ＰＡ３、電極引き出し用のボンディングワイヤＷ(4)に
ついては、前記図１に示す実施の形態１と同様の構成で
あり、本実施の形態２によるインダクタンス素子形成用
のボンディングパッドＰＢ５〜８もチップ上の配置が異
なるものの同様の構成である。
【００２１】本実施の形態２は前記実施の形態１におけ
るインダクタンス素子より大きなインダクタンス値を得
ようとした場合であり、ボンディングワイヤが長くなる
場合、半導体集積回路チップ１の表面に垂直な面上にボ
ンディングワイヤを立てる場合には、樹脂モールドがイ
ンダクタンス素子全体を被覆させる場合厚い樹脂モール
ドが必要となる。本実施の形態２によるインダクタンス
素子であるボンディングワイヤＷ１(11)およびボンディ
ングワイヤＷ２(12)は、ボンディングワイヤが半導体集
積回路チップ１の表面と離れた平行面上にあるため、ボ
ンディングワイヤＷ１(11)，Ｗ２(12)を樹脂モールドで
被覆する場合にも、薄い樹脂モールドで被覆できる。
【００２２】本実施の形態２の場合は、ボンディングワ
イヤＷ１(11)およびボンディングワイヤＷ２(12)の一端
を、ボンディングパッドＰＢ６およびボンディングパッ
ドＰＢ８に接続し、半導体集積回路チップ１の表面に垂
直な面内に円形の形状を作り、他の一端をボンディング
パッドＰＢ５およびボンディングパッドＰＢ７に接続
し、さらに円形のボンディングワイヤ面が半導体集積回
路チップ１の表面とほぼ平行になるまで機械的に押し曲
げたものである。
【００２３】これによりインダクタンス値を長いボンデ
ィングワイヤを用いて大きくした場合においても占有体
積を増加させることなく形成することができる。
【００２４】本実施の形態２におけるボンディングワイ
ヤＷ１(11)あるいはボンディングワイヤＷ２(12)による
インダクタンス素子についても同様に集積回路の配線電
極に比較して直列抵抗成分を低減することが可能であ
り、また半導体集積回路チップ表面から離れているた
め、半導体集積回路を構成する誘電体の影響を受けにく
く、誘電体損失(tanδ)を低減することができ、共振回
路を構成する場合は、より高いＱ値を有する共振器を形
成することができる。また、同様にワイヤの形状によっ
てインダクタンス値を選択でき、ボンディングワイヤＷ
１(11)は、ボンディングワイヤＷ２(12)より長く、ボン
ディングワイヤＷ１(11)の方がボンディングワイヤＷ２
(12)に比べて大きなインダクタンス値を有する。またイ
ンダクタンス値はボンディングワイヤのワイヤ径により
可変可能であり、ボンディングワイヤの形状は、本実施
の形態２による円形状に限られることはなく、矩形形
状，その他の形状であってもインダクタンス値の変化を
伴うものの同様な効果を得ることができる。
【００２５】（実施の形態３）図３は本発明の実施の形
態３における引き出し電極形成およびインダクタンス素
子形成後の半導体集積回路チップの斜視図である。図３
において、半導体集積回路チップ１，パッケージ実装の
ためのコム電極２，電極引き出し用ボンディングパッド
ＰＡ３、電極引き出し用のボンディングワイヤＷ(４)に
ついては、図１に示す実施の形態１と同様の構成であ
る。13はボンディングパッドＰＢ５とボンディングパッ
ドＰＢ６とを接続するボンディングワイヤＷ１、14はボ
ンディングパッドＰＢ６とボンディングパッドＰＢ７と
を接続するボンディングワイヤＷ２、15はボンディング
パッドＰＢ７とボンディングパッドＰＢ８とを接続する
ボンディングワイヤＷ３であり、これら３本のボンディ
ングワイヤでインダクタンス素子を形成する。
【００２６】本実施の形態３ではインダクタンス素子形
成用のボンディングパッドＰＢ５〜８において、ボンデ
ィングパッドＰＢ５およびボンディングパッドＰＢ８は
半導体集積回路と本発明によるインダクタンス素子を接
続する目的で形成されたもので、それぞれのボンディン
グパッドがインダクタンス素子の両端に相当するもので
ある。またボンディングパッドＰＢ６およびボンディン
グパッドＰＢ７は、同一ボンディングパッド上に２箇所
のワイヤボンディングが可能となるもので、ボンディン
グパッドＰＢ５およびボンディングパッドＰＢ８よりも
やや大きめで長方形の形状である。ボンディングワイヤ
Ｗ１(13)はボンディングパッドＰＢ５とボンディングパ
ッドＰＢ６とに接続され、ボンディングワイヤＷ２(14)
はボンディングパッドＰＢ６とボンディングパッドＰＢ
７とを、さらにボンディングワイヤＷ３(15)はボンディ
ングパッドＰＢ７とボンディングパッドＰＢ８とにそれ
ぞれ接続される。ボンディングワイヤＷ１(13)，Ｗ２(1
4)，Ｗ３(15)は同様に半円形状であり、それぞれ同形状
に並ぶように形成されているため、ボンディングワイヤ
Ｗ１(13)，Ｗ２(14)，Ｗ３(15)およびボンディングパッ
ドＰＢ６，７により１個のインダクタンス素子として機
能する。
【００２７】本実施の形態３におけるボンディングワイ
ヤＷ１(13)，Ｗ２(14)，Ｗ３(15)によるインダクタンス
素子において、ボンディングパッドＰＢ６およびボンデ
ィングパッドＰＢ７上での形成したボンディングワイヤ
Ｗ１(13)，Ｗ２(14)の接続抵抗，ボンディングワイヤＷ
２(14)とボンディングワイヤＷ３(15)の接続抵抗を同一
パッド上でのワイヤボンディング接続により低減するこ
とができるためにインダクタンス素子全体の直列抵抗成
分を低減することが可能であり、また半導体集積回路チ
ップ表面から離れているため、半導体集積回路を構成す
る誘電体の影響を受けにくく、誘電体損失(tanδ)を低
減することができ、共振回路を構成する場合は、より高
いＱ値を有する共振器を形成することができる。またイ
ンダクタンス値は、ボンディングワイヤＷ１(13)，Ｗ２
(14)およびボンディングワイヤＷ３(15)の３本で構成す
るためにボンディングワイヤのそれぞれ単独で構成する
インダクタンス値の約３倍の大きな値をとることができ
る。
【００２８】本実施の形態３によるボンディングワイヤ
の形状は半円形状に並べたが、形状が半円形に限られる
ことはなく、矩形形状，その他の形状であってもインダ
クタンス値の変化を伴うものの同様の効果を得ることが
できる。また本実施の形態３では３本のボンディングワ
イヤでインダクタンス素子を構成したが、３本に限られ
ることはなく、複数のボンディングワイヤを同様に接続
した場合であっても同様の効果が得られることは明らか
である。さらにまた、本実施の形態３の場合は、ボンデ
ィングパッドＰＢ６およびボンディングパッドＰＢ７は
半導体集積回路内の配線電極と接続させることなく、単
一のインダクタンス素子としたが、ボンディングワイヤ
接続のためのボンディングパッドＰＢ６，７のようなボ
ンディングパッドと半導体集積回路内の配線電極と接続
し、コイルの中間タップ電極として取り出すこと、さら
には、ボンディングパッドＰＢ５〜８およびボンディン
グワイヤＷ１〜Ｗ３(13〜14)からなるインダクタンス素
子を複数個、同一半導体集積回路チップ上に形成し、そ
れぞれのインダクタンス素子の磁力線を結合させ、相互
インダクタンス結合を形成しトランスとして用いること
もできる。
【００２９】（実施の形態４）図４は本発明の実施の形
態４における引き出し電極形成およびインダクタンス素
子形成の半導体集積回路チップの斜視図である。図４に
おいて、半導体集積回路チップ１、パッケージ実装のた
めのコム電極２、電極引き出し用ボンディングパッドＰ
Ｂ３、電極引き出し用のボンディングワイヤＷ(4)につ
いては図１に示す実施の形態１と同様の構成である。
【００３０】本実施の形態４では、ボンディングパッド
ＰＢ５にボンディングワイヤＷ０(16)の一端を接続し、
次にボンディングパッドＰＢ６に接続する。ボンディン
グパッドＰＢ６に接続した後、ボンディングワイヤＷ０
(16)を切断することなくボンディングパッドＰＢ７、さ
らにボンディングパッドＰＢ８に接続した後ボンディン
グワイヤＷ０(16)を切断する。このようにすることによ
って、ボンディングワイヤＷ０(16)はコイル状になりボ
ンディングパッドＰＢ５およびボンディングパッドＰＢ
８を両端子とするインダクタンス素子が形成できる。
【００３１】本実施の形態４におけるボンディングワイ
ヤＷ０(16)によるインダクタンス素子において、ボンデ
ィングパッドＰＢ６およびボンディングパッドＰＢ７上
でボンディングワイヤＷ０(16)は切断されることがない
ので接続抵抗を劣化させることがない。ボンディングワ
イヤＷ０(16)で構成されるインダクタンス素子は半導体
集積回路チップ１の表面から離れているため、半導体集
積回路を構成する誘電体の影響を受けにくく、誘電体損
失(tanδ)を低減することができ、共振回路を構成する
場合は、より高いＱ値を有する共振器を形成することが
できる。またインダクタンス値はボンディングワイヤ１
本で巻数が３つのコイル上に形成するために大きな値を
とることができる。
【００３２】本実施の形態４によるインダクタンス素子
は、１本のボンディングワイヤＷ０(16)で巻数が３つの
コイルを形成したが、巻数が３つに限られることはな
く、複数の巻数であっても同様の効果が得られることは
明らかである。さらにまた、本実施の形態４の場合は、
インダクタンス素子の中間にあるボンディングパッドＰ
Ｂ６およびボンディングパッドＰＢ７は半導体集積回路
内の配線電極と接続させることなく、ボンディングパッ
ドＰＢ５，８を端子とする単一のインダクタンス素子と
したが、ボンディングパッドＰＢ６，７のようなインダ
クタンスの中間にあるボンディングパッドと半導体集積
回路内の配線電極と接続し、コイルの中間タップ電極と
して取り出し、中間タップ付インダクタンス素子あるい
はトランスとして用いることもできる。さらには、ボン
ディングパッドＰＢ５〜８およびボンディングワイヤＷ
０(16)からなるインダクタンス素子を複数個、同一半導
体集積回路チップ上に形成し、それぞれのインダクタン
ス素子の磁力線を結合させ、相互インダクタンス結合を
形成しトランスとして用いることもできる。
【００３３】
【発明の効果】以上説明したように本発明は、ボンディ
ングワイヤによりインダクタンス素子およびその形成手
段によって、低抵抗で誘電体損失(tanδ)の少ないイン
ダクタンス素子を、高周波集積回路およびＭＭＩＣの半
導体集積回路上に形成することができる。また半導体集
積回路チップ上の複数のボンディングパッドをボンディ
ングワイヤで接続するためボンディングパッドの相対距
離の精度が高いことから、ボンディングワイヤの長さと
形状を精度よく再現することが可能で、精度の良いイン
ダクタンス素子を実現できる。さらにまた本発明による
インダクタンス素子は集積回路の任意の位置で用いるこ
とができるため、回路トポロジーに制約を与えない。
【００３４】また、本発明によるインダクタンス素子は
半導体集積回路チップ表面積をボンディングパッド面積
以上に必要としないため、チップサイズの縮小に大きく
寄与し、しかもインダクタンス素子形成のためには特別
な工程設備を必要とせず、工場における量産に適した半
導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における引き出し電極形
成およびインダクタンス素子形成後の半導体集積回路チ
ップの斜視図である。
【図２】本発明の実施の形態２における引き出し電極形
成およびインダクタンス素子形成後の半導体集積回路チ
ップの斜視図である。
【図３】本発明の実施の形態３における引き出し電極形
成およびインダクタンス素子形成後の半導体集積回路チ
ップの斜視図である。
【図４】本発明の実施の形態４における引き出し電極形
成およびインダクタンス素子形成後の半導体集積回路チ
ップの斜視図である。
【符号の説明】
１…半導体集積回路チップ、 ２…パッケージ実装のた
めのコム電極、 ３…電極引き出し用ボンディングパッ
ドＰＡ、 ４…電極引き出し用ボンディングワイヤＷ、
５〜８…電極引き出し用以外に設けられたインダクタ
ンス素子を形成のためのボンディングバッドＰＢ、
９，11，13…インダクタンス素子として用いられたボン
ディングワイヤＷ１、 10，12，14…インダクタンス素
子として用いられたボンディングワイヤＷ２、 15…イ
ンダクタンス素子として用いられたボンディングワイヤ
Ｗ３、 16…インダクタンス素子として用いられたボン
ディングワイヤＷ０。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路のチップ表面上に相対向
    して配置された電極引き出し用のボンディングパッドの
    中間に別に少なくも複数のボンディングパッドを有し、
    前記中間に配置された少なくも複数のボンディングパッ
    ド間を金属ボンディングワイヤを介して接続し、該金属
    ボンディングワイヤと該複数のボンディングパッドによ
    りインダクタンス素子を形成したことを特徴とする半導
    体装置。
  2. 【請求項２】 半導体集積回路のチップ表面上に相対向
    して配置された電極引き出し用のボンディングパッドの
    中間に別に配置された少なくも複数のボンディングパッ
    ドは、該ボンディングパッドの相異なる組み合わせの２
    つのボンディングパッド間を接続した単一もしくは複数
    の金属ボンディングワイヤと、該複数のボンディングパ
    ッドとによって単一もしくは複数のインダクタンス素子
    を形成したことを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 半導体集積回路のチップ表面上に相対向
    して配置された電極引き出し用のボンディングパッドの
    中間に別に配置された少なくも複数のボンディングパッ
    ドは、該ボンディングパッドの相異なる組み合わせの２
    つのボンディングパッド間を接続した複数の金属ボンデ
    ィングワイヤと、該ボンディングパッドの少なくとも３
    つの異なるボンディングパッドから集積回路と接続をと
    ることにより、中間タップ付インダクタンス素子を形成
    したことを特徴とする請求項１記載の半導体装置。
  4. 【請求項４】 半導体集積回路のチップ表面上に相対向
    して配置された電極引き出し用のボンディングパッドの
    中間に別に配置された少なくも複数のボンディングパッ
    ドは、該ボンディングパッドの相異なる組み合わせの２
    つのボンディングパッド間を接続した単一もしくは複数
    の金属ボンディングワイヤによって形成された単一のイ
    ンダクタンス素子もしくは中間タップ付インダクタンス
    素子と、他の同様の構成によって形成された他の単一の
    インダクタンス素子もしくは中間タップ付インダクタン
    ス素子とを、磁気的に結合させることによって相互イン
    ダクタンス値を有するインダクタンス素子を形成したこ
    とを特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 半導体集積回路のチップ表面上に相対向
    して配置された電極引き出し用のボンディングパッドの
    中間に別に配置された少なくも複数のボンディングパッ
    ドは、該複数のボンディングパッドを１本の金属ボンデ
    ィングワイヤによって接続し単一のインダクタンス素子
    を形成したことを特徴とする請求項１記載の半導体装
    置。
  6. 【請求項６】 半導体集積回路のチップ表面上に相対向
    して配置された電極引き出し用のボンディングパッドの
    中間に別に配置された少なくも複数のボンディングパッ
    ドは、該複数のボンディングパッドを接続した１本の金
    属ボンディングワイヤと、該複数のボンディングパッド
    の少なくとも３つの異なるボンディングパッドから集積
    回路と接続をとることにより、中間タップ付インダクタ
    ンス素子を形成したことを特徴とする請求項１記載の半
    導体装置。
  7. 【請求項７】 半導体集積回路のチップ表面上に相対向
    して配置された電極引き出し用のボンディングパッドの
    中間に別に配置された少なくも複数のボンディングパッ
    ドは、該複数のボンディングパッドを１本の金属ボンデ
    ィングワイヤによって形成された単一のインダクタンス
    素子もしくは中間タップ付インダクタンス素子と、他の
    同様の構成によって形成された他の単一のインダクタン
    ス素子もしくは中間タップ付インダクタンス素子とを、
    磁気的に結合させることによって相互インダクタンス値
    を有するインダクタンス素子を形成したことを特徴とす
    る請求項１記載の半導体装置。
JP9095951A 1997-04-14 1997-04-14 半導体装置 Pending JPH10289921A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9095951A JPH10289921A (ja) 1997-04-14 1997-04-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9095951A JPH10289921A (ja) 1997-04-14 1997-04-14 半導体装置

Publications (1)

Publication Number Publication Date
JPH10289921A true JPH10289921A (ja) 1998-10-27

Family

ID=14151575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9095951A Pending JPH10289921A (ja) 1997-04-14 1997-04-14 半導体装置

Country Status (1)

Country Link
JP (1) JPH10289921A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586309B1 (en) 2000-04-24 2003-07-01 Chartered Semiconductor Manufacturing Ltd. High performance RF inductors and transformers using bonding technique
WO2004025695A3 (en) * 2002-09-10 2004-06-17 Semiconductor Components Ind Semiconductor device with wire bond inductor and method
EP1168607A3 (en) * 2000-06-22 2005-12-28 Texas Instruments Incorporated An on-chip signal filter with bond wire inductors
US7227240B2 (en) * 2002-09-10 2007-06-05 Semiconductor Components Industries, L.L.C. Semiconductor device with wire bond inductor and method
JP2008011257A (ja) * 2006-06-29 2008-01-17 Advantest Corp ハイパスフィルタ、ハイパスフィルタの製造方法、及びスペクトラムアナライザ
JP2009512384A (ja) * 2005-10-19 2009-03-19 エヌエックスピー ビー ヴィ 接続部に結合された電極を有する素子を備える装置
WO2015100067A1 (en) * 2013-12-23 2015-07-02 Qualcomm Incorporated Three-dimensional wire bond inductor
WO2017079767A1 (en) * 2015-11-08 2017-05-11 Qualcomm Incorporated Solenoid inductor
CN112071831A (zh) * 2020-09-10 2020-12-11 上海艾为电子技术股份有限公司 一种芯片结构及其制作方法
CN116779574A (zh) * 2023-08-08 2023-09-19 深圳市锐骏半导体股份有限公司 集成采样电阻的半导体装置及其制造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586309B1 (en) 2000-04-24 2003-07-01 Chartered Semiconductor Manufacturing Ltd. High performance RF inductors and transformers using bonding technique
US6998953B2 (en) 2000-04-24 2006-02-14 Chartered Semiconductor Manufacturing Ltd. High performance RF inductors and transformers using bonding technique
US7023315B2 (en) 2000-04-24 2006-04-04 Chartered Semiconductor Manufacturing Ltd. High performance RF inductors and transformers using bonding technique
EP1168607A3 (en) * 2000-06-22 2005-12-28 Texas Instruments Incorporated An on-chip signal filter with bond wire inductors
WO2004025695A3 (en) * 2002-09-10 2004-06-17 Semiconductor Components Ind Semiconductor device with wire bond inductor and method
US7227240B2 (en) * 2002-09-10 2007-06-05 Semiconductor Components Industries, L.L.C. Semiconductor device with wire bond inductor and method
JP2009512384A (ja) * 2005-10-19 2009-03-19 エヌエックスピー ビー ヴィ 接続部に結合された電極を有する素子を備える装置
JP2008011257A (ja) * 2006-06-29 2008-01-17 Advantest Corp ハイパスフィルタ、ハイパスフィルタの製造方法、及びスペクトラムアナライザ
WO2015100067A1 (en) * 2013-12-23 2015-07-02 Qualcomm Incorporated Three-dimensional wire bond inductor
CN105874594A (zh) * 2013-12-23 2016-08-17 高通股份有限公司 三维线焊电感器
US9692386B2 (en) 2013-12-23 2017-06-27 Qualcomm Incorporated Three-dimensional wire bond inductor
CN105874594B (zh) * 2013-12-23 2019-06-04 高通股份有限公司 三维线焊电感器
WO2017079767A1 (en) * 2015-11-08 2017-05-11 Qualcomm Incorporated Solenoid inductor
US10332671B2 (en) 2015-11-08 2019-06-25 Qualcomm Incorporated Solenoid inductor
CN112071831A (zh) * 2020-09-10 2020-12-11 上海艾为电子技术股份有限公司 一种芯片结构及其制作方法
CN116779574A (zh) * 2023-08-08 2023-09-19 深圳市锐骏半导体股份有限公司 集成采样电阻的半导体装置及其制造方法
CN116779574B (zh) * 2023-08-08 2024-04-19 深圳市锐骏半导体股份有限公司 集成采样电阻的半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
US6452473B1 (en) Multilayer inductor and method of manufacturing the same
CN102290208B (zh) 线圈封入压粉磁芯及其制造方法
JP2002501678A (ja) インダクタンス素子
US12315666B2 (en) Coil component
JPH10289921A (ja) 半導体装置
US6933826B2 (en) Method of manufacturing discrete electronic components
JP3858853B2 (ja) ２ポート型アイソレータ及び通信装置
JPH1074625A (ja) インダクタ素子
CN114496518B (zh) 一种立式多相电感器及其制造方法
JP3198392B2 (ja) 巻線チップインダクタ及びその製造方法
JP2009266908A (ja) 半導体装置の製造方法、及び半導体装置
JP2000311816A (ja) コモンモードチョークコイル
JPS59114807A (ja) プリント多層コイル
EP0963607B1 (en) An integrated circuit having a planar inductor
JPH0513236A (ja) コイル実装電子部品基板とその製造方法
JP3055075B2 (ja) インダクタ及びその製造方法
JPH08236356A (ja) 複合素子
JPH09232144A (ja) 渦巻状インダクタ
JPH04346403A (ja) 巻線チップインダクタの構成及びその製造方法
JPH0644113U (ja) インピーダンス素子
JP3084503B2 (ja) 薄膜インダクタ
JPH03261114A (ja) チップインダクタ
JPH06290950A (ja) 薄膜インダクタ
JP2001155929A (ja) ラインフィルタおよびその製造方法。
JPH0243709A (ja) ノイズフィルタ