JPH10293604A - 高速シーケンス制御方法とその装置、プログラム作成方法 - Google Patents

Abstract

(57)【要約】 【課題】 高速応答を要する処理が混在したシーケンス
を、一連のシーケンスとしての見易さを損なうことな
く、容易に記述し、かつ高速応答を実現する。 【解決手段】 高速応答を要するステップをマークで指
定したシーケンス制御プログラム１０２を作成するため
のシーケンス制御プログラム編集手段１０１と、シーケ
ンス制御プログラム１０２を通常シーケンス制御内部コ
ード１０４と高速シーケンス制御テーブル１０５に分
離、変換するためのシーケンス制御プログラム変換手段
１０３と、通常シーケンス制御内部コード１０４を実行
するための通常シーケンス制御内部コード実行手段１０
６と、高速シーケンス制御テーブル１０５を処理するた
めの高速シーケンス制御テーブル処理手段１０７で構成
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高速シーケンス制
御方法とその装置、及びプログラム作成方法に係わり、
特に、一連のシーケンス中で高速な応答を要するステッ
プをマークで指定するだけで、高速シーケンス制御テー
ブルを自動的に生成し、この制御テーブルを用いて高速
シーケンス制御を行うようにした高速シーケンス制御方
法とその装置、及びそのためのプログラム作成方法に関
する。

【０００２】

【従来の技術】従来のシーケンス制御方法に於て、多く
の場合、プログラマブルコントローラと称される機器制
御専用のコンピュータが用いられ、これに制御対象の動
作仕様に応じた専用の制御プログラムを入力して、機器
のシーケンス制御を行っていた。上記制御プログラム
は、ラダー図やＳＦＣ（Seqential Function Chart）な
どによって記述されるが、特に高速応答を要する処理
は、通常のプログラムとは別の割込みプログラムとして
記述する必要があった。この割込みプログラムを用いた
シーケンス制御方法に関する公知例としては、「日立プ
ログラマブルコントローラ HIDIC Hシリーズ CPUモジュ
ール取扱説明書（ソフトウェア編）NB323C」（日立製作
所、1995年）のPP.15-30に記載されているシーケンス制
御方法が挙げられる。以下、この割り込みプログラムを
用いたときの動作例を説明する。

【０００３】図２は、プログラマブルコントローラにお
けるスキャン処理のサイクルと入力信号の状態変化のサ
イクルの関係を示すタイミングチャートであり、入力信
号の状態変化のサイクルが、スキャン処理の１サイク
ル、すなわちスキャンタイムに比べて長い場合を示す。
ここで、スキャン処理２０２で処理されるプログラム中
には、入力信号２０１がＯＦＦからＯＮになる事象、い
わゆる立ち上がりを検出する処理が記述されており、１
サイクルのスキャン処理中に、この処理が実行されるタ
イミング２０３を上向き矢印で示した。図２では、入力
信号２０１の立ち上がりを完全に捕らえていることが分
かる。

【０００４】一方、図３は、入力信号の状態変化のサイ
クルがスキャンタイムに比べて短い場合を示している。
スキャン処理されるプログラムは、図２と同じとする。
図３では、入力信号３０１の変化が高速なために、スキ
ャン処理３０２がこれに追従できず、入力信号３０１の
立ち上がりの検出もれ３０４が発生している。

【０００５】図４は、このようにスキャン処理では追従
が困難となる高速な状態変化に対応するため、割込み処
理を併用した場合を示す。割込み処理４０２は、一定周
期で割込みを入れるタイマなどをきっかけに起動される
処理であり、割込みの周期は入力信号４０１の変化に追
従できるものとする。割込み処理４０２で処理されるプ
ログラムの中には、入力信号４０１の立ち上がりを検出
する処理が記述されており、この処理のタイミング４０
３を上向き矢印で示した。図４では、入力信号４０１の
立ち上がりをもれなく捕らえている。なお、割込み処理
４０２の１サイクルは、割込み周期そのものよりも短い
ものとする。また、通常のスキャン処理４０４で処理さ
れるプログラムには、割込み処理４０２で処理されるプ
ログラムに記述される処理を除いた、その他の処理が記
述される。ここで、スキャン処理４０４自体は、割込み
処理４０２に割込まれるために、断続的となり、スキャ
ンタイムは図２や図３のときよりも長くなるが、システ
ムのトータル性能を考えると、入力信号４０１への応答
性は向上する。

【０００６】

【発明が解決しようとする課題】上記した従来技術で
は、高速応答を要する処理を、通常シーケンスとは別の
割込みプログラムとして記述しているが、このような高
速応答を要する処理でも、他の通常シーケンスの処理と
頻繁に同期をとる必要があり、一連のシーケンスとして
見ると、高速応答を要する処理は、実質的に通常シーケ
ンスの中に混在していることが多い。このため、従来の
ように通常シーケンスと高速応答を要する処理とを初め
から分離して記述する方法では、プログラムの記述自体
が複雑になり、その結果として、一連のシーケンスとし
ての見易さが損なわれ、シーケンスの変更も困難になる
という問題があった。

【０００７】そこで、本発明では、一連のシーケンスを
記述する際、特に高速応答を要するステップを高速処理
を示すマークで指定しておき、通常シーケンスと高速シ
ーケンスがステップのレベルで混在したシーケンス制御
プログラムから、高速シーケンス制御テーブルを自動的
に生成し、この高速シーケンス制御テーブルを用いて、
高速シーケンスを制御するようにした高速シーケンス制
御方法とその装置、及びそのためのプログラム作成方法
を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、シーケンス制御プログラムの各ステッ
プのうち、高速処理を必要とするステップにマークを付
加し、前記マークが付加された高速ステップと前記マー
クが付加されていない通常ステップを分離して高速及び
通常中間コードを生成し、さらに前記各中間コードから
高速実行プログラム及び通常実行プログラムを生成し、
前記高速実行プログラムと通常実行プログラムとの間で
実行中ステップの同期をとりながら前記高速実行プログ
ラムを実行するようにしたことを特徴とする高速シーケ
ンス制御方法を開示する。

【０００９】また、本発明は、前記高速実行プログラム
が、前記高速ステップのコマンド列を格納するためのコ
マンドリストと、現在のステップの終了条件、次に実行
するステップの番号、及び前記コマンドリストの次に実
行されるコマンド列のエントリアドレスを格納するため
の制御テーブルと、各ステップの前記制御テーブルのエ
ントリアドレスを格納するためのエントリテーブルとか
ら構成された高速シーケンス制御テーブルであることを
特徴とする高速シーケンス制御方法を開示する。

【００１０】また、本発明は、シーケンス制御プログラ
ムの作成方法であって、シーケンス制御プログラムの各
ステップのうち、高速処理を必要とするステップマーク
を付加することを特徴とするシーケンス制御プログラム
の作成方法を開示する。

【００１１】さらに、本発明は、上記のシーケンス制御
プログラムの作成方法により作成されたシーケンス制御
プログラムを用いて高速シーケンス制御を行うための高
速シーケンス制御装置であって、前記マークが付加され
た高速ステップと前記マークが付加されていない通常ス
テップを分離して高速及び通常中間コードを生成するた
めの中間コード生成手段と、前記各中間コードから高速
実行プログラム及び通常実行プログラムを生成するため
の実行プログラム生成手段と、前記高速実行プログラム
と通常実行プログラムとの間で実行中ステップの同期を
とりながら前記高速実行プログラムを実行するためのプ
ロセッサと、を備えたことを特徴とする高速シーケンス
制御装置を開示する。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。図１は、本発明に係る、高速シーケンス制
御方法に於ける処理の流れを模式的に示すブロック図で
ある。まず、シーケンス制御プログラム編集手段１０１
によって、一連のシーケンス制御プログラム１０２を作
成するとともに、特に高速応答を要するステップには、
高速処理を意味するマークをつけておく。こうして作成
したシーケンス制御プログラム１０２は、シーケンス制
御プログラム変換手段１０３によって、通常シーケンス
制御内部コード１０４と、高速シーケンス制御テーブル
１０５に分離、変換される。高速シーケンス制御テーブ
ル１０５には、マークで指定した高速応答を要する処
理、すなわち高速シーケンスを制御するためのデータが
高速処理に適したテーブル形式で格納される。一方、通
常シーケンス制御内部コード１０４には、高速シーケン
ス制御テーブル１０５に割り振られた高速シーケンス以
外の処理、すなわち通常シーケンスの内部コード列（実
行形式プログラム）が格納される。ここで、通常シーケ
ンス制御内部コード実行手段１０６によって、通常シー
ケンス制御内部コード１０４は、解釈、実行される。さ
らに、これと並行して、高速シーケンス制御テーブル処
理手段１０７によって、高速シーケンス制御テーブル１
０５は処理される。このように、シーケンス制御プログ
ラム１０２を作成する際、高速応答を要するステップを
マークで指定しておくだけで、高速シーケンス制御テー
ブル１０５を自動的に生成することができるようにする
ことによって、高速応答を要する処理が混在したシーケ
ンスを、一連のシーケンスとしての見易さを損なうこと
のない自然な形で、容易に記述できる。すなわち、従来
よりもシーケンスの作成と変更が容易になるため、プロ
グラムの開発効率と保守性が向上する。

【００１３】図５は、図１のシーケンス制御プログラム
編集手段１０１によって記述されるシーケンス制御プロ
グラム１０２の一例を示す。図５では、一連のシーケン
スをペトリネットの形式で表現する、グラフィック型の
プログラミング言語を用いており、このような言語に関
する公知例としては、特開平７−７２９２０号公報に記
載されているセル制御言語が挙げられる。このセル制御
言語では、ペトリネットのプレース（図中、○で表記す
る）を、ＦＡ（ファクトリー・オートメーション）シス
テムのセルを構成する機器（以下、ユニットとする）の
１ステップあたりの動作と定義して、各プレースをステ
ップの整理番号であるステップＮＯ．（例えば、Ｓ１０
０）により区別する。また、トランジション（図中、
で表記する）を次ステップへの遷移条件と定義する。さ
らに、トークン（図中、表記せず）のあるプレースを実
行中のステップとし、各プレースには高々一個のトーク
ンしか入らない、いわゆるセーフペトリネットを考え
る。

【００１４】図５のプレース５０１のステップＮＯ．は
Ｓ１０２であり、そのステップでのユニットの動作は、
図１のシーケンス制御プログラム編集手段１０１を用い
て、コマンド列として記述される。また、プレース５０
１の出力側のトランジション５０２、５０３、５０４
は、それぞれステップＳ１０２の終了条件ＯＫ１、ＯＫ
２、ＯＫ３を遷移条件とし、各終了条件ＯＫ１、ＯＫ
２、ＯＫ３は、シーケンス制御プログラム編集手段１０
１を用いて、入出力信号などに関する条件式として記述
される。なお、図５は、シーケンス表記のみを示し、こ
れらのコマンド列、条件式は表記されていない（コマン
ド列、条件式の例は後述する）。

【００１５】本発明では、上記のようなセル制御言語の
使用を少し拡張し、高速処理を要するプレースにマーク
を付ける。例えばプレース５０５は、プレース５０１の
ような通常のプレース記号（図中、○で表記する）の右
上に角型のマークを付けたものであり、このプレースの
入力側のトランジション（プレース５０５の場合、トラ
ンジション５０３）の状態遷移に対し、高速に応答する
必要があることを意味する。このマークをプレースの高
速オプションと呼ぶことにする。このように、一連のシ
ーケンスのうち、部分的に高速な応答が必要なところが
ある場合、この高速オプションをプレースに付けるだけ
で、そのステップは高速シーケンスとして処理されるこ
とになる。例えば上記プレース５０５では、その入力側
トランジション５０３の遷移条件、すなわちステップＳ
１０２の終了条件ＯＫ２が成立するかどうかの監視を、
図４の割込み処理４０２の中で行い、もし終了条件ＯＫ
２が成立していれば、ステップＳ１０５の動作を定義す
るコマンド列を実行するようになっており、状態変化に
対する高速応答が可能となる。また、高速オプションの
付かない通常のプレースのステップは、通常のスキャン
処理の中で実行されることになる。

【００１６】このように一連のシーケンス中で、特に高
速応答を要するステップにマークを付加して区別する表
記方法は、ＳＦＣのような従来技術にも用意されていな
い。そこで、ＳＦＣ表記に同様の拡張を行った例を図６
に示す。図６では、ＳＦＣのステップ要素（図中、□で
表記する）の右上の角を三角形状に塗りつぶすことによ
り、図５の高速オプションと同じ意味を持たせた。例え
ば、ステップ６０１（Ｓ１０５）は高速オプション付き
であり、その入力側のトランジション（ｔ１０２２）で
記述された条件の監視は割込み処理の中で行う。なお、
ＳＦＣはペトリネットを起源とする表記であり、以下の
ペトリネットを例とした説明は、ＳＦＣを用いた場合に
も同様に成り立つものである。

【００１７】また、図５のようなペトリネットを記述す
る際、シーケンス制御プログラム編集手段１０１では、
各ステップにおける動作をコマンド列で、各トランジシ
ョンの遷移条件を条件式で記述することを前提としてい
るが、仮にこれらを従来のラダー図、ファンクションブ
ロックダイヤグラムなどで記述する場合でも、以下に述
べる高速シーケンス制御方法は同様に実現可能である。

【００１８】図７は、図５のシーケンス制御プログラム
１０２をコード化したものを示し、図５のペトリネット
表記と一対一に対応した構造を持つ。図１のシーケンス
制御プログラム編集手段１０１では、シーケンス制御プ
ログラム１０２を図５のペトリネット形式で編集し、最
終的には図７のようにコード形式で保存するものとす
る。ここで、ペトリネット形式からコード形式への変換
は、シーケンス制御プログラム編集手段１０１の処理で
自動的に行われる。さらに、シーケンス制御プログラム
変換手段１０３では、図７のようなコード形式のシーケ
ンス制御プログラム１０２を入力として処理するものと
する。

【００１９】図７のシーケンス制御プログラムは、大き
く分けると二つのブロックで構成される。一つは通常シ
ーケンスブロック７０１で、もう一つは#INTERRUPT文７
０３で始まる高速シーケンスブロック７０２である。高
速シーケンスブロック７０２は、図５のペトリネットの
プレースのうち、高速オプションの付いているプレース
に関する記述を集めたものであり、通常シーケンスブロ
ック７０１は、それ以外のプレースに関する記述を集め
たものである。さらに、通常シーケンスブロック７０１
と高速シーケンスブロック７０２は、それぞれ"cell"文
７０６で始まるｃｅｌｌブロック７０４と、"def" 文７
０７で始まるｄｅｆブロック７０５で構成される。ｃｅ
ｌｌブロック７０４には、プレースとトランジションの
接続関係、すなわちペトリネットの構造と、各プレース
での処理が含まれている。ｃｅｌｌラベル７０８には、
各プレースのステップＮＯ．（Ｓ１０１）と、そのステ
ップの動作主体のユニットＮＯ．（ＵＮＩＴ１）が記述
される。遷移条件式７０９には、そのプレースの入力側
のトランジションに入力として接続されるプレースのス
テップＮＯ．（Ｓ１００）と終了条件名称（ＯＫ１）が
記述される。なお、図５のＳ１０８のように、入力側の
トランジションが複数ある場合、そのトランジションに
入力として接続されるプレースのステップＮＯ．と終了
条件名称が、ＯＲを意味する記号 "|"の後に記述され
る。コマンド列７１０には、１ステップあたりの処理を
定義するコマンドが記述される。ｄｅｆブロック７０５
には、各プレースのステップの終了条件を定義する条件
式が含まれている。ｄｅｆラベル７１１には、各プレー
スのステップＮＯ．（Ｓ１０１）が記述される。終了条
件式７１２には、各ステップの終了条件名称（ＯＫ１）
と、それを定義する条件式が記述される。また、図５の
Ｓ１０２のように、終了条件が何通りかあるステップの
場合、複数の終了条件名称と条件式が記述されることに
なる。なお、高速シーケンスブロック７０２の記述も、
以上に述べた通常シーケンスブロック７０１と同様であ
る。

【００２０】また、図７（すなわち図５）のシーケンス
制御プログラムは、そのシーケンスの動作主体であるユ
ニット毎にモジュール化されている。例えば、図７はＵ
ＮＩＴ１のモジュールを示す。このようにシーケンス制
御プログラム１０２の各モジュールは、ユニットＮＯ．
により区別される。

【００２１】図８は、図１のシーケンス制御プログラム
変換手段１０３の処理を示すフローチャートである。シ
ーケンス制御プログラム変換手段１０３では、まず、入
力されたシーケンス制御プログラム１０２を解析し（処
理８０１）、この解析で得られた情報に基づいて、シー
ケンス制御中間コードを生成する（処理８０２）。次
に、このシーケンス制御中間コードから、通常シーケン
ス制御内部コード１０４と、高速シーケンス制御テーブ
ル１０５を生成する（処理８０３、８０４）。

【００２２】図９は、シーケンス制御プログラム解析の
処理８０１の詳細なフローチャートである。今、図７の
シーケンス制御プログラムが入力されたとすると、ま
ず、通常シーケンスブロック７０１のペトリネット構
造、コマンド列、終了条件を格納するデータ領域を確保
する（処理９０１）。次に、通常シーケンスブロック７
０１のｃｅｌｌブロック７０４、ｄｅｆブロック７０５
を順に解析する。ｃｅｌｌブロック７０４の解析では、
未処理のプレースを１つ取り出し（処理９０９）、その
プレースのペトリネット構造を解析し（処理９０２）、
さらにコマンド列７１０等を解析する（処理９０３）。
このような解析を次のプレースの記述がなくなるまで繰
り返す（処理９０４）。次のｄｅｆブロック７０５の解
析では、未処理のプレースを１つ取り出し（処理９１
０）、そのプレースの終了条件式７１２等を解析し（処
理９０５）、これを次のプレースの記述がなくなるまで
繰り返す（処理９０６）。以上の処理で、通常シーケン
スブロック７０１の解析は終了するが、続いて#INTERRU
PT文７０３が記述されていれば（処理９０７）、高速シ
ーケンスブロック７０２があることが分かるので、その
解析のためのデータ領域を確保し（処理９０８）、以
下、通常シーケンスブロック７０１と同様の処理を行
う。

【００２３】図１０は、図９に於ける１プレース毎のネ
ット構造解析の処理９０２の詳細なフローチャートであ
る。このネット構造解析は、ｃｅｌｌラベル７０８等と
遷移条件式７０９等の解析を行う。ｃｅｌｌラベル７０
８等の解析では、現在処理中のプレース（以下、現プレ
ース）のステップＮＯ．を抽出し（処理１００１）、さ
らに現プレースのユニットＮＯ．を抽出する（処理１０
０２）。遷移条件式７０９の解析では、未処理の遷移条
件式を１つ取り出し（処理１００６）、現プレースの入
力側のトランジションに、入力として接続されるプレー
ス、すなわち一つ前のプレース（以下、前プレース）の
ステップＮＯ．を抽出し（処理１００３）、さらに前プ
レースの終了条件名称を抽出する（処理１００４）。さ
らに現プレースに他の遷移条件式７０９があれば、処理
１００３、１００４を繰り返す（処理１００５）。な
お、現プレースに遷移条件式７０９が複数あるというこ
とは、現プレースの入力側のトランジションが複数ある
ということに相当する。

【００２４】図１１は、図９に於ける１プレース毎のコ
マンド列解析の処理９０３の詳細なフローチャートであ
る。このコマンド列解析では、現プレースのコマンド列
７１０等から、コマンドを一つずつ抽出し（処理１１０
１）、これを次のコマンドがなくなるまで繰り返す（処
理１１０２）。

【００２５】図１２は、図９に於ける１プレース毎の終
了条件解析の処理９０５の詳細なフローチャートであ
る。この終了条件解析では、ｄｅｆラベル７１１等から
現プレースのステップＮＯ．を抽出し（処理１２０
１）、未処理のＯＫ条件を１つ取り出し（処理１２０
６）、さらに終了条件式７１２等の抽出を行う（処理１
２０２）。この処理を当該プレースのＯＫ条件がなくな
るまで繰り返す（処理１２０３）。なお、終了条件式７
１２等は、正常終了を示すＯＫｎの終了条件を定義する
条件式（以下、ＯＫ条件式）だけでなく、異常終了を示
すＮＧｎの終了条件を定義する条件式（以下、ＮＧ条件
式）の場合もあり、この場合が処理１２０７、１２０
４、１２０５で同様に解析される。なお、以上のシーケ
ンス制御プログラム解析処理８０１で抽出された各デー
タは、ステップＮＯ．及び終了条件名称で検索できる構
造化されたデータとして記憶されるものとする。

【００２６】図１３は、図８のシーケンス制御中間コー
ド生成処理８０２の詳細を示すフローチャートである。
シーケンス制御中間コード生成では、まず未処理のユニ
ットを１つ取り出し（処理１３１１）、通常シーケンス
と高速シーケンスのネット構造、コマンド列、終了条件
のデータをロードする（処理１３０１、１３０２）。次
に当該ユニットの中のステップＮＯ．の小さいプレース
のデータを１つ取り出し（処理１３１２）、これが高速
オプション付きのプレースであれば（処理１３０３）、
高速シーケンス中間コードバッファを選択し（処理１３
０５）、高速オプションなしであれば（処理１３０
３）、通常シーケンス中間コードバッファを選択する
（処理１３０４）。ここで、中間コードバッファは、ユ
ニット毎に通常シーケンスと高速シーケンスの二つ分用
意されるものとする。次に、１プレース毎の中間コード
を生成し、これをバッファに出力する（処理１３０
６）。さらに、現プレースよりもステップＮＯ．の大き
いプレースがあれば、処理１３１２に戻り、同様の処理
を繰り返す（処理１３０７）。次のプレースがないと
き、現ユニットよりもユニットＮＯ．の大きいユニット
のモジュールがあれば、処理１３１１に戻り、同様の処
理を繰り返す（処理１３０８）。以上のように、すべて
のユニットのモジュールについて中間コードを生成した
後、まず、通常シーケンスの中間コードバッファを結合
し、保存する（処理１３０９）。さらに、高速シーケン
スの中間コードバッファを結合し、保存する（処理１３
１０）。

【００２７】図１４は、図１３に於ける１プレース毎の
中間コードの生成処理１３０６の詳細を示すフローチャ
ートである。この処理では、まず１つの前プレースを取
り出し（処理１４０６）、ネット構造データから現プレ
ースのステップＮＯ．（＝ｉ）を獲得する（処理１４０
１）。次に、ネット構造データから前プレースのステッ
プＮＯ．と終了条件を獲得し、さらに、終了条件データ
から前プレースの終了条件の条件式を獲得する（処理１
４０２）。つづいてこれらのデータから、まず、中間コ
ードの基本形であるＩＦ文の前半部を生成し、バッファ
に出力する（処理１４０３）。ここで、"IF Sj == Exec
uting & 条件式 ->"は、「ステップｊを実行後、その終
了条件の条件式が成立すれば」を意味する。また、コマ
ンド"TERM Sj" は「ステップＳｊを終了する」、"EXEC
Si" は「ステップＳｉを実行する」を意味する。次に、
現プレースＳｉのコマンド列を、バッファに続けて出力
する（処理１４０４）。これで前プレース１つについて
の処理を終わり、他にも前プレースがあれば、すなわ
ち、ステップＳｉの入力側のトランジションが他にもあ
れば、処理１４０６に戻り、同様の処理を繰り返す（処
理１４０５）。

【００２８】図１５は、図７のシーケンス制御プログラ
ム１０２を中間コード化したものを示す。図７と同様
に、中間コードも通常シーケンスブロック１５０１と高
速シーケンスブロック１５０２の二つのブロックで構成
される。ここで、中間コードはＩＦ文１５０３に示した
ようなＩＦ文を基本形とし、これを集めたものがブロッ
クとなる。

【００２９】図１６は、通常シーケンス中間コードのＩ
Ｆ文から、通常シーケンス制御内部コード１０４を生成
した例を示す。内部コードは実際はバイナリ形式である
が、図１６ではニーモニック形式で表記した。ＩＦ文１
６０１の条件部１６０２から内部コード１６０６が、コ
マンド列１６０３から内部コード１６０７が生成され
る。このようにＩＦ文１６０１の内部コードは "STT i"
内部コード１６０５から始まるブロック１６０４とな
る。なお、この "STT i"内部コード１６０５は、内部コ
ードを実行する際に利用される。

【００３０】図１７は、図１６に示したような通常シー
ケンス制御内部コード１０４を生成するための、図８の
処理８０３の詳細を示すフローチャートである。まず、
通常シーケンスの中間コードをロードし（処理１７０
１）、次に、中間コードの未処理のＩＦ文を一つずつ取
り出して（処理１７０９）、条件部"IF Si == ..."から
ステップＮＯ．（＝ｉ）を抽出する（処理１７０２）。
このステップＮＯ．ｉが前のＩＦ文の条件部と同じでな
ければ（処理１７０３）、"STT i" 内部コードを生成す
る（処理１７０４）。次に、条件式から内部コードを生
成し（処理１７０５）、さらにコマンド列から内部コー
ドを生成する（処理１７０６）。その後、次のＩＦ文が
あれば、処理１７０９に戻り、同様の処理を繰り返す
（処理１７０７）。全てのＩＦ文を処理した後、それぞ
れの"STT" 内部コードが通常シーケンス制御内部コード
１０４の中のどこにあるかを示すアドレステーブルを生
成する（処理１７０８）。図１８は、図１５の通常シー
ケンスブロック１５０１を内部コード化したものを示
す。ＩＦ文１５０３を内部コード化したものがブロック
１８０１である。

【００３１】図１９は、高速シーケンス中間コードのＩ
Ｆ文から、高速シーケンス制御テーブル１０５を生成し
た例を示す。図１９のように、高速シーケンス制御テー
ブル１０５は、エントリテーブル１９０６、制御テーブ
ル１９０７、コマンドリスト１９０８の三つのデータで
構成されている。エントリテーブル１９０６は、ＩＦ文
の内容を制御テーブル１９０７に登録する際、制御テー
ブル１９０７におけるエントリアドレスを記憶するため
のテーブルである。エントリテーブル１９０６は、ステ
ップＮＯ．を添字とする１次元配列であり、現在のステ
ップＮＯ．から一意に制御テーブル１９０７のエントリ
アドレスを特定できる。高速シーケンス中間コードに関
係のないステップＮＯ．の場合、エントリテーブル１９
０６には未登録を意味する値（１６進表記でＦＦＦＦ）
が格納されている。制御テーブル１９０７には、ＩＦ文
の条件部とステップＮＯ．更新に関する処理が格納され
ており、出力側のトランジション数（以下、分岐数）を
格納するフィールド、条件式を格納するフィールド、次
ステップＮＯ．を格納するフィールド、コマンドリスト
１９０８へのエントリアドレスを格納するフィールドで
構成される。コマンドリスト１９０８は、ＩＦ文のコマ
ンド列を内部コード化して格納するエリアである。各コ
マンド列の終わりが分かるように、終了コード（CmdLis
tEndCode）を付加する。以上のような構成の高速シーケ
ンス制御テーブル１０５を用いることで、現在のステッ
プＮＯ．に応じた処理を効率良く呼び分けることがで
き、処理時間を短縮することができる。前に述べたよう
に、高速シーケンス制御テーブル１０５は、割込み処理
によって実行されるが、この割込み処理に要する時間、
すなわち割込み処理時間は、高速シーケンス制御テーブ
ル１０５を処理する時間によって決定する。システムの
応答性を良くするためには、割込み処理時間を短くし、
さらに割込み周期を短くする必要がある。このため、本
実施例では、以上に述べたような高速シーケンス制御テ
ーブル１０５を用いた。

【００３２】図２０は、図１９に示したような高速シー
ケンス制御テーブル１０５を生成するための、図８の処
理８０４の詳細を示すフローチャートである。以下、図
１９を参照しながら、フローチャートの説明を行う。ま
ず、高速シーケンス中間コードをロードし（処理２００
１）、未処理のＩＦ文を１つ取り出す（処理２０１
１）。次に、ＩＦ文の条件部の"IF Sj == ..."１９０２
等（図１９）から前プレースのステップＮＯ．（＝ｊ）
を抽出し（処理２００２）、そのステップＮＯ．ｊが前
に処理したＩＦ文と同じ値でなければ（処理２００
３）、エントリテーブル１９０６のｊ番目に、新しくデ
ータを登録する制御テーブル１９０７のエントリアドレ
スを格納する（処理２００４）。ここで、プレース１個
あたりに割り当てられる制御テーブル１９０７のフィー
ルドの大きさは固定されており、既に登録されているプ
レースの数からエントリアドレスを一意に算出すること
ができるものとする。次に、制御テーブル１９０７の分
岐数をカウントアップする（処理２００５）。分岐数は
新規登録時には０となっており、ある有限個数まで登録
可能なものとする。前述のように、分岐数とは、前プレ
ースの出力側のトランジションのうちで、高速オプショ
ン付きのプレースに入力として接続されるものの個数で
ある。次に、ＩＦ文のその他の条件式１９０３から制御
テーブル１９０７の条件部を生成する（処理２００
６）。制御テーブル１９０７の条件部は、単純なマッチ
ング処理を用いて高速処理できるように、簡略化したデ
ータ形式（以下、略式コード）にする。このような略式
コード化を可能とするため、ＩＦ文の条件式にある程度
の記述上の制約を設けることもある。例えば、条件式の
各辺を単項式に限るなどの制約が考えられる。次に、Ｉ
Ｆ文のコマンド"EXEC Si" １９０４等のステップＮＯ．
ｉを抽出して、次ステップＮＯ．のフィールドに格納す
る（処理２００７）。さらに、残りのコマンド列１９０
５を格納するためのコマンドリスト１９０８のエントリ
アドレスを算出し、これを制御テーブル１９０７のコマ
ンドエントリのフィールドに格納する（処理２００
８）。次に、このコマンド列を内部コード化し、コマン
ドリスト１９０８に格納する（処理２００９）。なお、
各コマンド列の内部コードは固定長ではないため、コマ
ンド列の終わりが分かるように、CmdListEndCodeを付加
する。さらに、次のＩＦ文があれば、処理２０１１に戻
り、同様の処理を繰り返す（処理２０１０）。

【００３３】図２１は、図１５の高速シーケンスブロッ
ク１５０２から生成したテーブルを示す。ここで、エン
トリテーブル２１０１に示す通り、制御テーブル２１０
２に登録されるプレースは３個であり、その中のプレー
スＳ１０２の分岐数は２個となる。これは、図５のＳ１
０２の３個の出力トランジションのうち、２個が高速オ
プション付きのプレースに入力として接続されているこ
とに相当する。

【００３４】図２２は、図１の通常シーケンス制御内部
コード実行手段１０６の処理を示すフローチャートであ
る。この通常シーケンス制御内部コード実行手段１０６
は、コントローラのファームウェアとして提供されるタ
スクの一つであり、コントローラ内にダウンロードされ
る通常シーケンス内部コード１０４を解釈、実行するこ
とによって、コントローラに接続される機器を制御す
る。

【００３５】図２２に於いてまず、通常シーケンス制御
内部コード実行手段１０６では、ユニット毎に内部コー
ドのスキャンを行うために、現在のユニットＮＯ．（＝
ｎ）を初期化（ｎ＝０）する（処理２２０１）。次に、
ｎの値を１増加し、次のユニットＮＯ．とする（処理２
２０２）。なお、ユニット毎に実行中のプレースを示す
現ステップＮＯ．が管理されており、この情報を通常シ
ーケンス制御内部コード実行手段１０６から参照でき
る。そこで、ＵＮＩＴｎの現ステップＮＯ．（＝ｉ）を
取得し（処理２２０３）、"STT i" 内部コードにジャン
プする（処理２２０４）。このとき、通常シーケンス制
御内部コード１０４に付随する"STT i" 内部コードのア
ドレステーブルによりジャンプ先のアドレスを求める。
ジャンプ後は次の"STT" 内部コードが現れるまで、内部
コードを順次フェッチし、実行する（処理２２０５）。
さらに、ｎが所定の最大値でなく、次のユニットがあれ
ば、処理２２０２に戻り、同様の処理を繰り返す（処理
２２０６）。ｎが最大値、すなわち登録ユニット数に到
達し、次のユニットがなければ、処理２２０１に戻る
（処理２２０６）。以上のように、通常シーケンス制御
内部コード１０４の、ユニット毎の実行中ステップのブ
ロックのみを選択的にスキャンすることにより、スキャ
ンタイムを短縮することができる。

【００３６】図２３、２４は、図１の高速シーケンス制
御テーブル処理手段１０７の処理を示すフローチャート
である。この２つの図は１つのフローチャートを構成
し、図中が２つの図の接続関係を示している。高
速シーケンス制御テーブル処理手段１０７は、コントロ
ーラのファームウェアとして提供される割込みタスクで
あり、コントローラ内にダウンロードされる高速シーケ
ンス制御テーブル１０５を処理することで、コントロー
ラに接続される機器を制御する。なお、割込みタスクと
は、一定周期で割込みを入れるタイマや外部入力信号を
きっかけとして起動されるタスクであり、通常シーケン
ス制御内部コード実行手段１０６のタスクが実行中に優
先的に割込んで実行される。図２３、２４に於いて、高
速シーケンス制御テーブル処理手段１０７でも、ユニッ
ト毎にテーブルの処理を行うため、まず、現在のユニッ
トＮＯ．（＝ｎ）を初期化する（処理２３０１）。次
に、ｎの値を１増加し（処理２３０２）、ＵＮＩＴｎの
現ステップＮＯ．（＝ｉ）を取得する（処理２３０
３）。さらに、エントリテーブル２１０１のｉ番目のデ
ータから制御テーブル２１０２のエントリアドレスを取
得する（処理２３０４）。次に、制御テーブル２１０２
の該当アドレスのフィールドから分岐数を取得する（処
理２３０５）。各分岐毎にテーブルを処理するために、
現在の分岐ＮＯ．（＝ｍ）を初期化（ｍ＝０）する（処
理２３０６）。ｍの値を１増加し、次の分岐ＮＯ．とす
る（処理２３０７）。制御テーブル２１０２の該当フィ
ールドにあるｍ番目の分岐の条件部の略式コードを評価
し（処理２３０８）、条件成立ならば（処理２３０
９）、制御テーブル２１０２からコマンドリスト２１０
３のエントリアドレスを取得する（処理２４０１）。さ
らに、コマンドリスト２１０３の該当アドレスの内部コ
ードを、CmdListEndCodeが現れるまで順次フェッチし、
実行する（処理２４０２）。次に、制御テーブル２１０
２から次ステップＮＯ．を取得し（処理２４０３）、Ｕ
ＮＩＴｎのステップＮＯ．を次ステップＮＯ．に更新す
る（処理２４０４）。なお、各ユニットの現在のステッ
プＮＯ．は、通常シーケンス制御内部コード実行手段１
０６と、高速シーケンス制御テーブル処理手段１０７の
両方で、参照、書き換えができる共有データとする。こ
のように、通常シーケンス制御内部コード実行手段１０
６と、高速シーケンス制御テーブル処理手段１０７が、
現在実行中のステップＮＯ．を共有することによって、
両者の間で互いにステップのレベルで同期をとることが
可能となる。また、条件不成立ならば（処理２３０
９）、分岐ＮＯ．が分岐数に達しているかどうか、すな
わち次の分岐があるかどうかをチェックし、次の分岐が
あれば、処理２３０７に戻って同様の処理を繰り返し、
次の分岐がなければ、次のユニットの処理に移る（処理
２３１０）。最後に、ｎが最大値でなく、次のユニット
があれば、処理２３０２に戻って同様の処理を繰り返
し、次のユニットがなければ、ここで割込み処理の１サ
イクルを完了する（処理２４０５）。

【００３７】なお、以上の実施の形態では、本実施例で
は、高速シーケンス制御テーブル処理手段１０７を割込
みで実行される処理として説明したが、高速シーケンス
制御用の別のコントローラに設けて、割込み以外の方法
で処理する場合でも、本発明のシーケンス制御方法が同
様な効果を有することは明らかである。また、高速シー
ケンス制御テーブルに代わって、通常シーケンス制御内
部コード１０４と同じ形式の高速シーケンス制御内部コ
ードを生成し、これを十分な処理速度を持ったコントロ
ーラで処理するという方法でも、本発明の方法を実現で
きる。

【００３８】

【発明の効果】本発明によれば、一連のシーケンスを記
述する際、高速応答を要するステップをマークで指定す
るだけで、高速シーケンス制御テーブルを自動的に生成
できるので、高速応答を要する処理が混在したシーケン
スを、一連のシーケンスとしての見易さを損なうことな
く、容易に記述することができ、その結果、プログラム
開発効率と保守性を向上することができる効果がある。

【図面の簡単な説明】

【図１】本発明になる高速シーケンス制御方法の処理の
流れを模式的に示すブロック図である。

【図２】プログラマブルコントローラにおけるスキャン
処理のサイクルと、入力信号の状態変化のサイクルの関
係を示すタイミングチャートである。

【図３】図２の入力信号の状態変化のサイクルがスキャ
ンタイムに比べて短い場合を示すタイミングチャートで
ある。

【図４】図３の入力信号の状態変化を捕らえるために割
込み処理を併用した場合を示すタイミングチャートであ
る。

【図５】ペトリネット表記によるシーケンス制御プログ
ラムの一例を示す図である。

【図６】ＳＦＣ表記によるシーケンス制御プログラムの
一例を示す図である

【図７】図５のシーケンス制御プログラムをコード化し
たものを示す図である。

【図８】シーケンス制御プログラム変換手段の処理を示
すフローチャートである。

【図９】図８のシーケンス制御プログラム解析の処理を
示すフローチャートである。

【図１０】図９の１プレース毎のネット構造解析の処理
を示すフローチャートである。

【図１１】図９の１プレース毎のコマンド列解析の処理
を示すフローチャートである。

【図１２】図９の１プレース毎の終了条件解析の処理を
示すフローチャートである。

【図１３】図８のシーケンス制御中間コード生成の処理
を示すフローチャートである。

【図１４】図１３の１プレース毎の中間コード生成の処
理を示すフローチャートである。

【図１５】図７のシーケンス制御プログラムから生成し
た中間コードを示す図である。

【図１６】通常シーケンス中間コードから通常シーケン
ス制御内部コードを生成した例を示す図である。

【図１７】図８の通常シーケンス制御内部コード生成の
処理を示すフローチャートである。

【図１８】図１５の通常シーケンスブロックから生成し
た内部コードを示す図である。

【図１９】高速シーケンス中間コードから高速シーケン
ス制御テーブルを生成した例を示す図である。

【図２０】図８の高速シーケンス制御テーブル生成の処
理を示すフローチャートである。

【図２１】図１５の高速シーケンスブロックから生成し
たテーブルを示す図である。

【図２２】通常シーケンス制御内部コード実行手段の処
理を示すフローチャートである。

【図２３】高速シーケンス制御テーブル処理手段の処理
を示すフローチャートである。

【図２４】図２３のフローチャートの続きである。

【符号の説明】

１０１ シーケンス制御プログラム編集手段 １０２ シーケンス制御プログラム １０３ シーケンス制御プログラム変換手段 １０４ 通常シーケンス制御内部コード １０５ 高速シーケンス制御テーブル １０６ 通常シーケンス制御内部コード実行手段 １０７ 高速シーケンス制御テーブル処理手段 ５０１ プレース ５０２、５０３、５０４ トランジション ５０５ 高速オプション付きのプレース ６０１ ＳＦＣにおける高速オプション付きのステップ
要素 ７０１ 通常シーケンスブロック ７０２ 高速シーケンスブロック ７０３ #INTERRUPT文 ７０４ ｃｅｌｌブロック ７０５ ｄｅｆブロック ７０６ "cell"文 ７０７ "def"文 ７０８ ｃｅｌｌラベル ７０９ 遷移条件式 ７１０ コマンド列 ７１１ ｄｅｆラベル ７１２ 終了条件式 １５０１ 通常シーケンスブロック １５０２ 高速シーケンスブロック １５０３ 中間コードのＩＦ文 １６０１ 中間コードのＩＦ文 １６０２ 条件部 １６０３ コマンド列 １６０４ 内部コードのブロック １６０５、１６０６、１６０７ 内部コード １８０１ 内部コードのブロック １９０１ 中間コードのＩＦ文 １９０２、１９０３ 条件部 １９０４、１９０５ コマンド列 １９０６ エントリテーブル １９０７ 制御テーブル １９０８ コマンドリスト ２１０１ エントリテーブル ２１０２ 制御テーブル ２１０３ コマンドリスト

Claims (8)

【特許請求の範囲】
1. 【請求項１】 シーケンス制御プログラムの各ステップ
   のうち、高速処理を必要とするステップにマークを付加
   し、前記マークが付加された高速ステップと前記マーク
   が付加されていない通常ステップを分離して高速及び通
   常中間コードを生成し、さらに前記各中間コードから高
   速実行プログラム及び通常実行プログラムを生成し、前
   記高速実行プログラムと通常実行プログラムとの間で実
   行中ステップの同期をとりながら前記高速実行プログラ
   ムを実行するようにしたことを特徴とする高速シーケン
   ス制御方法。
2. 【請求項２】 前記高速実行プログラムは、前記高速ス
   テップのコマンド列を格納するためのコマンドリスト
   と、現在のステップの終了条件、次に実行するステップ
   の番号、及び前記コマンドリストの次に実行されるコマ
   ンド列のエントリアドレスを格納するための制御テーブ
   ルと、各ステップの前記制御テーブルのエントリアドレ
   スを格納するためのエントリテーブルとから構成された
   高速シーケンス制御テーブルであることを特徴とする請
   求項１に記載の高速シーケンス制御方法。
3. 【請求項３】 前記高速実行プログラムと通常実行プロ
   グラムを同一のプロセッサにより処理するとともに、前
   記高速実行プログラムは前記プロセッサへの割り込みに
   より実行されることを特徴とする請求項１に記載の高速
   シーケンス制御方法。
4. 【請求項４】 シーケンス制御プログラムの作成方法で
   あって、シーケンス制御プログラムの各ステップのう
   ち、高速処理を必要とするステップマークを付加するこ
   とを特徴とするシーケンス制御プログラムの作成方法。
5. 【請求項５】 前記シーケンス制御プログラムはペトリ
   ネットもしくはＳＦＣによって記述され、前記マークは
   ペトリネットのプレースもしくはＳＦＣのステップ要素
   に付加される記号であることを特徴とする請求項４に記
   載の高速シーケンス作成方法。
6. 【請求項６】 請求項４に記載のシーケンス制御プログ
   ラムの作成方法により作成されたシーケンス制御プログ
   ラムを用いて高速シーケンス制御を行うための高速シー
   ケンス制御装置であって、 前記マークが付加された高速ステップと前記マークが付
   加されていない通常ステップを分離して高速及び通常中
   間コードを生成するための中間コード生成手段と、 前記各中間コードから高速実行プログラム及び通常実行
   プログラムを生成するための実行プログラム生成手段
   と、 前記高速実行プログラムと通常実行プログラムとの間で
   実行中ステップの同期をとりながら前記高速実行プログ
   ラムを実行するためのプロセッサと、 を備えたことを特徴とする高速シーケンス制御装置。
7. 【請求項７】 前記プロセッサは前記高速実行プログラ
   ムと合わせて前記通常実行部を実行するとともに、前記
   高速実行プログラムを前記プロセッサへの割り込みによ
   り起動するための割り込み手段を備えたことを特徴とす
   る請求項６に記載の高速シーケンス制御装置。
8. 【請求項８】 前記高速実行プログラムと通常実行プロ
   グラムが実行中ステップの番号を共有するための記憶手
   段を設けたことを特徴とする請求項６に記載の高速シー
   ケンス制御装置。