JPH102938A - 論理回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 論理回路のテストを、分割したブロックで並
列で実施できるようにする。 【解決手段】 論理回路をある程度の規模のブロックＢ
Ｌ１、ＢＬ２に分割して各々にテスト入力端子とテスト
出力端子を設け、各ブロックＢＬ１、ＢＬ２のフリップ
フロップをスキャンフリップフロップに置換構成すると
ともにノーマルモードの各入出力端子Ｉ１１、Ｏ２２等
に対応してスキャンフリップフロップを設けて、各ブロ
ック毎にスキャンチェーンＴＤＩ１〜ＴＤＯ１、ＴＤＩ
２〜ＴＤＯ２を形成する。また、各ブロックのテスト出
力端子ＴＤＯ１、ＴＤＯ２は、外部出力端子ＯＰ１，Ｏ
Ｐ２にマルチプレクサＭＸ１、ＭＸ２を用いて接続す
る。この構成により、入力端子１Ｐ３、１Ｐ１から出力
端子ＯＰ１，ＯＰ２に至る並列のスキャンチェーンが形
成され、各ブロックのテストを並列で実施できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、論理回路装置、
特に、テスト容易化のためのスキャン回路を設けたセミ
カスタムＬＳＩ装置に関するものである。

【０００２】

【従来の技術】従来、セミカスタムＬＳＩ回路の故障検
出率をあげるために、回路中のフリップフロップを、全
てスキャンフリップフロップに置換構成し、それらのフ
リップフロップをシフトレジスタ構造とするフルスキャ
ン方式を取っている。これにより、フリップフロップの
内部が外部から制御、観測可能となり、故障検出率向上
が容易な回路となる。

【０００３】

【発明が解決しようとする課題】しかし、この方法で
は、次のような問題があった。即ち、第１に、全てのフ
リップフロップをシフトレジスタ構造とするため、回路
が大規模になったときにスキャンイン、スキャンアウト
に、膨大なパターン数が必要になる。このため、このテ
ストパターン検証に多大な時間が必要になり、また、パ
ターン数がＬＳＩテスターの容量を超えた場合に、全て
のパターンを使用できなくなる場合がある。

【０００４】第２に、ＬＳＩ製造後に回路中の状態を知
りたいときに、全てのフリップフロップが直列に接続さ
れているため、大規模回路では、観測はできるが困難に
なる。

【０００５】

【課題を解決するための手段】この発明は、論理回路を
複数のブロックに分割してその各ブロック毎にテスト入
力端子及びテスト出力端子を設け、且つ、各ブロック内
の各フリップフロップをスキャンフリップフロップに置
換構成するとともに各ブロックのノーマルモードの各入
力端子及び各出力端子に対応してスキャンフリップフロ
ップを設け、テスト入力端子、スキャンフリップフロッ
プ、及びテスト出力端子とを直列に接続することによっ
て、各ブロック毎にシフトレジスタ構成のスキャンチェ
ーンを形成した構成としたものである。

【０００６】また、各ブロックの各テスト入力端子をノ
ーマルモードの互いに異なる外部入力端子に接続した構
成とする。また、各ブロックの各テスト出力端子をノー
マルモードの互いに異なる外部出力端子に対応させて、
適宜のブロックのノーマルモードの出力端子から与えら
れるデータとブロックのテスト出力端子から与えられる
データとを、モード制御信号に応じて切り替えて外部出
力端子へ与えるマルチプレクサをそれぞれ設けて構成し
たものである。

【０００７】更に、スキャンフリップフロップは、フリ
ップフロップと、このスキャンフリップフロップのノー
マルモードの入力端子から与えられるデータと当該スキ
ャンフリップフロップのテスト入力端子から与えられる
データとを、モード制御信号に応じて切り替えてフリッ
プフロップのデータ入力端子へ与えるマルチプレクサ
と、ノーマルモードの入力端子から与えられるデータと
フリップフロップのデータ出力端子から与えられるデー
タとを、モード制御信号に応じて切り替えてこのスキャ
ンフリップフロップのデータ出力端子へ与えるマルチプ
レクサとを有する構成としたものである。

【０００８】各ブロック内の検証は、適宜のテストパタ
ーンをスキャンシフトして各スキャンチェーンの出力デ
ータを観測することによって行うが、その際、ノーマル
モードの外部端子を共用して並列のスキャンチェーンを
形成していることを利用して、各ブロック内のテストは
並列に実行する。

【０００９】また、ブロック間の検証は、前段のブロッ
クをテストモードにしてテストデータをスキャンイン
し、次いで、このデータをノーマルモードで後段のブロ
ックに取り込み、その後、後段のブロックをテストモー
ドにしてスキャンアウトし、外部出力端子から出力され
るデータを観測することによって実行する。

【００１０】

【発明の実施の形態】図１は、この発明の実施の形態を
示すブロック図である。まず、セミカスタムＬＳＩ回路
をある程度の規模のブロックに論理分割する。このとき
ブロック内は同期回路となるようにする。

【００１１】図１においては、通常（ノーマルモード）
の入力端子Ｉ１１とＩ２１、Ｉ１２とＩ２２、ノーマル
モードの出力端子Ｏ１１とＯ２１、Ｏ１２とＯ２２、及
びクロック入力端子ＣＬＫ１、ＣＬＫ２とを有する２つ
のブロックＢＬ１、ＢＬ２に分割した例を示していて、
ＩＰ１〜ＩＰ２は外部入力端子、ＣＬＫＰは外部クロッ
ク入力端子、ＯＰ１、ＯＰ２は外部出力端子である。

【００１２】次に、各ブロックＢＬ１、ＢＬ２内のフリ
ップフロップをスキャンフリップフロップに置換し、そ
の際、各ブロックＢＬ１、ＢＬ２にテスト入力端子ＴＤ
Ｉ１、ＴＤＩ２、テスト出力端子ＴＤＯ１、ＴＤＯ２、
及び制御端子ＴＥ１、ＴＥ２を設ける。また、各ブロッ
クＢＬ１、ＢＬ２のテスト入力端子ＴＤＩ１、ＴＤＩ２
は、ノーマルモードのものと共用して、互いに異なる適
当な外部入力端子ＩＰ１、ＩＰ３に接続する。

【００１３】また、各ブロックＢＬ１、ＢＬ２の各テス
ト出力端子ＴＤＯ１、ＴＤＯ２を、ノーマルモードの互
いに異なる外部出力端子ＯＰ１、ＯＰ２に対応させて、
その間に、マルチプレクサＭＸ１、ＭＸ２を設ける。

【００１４】従って、ノーマルモードの外部出力端子Ｏ
Ｐ１、ＯＰ２はブロックＢＬ２のノーマルモードの出力
端子Ｏ１２、Ｏ２２と共用した構成となり、マルチプレ
クサＭＸ１、ＭＸ２は、ノーマルモードの出力端子Ｏ１
２、Ｏ２２から与えられるデータとテスト出力端子ＴＤ
Ｏ１、ＴＤＯ２から与えられるデータとを、モード制御
信号に応じて切り替えて外部出力端子ＯＰ１、ＯＰ２へ
与えるように機能する。

【００１５】また、前段のブロックＢＬ１からクロック
を受け取るブロックＢＬ２では、そのクロック入力端子
ＣＬＫ２に対応してマルチプレクサＭＸ３を設け、モー
ド制御信号に応じて切り替えて、ブロックＢＬ１の出力
端子Ｏ２１または外部入力端子ＩＰ２からクロックを供
給できるようにする。

【００１６】更に、テストモード設定用の外部入力端子
ＴＭＤＰ、及びテストモード設定用の外部クロック端子
ＴＣＬＫＰ、モード制御用の外部入力端子ＴＥＰを設
け、また、ブロックＢＬ１、ＢＬ２及びマルチプレクサ
ＭＸ１〜ＭＸ３をノーマルモードとテストモードに切り
替え且つテストモードを制御するテストモード制御回路
ＣＴＬを設ける。

【００１７】図２は、図１におけるブロックＢＬ１の構
成を示すブロック図であり、図２の例では、セミカスタ
ムＬＳＩ回路のブロックＢＬ１は１つのフリップフロッ
プＦＦと２つの内部回路（組み合わせ回路）ＣＭＢ１、
ＣＭＢ２からなるものとして示している。

【００１８】まず、フリップフロップＦＦをスキャンフ
リップフロップＳＦＦ１に置換し、且つ、テスト入力端
子ＴＤＩ１、テスト出力端子ＴＤＯ１、及び制御端子Ｔ
Ｅ１を設ける。また、ノーマルモードの各入力端子Ｉ１
１、Ｉ２１、及び出力端子Ｏ１１、Ｏ２１に対応して、
スキャンフリップフロップＳＦＦ１と同様の構成のスキ
ャンフリップフロップＳＦＦ２〜ＳＦＦ５を設ける。

【００１９】そして、テスト入力端子ＴＤＩ１、スキャ
ンフリップフロップＳＦＦ２、ＳＦＦ３、ＳＦＦ１、Ｓ
ＦＦ４、ＳＦＦ５、及びテスト出力端子ＴＤＯ１とを直
列に接続してシフトレジスタ構成としてスキャンチェン
（図２の太線参照）を形成する。

【００２０】図３は、図２における各スキャンフリップ
フロップにＳＦＦ１〜ＳＦＦ５の構成を示す回路図であ
り、フリップフロップＦＦ、ノーマルモードの入力端子
ＤＳとテストモードのテスト入力端子ＴＤＩＳとから与
えられるデータとを切り替えてフリップフロップＦＦの
データ入力端子ＯＳに与えるマルチプレクサＭＸ４、及
びテスト入力端子ＴＤＩＳとフリップフロップＦＦのデ
ータ出力端子とから与えられるデータとを切り替えてス
キャンフリップフロップの出力端子Ｏに接続するための
マルチプレクサＭＸ５から構成され、制御端子ＴＥＳか
ら与えられるモード制御信号によってノーマルモードと
テストモードの切り替えが行われる構成になっている。

【００２１】従って、図２の各スキャンフリップフロッ
プＳＦＦ１〜ＳＦ５は、ノーマルモード時は通常のフリ
ップフロップとして機能し、テストモード時はシフトレ
ジスタの単位記憶手段として機能する。

【００２２】図４は、図１におけるテストモード制御回
路ＣＴＬの構成を示すブロック図であり、この例は、Ｎ
＋１個のブロックをノーマルモード或いはテストモード
に設定するものを示していて、フリップフロップＦＦ０
〜ＦＦＮからなるシフトレジスタ構成のものである。

【００２３】図４において、種々のパターンのテストモ
ード設定用のデータＴＭＤを用意しておき、モード制御
信号ＴＥを“１”にしてテストモードに設定し、フリッ
プフロップＦＦ０〜ＦＦＮにテストモード設定用のクロ
ックをＴＣＬＫを与えてテストモード設定用のデータＴ
ＭＤを読み込むことによって、各ブロックのモード制御
信号ＴＳＴ０〜ＴＳＴＮの全て或いは任意のものをテス
トモード“１”とすることができ、またモード制御信号
ＴＥを“０”にしてノーマルモードにリセットできるよ
うになっている。

【００２４】次に、この実施の形態の動作を説明する。
まず、ブロック内の検証は、次のように行う。

【００２５】即ち、図１において、テストモード制御回
路ＣＴＬのモード制御信号ＴＳＴ０、ＴＳＴ１を“１”
にして、全ブロックＢＬ１、ＢＬ２をテストモードに設
定し、外部入力端子ＩＰ２、１Ｐ３からテストパターン
をスキャンシフトし、外部出力端子ＯＰ１、ＯＰ２から
出力されるデータを観測することによって行う。

【００２６】各ブロックＢＬ１、ＢＬ２は完全に独立し
ているため、全部ブロックのテストは並列して実施でき
るため、テストパターンを統合して１つのテストパター
ンとする。

【００２７】次に、ブロック間の検証は、次のように行
う。即ち、図１において、テストモード制御回路ＣＴＬ
のモード制御信号ＴＳＴ０を“１”にして、前段の１つ
のブロックＢＬ１をテストモードに設定し、外部入力端
子ＯＰ２からテストに必要なデータをスキャンインする
ことによって、このブロックＢＬ１の出力端子Ｏ２１に
接続されているスキャンフリップフロップ（図２のＳＦ
Ｆ４の相当）にデータを入力する。

【００２８】次に、このブロックＢＬ１に接続されてい
る後段のブロックＢＬ２についてノーマルモードでクロ
ックを１回入力し、その入力端子Ｉ２２に接続されてい
るフリップフロップ（図２のスキャンフリップフロップ
ＳＦＦ３のフリップフロップに相当）に取り込む。

【００２９】次に、これらのブロックＢＬ１、ＢＬ２を
テストモードに設定し、スキャンアウトして外部端子か
ら取り出し観測する。この処理を関連する全ブロックに
ついて実施する。

【００３０】外部端子とブロック間の検証は次のように
行う。即ち、外部入力端子ＯＰ１〜ＯＰ３については、
ノーマルモードで１回クロックを入れて、入力端子ＯＰ
１〜ＯＰ３及び各ブロックＢＬ１、ＢＬ２のノーマルモ
ードの入力端子Ｉ１１、Ｉ２Ｉ、Ｉ１２を介して、それ
に対応したフリップフロップに取り込み、その後それら
のブロックＢＬ１、ＢＬ２をテストモードにしてスキャ
ンアウトし、外部出力端子ＯＰ１、ＯＰ２から出力され
るデータを観測することによって行う。

【００３１】また、外部出力端子ＯＰ１、ＯＰ２につい
ては、関連するブロックＢＬ２をテストモードにしてデ
ータをスキャンインすることによって、ブロックＢＬ２
のノーマルモードの出力端子Ｏ１２、Ｏ２２に対応した
スキャンフリップフロップ（図２のＳＦＦ４、ＳＦＦ５
に相当）に取り込み、次に、ブロックＢＬ２をノーマル
モードにして観測する。以上により回路中の全ての検証
が行える。

【００３２】以上のように、この実施の形態によれば、
次の効果が得られる。即ち、第１に、各ブロックのテス
トを並列で実施できるため、パターン数が少なくて済
み、検証時間も減少し、全てのパターンを利用できる。

【００３３】第２に、各ブロック３本の端子で検証可能
なため、テストに使用するピンは少なくて済む。

【００３４】第３に論理回路装置製造後も、ブロック分
割されているので、観測が容易になる。

【００３５】

【発明の効果】以上の説明から明らかなように、本発明
では、ノーマルモードの外部端子を共用して並列のスキ
ャンチェーンを形成しているため、各ブロック内のテス
トが並列に実施でき、また、各ブロック内のノーマルモ
ードの入出力端子に対応してスキャンフリップフロップ
を設けて各ブロックのスキャンチェーンを形成している
ため、各ブロックの適宜のテストモード制御によってブ
ロック間のテストが容易になる。

【図面の簡単な説明】

【図１】本発明に係る論理回路装置の実施の形態を示す
ブロック図

【図２】図１における分割したブロックのブロック図

【図３】図２におけるスキャンフリップフロップの回路
図

【図４】図１におけるテストモード制御回路のブロック
図

【符号の説明】

ＣＬＫＰ 外部クロック端子 ＣＴＬ テストモード制御回路 ＢＬ１、ＢＬ２ ブロック ＩＰ１〜ＩＰ３ 外部入力端子 ＭＸ１〜ＭＸ３ マルチプレクサ ＯＰ１〜ＯＰ２ 外部出力端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 論理回路を複数のブロックに分割して当
   該各ブロック毎にテスト入力端子及びテスト出力端子を
   設け、且つ、当該各ブロック内の各フリップフロップを
   スキャンフリップフロップに置換構成するとともに当該
   各ブロックのノーマルモードの各入力端子及び各出力端
   子に対応してスキャンフリップフロップを設け、前記テ
   スト入力端子、前記スキャンフリップフロップ、及び前
   記テスト出力端子とを直列に接続することによって、前
   記各部ブロック毎にシフトレジスタ構成のスキャンチェ
   ーンを形成し、 前記各ブロックの前記各テスト入力端子をノーマルモー
   ドの互いに異なる外部入力端子に接続し、 前記各ブロックの前記各テスト出力端子をノーマルモー
   ドの互いに異なる外部出力端子に対応させて、適宜の前
   記ブロックのノーマルモードの出力端子から与えられる
   データと前記ブロックの前記テスト出力端子から与えら
   れるデータとを、モード制御信号に応じて切り替えて前
   記外部出力端子へ与えるマルチプレクサをそれぞれ設け
   た構成となし、 前記スキャンフリップフロップは、フリップフロップ
   と、当該スキャンフリップフロップのノーマルモードの
   入力端子から与えられるデータと当該スキャンフリップ
   フロップのテスト入力端子から与えられるデータとを、
   モード制御信号に応じて切り替えて前記フリップフロッ
   プのデータ入力端子へ与えるマルチプレクサと、ノーマ
   ルモードの前記入力端子から与えられる前記データと前
   記フリップフロップのデータ出力端子から与えられるデ
   ータとを、前記モード制御信号に応じて切り替えて当該
   スキャンフリップフロップのデータ出力端子へ与えるマ
   ルチプレクサとを有している、ことを特徴とする論理回
   路装置。