JPH10294295A - ジクロロシランベースのケイ化タングステン化学蒸着プロセス及びシステム - Google Patents

ジクロロシランベースのケイ化タングステン化学蒸着プロセス及びシステム

Info

Publication number
JPH10294295A
JPH10294295A JP9343000A JP34300097A JPH10294295A JP H10294295 A JPH10294295 A JP H10294295A JP 9343000 A JP9343000 A JP 9343000A JP 34300097 A JP34300097 A JP 34300097A JP H10294295 A JPH10294295 A JP H10294295A
Authority
JP
Japan
Prior art keywords
deposition
gas
tungsten
substrate
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9343000A
Other languages
English (en)
Inventor
Ito Toshio
イトウ トシオ
Mei Chang
チャン メイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH10294295A publication Critical patent/JPH10294295A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 改良されたＷＳｉx層を形成するための方法
及び装置を提供する。 【解決手段】 ＷＦ６をチャンバ内に導入するＷＦ６処
理ステップ４１０、ＷＦ６の導入を停止するパージステ
ップ４１５、珪素含有ガス、例えばＳｉＨ４をチャンバ
ー内に導入するＭＳ浸漬ステップ４２０、ＷＦ６とＤＣ
Ｓをチャンバー内に導入して薄膜の核形成、堆積を行う
ステップ４２５、４３０、４３５を備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路の製作に関す
る。より詳細には、本発明は改良されたケイ化タングス
テン（ＷＳｉx）薄膜を形成する方法及び装置を含む技
術を提供する。
【０００２】
【従来の技術】集積回路技術の進歩により素子の寸法が
縮小化し、またチップサイズと複雑さが増大するにつれ
て、近接して配置される相互接続ラインには、以前に使
用されていたラインより小さな断面積を持つラインが求
められるようになっている。これらの相互接続ラインの
小さな断面積が抵抗熱の発生を増大させる一方、ライン
の近接した間隔が熱放散を減少させる。この増大する抵
抗熱の発生と減少した熱放散の組み合わせが、部品の故
障を引き起こし得る高温を生じさせることがある。更
に、より高い抵抗率がＲＣ時定数を増大させ、その結果
回路の遅延時間に影響を及ぼす。高速回路用には短い遅
延時間が望ましい。
【０００３】この問題を克服するために、これらの改良
型集積回路において使用するポリシリコン薄膜より低い
抵抗率を有する耐熱性のケイ化金属薄膜が開発された。
かかるケイ化金属薄膜は、より短い遅延時間を有し、回
路内における熱発生の少ない回路をもたらす。ゲート金
属化のために、低抵抗率のケイ化タングステン薄膜が多
結晶ケイ素（ポリシリコン）の層上に堆積され、「ポリ
サイド」構造と呼ばれる層状構造を形成する。かかるポ
リサイド構造の２つの例を図１（ａ）と図１（ｂ）に示
す。図１（ａ）では、ＷＳｉx薄膜１０がポリシリコン
薄膜１５の上に堆積され、電界効果トランジスターの一
部であるゲート構造２０を形成している。このトランジ
スターはシリコン基板５の上に製作され、ソース領域２
５とドレイン領域３０を含んでいる。図１（ｂ）では、
ＷＳｉx薄膜４０がソース／ドレイン領域５０への接点
構造の一部として、ポリシリコン層４５の上に堆積され
ている。
【０００４】ＷＳｉx層を形成するには多くの方法があ
る。例えば、一般的な技術の一つは、モノシラン（Ｓｉ
Ｈ4）（またここでは”ＭＳ”とも称する）と六フッ化
タングステン（ＷＦ6）の熱反応からＷＳｉx層を作り出
す。別の方法は、ジクロロシラン（ＳｉＨ2Ｃｌ2）（以
後、”ＤＣＳ”と称する）をＷＦ6と反応させる。いく
つかのＤＣＳベースのＷＳｉxプロセスは、モノシラン
プロセスより優れたステップ収れん、低応力及び低フッ
素含有量を示し、いくつかの用途に対してはＭＳベース
のプロセスより好ましい。しかしながら、これらの改良
された薄膜特性にも関わらず、ＤＣＳベースのＷＳｉx
プロセスにも問題がないとはいえない。
【０００５】
【発明が解決しようとする課題】ＤＣＳベースのプロセ
スの問題の一つは、基板上に形成すべき薄膜を得ること
に関する。いくつかの用途では、特定の核生成ステップ
を使用しない限り、ＤＣＳとＷＦ6からＷＳｉx薄膜を成
長させることは困難である。ＤＣＳベースのプロセスの
別の問題は、堆積の初期段階（つまり、堆積されるＷＳ
ｉx薄膜と基板、もしくはその上にＷＳｉx薄膜が堆積さ
れる他の層との界面付近−−この領域はしばしば「界面
領域」と称される）では、堆積薄膜中にタングステンが
多く存在する（タングステンリッチになる）傾向であ
る。この問題は図２（ａ）に示されており、それはある
先行技術におけるＤＣＳによるＷＳｉx薄膜中のケイ素
とタングステンの比を示すグラフである。この先行技術
のＤＣＳによるＷＳｉx薄膜では、図２（ａ）に示すよ
うに、ケイ素／タングステン比（線６０）は薄膜界面付
近でかなり低下する。かかるタングステンリッチ界面層
の形成は、処理の最終段階における完全に処理済みのウ
ェーハの焼なまし中にＷＳｉx層の層間剥離を生じさせ
得る。更に、下にあるポリシリコン層からケイ素が不足
したＷＳｉx層へのケイ素原子の原子移動により、空隙
が作られることがある。かかるケイ素の原子移動は素子
の性能に悪影響を及ぼし得る。
【０００６】更にＤＣＳベースのＷＳｉx薄膜の別の問
題は、下記に説明するように、ある場合には堆積薄膜の
シート抵抗に変動があることである。ＤＣＳによりＷＳ
ｉx薄膜を堆積させる際に、ｎ個のウェーハ（一部のプ
ロセスではｎは１５〜２５である）を処理し、それから
チャンバ洗浄ステップを開始することが一般的であり、
この洗浄ステップは次のｎ個のウェーハのバッチを処理
する前に、チャンバの内壁から付着したＷＳｉxを除去
する。更に、ｎ個のウェーハを処理する前に、洗浄ステ
ップの後でチャンバを「枯らす」ことが一般的である。
枯らしは基板を置かずにチャンバ内にＷＳｉx薄層を堆
積させることによって行われる。この枯らし層は洗浄ス
テップの後、チャンバ壁に残るかもしれない汚染物及び
残留物を被覆し、これらの汚染物が次のＷＳｉx堆積ス
テップの邪魔をするのを防止する助けをする。かかる枯
らしステップの例はアプライド・マテリアルズ社に譲渡
された米国特許第５，４８２，７４９号に記載されてい
る。
【０００７】シート抵抗の変動は、例えば、ｎ個の基板
の処理中に、しばらくの間堆積チャンバがアイドル状態
である（つまり、基板を処理していない）場合に発生す
る。この問題は図２（ｂ）に示されており、図２（ｂ）
において線７０は洗浄ステップと枯らしステップの後連
続してウェーハの上に堆積されたＷＳｉx薄膜の抵抗率
（ρ）を示している。図２（ｂ）に示すように、アイド
ル期間７５（これは、例えば、システムの故障のために
発生するかもしれない）の後に処理される基板上に堆積
されたＷＳｉx層の第１結合層は次の堆積層、及び前の
堆積層より低い抵抗率を持つ。この問題は「アイドル効
果」と称されている。
【０００８】界面領域におけるＳｉ／Ｗ比を増加し、ア
イドル効果を低減するために一部の製造業者が取るある
ステップは、ＷＳｉx核生成及び堆積ステップの前に、
モノシラン処理ステップ（「ＭＳ浸漬」とも称される）
を採用することである。ＭＳ浸漬ステップにおいて、続
くＷＳｉx堆積のための付加的なケイ素を提供するため
に、ＳｉＨ4がチャンバに導入される。ＭＳ浸漬ステッ
プについては、１９９４年９月２７日に出願され、本発
明の譲受人であるアプライド・マテリアルズ社に譲渡さ
れた、米国特許出願０８／３１４，１６１号に詳細に記
載されている。当該出願はあらゆる目的のために参照文
献とすることで本明細書に内挿される。
【０００９】堆積プロセスの１段階として、かかるＭＳ
浸漬ステップで堆積されたＷＳｉx薄膜は、その界面層
において改良されたＳｉ／Ｗ比を持ち、アイドルタイム
後に処理された基板上に層が堆積される場合に少ない抵
抗率変動を示す。例えば、抵抗率の変動はＭＳ浸漬ステ
ップの後堆積されるＷＳｉx層により減少される（図２
（ｂ）の破線７２）。また、ＷＳｉx層がノンドープも
しくは低濃度ドープのポリシリコン層上に堆積される用
途においては、ＭＳ浸漬ステップで堆積される薄膜のＳ
ｉ／Ｗ比は、図２（ａ）において線６２で示されるよう
に改良される。これらのＷＳｉx薄膜は多くのアプリケ
ーションに利用できる。
【００１０】これらの改良が重要である一方、他のアプ
リケーションのために更なる改良が望まれる。例えば、
ＭＳ浸漬ステップはリンでドーピングされたポリシリコ
ン上に堆積されるＷＳｉx薄膜のＳｉ／Ｗ比を改良する
にはあまり効果がない（図２（ａ）において点線６４で
示されている）。このようなケースでは、ドーピングさ
れたポリシリコンからのリンが次に導入されるＷＦ6の
分解に触媒効果を持つと考えられる。このように、ＷＳ
ｉx薄膜がリンで高濃度にドーピングされたポリシリコ
ン（例えば、約2．0×1020ａｔｏｍｓ／ｃｍ3のリン濃
度を持つポリシリコン）上に堆積される場合、タングス
テンリッチの界面層が形成されやすい。更に、改良され
たとは言え、アイドル効果による抵抗率の変動は、非常
に小さなサイズを特徴とするプロセスのためにはまだま
だ大きい。これらのプロセスにおいては、かかる変動を
避けるために、チャンバはアイドル期間の後前もって再
枯らし処理される。
【００１１】従って、ＷＳｉx薄膜の堆積及び特にＤＣ
ＳベースのＷＳｉx薄膜の堆積の改良が望まれており、
絶えず研究されている。
【００１２】本発明は改良されたＷＳｉx層を形成する
ための方法及び装置を提供することを課題とする。本発
明の方法は特にＤＣＳベースのＷＳｉxアプリケーショ
ンに適用できるが、他のＷＳｉx堆積方法においても使
用され得る。
【００１３】
【課題を解決するための手段】本発明により堆積される
ケイ化タングステン薄膜は薄膜界面において改良された
Ｓｉ／Ｗ比を持つ。改良されたＳｉ／Ｗ比は、当業者が
作用するであろうと考えることに対して反直観的である
方法で達成され、本発明者達がＳｉ／Ｗ比もしくはアイ
ドル効果のいずれにも関連しない別の問題を解決しよう
とする努力においてアプローチを試みた時に単に作用す
ることが見い出された。発明者達が工夫した方法は元の
問題を解決しなかったが、その方法で堆積された薄膜
は、リン等のドーパントで高濃度にドープされたシリコ
ン基板上にＷＳｉx層が堆積される場合にも、界面にお
ける改良されたＳｉ／Ｗ比が得られることを発見した。
更に、発明者達は本発明がアイドル効果によるシート抵
抗率の変動をかなり減少させることを見い出した。
【００１４】本発明はフッ素含有量が１×１０18ａｔｏ
ｍｓ／ｃｍ3以下、好ましくは１×１０17ａｔｏｍｓ／
ｃｍ3以下のＷＳｉx層を対象としている。ＷＳｉx層が
使用される用途においては、この層は５００〜２０００
オングストロームまでの間の厚さで堆積されるのが一般
的である。本発明の方法を使用して、ＷＳｉx薄膜のケ
イ素／タングステン比に対して高度の制御を得ることが
可能である。好ましくは、本発明により堆積されるＷＳ
ｉx層は、ＷＳｉx層の全厚みを通してほぼ均一なケイ素
／タングステン比を示す。「ほぼ均一」とは、ＷＳｉx
層の各層内の平均ケイ素／タングステン比が、ＷＳｉx
層の厚み全体に渡る平均バルク値の±１０％の間である
ことを意味する。典型的に、ケイ素／タングステン比の
平均バルク値は２．０から２．８の間である。より好ま
しくは、平均値は２．２から２．６の間である。ＷＳｉ
x層はドープ／ノンドープのポリシリコン層、ドープ／
ノンドープのシリコン基板及びドープ／ノンドープの酸
化ケイ素層または他の層上にそのような略均一の方法で
堆積され得る。
【００１５】一実施形態においては、ＷＳｉx薄膜は多
重ステップの化学蒸着法を使用して堆積される。堆積プ
ロセスの第１ステップは、ＷＦ6が堆積チャンバに導入
される前処理ステップを含む。次に、ＷＦ6の導入が停
止され、ケイ素含有ガス、例えば、ＳｉＨ4がチャンバ
に導入される。最後に、第３ステップの間に、ＳｉＨ4
流入が停止され、ＤＣＳとＷＦ6がチャンバに導入され
て、基板上にケイ化タングステン層を堆積させる。
【００１６】
【発明の実施の形態】本発明のこれらの態様及び他の態
様、及びその利点と特徴について、添付図面を参照し
て、以下に詳細に説明する。
【００１７】Ｉ． イントロダクション 本発明は、ＷＳｉx層の堆積前の前処理ステップとし
て、ＷＦ6等のタングステン含有ガスを堆積チャンバに
導入することによって、改良されたケイ化タングステン
薄膜の堆積を可能にする。本発明の方法によって堆積さ
れる薄膜は、0．35ミクロン以下の線幅を有する集積回
路の製作に使用するのに適している。更に、本発明は従
来のデザインのＣＶＤチャンバにおいてＷＳｉx薄膜を
堆積するためにも使用できる。
【００１８】II． 具体例としてのＣＶＤリアクタチャ
ンバ 図３は本発明によるケイ化タングステン層を堆積するこ
とができる真空チャンバ１１５を有する簡略化された平
行平板化学蒸着法（ＣＶＤ）システム１００の一実施形
態を示す。ＣＶＤシステム１００はガス分配マニホルド
１１１を含み、マニホルド１１１内の貫通孔を通して、
チャンバの堆積領域内のサセプター１１２の上に置かれ
たウェーハ（図示せず）にプロセスガスを拡散させる。
サセプター１１２は高度に熱反応性であり、支持台１１
３の上に装着されているので、サセプター１１２（及び
サセプター１１２の上面に支持されたウェーハ）を、下
部ローディング／オフローディング位置とマニホルド１
１１に近接した上部処理位置１１４の間を制御可能に動
かすことができる。中央ボード（図示せず）はウェーハ
の位置に関する情報を提供するセンサを含む。
【００１９】サセプター１１２とウェーハが処理位置１
１４にある時、それらは複数の間隔を開けて配置され、
環状の真空マニホルド１２４へと排気する孔１２３を有
するバッフルプレート１１７に囲まれている。堆積ガス
及びキャリヤガスは、供給ライン１１８を介して混合シ
ステム１１９に供給され、そこでそれらのガスが混合さ
れ、マニホルド１１１に送られる。更に、場合によって
は、堆積ガス及びキャリヤガスをライン１１８から直接
マニホルド１１１に向けることも可能であり、望まし
い。かかる場合には、ガス混合システム１１９をバイパ
スする。
【００２０】図６に示されるように、全体で３つのガス
供給ライン１１８がある。第１のライン（１１８ａ）が
ケイ素含有ガス（例えば、ＤＣＳ源２０２からのＤＣ
Ｓ）をガス混合システム１１９に供給する一方、第２の
ライン（１１８ｂ）がＷＦ6源２０４からＷＦ6を混合シ
ステムに供給する。各ライン１１８ａ、１１８ｂに対し
て、ガス流を適当に安定化させ、混合システムへの２つ
のライン間のガス流を平衡させるためのプロセスで、キ
ャリヤガス（例えばアルゴン源２０６、２０８からのア
ルゴン）を供給できる。かかるチャンバ１１５の上流で
のガス（ＤＣＳとＷＦ6）の混合は、チャンバ内におい
てより均一なガス分布を生ぜしめ、それによって堆積さ
れるＷＳｉx薄膜のより卓越した均一性を生じさせると
考えられる。第３のガス供給ライン１１８（ｃ）は不活
性パージガス（例えば、アルゴン源２１０からのアルゴ
ン）をチャンバの下部から導入し、サセプター１１２の
下のチャンバ領域に堆積ガスを近づけないようにする。
好適実施形態においては、付加的なケイ素源（例えば、
シラン）を付加的なガス源２１２から供給してもよい。
【００２１】一般に、各プロセスガス用の供給ライン１
１８は、（ｉ）チャンバへのプロセスガス流を自動的も
しくは手動で遮断するために使用できる安全遮断弁（図
示せず）、及び（ii）供給ラインを流れるガスもしくは
液体の流量を測定する質量流量コントローラ１２０を具
備する。プロセスにおいて有毒ガスを使用する場合、従
来の構成では各ガス供給ラインにそれぞれ数個の安全遮
断弁を配置する。ガス混合システム１１９への堆積ガス
及びキャリヤガスの供給レートは、液体／ガス質量流量
コントローラ１２０及び／もしくは弁によって制御され
る。処理中に、マニホルド１１１に供給されるガスは、
矢印１２１で示されるように、層流でウェーハ表面に向
かって、ウェーハ表面に均一な放射状分布で排出され
る。その後、排気システムによりポート１２３を介し
て、ガスは環状の真空マニホルド１２４へと排気され、
そして（図示しない）真空ポンプシステムによって排気
ライン１３１から排気される。排気ライン１３１を通し
て放出されるガスの量は絞り弁１３２によって制御され
る。
【００２２】ＣＶＤシステム１００において実施される
堆積プロセスまたは次の洗浄プロセスは、熱プロセスも
しくはプラズマ向上プロセスのいずれであってもよい。
プラズマプロセスでは、ＲＦ電源１２５からマニホルド
１１１に印加されるＲＦエネルギーによって、制御され
たプラズマがウェーハに隣接して形成される。マニホル
ド１１１はまたＲＦ電極でもあり、一方サセプター１１
２は接地される。ＲＦ電源１２５は単一もしくは混合周
波数のＲＦ電力（もしくは他の所望の変形）をマニホル
ド１１１に供給し、チャンバ１１５に導入される反応性
核種の分解を促進する。
【００２３】熱は外部ランプモジュール１２６によって
分配される。外部ランプヒーターモジュール１２６は石
英窓１２８を通してサセプター１１２の環状の外周部分
へと、平行化された環状パターンの光１２７を供給す
る。かかる熱分布はサセプターの自然熱損失パターンを
補正し、堆積をもたらすためにサセプターとウェーハの
急速で均一な加熱を行う。
【００２４】典型的には、チャンバライニング、ガス分
布マニホルドフェースプレート、支持台１１３、及び他
の様々なリアクタ装置の全てが、アルミニウムもしくは
陽極処理アルミニウム等の材料から作られる。かかるＣ
ＶＤ装置の例は、Ｃｈａｎｇらに対して付与され、本発
明の出願人であるアプライド・マテリアルズ社に譲渡さ
れた、”Thermal CVD／PECVD Reactor and Use for The
rmal Chemical VaporDeposition of Silicon Dioxide a
nd In situ Multi−step Planarized Process”（熱的
ＣＶＤ／ＰＥＣＶＤ反応器及び二酸化ケイ素の熱的化学
蒸着法のための使用法、及び現場多重ステップ平坦化プ
ロセス）と題された米国特許第５，０００，１１３号に
記載されており、当該特許はあらゆる目的のために参照
文献とすることで本明細書に挿入される。
【００２５】モーター（図示せず）が処理位置１１４と
下部のウェーハローディング位置の間でサセプター１１
２を上下させる。モーターと光学センサを使用して、絞
り弁１３２及びサセプター１１２のような移動可能な機
械部品の位置を動かし、決定する。供給ライン１１８、
ガス吐出システム、絞り弁１３２、ＲＦ電源１２５、及
びランプマグネットドライバーに接続されるヒーター、
モーター、弁もしくはフローコントローラ１２０は全て
制御ライン１３６を介してシステムコントローラ１３４
によって制御されるが、その一部だけを図示している。
【００２６】システムコントローラ１３４はＣＶＤマシ
ンの全ての動作を制御する。システムコントローラは、
メモリ１３８等のコンピューターで読取り可能な媒体に
記憶されたコンピュータープログラムであるシステム制
御ソフトウエアを実行する。好ましくは、メモリ１３８
はハードディスクドライブであってよいが、メモリ１３
８は他の種類の記憶装置であってもよい。コンピュータ
ープログラムは、タイミング、ガス混合、チャンバ圧
力、チャンバ温度、ＲＦ電力レベル、サセプター位置、
及び特定のプロセスの他のパラメーターを変更する命令
セットを含む。もちろん、例えば、フロッピーディスク
または他の別の適当なドライブを含む別の記憶装置に記
憶されるもののような他のコンピュータープログラムも
プロセッサー１３４を操作するために使用できる。
【００２７】好適実施形態では、システムコントローラ
はハードディスクドライブ（メモリ１３８）、フロッピ
ーディスクドライブ及びカードラックを含む。カードラ
ックはシングルボードコンピュータ（ＳＢＣ）プロセッ
サー１３７、アナログデジタル入力／出力ボード、イン
ターフェイスボード及びステッパモータコントローラボ
ードを含む。ＣＶＤシステム１００の様々な部品は、ボ
ード、カードケージ及びコネクターの寸法やタイプを規
定するＶｅｒｓａ Ｍｏｄｕｌａｒ Ｅｕｒｏｐｅａｎｓ
（ＶＭＥ）基準に準拠している。ＶＭＥ基準は更に、
１６ビットのデータバス及び２４ビットのアドレスバス
を有するバス構造も規定している。
【００２８】ユーザーとプロセッサー１３４間のインタ
ーフェイスは図４に示されるようにＣＲＴモニター１５
０ａ及びライトペン１５０ｂを介して行われる。ここで
図４は、１つ以上のチャンバを含むことができる、多重
チャンバシステムのシステムモニターとＣＶＤシステム
１００を示す簡略図である。好適実施形態では、２つの
モニター１５０ａが使用され、１つはオペレーター用の
クリーンルームの壁面に取り付けられ、他の１つはサー
ビス技術者用の壁内に取り付けられる。両モニター１５
０ａは同じ情報を同時に表示するが、一方のライトペン
１５０ｂだけが使用可能である。ライトペン１５０ｂ
は、ペン先にある光センサでＣＲＴ表示が発する光を検
出する。特定の画面または機能を選択するためには、オ
ペレーターは表示画面の所定範囲に触れ、ペン１５０ｂ
上のボタンを押す。オペレーターが触れた範囲はそのハ
イライト色が変わるか、あるいは新しいメニューまたは
画面が表示され、ライトペンと表示画面間の通信を確認
する。もちろん、ユーザーがプロセッサー１３４と通信
するために、キーボード、マウス、もしくは他のポイン
ティングあるいは通信デバイス等の他の機器をライトペ
ン１５０ｂの代わりに、あるいはライトペン１５０ｂに
加えて使用してもよい。
【００２９】薄膜を堆積するためのプロセスは、プロセ
ッサー１３４によって実行されるコンピュータープログ
ラムの成果を用いて実施できる。コンピュータープログ
ラムコードは、68000アセンブリ言語、Ｃ、Ｃ＋＋、パ
スカル、フォートラン等の、従来からある任意のコンピ
ューター判読可能なプログラミング言語で書くことがで
きる。適当なプログラムコードは、従来のテキストエデ
ィターを使用して１つのファイルもしくは複数のファイ
ルに入力され、コンピューターのメモリシステム等のコ
ンピューターが使用可能な媒体に記憶されるか組み込ま
れる。入力されたコード文が高レベル言語である場合、
コードはコンパイルされ、生成されたコンパイラーコー
ドが予めコンパイルされたウインドウライブラリールー
チンのオブジェクトコードとリンクされる。リンクさ
れ、コンパイルされたオブジェクトコードを実行するた
めに、システムユーザーはオブジェクトコードを呼び出
す、つまり、コンピューターシステムにそのメモリにコ
ードをロードさせ、プログラムによって特定されるタス
クを遂行するためＣＰＵがメモリからコードを読み出し
て実行する。
【００３０】図５は、特定の実施形態における、システ
ム制御ソフトウエア、コンピュータープログラム１７０
の階層的制御構造を図示するブロック図である。ユーザ
ーはライトペンインターフェイスを使用して、ＣＲＴモ
ニター上に表示されるメニューまたはスクリーンに応じ
て、プロセス選択サブルーチン１７３にプロセスセット
番号とプロセスチャンバ番号を入力する。プロセスセッ
トとは特定のプロセスを実行するために必要なプロセス
パラメーターの所定のセットであり、予め定義されたセ
ット番号によって識別される。プロセス選択サブルーチ
ン１７３は、所望のプロセスを遂行するためにプロセス
チャンバを操作するのに必要となる（ｉ）所望のプロセ
スチャンバと、（ii）所望のプロセスパラメーターのセ
ットを識別する。特定のプロセスを遂行するためのプロ
セスパラメーターは、例えば、プロセスガス組成、流量
等のプロセス状態に関連し、温度、圧力、ＲＦ電力レベ
ル及びチャンバ壁温度等がレシピ形式でユーザーに示さ
れる。プロセスレシピによって特定されるパラメーター
は、ライトペン／ＣＲＴモニターインターフェイスを利
用して入力される。
【００３１】プロセス監視信号は、システムコントロー
ラのアナログ入力及びデジタル入力ボードによって供給
され、プロセス制御信号はＣＶＤシステム１００のアナ
ログ出力およびデジタル出力ボードから出力される。
【００３２】プロセスシーケンササブルーチン１７５
は、同定されたプロセスチャンバとプロセスパラメータ
ーセットをプロセスセレクタサブルーチン１７３から受
け取り、様々なプロセスチャンバの操作を制御するプロ
グラムコードからなる。複数のユーザーがプロセスセッ
ト番号とプロセスチャンバ番号を入力することができ、
あるいは一人のユーザーが複数のプロセスセット番号と
プロセスチャンバ番号を入力することができ、その結果
シーケンササブルーチン１７５は、所望の順序で選択さ
れたプロセスのスケジュールをたてる働きをする。好ま
しくは、シーケンササブルーチン１７５は（ｉ）チャン
バが使用されているかどうかを判断するためにプロセス
チャンバの操作を監視するステップと、（ii）使用中の
チャンバにおいてどのプロセスが実行されているかを判
断するステップと、（iii）空いているプロセスチャン
バと実施すべきプロセスタイプに基づいて、所望のプロ
セスを実行するステップと、を実行するためのプログラ
ムコードを含む。ポーリング等のプロセスチャンバを監
視する従来の方法を使用することができる。どのプロセ
スを実行すべきかのスケジュールを組む場合、選択され
たプロセスに対する望ましいプロセス状態と使用中のプ
ロセスチャンバの現在の状態を比較して考慮するよう、
あるいはユーザー毎にが入力したリクエストの「エー
ジ」、もしくはスケジュールの優先度を決定するために
システムプログラマーが含みたいと望む他の関連要素を
考慮するよう、シーケンササブルーチン１７５を設計す
ることができる。
【００３３】シーケンササブルーチン１７５が次にどの
プロセスチャンバ及びプロセスセットの組み合わせを実
行するかを決定すると、シーケンササブルーチン１７５
は、シーケンササブルーチン１７５によって決定される
プロセスセットに従って、プロセスチャンバ１１５にお
いて多重処理タスクを制御するチャンバマネージャサブ
ルーチン１７７ａ〜ｃに特定のプロセスセットパラメー
ターを送ることによって、プロセスセットを実行する。
例えば、チャンバマネージャサブルーチン１７７ａはプ
ロセスチャンバ１１５においてＣＶＤプロセス及びプラ
ズマ洗浄プロセス操作を制御するプログラムコードから
なる。チャンバマネージャサブルーチン１７７はまた選
択されたプロセスセットを実施するために必要なチャン
バ部品の操作を制御する様々なチャンバ部品サブルーチ
ンの実行を制御する。チャンバ部品サブルーチンの例と
しては、基板位置決めサブルーチン１８０、プロセスガ
ス制御サブルーチン１８３、圧力制御サブルーチン１８
５、ヒーター制御サブルーチン１８７、及びプラズマ制
御サブルーチン１９０がある。当業者であれば、プロセ
スチャンバ１１５においてどういったプロセスの実施を
望むかに応じて、他のチャンバ制御サブルーチンを含む
ことができることが容易に認識できるであろう。操作
時、チャンバマネージャサブルーチン１７７ａは実行中
の特定のプロセスセットに従って、プロセス成分サブル
ーチンを選択的にスケジューリングするか、もしくは呼
び出す。チャンバマネージャサブルーチン１７７ａは、
シーケンササブルーチン１７５が次にどのプロセスチャ
ンバ１１５及びプロセスセットを実行すべきかのスケジ
ュールを作成するのと同じように、プロセス成分サブル
ーチンをスケジューリングする。典型的に、チャンバマ
ネージャサブルーチン１７７ａは様々なチャンバ部品を
監視するステップ、実行すべきプロセスセット用のプロ
セスパラメーターに基づいてどの部品を操作する必要が
あるかを判断するステップ、及び監視及び判断ステップ
に応じてチャンバ部品サブルーチンを実行させるステッ
プを含む。
【００３４】次に、図５を参照して特定のチャンバ部品
サブルーチンの動作について説明する。基板位置決めサ
ブルーチン１８０は、基板をサセプター１１２上にロー
ドし、チャンバ１１５内で随意に基板を所望の高さに持
ち上げて、基板とガス分配マニホルド１１１間の間隔を
制御するために使用されるチャンバ部品を制御するプロ
グラムコードからなる。基板がプロセスチャンバ１１５
にロードされると、サセプター１１２が基板を受け取る
ために下げられ、その後、サセプター１１２がチャンバ
内で所望の高さに上げられて、ＣＶＤプロセスの間、ガ
ス分配マニホルドから第１の距離もしくは間隔に基板を
維持する。動作時、基板位置決めサブルーチン１８０
は、チャンバマネージャーサブルーチン１７７ａから伝
達される支持台の高さに関するプロセスセットパラメー
ターに応じて、サセプターの移動を制御する。
【００３５】プロセスガス制御サブルーチン１８３は、
プロセスガスの組成と流量を制御するプログラムコード
を有する。プロセスガス制御サブルーチン１８３は、安
全遮断弁の開閉位置を制御し、所望のガス流量を得るた
め質量流量コントローラを上下にランプ制御する。プロ
セスガス制御サブルーチン１８３は、全てのチャンバ部
品サブルーチンと同様に、チャンバマネージャサブルー
チン１７７ａによって呼び出され、所望のガス流量に関
するプロセスパラメーターをチャンバマネージャサブル
ーチンから受け取る。典型的に、プロセスガス制御サブ
ルーチン１８３はガス供給ラインを開くことによって作
動し、（ｉ）必要な質量流量コントローラを読み出し、
（ii）その示度をチャンバマネージャサブルーチン１７
７ａから受け取った所望の流量と比較し、（iii）必要
に応じて、ガス供給ラインの流量を調節することを繰り
返し行う。更に、プロセスガス制御サブルーチン１８３
は危険な流量でないかどうかガス流量を監視し、危険な
状態が検出された場合には、安全遮断弁を作動させるス
テップを含む。
【００３６】いくつかのプロセスでは、チャンバ内に反
応性のプロセスガスが導入される前に、チャンバ内の圧
力を安定させるためにアルゴン等の不活性ガスをチャン
バ１１５に流入させる。これらのプロセスに対しては、
プロセスガス制御サブルーチン１８３は、チャンバ内の
圧力の安定化のために必要な時間の間、チャンバ１１５
に不活性ガスを流入させるステップを含むようにプログ
ラムされ、それから上記のステップが実施される。加え
て、プロセスガスが液体前駆物質、例えば、テトラエチ
ルオルトシラン（”ＴＥＯＳ”）から気化される場合、
プロセスガス制御サブルーチン１８３は、バブラー部分
中の液体前駆体中にヘリウム等の放出ガスを通過させて
泡立たせるステップ、あるいはヘリウム等のキャリヤガ
スを液体噴射システムに導入するステップを含むように
書かれるであろう。バブラーをこのタイプのプロセスに
使用する場合、プロセスガス制御サブルーチン１８３
は、所望のプロセスガス流量を得るために、放出ガスの
流れ、バブラー内の圧力、及びバブラー温度を調節す
る。上述のように、所望のプロセスガス流量はプロセス
パラメーターとしてプロセスガス制御サブルーチン１８
３に伝達される。更に、プロセスガス制御サブルーチン
１８３は、所与のプロセスガス流量に対する必要な値を
含む蓄積された表にアクセスすることによって、所望の
プロセスガス流量に必要な放出ガス流量、バブラー圧
力、及びバブラー温度を得るステップを含む。必要な値
が得られたなら、放出ガス流量、バブラー圧力、及びバ
ブラー温度が監視され、必要な値と比較され、それに従
って調節される。
【００３７】圧力制御サブルーチン１８５は、チャンバ
の排気システム１１５内の絞り弁の開放度を調節するこ
とによってチャンバ１１５内の圧力を制御するためのプ
ログラムコードからなる。絞り弁の開放度は、全体のプ
ロセスガス流、プロセスチャンバの大きさ、及び排気シ
ステム１１５に対するポンプ設定圧力に関連して、チャ
ンバ圧力を所望のレベルに制御するよう設定される。圧
力制御サブルーチン１８５が呼び出されると、所望の、
もしくは目標の圧力レベルがチャンバマネージャサブル
ーチン１７７ａからパラメータとして受け取られる。圧
力制御サブルーチン１４７は、チャンバに接続される１
つ以上の従来の圧力計測計の値を読み出し、測定値を目
標圧力と比較し、記憶されている圧力表から目標圧力に
対応するＰＩＤ（比例、積分、微分）値を入手し、圧力
表から入手したＰＩＤ値に従って絞り弁を調節する。あ
るいは、チャンバ１１５を所望の圧力に調節するため
に、特定の開放度に絞り弁を開閉するよう、圧力制御サ
ブルーチン１８５に書き込むことができる。
【００３８】ヒーター制御サブルーチン１８７は基板１
２０加熱のために使用されるランプモジュールの温度を
制御するためのプログラムコードからなる。ヒーター制
御サブルーチン１８７もチャンバマネージャサブルーチ
ン１７７ａから呼び出され、目標、もしくは設定温度パ
ラメーターを受け取る。ヒーター制御サブルーチン１８
７は、サセプター１１２内に位置する熱電対の電圧出力
を測定することによって温度を測定し、測定した温度を
設定温度と比較し、設定温度を得るためにランプモジュ
ール１２６に印加される電流を増大もしくは減少させ
る。温度は、測定された電圧から記憶された変換表内の
対応する温度を調べる、あるいは４次多項式を使用して
計算することによって得られる。サセプター１１２を加
熱するために放射ランプを使用する場合、ヒーター制御
サブルーチン１８７がランプに印加される電流の上下へ
のランプを漸進的に制御する。漸進的な上下へのランプ
制御により、ランプの寿命と信頼性を増大させる。加え
て、プロセスの安全性コンプライアンスを検出するため
に、内蔵式フェイルセーフモードを具備することがで
き、またプロセスチャンバ１１５が適正に調整されてい
ない場合、ランプモジュール１２６の操作を止めること
ができる。
【００３９】プラズマ制御サブルーチン１９０は、チャ
ンバ１１５においてプロセス電極に印加される低周波及
び高周波のＲＦ電力レベルを設定し、また使用される低
周波ＲＦ周波数を設定するプログラムコードからなる。
前述のチャンバ部品サブルーチンと同様に、プラズマ制
御サブルーチン１９０はチャンバマネージャサブルーチ
ン１７７ａから呼び出される。
【００４０】上述のリアクタの説明は主として説明を目
的としたものであり、電子サイクロトロン共鳴（ＥＣ
Ｒ）プラズマＣＶＤ装置、誘導結合ＲＦ高密度プラズマ
ＣＶＤ装置等の他のＣＶＤ装置も使用できる。加えて、
サセプターデザイン、ヒーターデザイン、ＲＦ電力周波
数、ＲＦ電力接続位置等の変形等、上記システムの変形
も可能である。例えば、ウェーハを抵抗加熱されたプラ
テンによって支持、加熱することができる。本発明の層
及びかかる層を形成する方法は、特定の装置もしくは特
定の励起方法に制限されない。
【００４１】III． 安定したケイ化タングステン薄膜
の堆積 本発明の方法は、上記の具体例として示したＣＶＤチャ
ンバ等の基板処理チャンバにおいて、改良されたＷＳｉ
x薄膜を堆積するために使用できる。本方法は特にＤＣ
Ｓ及びＷＦ6前駆体ガスから堆積されたＷＳｉx薄膜の特
性を改良するために適用できるが、他の方法で堆積され
たＷＳｉx薄膜の特性を改良するためにも適用できる。
【００４２】図７は１５００オングストロームのＷＳｉ
x層を堆積するために使用される本発明の好適なプロセ
スを示している。可能な限り下記の説明において図３〜
６の具体例のチャンバの適切な要素を参照して用いられ
たのと同じ参照番号を使用する。このプロセスはＣＶＤ
システム１０のメモリ３８に蓄積されるコンピューター
プログラムを使用して実施され、また制御される。
【００４３】図７における第１のステップは、ウェーハ
を５５０℃の処理温度にまで加熱するために使用される
加熱ステップ（ステップ４０５）であり、この温度は後
続の堆積ステップ（ステップ４１０〜４５０）の間中維
持される。更に、ステップ４０５において、アルゴンが
ガスライン１１８ａ、１１８ｂ及び１１８ｃを介して、
各々４００、４００、７００ｓｃｃｍの流量でチャンバ
内に導入され、チャンバ内の圧力は絞り弁１３２を調節
することによって、３ｔｏｒｒに設定される。ステップ
４０５の完了と同時に、ＷＦ6処理ステップ（ステップ
４１０）が行われ、そこではＷＦ6が微小流量（１．０
ｓｃｃｍ）でチャンバ１１５に５秒間導入される。この
ＷＦ6処理ステップは本発明の鍵である。このステップ
は基板表面に付加的なタングステン原子を供給し、成長
する薄膜に組み込まれるタングステンの量を減少させ
る。この説明は直観に反しているように思われるが、そ
の有用性を立証する実験と共にそれがどのように作用す
るかの説明をより詳細に下記に記す。
【００４４】ステップ４１０の完了後、アルゴン導入は
続くが、ＷＦ6のフローはパージステップ（ステップ４
１５）で停止され、このステップでは、ＷＦ6とステッ
プ４２０において続いて導入されるＳｉＨ4との望まし
くないガス反応を防止するために、残留するＷＦ6が洗
い流される。このパージステップは１０秒間続く。ステ
ップ４２０（ＭＳ浸漬ステップ４２０）では、４００ｓ
ｃｃｍの流量で約３０秒間ＳｉＨ4がガスライン１１８
ａを介して導入され、ライン１１８ａを通るアルゴンフ
ローが停止される。
【００４５】次に、薄膜の核生成が始まり、それは２つ
の別々のステップ、ステップ４２５とステップ４３０を
含む。ステップ４２５では、絞り弁１３２が５０％開か
れ、圧力を３ｔｏｒｒから１．５ｔｏｒｒに急低下させ
る。ライン１１８ｂを介して、３．５ｓｃｃｍの流量で
ＷＦ6が導入され、５００ｓｃｃｍで導入されたアルゴ
ンと混合される。ＳｉＨ4のフローが停止され、代わり
にＤＣＳがライン１１８ａを通して１７５ｓｃｃｍの流
量で導入され、３００ｓｃｃｍで導入されたアルゴンと
混合される。このステップは５秒間続く。ステップ４３
０によって、圧力が１．５ｔｏｒｒに達しており、全て
のガスフローは１５秒間続けられる。薄膜の大部分はス
テップ４３５において堆積される。このステップでは、
圧力を更に１．０ｔｏｒｒまで低下させる一方、他のパ
ラメーターは無変更である。この好ましいプロセスにお
いて、堆積を５８秒間実施し、基板上に１５００オング
ストロームの薄膜を堆積する。
【００４６】堆積が完了した後、パージステップ（ステ
ップ４４０）を３秒間実施し、ここでライン１１８ａの
アルゴンフローと共にＷＦ6フローが停止される。ライ
ン１１８ａでＤＣＳを導入する流量を３００ｓｃｃｍま
で上昇させ、ライン１１８ｂでアルゴンを導入する流量
を３００ｓｃｃｍまで低下させる。パージステップ４４
０の完了後、１０秒間のＭＳ処理ステップを実行し（ス
テップ４４５）、それによって堆積された薄膜の応力を
減少させる。ＭＳ処理ステップは、ＤＣＳの導入の停止
と、その代わりにＳｉＨ4を３００ｓｃｃｍの流量で導
入することを含む。最後に、ライン１１８ａのＳｉＨ4
フローが３００ｓｃｃｍのアルゴンフローと置き換えら
れ、絞り弁を５秒間全開する最後のパージステップ（ス
テップ４５０）が行われ、チャンバを洗浄する。この好
適プロセスを下記の表１に要約して示す。
【００４７】
【表１】 図４を参照して説明し、また上記表１に記載したプロセ
スは、従来使用されてきたＷＳｉxプロセスと同じであ
るが、ステップ４１０（ＷＦ6処理ステップ）とステッ
プ４１５（パージステップ）を加える点が異なり、これ
らのステップは本発明の全ての実施形態において使用さ
れるとは限らない任意のステップである。
【００４８】下記に詳細に説明するように、ステップ４
１０の追加により、従来のＷＳｉx層より予想外にかな
り改良された薄膜特性を生じさせる。特に、本発明によ
り堆積される薄膜は、高いリン含有量（例えば、２×１
０20ａｔｏｍｓ／ｃｍ3）を有するポリシリコン層上に
ＷＳｉx層を堆積させる時でも、従来のプロセスにより
堆積されるＤＣＳベースのＷＳｉx層のように、薄膜界
面においてタングステンの量の増大を示すことがない。
更に、本発明により堆積される薄膜の抵抗率は、一時ア
イドルタイムを有し再枯らし処理もなされていないチャ
ンバ内でＷＳｉx薄膜を堆積させる場合でも相対的に不
変である。
【００４９】ＷＦ6処理ステップがこれらの特性を改良
する理由は完全に理解されていないが、この処理ステッ
プが薄膜表面にタングステン原子の非常に薄い層または
部分層（おそらく１原子以下の厚さの層）を提供すると
考えられる。タングステン原子は安定しており、基板表
面から脱離する可能性もない。したがって、これらのタ
ングステン原子は利用可能であり、ＭＳ浸漬ステップ
（ステップ４２０）からのケイ素原子と容易に反応し、
あるいは他の実施形態では、核生成ステップにおいて使
用されるケイ素源（例えば、ＳｉＨ4またはＤＣＳ）か
らのケイ素原子と容易に反応して、後続の堆積用のＷＳ
ｉxシード層を形成する。
【００５０】ＷＦ6処理ステップがなければ、ＭＳ浸漬
ステップがケイ素原子を基板表面に供給する。これらの
ケイ素原子が、ＷＳｉx薄膜の後続の堆積のために、
（おそらく２原子以下の厚さの）基部シード層を備える
と考えられる。しかし場合によっては、ケイ素原子はそ
れ自体ではあまり安定しておらず、薄膜界面から脱離す
る可能性があると考えられる。このようにして、界面層
のタングステン含有量を減少させることは重要ではある
が、薄膜界面の表面への付加的なケイ素の供給により、
全ての場合にこれが達成されるとは限らない。その代わ
りに、本願発明者達は、タングステン元素を薄膜界面に
提供することによって、界面層のタングステン含有量が
うまく減少することを見い出した。
【００５１】ＷＦ6処理ステップの長さは多数の要素に
依存して異なる。好ましくは、このステップは１秒〜６
０秒間続き、より好ましくは、３秒〜１０秒続く。ま
た、ＷＦ6のチャンバへの導入流量も変えることができ
る。好ましくは、ＷＦ6は０．０１〜５ｓｃｃｍの流量
で導入される。これらの数字は酸化ケイ素基板上へのＷ
Ｓｉx層の堆積に基づいている。好ましくは、ポリシリ
コン基板上に堆積されるＷＳｉx層にこの処理ステップ
を使用する場合はＷＦ6流量と時間は上記範囲の下端付
近になる。ポリシリコン基板を使用する場合にＷＦ6の
導入量が多すぎると、タングステンリッチ層が形成され
るかもしれない。チャンバに導入されるＷＦ6の総量
は、使用する基板に大きく依存する。ポリシリコン基板
に対しては、チャンバに導入されるＷＦ6の総量は、好
ましくはチャンバ体積の０．１ｐｐｍ〜５％の間であろ
う。より好ましくは、ＷＦ6の量は１〜１００ｐｐｍさ
らに好ましくは７〜５０ｐｐｍの間である。酸化ケイ素
基板に対する総量も同じであるが、但しＷＦ6量の上限
はない。如何に多くのＷＦ6が導入されても、核生成を
安定化する際に問題がないことが実験により判明した。
この処理ステップの間に、ガスフローを安定させるため
にＷＦ6ガスと共にアルゴンキャリヤガスを導入するこ
とが好ましいが、必ずしも必要ではない。アルゴンガス
フローは、ガスライン１１８ａと１１８ｂ間のフローを
均等化するような方法で、好ましくは１００〜１０００
ｓｃｃｍで導入される。
【００５２】いくつかの基板処理装置では、最適の結果
を得るためにＷＦ6の導入レートを充分低いレベルに正
確に制御することができない。例えば、上記の具体的な
システムでは、ＷＦ6フローを制御するために使用され
るＭＦＣは０．２ｓｃｃｍ及び３秒の最小制御可能値を
持っている。ある種のポリシリコン基板へのＷＦ6処理
ステップに対しては、これらのパラメータは充分ではな
い。なぜなら、タングステンリッチ層の形成を避けるに
は、０．１ｓｃｃｍ以下のＷＦ6流量が必要であるから
である。
【００５３】かかるシステムにおいて充分低いＷＦ6流
量を達成するために、ＷＦ6迂回ステップをステップ４
１０として使用できる。プロセスパラメータは上記で説
明したものと同じであるが、ステップ４１０においてＷ
Ｆ6とアルゴンガスをチャンバに導入するのではなく、
フォアラインに迂回させ、ステップ４１０におけるＷＦ
6流量を０．２ｓｃｃｍ（本システムにおいて最低の制
御可能量）に減少させる。ガスライン１１８ａ及び１１
８ｂでチャンバへの弁を閉じ、フォアラインへの弁を開
くことによってガスをフォアラインに迂回させる。この
時７００ｓｃｃｍの底部アルゴンパージだけをチャンバ
に導入する。このステップを５秒間続け、ライン１１８
ｂにＷＦ6とアルゴンを満たす。次に、ステップ４１５
においてＷＦ6フローを停止する一方、ライン内のアル
ゴンフローは無変更のままとする。
【００５４】この迂回ステップの背後にある考えは、非
常に微量のＷＦ6を一貫した制御可能な方法でチャンバ
に導入することである。ＷＦ6迂回ステップの間に、ガ
スライン１１８ｂはＷＦ6とアルゴンの混合物で満たさ
れる。これらのガスフローが安定すると、ガスライン内
部に含まれるＷＦ6量は選択されたＷＦ6流量で一定にな
る。パージステップでは、チャンバへの弁が開かれ、フ
ォアラインへの弁が閉じられ、ステップ４１０の完了後
ガスラインに残る残留ＷＦ6がアルゴンパージフローに
よってチャンバに運ばれる。
【００５５】この例では、残留ガスの量は約１００ｃｃ
であり、これはいくぶんはガスラインの長さ及び弁の位
置によって決定される。ＷＦ6／アルゴンフロー比は
０．２／４００であるから、実際にはＷＦ6はわずか
０．０５ｃｃがチャンバに導入される。初期のＷＦ6は
チャンバを迂回し、直接フォアラインに向けられる。か
かる迂回ステップを使用する場合、前の任意のパージス
テップ４１５でＷＦ6ガスがチャンバに導かれる。チャ
ンバに導入されるＷＦ6の量は、ＷＦ6迂回ステップにお
けるＷＦ6／アルゴン比を変更することによって制御で
きる。その量は、ライン１１８ｂのガスフローが安定し
た後、そしてパージステップ４１５の開始直前（例え
ば、１〜２秒前）の時間に、チャンバへの弁を開くこと
によっても制御できる。
【００５６】以上の実施形態では、ステップ４１０及び
他のステップにおけるタングステン源としてＷＦ6を使
用すると説明してきたが、ＷＣＩ6、ＷＯＦ4、ＷＯＣＬ
4、Ｗ（ＣＯ）6等の他のタングステン源を使用すること
もできる。本発明はタングステンの特定のガスもしくは
液体源に制限されない。更に、ＭＳ浸漬／処理ステップ
４２０、４４５においてケイ素源としてＳｉＨ4を使用
すると説明してきたが、その代わりにＤＣＳまたは他の
ケイ素源を使用することができる。加えて、様々なガス
が導入される流量及び割合、圧力範囲、温度範囲、プロ
セス時間及びＷＦ6処理ステップ及び他のステップの好
適なプロセスに関連して上述の他の堆積パラメータを適
当に変えることができる。これらのパラメーターの変更
が他の特性の中でも、薄膜の均一性、応力及び堆積率に
影響を及ぼす。更に、かかる変更は薄膜に組み込まれる
ケイ素／タングステン比にも影響を及ぼす。好ましくは
パラメータは少なくとも１００オングストローム／分、
より好ましくは、少なくとも５００オングストローム／
分の堆積率で薄膜を堆積するように選択される。更に、
これらのパラメーターのいくつかの値、主としてＤＣＳ
／ＷＦ6比は、堆積されたＷＳｉx薄膜が２．０〜２．８
の間のケイ素／タングステン比を有するように選択され
る。ケイ素／タングステン比が約２．０より低い（安定
したケイ化タングステン、ＷＳｉ2の化学量論）場合、
タングステン含有量が高すぎ、後続の処理ステップ（例
えば、焼なましステップ）で層間剥離もしくは他の問題
を引き起こすことがある。一般的に、ＤＣＳ／ＷＦ6の
容積流量比は約５：１から４００：１の間である。これ
ら様々なパラメーターがケイ素／タングステンの堆積率
及び堆積比等の薄膜特性をどのようにもたらすかについ
ての付加的な詳細が、本出願人に譲渡された米国特許第
５，５５８，９１０号に説明されており、その記載内容
は参照文献とすることにより完全に本明細書中に取り込
まれる。
【００５７】本発明の方法により堆積される薄膜は、１
×１０18ａｔｏｍｓ／ｃｍ3以下のフッ素含有量、好ま
しくは１×１０17ａｔｏｍｓ／ｃｍ3以下のフッ素含有
量を有する。本発明の方法を使用してケイ化タングステ
ン薄膜を堆積させることができ、この薄膜は、ＷＳｉx
層の全厚みを通して略均一のケイ素／タングステン比を
呈する。ＷＳｉx層が使用される用途に応じて、５００
〜２０００オングストロームの厚さの層に堆積されるの
が一般的である。「略均一の」とは、ＷＳｉx層の各層
内の平均ケイ素／タングステン比が、ＷＳｉx層の厚み
全体のケイ素／タングステン比の平均バルク値の±１０
％であることを意味する。典型的に、ケイ素／タングス
テン比の平均バルク値は２．０〜２．８である。より好
ましくは、平均値は２．２〜２．６である。ＷＳｉx層
はドープ／ノンドープのポリシリコン層、ドープ／ノン
ドープのシリコン基板及びドープ／ノンドープの酸化シ
リコン層または他の層の上に略均一の方法で堆積され得
る。
【００５８】表１に記載され、下記の実験で使用された
プロセスパラメータは、アプライド・マテリアルズ社に
より製造された２００ｍｍウェーハ用の５４００ｃｃの
体積を有するランプ加熱ＤＣＳチャンバにおけるある特
定の堆積プロセスのために最適化されている。特定の用
途に応じてＷＳｉx層を堆積させるため、上述の処理パ
ラメータの変更に加えて、当業者であればこれらの好適
パラメーターが一部チャンバ特有のものであり、他のデ
ザイン及び／または体積のチャンバを使用する場合には
変化することを認識するであろう。
【００５９】IV． テスト結果及び測定結果 界面で薄膜に組み込まれるタングステン量を減少させる
ために、薄膜表面にタングステン原子を供給することは
直観に反することであるが、本願発明者達が実施した実
験の結果はそれが実際の結果であることを立証してい
る。実験では、ＷＳｉx層を本発明を利用して、また利
用せずに堆積させた。実験はアプライド・マテリアルズ
社製のランプ加熱ＤＣＳチャンバで行った。このチャン
バを２００ｍｍウェーハ用のやはりアプライド・マテリ
アルズ社製のＣｅｎｔｕｒａ多重チャンバ基板処理シス
テムの中に配置した。
【００６０】最初の実験では、古いプロセスと新規のプ
ロセスの両方を使用して、ＷＳｉx薄膜を２５枚の基板
上に堆積させた。古いプロセスはステップ４１０と４１
５を実施しない点だけが新規のプロセスと異なる。この
最初の実験の結果を図８（ａ）〜（ｃ）、図９（ａ）〜
（ｃ）に示す。このうち図８（ａ）〜（ｃ）はそれぞれ
古いプロセスにより堆積されたＷＳｉx薄膜のシート抵
抗、均一性及び抵抗率を示しており、図９（ａ）〜
（ｃ）はそれぞれ本発明により堆積されたＷＳｉx薄膜
のシート抵抗、均一性及び抵抗率を示している。図９
（ａ）〜（ｃ）に示されるように、本発明により堆積さ
れたＷＳｉx薄膜のシート抵抗、均一性及び抵抗率は図
８（ａ）〜（ｃ）に示される古いプロセスにより堆積さ
れたＷＳｉx薄膜より全ての点で改良されていた。
【００６１】図８（ａ）と図９（ａ）の比較は、本発明
によるプロセス安定性の改良を示している。図８（ａ）
では、（当業者なら理解するように四点プローブによっ
て測定された）シート抵抗は４９〜５２ｏｈｍｓ／ｓｑ
の間で変動する一方、図９（ａ）ではシート抵抗は１ｏ
ｈｍ／ｓｑだけ、５７．５〜５８．５ｏｈｍｓ／ｓｑの
間で変動しただけである。同様に、図８（ｂ）と図９
（ｂ）の比較、及び図８（ｃ）と図９（ｃ）の比較で明
らかなように、均一性も抵抗率も本発明により堆積され
たＷＳｉx薄膜の方が改善されていた。図８（ｃ）及び
図９（ｃ）では、本発明により堆積されたＷＳｉx薄膜
のより高い抵抗率が、これらの薄膜界面におけるＳｉ／
Ｗ比の改善に貢献し得る。これはラザフォード後方散乱
分光法（ＲＢＳ）分析によって確認された。
【００６２】図１０（ａ）及び１０（ｂ）は、古いプロ
セスと新規のプロセスにより各々堆積されたＷＳｉx層
におけるケイ素／タングステン比を示すグラフである。
各ＷＳｉx層は１５００オングストロームの厚さであ
り、シリコン基板の上に堆積されている。図の比較から
明らかなように、ケイ素／タングステン比は古いプロセ
スにより堆積されたＷＳｉx薄膜の界面領域における方
が、本発明により堆積された薄膜の界面領域におけるそ
れより低くなっている。図１０（ａ）と１０（ｂ）に示
された薄膜の各層の原子密度、及び他の薄膜特性を表２
に示す。
【００６３】
【表２】 別の実験では、チャンバを洗浄し、枯らした直後に、Ｗ
Ｓｉx薄膜を７枚のウェーハ（ウェーハ１〜７）の上に
堆積させ、各堆積薄膜のシート抵抗を測定した。その
後、チャンバを１４時間アイドルモードに置いた後で別
の５枚のウェーハ（ウェーハ８〜１２）の上にＷＳｉx
薄膜を堆積させた。これら薄膜の各々のシート抵抗を測
定した。これらの測定結果を最初の７枚のウェーハのシ
ート抵抗と共に下記の表３に記す。
【００６４】
【表３】 表３に記載された測定されたシート抵抗は、アイドル期
間の後でウェーハ上に堆積されたＷＳｉx薄膜のシート
抵抗の変動と、アイドル期間の前にウェーハ上に堆積さ
れたＷＳｉx薄膜のシート抵抗の変動があまり変わらな
いことを示している。このように、チャンバを再枯らし
処理しなくても、シート抵抗の変動は最小であった。
【００６５】さらに別の実験では、ＤＣＳチャンバを洗
浄して枯らし処理をし、ウェーハを処理する前に８時間
アイドルモードに置いた。８時間後、６枚の基板の上に
ＷＳｉx薄膜を堆積させ、各ＷＳｉx薄膜のシート抵抗、
均一性、厚み及び抵抗率を測定した。これらの測定の結
果を下記の表４に示す。
【００６６】
【表４】 先行技術のＤＣＳプロセスでは、チャンバを再枯らし処
理しないとこのようなアイドル期間の後ではシート抵抗
等の薄膜特性は許容範囲を超えて変動した。これら２つ
の実験は、本発明により堆積されるＷＳｉx薄膜には再
枯らし処理が必要でないことを示している。
【００６７】上記のプロセス及び実験において記載した
パラメータは、本明細書に記載される請求の範囲を制限
すべきではない。当業者なら好適実施形態に関連して説
明したもの以外のパラメータ及び条件を使用することが
できるであろう。上記説明はそれ自体説明を目的とした
ものであり、限定的なものではない。従って、発明の範
囲は上記説明に関連して決定されるべきではなく、請求
の範囲の技術的範囲によって決定されるべきである。
【図面の簡単な説明】
【図１】（ａ）（ｂ）はともにＷＳｉx層を使用する集
積回路の簡略断面図である。
【図２】先行技術の方法により堆積されたＷＳｉx薄膜
の特性を示すグラフであって、（ａ）がケイ素／タング
ステン比を、（ｂ）がシート抵抗率を示している。
【図３】本発明による簡略化された化学蒸着装置の一実
施形態の断面図である。
【図４】１つ以上のチャンバを含むことができる、多重
チャンバシステムのシステムモニターとＣＶＤシステム
１００の簡略図である。
【図５】本発明の特定の実施形態におけるシステム制御
ソフトウエアであるコンピュータープログラム１７０の
階層的制御構造を表すブロック図である。
【図６】図３のガス供給ライン１１８（ａ）〜１１８
（ｃ）に接続される様々なガス供給を示す簡略図であ
る。
【図７】本発明の好適な実施形態のステップを示すフロ
ーチャートである。
【図８】公知の方法により堆積されたＷＳｉx薄膜の特
性を示すグラフであり、（ａ）（ｂ）（ｃ）はそれぞれ
シート抵抗、均一性及び抵抗率を示している。
【図９】本発明により堆積されたＷＳｉx薄膜の特性を
図８とそれぞれ比較したグラフである。
【図１０】ＷＳｉx薄膜のタングステンとケイ素濃度
を、従来例と本発明で比較したグラフであり、（ａ）が
従来例、（ｂ）が本発明の特性を示す。
【符号の説明】
１００…ＣＶＤシステム、１１１…マニホルド、１１２
…サセプター、１１８…供給ライン、１１９…ガス混合
システム、１２５…ＲＦ電源、１２６…ランプモジュー
ル、１３１…排気ライン、１３２…絞り弁、１３４…コ
ントローラ、１３８…メモリ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 メイ チャン アメリカ合衆国， カリフォルニア州， サラトガ， コーテ デ アーグエロ 12881

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 基板上にケイ化タングステン層を堆積さ
    せる化学蒸着プロセスであって、 （ａ） 基板を堆積領域に配置するステップと、 （ｂ） 第１堆積段階の間、タングステン含有ガスを前
    記堆積領域に導入するステップと、 （ｃ） 前記第１段階後の第２堆積段階の間、 （ｉ） タングステン含有源とケイ素含有源からなるプ
    ロセスガスを前記堆積領域に導入し、 （ii） 前記基板上にケイ化タングステン層を堆積させ
    るのに適した処理状態に堆積領域を維持するステップ
    と、 を備える化学蒸着プロセス。
  2. 【請求項２】 （ｄ） 前記第１段階と第２段階の間の
    第３堆積段階の間に、前記第１段階からの前記タングス
    テン含有源の導入を停止し、前記堆積領域に不活性ガス
    を導入して前記領域から前記タングステン含有源をパー
    ジするステップ、 をさらに備える請求項１記載の化学蒸着プロセス。
  3. 【請求項３】 （ｅ） 前記第３段階と第２段階の間の
    第４堆積段階の間に、ケイ素含有源を前記堆積領域に導
    入するステップ、 をさらに備える請求項２記載の化学蒸着プロセス。
  4. 【請求項４】 前記第１堆積段階の間に導入される前記
    タングステン含有ガスは、ＷＦ6、ＷＣＩ6、ＷＯＦ4、
    ＷＯＣＩ4、もしくはＷ（ＣＯ）6のいずれかからなる請
    求項１記載の化学蒸着プロセス。
  5. 【請求項５】 前記第１堆積段階の間に導入される前記
    タングステン含有源は、約５ｓｃｃｍ以下の流量で前記
    堆積領域に導入される請求項４記載の化学蒸着プロセ
    ス。
  6. 【請求項６】 前記第１堆積段階の間に導入される前記
    タングステン含有源は、前記堆積領域に６０秒未満の期
    間導入される請求項５記載の化学蒸着プロセス。
  7. 【請求項７】 前記第１堆積段階は、 （ｉ） 前記堆積領域に通じるソースラインに前記タン
    グステン含有ガスを流入させるステップと、 （ii） 前記タングステン含有源を前記堆積領域から排
    気ラインに迂回させるステップと、 （iii） 前記タングステン含有源の流れを停止させる
    ステップと、 （iv） 前記ソースラインに不活性ガスを流入させるス
    テップと、 （ｖ） 前記ソースライン内の前記タングステン含有源
    の残留量が前記堆積領域に導入されるように、前記不活
    性ガスを前記堆積領域に導入するステップと、 を備えている請求項１記載の化学蒸着プロセス。
  8. 【請求項８】 基板上にケイ化タングステン層を堆積さ
    せる化学蒸着プロセスであって、 （ａ） 基板処理チャンバの堆積領域に基板を配置する
    ステップと、 （ｂ） 第１堆積段階の間に、ケイ素含有源を前記堆積
    領域に導入せずに、ＷＦ6を前記堆積領域に導入するス
    テップと、 （ｃ） その後、第２堆積段階の間に、ＷＦ6の導入を
    停止し、ケイ素含有ガスを前記堆積領域に導入するステ
    ップと、 （ｄ） その後、第３堆積段階の間に、ＷＦ6とジクロ
    ロシランを前記堆積領域に導入して前記基板上に前記ケ
    イ化タングステン層を堆積させるステップと、 を備える化学蒸着プロセス。
  9. 【請求項９】 前記第３堆積段階は、核生成及び堆積ス
    テップからなり、前記核生成ステップでは前記堆積領域
    は第１圧力レベルにあり、前記堆積ステップでは前記堆
    積領域は前記第１圧力より低い第２圧力にある請求項８
    記載の化学蒸着プロセス。
  10. 【請求項１０】 前記第２堆積段階は、 （ｉ） 前記ＷＦ6の導入を停止するステップと、 （ii） その後、前記堆積領域に不活性ガスを導入して
    前記領域からＷＦ6をパージするステップと、 （iii） その後、前記堆積領域に前記ケイ素含有ガス
    を導入するステップと、 を備える請求項８記載の化学蒸着プロセス。
  11. 【請求項１１】 前記ケイ素含有ガスがＳｉＨ4または
    ジクロロシランからなる請求項８記載の化学蒸着プロセ
    ス。
  12. 【請求項１２】 前記第１堆積段階の間、前記ＷＦ6は
    前記堆積領域に約５ｓｃｃｍ以下の流量で約１０秒以内
    導入される請求項８記載の化学蒸着プロセス。
  13. 【請求項１３】 前記ＷＦ6は、前記堆積領域に基板処
    理チャンバ体積の０．１〜５０，０００ｐｐｍの間の量
    導入される請求項８記載の化学蒸着プロセス。
  14. 【請求項１４】 前記ＷＦ6は、前記堆積領域に基板処
    理チャンバ体積の１〜１００ｐｐｍの間の量導入される
    請求項８記載の化学蒸着プロセス。
  15. 【請求項１５】 請求項８記載の化学蒸着プロセスによ
    って形成される集積回路。
  16. 【請求項１６】 真空チャンバを形成するハウジング
    と、 前記ハウジング内に配置され、前記真空チャンバ内に基
    板を保持する基板ホルダーと、 前記基板を前記真空チャンバ内に移動させ、前記基板を
    前記基板ホルダー上に位置決めする基板移動システム
    と、 前記真空チャンバにプロセスガスを導入し、前記基板上
    に層を堆積させるガス吐出システムと、 前記真空チャンバ内を選択された温度に維持する温度管
    理システムと、 前記真空チャンバ内を選択された圧力に維持する圧力管
    理システムと、 前記基板移動システム、前記ガス吐出システム、前記温
    度管理システム及び前記圧力管理システムを制御するコ
    ントローラと、 前記コントローラを制御するコンピュータで実行可能な
    プログラムを保持するコンピュータで読み取り可能な媒
    体からなる前記コントローラに結合されたメモリと、 を備えており、 前記コンピュータで実行可能なプログラムは、 前記基板移動システムを制御して前記基板を前記基板ホ
    ルダー上及び前記堆積領域内に移動させる第１の命令セ
    ットと、 前記ガス吐出システムを制御して、第１堆積段階の間に
    前記真空チャンバ中にタングステン含有ガスを導入する
    第２の命令セットと、 前記ガス吐出システムを制御して、前記第１堆積段階に
    続く第２堆積段階の間に、タングステン含有ガスとケイ
    素含有ガスからなるプロセスガスを前記真空チャンバ中
    に導入する第３の命令セットと、 前記温度及び圧力管理システムを制御して、前記第２堆
    積段階の間、前記基板上にケイ化タングステン層を堆積
    させるのに適した所定の温度と圧力に前記真空チャンバ
    内を維持する第４の命令セットと、 を備えている基板処理システム。
  17. 【請求項１７】 前記コンピュータで実行可能なプログ
    ラムは、前記ガス吐出システムを制御して、前記第１段
    階と第２段階の間の第３堆積段階の間、前記第１段階か
    らの前記タングステン含有ガスの導入を停止し、前記真
    空チャンバに不活性ガスを導入して前記堆積領域から前
    記タングステン含有ガスをパージする第５の命令セット
    をさらに備えている請求項１６記載の基板処理システ
    ム。
  18. 【請求項１８】 前記コンピュータで実行可能なプログ
    ラムは、前記ガス吐出システムを制御して、前記第３段
    階と第２段階の間の第４堆積段階の間、前記真空チャン
    バにケイ素含有ガスを導入する第６の命令セットをさら
    に備えている請求項１７記載の基板処理システム。
  19. 【請求項１９】 前記第２の命令セットは、前記ガス吐
    出システムを制御して、前記タングステン含有源として
    ＷＦ6を前記真空チャンバに導入する請求項１６記載の
    基板処理システム。
  20. 【請求項２０】 前記第２の命令セットは、前記ガス吐
    出システムを制御して、約５ｓｃｃｍ以下の流量でＷＦ
    6を前記真空チャンバに導入する請求項１９記載の基板
    処理システム。
  21. 【請求項２１】 前記第２の命令セットは、前記ガス吐
    出システムを制御して、６０秒未満の間ＷＦ6を前記真
    空チャンバに導入する請求項１９記載の基板処理システ
    ム。
JP9343000A 1996-12-12 1997-12-12 ジクロロシランベースのケイ化タングステン化学蒸着プロセス及びシステム Withdrawn JPH10294295A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/764,471 US6297152B1 (en) 1996-12-12 1996-12-12 CVD process for DCS-based tungsten silicide
US08/764471 1996-12-12

Publications (1)

Publication Number Publication Date
JPH10294295A true JPH10294295A (ja) 1998-11-04

Family

ID=25070829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9343000A Withdrawn JPH10294295A (ja) 1996-12-12 1997-12-12 ジクロロシランベースのケイ化タングステン化学蒸着プロセス及びシステム

Country Status (2)

Country Link
US (1) US6297152B1 (ja)
JP (1) JPH10294295A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451694B1 (en) 2001-03-28 2002-09-17 Samsung Electronics Co., Ltd. Control of abnormal growth in dichloro silane (DCS) based CVD polycide WSix films
JP2006524438A (ja) * 2003-04-23 2006-10-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド シリコンを導入することによって、仕事関数を微調整したメタルゲート構造を形成する方法
JP2011166160A (ja) * 2011-03-22 2011-08-25 Tokyo Electron Ltd 積層膜の形成方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US7955972B2 (en) * 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US7141494B2 (en) * 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US7589017B2 (en) * 2001-05-22 2009-09-15 Novellus Systems, Inc. Methods for growing low-resistivity tungsten film
US6635965B1 (en) * 2001-05-22 2003-10-21 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7262125B2 (en) * 2001-05-22 2007-08-28 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
DE10134461B4 (de) * 2001-07-16 2006-05-18 Infineon Technologies Ag Prozess zur Abscheidung von WSix-Schichten auf hoher Topografie mit definierter Stöchiometrie und dadurch hergestelltes Bauelement
US20040207030A1 (en) * 2003-04-16 2004-10-21 Mcteer Everett A. Conductive transistor structure for a semiconductor device and method for forming same
US6844258B1 (en) 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
US7754604B2 (en) * 2003-08-26 2010-07-13 Novellus Systems, Inc. Reducing silicon attack and improving resistivity of tungsten nitride film
US6943416B2 (en) * 2003-11-20 2005-09-13 Micron Technology, Inc. Method and structure for reducing resistance of a semiconductor device feature
WO2006019603A2 (en) * 2004-07-30 2006-02-23 Applied Materials, Inc. Thin tungsten silicide layer deposition and gate metal integration
KR100735520B1 (ko) * 2005-09-23 2007-07-04 삼성전자주식회사 텅스텐 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 제조 방법
US7655567B1 (en) 2007-07-24 2010-02-02 Novellus Systems, Inc. Methods for improving uniformity and resistivity of thin tungsten films
US8049178B2 (en) * 2007-08-30 2011-11-01 Washington State University Research Foundation Semiconductive materials and associated uses thereof
US7772114B2 (en) * 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US8062977B1 (en) 2008-01-31 2011-11-22 Novellus Systems, Inc. Ternary tungsten-containing resistive thin films
US8058170B2 (en) 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US8551885B2 (en) * 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US20100267230A1 (en) * 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US12444651B2 (en) 2009-08-04 2025-10-14 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US9653353B2 (en) 2009-08-04 2017-05-16 Novellus Systems, Inc. Tungsten feature fill
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8207062B2 (en) * 2009-09-09 2012-06-26 Novellus Systems, Inc. Method for improving adhesion of low resistivity tungsten/tungsten nitride layers
US8709948B2 (en) 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
US20120199887A1 (en) * 2011-02-03 2012-08-09 Lana Chan Methods of controlling tungsten film properties
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US8859417B2 (en) 2013-01-03 2014-10-14 Globalfoundries Inc. Gate electrode(s) and contact structure(s), and methods of fabrication thereof
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
JP7609636B2 (ja) 2017-08-14 2025-01-07 ラム リサーチ コーポレーション ３次元垂直ｎａｎｄワード線用の金属充填プロセス
JP2021523292A (ja) 2018-05-03 2021-09-02 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ３ｄ ｎａｎｄ構造内にタングステンおよび他の金属を堆積させる方法
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
JP2022522226A (ja) 2019-04-11 2022-04-14 ラム リサーチ コーポレーション 高ステップカバレッジのタングステン堆積
KR20210158419A (ko) 2019-05-22 2021-12-30 램 리써치 코포레이션 핵생성-프리 텅스텐 증착
US12077858B2 (en) 2019-08-12 2024-09-03 Lam Research Corporation Tungsten deposition

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751101A (en) 1987-04-30 1988-06-14 International Business Machines Corporation Low stress tungsten films by silicon reduction of WF6
US4985371A (en) 1988-12-09 1991-01-15 At&T Bell Laboratories Process for making integrated-circuit device metallization
US5240505A (en) * 1989-08-03 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of an apparatus for forming thin film for semiconductor device
DE69033760T2 (de) 1990-01-08 2001-10-25 Lsi Logic Corp Struktur zum Filtern von Prozessgasen zum Einsatz in einer Kammer für chemische Dampfabscheidung
EP0486927A1 (en) 1990-11-20 1992-05-27 Air Products And Chemicals, Inc. Deposition of tungsten films from mixtures of tungsten hexafluoride, organohydrosilanes and hydrogen
US5356673A (en) 1991-03-18 1994-10-18 Jet Process Corporation Evaporation system and method for gas jet deposition of thin film materials
JPH05226480A (ja) 1991-12-04 1993-09-03 Nec Corp 半導体装置の製造方法
GB9219281D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
US5500249A (en) 1992-12-22 1996-03-19 Applied Materials, Inc. Uniform tungsten silicide films produced by chemical vapor deposition
US5643633A (en) 1992-12-22 1997-07-01 Applied Materials, Inc. Uniform tungsten silicide films produced by chemical vapor depostiton
US5369300A (en) 1993-06-10 1994-11-29 Delco Electronics Corporation Multilayer metallization for silicon semiconductor devices including a diffusion barrier formed of amorphous tungsten/silicon
US5482749A (en) 1993-06-28 1996-01-09 Applied Materials, Inc. Pretreatment process for treating aluminum-bearing surfaces of deposition chamber prior to deposition of tungsten silicide coating on substrate therein

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451694B1 (en) 2001-03-28 2002-09-17 Samsung Electronics Co., Ltd. Control of abnormal growth in dichloro silane (DCS) based CVD polycide WSix films
DE10115228A1 (de) * 2001-03-28 2002-10-17 Samsung Electronics Co Ltd Steuerung des anormalen Wachstums bei auf Dichlorsilan (DCS) basierenden CVD-Polycid WSix-Filmen
DE10115228B4 (de) * 2001-03-28 2006-07-27 Samsung Electronics Co., Ltd., Suwon Steuerung des anormalen Wachstums bei auf Dichlorsilan (DCS) basierenden CVD-Polycid WSix-Filmen
JP2006524438A (ja) * 2003-04-23 2006-10-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド シリコンを導入することによって、仕事関数を微調整したメタルゲート構造を形成する方法
JP2011166160A (ja) * 2011-03-22 2011-08-25 Tokyo Electron Ltd 積層膜の形成方法

Also Published As

Publication number Publication date
US6297152B1 (en) 2001-10-02

Similar Documents

Publication Publication Date Title
JPH10294295A (ja) ジクロロシランベースのケイ化タングステン化学蒸着プロセス及びシステム
US6099904A (en) Low resistivity W using B2 H6 nucleation step
US6429126B1 (en) Reduced fluorine contamination for tungsten CVD
US6156382A (en) Chemical vapor deposition process for depositing tungsten
US6162715A (en) Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
US7049200B2 (en) Method for forming a low thermal budget spacer
US6326690B2 (en) Method of titanium/titanium nitride integration
US6491978B1 (en) Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
KR100798552B1 (ko) 화학 기상 증착된 필름의 인-시츄 후증착 표면 부동태화 방법
KR101742061B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 컴퓨터 프로그램
US5926743A (en) Process for chlorine trifluoride chamber cleaning
US6017144A (en) Method and apparatus for depositing highly oriented and reflective crystalline layers using a low temperature seeding layer
US6271129B1 (en) Method for forming a gap filling refractory metal layer having reduced stress
JP2002525886A (ja) 多結晶性及び非晶質シリコン膜の製造方法及び製造装置
WO2000003425A1 (en) Plasma process to deposit silicon nitride with high film quality and low hydrogen content
US6204174B1 (en) Method for high rate deposition of tungsten
JP2002520487A (ja) アモルファスシリコン及び多結晶シリコンとゲルマニウムのアロイ膜の形成方法及び装置
WO2026015631A1 (en) Integrated metal and metal nitride deposition

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301