JPH1029477A - 電子制御装置及びその制御方法 - Google Patents
電子制御装置及びその制御方法Info
- Publication number
- JPH1029477A JPH1029477A JP8187879A JP18787996A JPH1029477A JP H1029477 A JPH1029477 A JP H1029477A JP 8187879 A JP8187879 A JP 8187879A JP 18787996 A JP18787996 A JP 18787996A JP H1029477 A JPH1029477 A JP H1029477A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage area
- transfer
- electronic control
- types
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 従来、データ転送中は転送データフレームが
更新されないようにする場合はデータ転送が最長更新間
隔で行われることになり、更新間隔が短かいデータを高
速に転送してサブ電子制御装置で高速処理することがで
きないという問題があった。 【解決手段】 請求項１に記載の発明は、更新タイミン
グが異なる複数種類のデータを所定の順序に並べて格納
した第１の転送記憶領域と、複数種類のデータがそのデ
ータの更新タイミングで所定の位置に書込まれる送信記
憶領域とを有し、所定のタイミングで上記送信記憶領域
の全データを上記第１の転送記憶領域に転写する。この
ため、第１の転送記憶領域からデータを送信する間に第
１の転送記憶領域のデータが更新されることがなく、短
かい更新間隔に合わせ任意のタイミングでデータを送信
することができる。
更新されないようにする場合はデータ転送が最長更新間
隔で行われることになり、更新間隔が短かいデータを高
速に転送してサブ電子制御装置で高速処理することがで
きないという問題があった。 【解決手段】 請求項１に記載の発明は、更新タイミン
グが異なる複数種類のデータを所定の順序に並べて格納
した第１の転送記憶領域と、複数種類のデータがそのデ
ータの更新タイミングで所定の位置に書込まれる送信記
憶領域とを有し、所定のタイミングで上記送信記憶領域
の全データを上記第１の転送記憶領域に転写する。この
ため、第１の転送記憶領域からデータを送信する間に第
１の転送記憶領域のデータが更新されることがなく、短
かい更新間隔に合わせ任意のタイミングでデータを送信
することができる。
Description
【０００１】
【発明の属する技術分野】本発明は電子制御装置及びそ
の制御方法に関し、他の装置との間でデータ転送を行う
電子制御装置及びその制御方法に関する。
の制御方法に関し、他の装置との間でデータ転送を行う
電子制御装置及びその制御方法に関する。
【０００２】
【従来の技術】従来より、車載用の複数の電子制御装置
間でデータ転送を行うものがある。例えば特開平７−２
６９４０９号公報には、エンジン制御を行うメインの電
子制御装置と、トランスミッション制御を行うサブの電
子制御装置との間でデータ転送を行うことが記載されて
いる。
間でデータ転送を行うものがある。例えば特開平７−２
６９４０９号公報には、エンジン制御を行うメインの電
子制御装置と、トランスミッション制御を行うサブの電
子制御装置との間でデータ転送を行うことが記載されて
いる。
【０００３】
【発明が解決しようとする課題】ここで、メインの電子
制御装置からサブの電子制御装置に転送するデータとし
て車体速度やエンジン回転数等、各種のデータがある
が、この中には例えば４msec毎に更新されるデータ、８
msec毎に更新されるデータ、１６msec毎に更新されるデ
ータのように、データ毎に更新間隔が異なる場合があ
る。
制御装置からサブの電子制御装置に転送するデータとし
て車体速度やエンジン回転数等、各種のデータがある
が、この中には例えば４msec毎に更新されるデータ、８
msec毎に更新されるデータ、１６msec毎に更新されるデ
ータのように、データ毎に更新間隔が異なる場合があ
る。
【０００４】この場合、更新間隔が最長のデータを得た
時点でそれまでに得られた全データで転送データフレー
ムを作成し、メイン電子制御装置からサブ電子制御装置
にデータ転送し、データ転送中は転送データフレームが
更新されないようにすることが考えられるが、この場合
はデータ転送が最長更新間隔で行われることになり、更
新間隔が短かいデータを高速に転送してサブ電子制御装
置で高速処理することができないという問題があった。
時点でそれまでに得られた全データで転送データフレー
ムを作成し、メイン電子制御装置からサブ電子制御装置
にデータ転送し、データ転送中は転送データフレームが
更新されないようにすることが考えられるが、この場合
はデータ転送が最長更新間隔で行われることになり、更
新間隔が短かいデータを高速に転送してサブ電子制御装
置で高速処理することができないという問題があった。
【０００５】本発明は上記の点に鑑みなされたもので、
送信部又は受信部と送信記憶領域又は受信記憶領域との
間に転送記憶領域を設けることにより、短かい更新間隔
に合わせて他の電子制御装置との間でデータ転送を行う
ことができる電子制御装置及びその制御方法を提供する
ことを目的とする。
送信部又は受信部と送信記憶領域又は受信記憶領域との
間に転送記憶領域を設けることにより、短かい更新間隔
に合わせて他の電子制御装置との間でデータ転送を行う
ことができる電子制御装置及びその制御方法を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】請求項１に記載の発明
は、更新タイミングが異なる複数種類のデータを所定の
順序に並べて格納した第１の転送記憶領域と、上記第１
の転送記憶領域から順に転送されるデータを外部に送信
する送信部と、上記複数種類のデータがそのデータの更
新タイミングで所定の位置に書込まれる送信記憶領域と
を有し、所定のタイミングで上記送信記憶領域の全デー
タを上記第１の転送記憶領域に転写する。
は、更新タイミングが異なる複数種類のデータを所定の
順序に並べて格納した第１の転送記憶領域と、上記第１
の転送記憶領域から順に転送されるデータを外部に送信
する送信部と、上記複数種類のデータがそのデータの更
新タイミングで所定の位置に書込まれる送信記憶領域と
を有し、所定のタイミングで上記送信記憶領域の全デー
タを上記第１の転送記憶領域に転写する。
【０００７】このため、第１の転送記憶領域からデータ
を送信する間に第１の転送記憶領域のデータが更新され
ることがなく、短かい更新間隔に合わせ任意のタイミン
グでデータを送信することができる。請求項２に記載の
発明は、外部から所定の順序で送信されてくる複数種類
のデータを受信する受信部と、上記受信部で受信したデ
ータを順に記憶する第２の転送記憶領域と、受信終了時
に上記第２の転送記憶領域の全データを転写される受信
記憶領域とを有し、上記受信記憶領域から複数種類のデ
ータがそのデータの更新タイミングで読み出される。
を送信する間に第１の転送記憶領域のデータが更新され
ることがなく、短かい更新間隔に合わせ任意のタイミン
グでデータを送信することができる。請求項２に記載の
発明は、外部から所定の順序で送信されてくる複数種類
のデータを受信する受信部と、上記受信部で受信したデ
ータを順に記憶する第２の転送記憶領域と、受信終了時
に上記第２の転送記憶領域の全データを転写される受信
記憶領域とを有し、上記受信記憶領域から複数種類のデ
ータがそのデータの更新タイミングで読み出される。
【０００８】このため、任意のタイミングで転送される
データを受信する間に受信記憶領域のデータが更新され
ることがなく、各データの更新タイミングで受信記憶領
域のデータを読み出すことが可能となる。請求項３に記
載の発明は、請求項１記載の電子制御装置において、任
意の値のチェックデータ及びこのチェックデータの各ビ
ットを反転させたミラーチェックデータを生成するチェ
ックデータ生成部を有し、前記送信部から送信するデー
タの先頭、最後尾に上記チェックデータ、ミラーチェッ
クデータを付加して送信する。
データを受信する間に受信記憶領域のデータが更新され
ることがなく、各データの更新タイミングで受信記憶領
域のデータを読み出すことが可能となる。請求項３に記
載の発明は、請求項１記載の電子制御装置において、任
意の値のチェックデータ及びこのチェックデータの各ビ
ットを反転させたミラーチェックデータを生成するチェ
ックデータ生成部を有し、前記送信部から送信するデー
タの先頭、最後尾に上記チェックデータ、ミラーチェッ
クデータを付加して送信する。
【０００９】このため、チェックデータ及びミラーチェ
ックデータの生成を容易に行うことができ、受信側で簡
単かつ確実にエラーチェックを行うことができる。請求
項４に記載の発明は、更新タイミングが異なる複数種類
のデータを所定の順序に並べて第１の転送記憶領域に格
納し、上記第１の転送記憶領域から順に転送されるデー
タを送信部から外部に送信し、上記複数種類のデータを
そのデータの更新タイミングで送信記憶領域の所定の位
置に書込み、所定のタイミングで上記送信記憶領域の全
データを上記第１の転送記憶領域に転写する。
ックデータの生成を容易に行うことができ、受信側で簡
単かつ確実にエラーチェックを行うことができる。請求
項４に記載の発明は、更新タイミングが異なる複数種類
のデータを所定の順序に並べて第１の転送記憶領域に格
納し、上記第１の転送記憶領域から順に転送されるデー
タを送信部から外部に送信し、上記複数種類のデータを
そのデータの更新タイミングで送信記憶領域の所定の位
置に書込み、所定のタイミングで上記送信記憶領域の全
データを上記第１の転送記憶領域に転写する。
【００１０】このため、第１の転送記憶領域からデータ
を送信する間に第１の転送記憶領域のデータが更新され
ることがなく、短かい更新間隔に合わせ任意のタイミン
グでデータを送信することができる。請求項５に記載の
発明は、外部から所定の順序で送信されてくる複数種類
のデータを受信部で受信し、上記受信部で受信したデー
タを第２の転送記憶領域に順に記憶し、受信終了時に上
記第２の転送記憶領域の全データを受信記憶領域に転写
し、上記受信記憶領域から複数種類のデータをそのデー
タの更新タイミングで読み出す。
を送信する間に第１の転送記憶領域のデータが更新され
ることがなく、短かい更新間隔に合わせ任意のタイミン
グでデータを送信することができる。請求項５に記載の
発明は、外部から所定の順序で送信されてくる複数種類
のデータを受信部で受信し、上記受信部で受信したデー
タを第２の転送記憶領域に順に記憶し、受信終了時に上
記第２の転送記憶領域の全データを受信記憶領域に転写
し、上記受信記憶領域から複数種類のデータをそのデー
タの更新タイミングで読み出す。
【００１１】このため、任意のタイミングで転送される
データを受信する間に受信記憶領域のデータが更新され
ることがなく、各データの更新タイミングで受信記憶領
域のデータを読み出すことが可能となる。請求項６に記
載の発明は、請求項４記載の電子制御装置の制御方法に
おいて、任意の値のチェックデータ及びこのチェックデ
ータの各ビットを反転させたミラーチェックデータを生
成し、前記送信部から送信するデータの先頭、最後尾に
上記チェックデータ、ミラーチェックデータを付加して
送信する。
データを受信する間に受信記憶領域のデータが更新され
ることがなく、各データの更新タイミングで受信記憶領
域のデータを読み出すことが可能となる。請求項６に記
載の発明は、請求項４記載の電子制御装置の制御方法に
おいて、任意の値のチェックデータ及びこのチェックデ
ータの各ビットを反転させたミラーチェックデータを生
成し、前記送信部から送信するデータの先頭、最後尾に
上記チェックデータ、ミラーチェックデータを付加して
送信する。
【００１２】このため、チェックデータ及びミラーチェ
ックデータの生成を容易に行うことができ、受信側で簡
単かつ確実にエラーチェックを行うことができる。
ックデータの生成を容易に行うことができ、受信側で簡
単かつ確実にエラーチェックを行うことができる。
【００１３】
【発明の実施の形態】図２は本発明の電子制御装置の一
実施例のブロック図を示す。この電子制御装置はマイク
ロコンピュータで構成されている。同図中、ＣＰＵ１０
はＲＯＭ１２に格納されている制御プログラムを実行
し、例えばエンジン制御やトランスミッション制御等の
制御処理を行う。入力インタフェース１４には各種セン
サから車速、エンジン回転数、冷却水温、スロットル開
度等の各種の検出信号が供給され、各検出信号に適した
タイミングで読み取られてＲＡＭ１６に格納される。
実施例のブロック図を示す。この電子制御装置はマイク
ロコンピュータで構成されている。同図中、ＣＰＵ１０
はＲＯＭ１２に格納されている制御プログラムを実行
し、例えばエンジン制御やトランスミッション制御等の
制御処理を行う。入力インタフェース１４には各種セン
サから車速、エンジン回転数、冷却水温、スロットル開
度等の各種の検出信号が供給され、各検出信号に適した
タイミングで読み取られてＲＡＭ１６に格納される。
【００１４】ＲＡＭ１６はＣＰＵ１０の作業領域として
使用され、制御領域、送信領域、受信領域、転送領域等
が確保されている。制御領域には自装置で制御に用いる
データが格納される。送信領域には他装置に送信するデ
ータが格納される。受信領域には他装置から受信したデ
ータが格納される。転送領域には他装置との間で転送す
るデータが格納される。
使用され、制御領域、送信領域、受信領域、転送領域等
が確保されている。制御領域には自装置で制御に用いる
データが格納される。送信領域には他装置に送信するデ
ータが格納される。受信領域には他装置から受信したデ
ータが格納される。転送領域には他装置との間で転送す
るデータが格納される。
【００１５】送信部又は受信部となる通信部１８はデー
タレジスタを内蔵し、他装置の通信部との間でシリアル
通信を行う。ＤＭＡコントローラ２０はＣＰＵ１０より
の指示に従ってＤＭＡ（直接メモリアクセス）転送を制
御するもので、例えばＲＡＭ１６の転送領域と通信部１
８のデータレジスタとの間でＤＭＡ転送を行う。このＤ
ＭＡコントローラ２０は転送開始番地を格納するメモリ
アドレスレジスタ、転送データ数をカウントするデータ
転送カウンタレジスタ、及び転送動作状態を示すＤＭＡ
ステータスレジスタを内蔵している。
タレジスタを内蔵し、他装置の通信部との間でシリアル
通信を行う。ＤＭＡコントローラ２０はＣＰＵ１０より
の指示に従ってＤＭＡ（直接メモリアクセス）転送を制
御するもので、例えばＲＡＭ１６の転送領域と通信部１
８のデータレジスタとの間でＤＭＡ転送を行う。このＤ
ＭＡコントローラ２０は転送開始番地を格納するメモリ
アドレスレジスタ、転送データ数をカウントするデータ
転送カウンタレジスタ、及び転送動作状態を示すＤＭＡ
ステータスレジスタを内蔵している。
【００１６】フリーランタイマ２２は常時クロックをカ
ウントアップしてカウント値を出力する。また、ＣＰＵ
１０はこのカウント値をビット単位で反転したミラーカ
ウント値を出力する。出力インタフェース２４はＣＰＵ
１０の指示により制御信号や駆動信号を各種のアクチュ
エータ等に出力する。ＣＰＵ１０〜出力インタフェース
２４夫々はバス２６によって相互に接続されている。
ウントアップしてカウント値を出力する。また、ＣＰＵ
１０はこのカウント値をビット単位で反転したミラーカ
ウント値を出力する。出力インタフェース２４はＣＰＵ
１０の指示により制御信号や駆動信号を各種のアクチュ
エータ等に出力する。ＣＰＵ１０〜出力インタフェース
２４夫々はバス２６によって相互に接続されている。
【００１７】図１（Ａ），（Ｂ）は送信側、受信側夫々
の電子制御装置のデータ転送の構成図を示す。図１
（Ａ）において、制御領域３１には速いタイミングで更
新されるデータが格納され、制御領域３２には遅いタイ
ミングで更新されるデータが格納されている。制御領域
３１，３２はＲＡＭ１６内の制御領域内の異なるアドレ
スである。
の電子制御装置のデータ転送の構成図を示す。図１
（Ａ）において、制御領域３１には速いタイミングで更
新されるデータが格納され、制御領域３２には遅いタイ
ミングで更新されるデータが格納されている。制御領域
３１，３２はＲＡＭ１６内の制御領域内の異なるアドレ
スである。
【００１８】送信領域（送信記憶領域）３３はＲＡＭ１
６に設けられており、送信領域３３内はデータを格納す
るアドレスが予め決まっている。例えば領域の先頭から
２バイトは車速のデータ、次の２バイトはエンジン回転
数のデータが格納される。そして制御領域３１のデータ
は例えば４msec割込み処理によって定期的に送信領域３
３の所定アドレスに書込まれ、制御領域３２のデータは
例えば１６msec毎に実行されるメインルーチンによって
定期的に送信領域３３の所定アドレスに書込まれる。
６に設けられており、送信領域３３内はデータを格納す
るアドレスが予め決まっている。例えば領域の先頭から
２バイトは車速のデータ、次の２バイトはエンジン回転
数のデータが格納される。そして制御領域３１のデータ
は例えば４msec割込み処理によって定期的に送信領域３
３の所定アドレスに書込まれ、制御領域３２のデータは
例えば１６msec毎に実行されるメインルーチンによって
定期的に送信領域３３の所定アドレスに書込まれる。
【００１９】転送領域（第１の転送記憶領域）３４はＲ
ＡＭ１６に設けられ、送信領域３２と同一容量同一構成
であり、１データフレーム分の転送データを格納する。
送信領域３３の全データは例えば４msec割込み処理によ
って定期的に転送領域３４にコピーされる。送信領域３
３から転送領域３４へのコピーはＲＡＭ１６内でのコピ
ーであるため、ＤＭＡ転送に比べると極めて高速に行わ
れる。このコピーが終了する毎にＤＭＡコントローラ２
０が起動され、転送領域３４の内容が先頭から所定ビッ
ト数単位で順次、通信部１８のデータレジスタ３５にＤ
ＭＡ転送される。データレジスタ３５はシフトレジスタ
であり転送されてくるデータをシリアルに変換して受信
側の電子制御装置に送信する。
ＡＭ１６に設けられ、送信領域３２と同一容量同一構成
であり、１データフレーム分の転送データを格納する。
送信領域３３の全データは例えば４msec割込み処理によ
って定期的に転送領域３４にコピーされる。送信領域３
３から転送領域３４へのコピーはＲＡＭ１６内でのコピ
ーであるため、ＤＭＡ転送に比べると極めて高速に行わ
れる。このコピーが終了する毎にＤＭＡコントローラ２
０が起動され、転送領域３４の内容が先頭から所定ビッ
ト数単位で順次、通信部１８のデータレジスタ３５にＤ
ＭＡ転送される。データレジスタ３５はシフトレジスタ
であり転送されてくるデータをシリアルに変換して受信
側の電子制御装置に送信する。
【００２０】図１（Ｂ）において、送信側の電子制御装
置からシリアルに転送されるデータは受信側の電子制御
装置の通信部１８内のデータレジスタ３６に供給され、
シフトレジスタであるデータレジスタ３６にシフトして
格納される。ＤＭＡコントローラ２０はデータレジスタ
３６から所定ビット数のデータをパラレルに転送領域３
７に転送する。転送領域（第２の転送記憶領域）３７は
ＲＡＭ１６内に設けられ転送領域３４と同一構成であ
り、データレジスタ３６からＤＭＡ転送されるデータは
順次、転送領域３７に書込まれ、転送領域３７に１デー
タフレーム分のデータが書込まれると、ＤＭＡコントロ
ーラ２０からＤＭＡ転送終了割込みが行われ、これによ
ってＣＰＵ１０は転送領域３７の全データを受信領域３
８にコピーする。転送領域３７から受信領域３８へのコ
ピーはＲＡＭ１６内でのコピーであるため、ＤＭＡ転送
に比べると極めて高速に行われる。受信領域（受信記憶
領域）３８はＲＡＭ１６に設けられ、送信領域３３と同
一構成である。
置からシリアルに転送されるデータは受信側の電子制御
装置の通信部１８内のデータレジスタ３６に供給され、
シフトレジスタであるデータレジスタ３６にシフトして
格納される。ＤＭＡコントローラ２０はデータレジスタ
３６から所定ビット数のデータをパラレルに転送領域３
７に転送する。転送領域（第２の転送記憶領域）３７は
ＲＡＭ１６内に設けられ転送領域３４と同一構成であ
り、データレジスタ３６からＤＭＡ転送されるデータは
順次、転送領域３７に書込まれ、転送領域３７に１デー
タフレーム分のデータが書込まれると、ＤＭＡコントロ
ーラ２０からＤＭＡ転送終了割込みが行われ、これによ
ってＣＰＵ１０は転送領域３７の全データを受信領域３
８にコピーする。転送領域３７から受信領域３８へのコ
ピーはＲＡＭ１６内でのコピーであるため、ＤＭＡ転送
に比べると極めて高速に行われる。受信領域（受信記憶
領域）３８はＲＡＭ１６に設けられ、送信領域３３と同
一構成である。
【００２１】制御領域３９には速いタイミングで更新さ
れるデータが格納され、制御領域４０には遅いタイミン
グで更新されるデータが格納される。制御領域３９，４
０はＲＡＭ１６内の制御領域内の異なるアドレスであ
る。制御領域３９には例えば４msec割込み処理によって
定期的に送信領域３８の所定アドレスからデータが書込
まれ、制御領域４０には例えば１６msec毎に実行される
メインルーチンによって定期的に送信領域３３の所定ア
ドレスからデータが書込まれる。
れるデータが格納され、制御領域４０には遅いタイミン
グで更新されるデータが格納される。制御領域３９，４
０はＲＡＭ１６内の制御領域内の異なるアドレスであ
る。制御領域３９には例えば４msec割込み処理によって
定期的に送信領域３８の所定アドレスからデータが書込
まれ、制御領域４０には例えば１６msec毎に実行される
メインルーチンによって定期的に送信領域３３の所定ア
ドレスからデータが書込まれる。
【００２２】ここで、図３に示す如く送信側の電子制御
装置において、データｅ１−ａ，ｅ３−ａは４msec毎に
更新され、データｅ５−ｂ，ｅ２−ｂは１６msec毎に更
新され、ｅ２−ｂは３２msec毎に更新され、ｅ４−ｂは
６４msec毎に更新されるものとする。
装置において、データｅ１−ａ，ｅ３−ａは４msec毎に
更新され、データｅ５−ｂ，ｅ２−ｂは１６msec毎に更
新され、ｅ２−ｂは３２msec毎に更新され、ｅ４−ｂは
６４msec毎に更新されるものとする。
【００２３】この場合、図４に示す制御領域３１，３２
の各データｅ１−ａ〜ｅ６−ｂは＊印を付したタイミン
グで更新される。矢印を付したタイミングでは更新がさ
れず、前回の更新タイミングから変更がないことを示し
ている。そして、各データは△印を付したタイミングで
制御領域３１，３２から送信領域３３に転送され、４ms
ec割込みの最終処理で送信領域３３から転送領域３４に
コピーされる。
の各データｅ１−ａ〜ｅ６−ｂは＊印を付したタイミン
グで更新される。矢印を付したタイミングでは更新がさ
れず、前回の更新タイミングから変更がないことを示し
ている。そして、各データは△印を付したタイミングで
制御領域３１，３２から送信領域３３に転送され、４ms
ec割込みの最終処理で送信領域３３から転送領域３４に
コピーされる。
【００２４】また、受信側の電子制御装置において、デ
ータｅ１−ａ〜ｅ６−ｂ夫々は図５のｄｍａ０〜ｄｍａ
ｊ夫々のタイミングでデータレジスタ３６から転送領域
３７にＤＭＡ転送され、そのＤＭＡ転送終了割込みによ
って受信領域３８にコピーされる。図中、各データは△
印を付したタイミングで受信領域３８から制御領域３
９，４０に転送される。また＊印を付したデータはＤＭ
Ａ転送により更新されたデータを示し、矢印は更新され
てないデータを示している。
ータｅ１−ａ〜ｅ６−ｂ夫々は図５のｄｍａ０〜ｄｍａ
ｊ夫々のタイミングでデータレジスタ３６から転送領域
３７にＤＭＡ転送され、そのＤＭＡ転送終了割込みによ
って受信領域３８にコピーされる。図中、各データは△
印を付したタイミングで受信領域３８から制御領域３
９，４０に転送される。また＊印を付したデータはＤＭ
Ａ転送により更新されたデータを示し、矢印は更新され
てないデータを示している。
【００２５】ところで、送信側の電子制御装置では図６
（Ａ）に示す送信するデータフレームの先頭と最後尾と
にチェックデータ４２，４４を設け、これらの間に実際
の制御用のデータ４３を挟むデータ構造とする。そして
先頭のチェックデータとしてフリーランタイマ２２のカ
ウント値をセットし、最後尾のミラーチェックデータと
してＣＰＵ１０の出力するミラーカウント値（カウント
値の各ビットの値を反転させたデータ）をセットする。
これらのチェックデータ４２，４３のセットは送信領域
３３から転送領域３４へのデータのコピーと同時に行
う。
（Ａ）に示す送信するデータフレームの先頭と最後尾と
にチェックデータ４２，４４を設け、これらの間に実際
の制御用のデータ４３を挟むデータ構造とする。そして
先頭のチェックデータとしてフリーランタイマ２２のカ
ウント値をセットし、最後尾のミラーチェックデータと
してＣＰＵ１０の出力するミラーカウント値（カウント
値の各ビットの値を反転させたデータ）をセットする。
これらのチェックデータ４２，４３のセットは送信領域
３３から転送領域３４へのデータのコピーと同時に行
う。
【００２６】また、受信側の電子制御装置では転送領域
３７に書込まれた図６（Ｂ）に示すデータフレームの先
頭のチェックデータ４５と最後尾のチェックデータ４７
とをビット単位で排他的論理和演算を行って演算結果が
全ビット１の場合にのみ、受信したデータフレーム内の
実際の制御用のデータ４６を受信領域３８にコピーす
る。
３７に書込まれた図６（Ｂ）に示すデータフレームの先
頭のチェックデータ４５と最後尾のチェックデータ４７
とをビット単位で排他的論理和演算を行って演算結果が
全ビット１の場合にのみ、受信したデータフレーム内の
実際の制御用のデータ４６を受信領域３８にコピーす
る。
【００２７】これによって送信側ではチェックデータ４
２，４４の生成を簡単に行うことができ、受信側でも受
信したデータのチェックを簡単に行うことができる。
２，４４の生成を簡単に行うことができ、受信側でも受
信したデータのチェックを簡単に行うことができる。
【００２８】
【発明の効果】上述の如く、請求項１に記載の発明は、
更新タイミングが異なる複数種類のデータを所定の順序
に並べて格納した第１の転送記憶領域と、上記第１の転
送記憶領域から順に転送されるデータを外部に送信する
送信部と、上記複数種類のデータがそのデータの更新タ
イミングで所定の位置に書込まれる送信記憶領域とを有
し、所定のタイミングで上記送信記憶領域の全データを
上記第１の転送記憶領域に転写する。
更新タイミングが異なる複数種類のデータを所定の順序
に並べて格納した第１の転送記憶領域と、上記第１の転
送記憶領域から順に転送されるデータを外部に送信する
送信部と、上記複数種類のデータがそのデータの更新タ
イミングで所定の位置に書込まれる送信記憶領域とを有
し、所定のタイミングで上記送信記憶領域の全データを
上記第１の転送記憶領域に転写する。
【００２９】このため、第１の転送記憶領域からデータ
を送信する間に第１の転送記憶領域のデータが更新され
ることがなく、短かい更新間隔に合わせて任意のタイミ
ングでデータを送信することができる。また、請求項２
に記載の発明は、外部から所定の順序で送信されてくる
複数種類のデータを受信する受信部と、上記受信部で受
信したデータを順に記憶する第２の転送記憶領域と、受
信終了時に上記第２の転送記憶領域の全データを転写さ
れる受信記憶領域とを有し、上記受信記憶領域から複数
種類のデータがそのデータの更新タイミングで読み出さ
れる。
を送信する間に第１の転送記憶領域のデータが更新され
ることがなく、短かい更新間隔に合わせて任意のタイミ
ングでデータを送信することができる。また、請求項２
に記載の発明は、外部から所定の順序で送信されてくる
複数種類のデータを受信する受信部と、上記受信部で受
信したデータを順に記憶する第２の転送記憶領域と、受
信終了時に上記第２の転送記憶領域の全データを転写さ
れる受信記憶領域とを有し、上記受信記憶領域から複数
種類のデータがそのデータの更新タイミングで読み出さ
れる。
【００３０】このため、任意のタイミングで転送される
データを受信する間に受信記憶領域のデータが更新され
ることがなく、各データの更新タイミングで受信記憶領
域のデータを読み出すことが可能となる。また、請求項
３に記載の発明は、請求項１記載の電子制御装置におい
て、任意の値のチェックデータ及びこのチェックデータ
の各ビットを反転させたミラーチェックデータを生成す
るチェックデータ生成部を有し、前記送信部から送信す
るデータの先頭、最後尾に上記チェックデータ、ミラー
チェックデータを付加して送信する。
データを受信する間に受信記憶領域のデータが更新され
ることがなく、各データの更新タイミングで受信記憶領
域のデータを読み出すことが可能となる。また、請求項
３に記載の発明は、請求項１記載の電子制御装置におい
て、任意の値のチェックデータ及びこのチェックデータ
の各ビットを反転させたミラーチェックデータを生成す
るチェックデータ生成部を有し、前記送信部から送信す
るデータの先頭、最後尾に上記チェックデータ、ミラー
チェックデータを付加して送信する。
【００３１】このため、チェックデータ及びミラーチェ
ックデータの生成を容易に行うことができ、受信側で簡
単かつ確実にエラーチェックを行うことができる。ま
た、請求項４に記載の発明は、更新タイミングが異なる
複数種類のデータを所定の順序に並べて第１の転送記憶
領域に格納し、上記第１の転送記憶領域から順に転送さ
れるデータを送信部から外部に送信し、上記複数種類の
データをそのデータの更新タイミングで送信記憶領域の
所定の位置に書込み、所定のタイミングで上記送信記憶
領域の全データを上記第１の転送記憶領域に転写する。
ックデータの生成を容易に行うことができ、受信側で簡
単かつ確実にエラーチェックを行うことができる。ま
た、請求項４に記載の発明は、更新タイミングが異なる
複数種類のデータを所定の順序に並べて第１の転送記憶
領域に格納し、上記第１の転送記憶領域から順に転送さ
れるデータを送信部から外部に送信し、上記複数種類の
データをそのデータの更新タイミングで送信記憶領域の
所定の位置に書込み、所定のタイミングで上記送信記憶
領域の全データを上記第１の転送記憶領域に転写する。
【００３２】このため、第１の転送記憶領域からデータ
を送信する間に第１の転送記憶領域のデータが更新され
ることがなく、短かい更新間隔に合わせ任意のタイミン
グでデータを送信することができる。また、請求項５に
記載の発明は、外部から所定の順序で送信されてくる複
数種類のデータを受信部で受信し、上記受信部で受信し
たデータを第２の転送記憶領域に順に記憶し、受信終了
時に上記第２の転送記憶領域の全データを受信記憶領域
に転写し、上記受信記憶領域から複数種類のデータをそ
のデータの更新タイミングで読み出す。
を送信する間に第１の転送記憶領域のデータが更新され
ることがなく、短かい更新間隔に合わせ任意のタイミン
グでデータを送信することができる。また、請求項５に
記載の発明は、外部から所定の順序で送信されてくる複
数種類のデータを受信部で受信し、上記受信部で受信し
たデータを第２の転送記憶領域に順に記憶し、受信終了
時に上記第２の転送記憶領域の全データを受信記憶領域
に転写し、上記受信記憶領域から複数種類のデータをそ
のデータの更新タイミングで読み出す。
【００３３】このため、任意のタイミングで転送される
データを受信する間に受信記憶領域のデータが更新され
ることがなく、各データの更新タイミングで受信記憶領
域のデータを読み出すことが可能となる。また、請求項
６に記載の発明は、請求項４記載の電子制御装置の制御
方法において、任意の値のチェックデータ及びこのチェ
ックデータの各ビットを反転させたミラーチェックデー
タを生成、前記送信部から送信するデータの先頭、最後
尾に上記チェックデータ、ミラーチェックデータを付加
して送信する。
データを受信する間に受信記憶領域のデータが更新され
ることがなく、各データの更新タイミングで受信記憶領
域のデータを読み出すことが可能となる。また、請求項
６に記載の発明は、請求項４記載の電子制御装置の制御
方法において、任意の値のチェックデータ及びこのチェ
ックデータの各ビットを反転させたミラーチェックデー
タを生成、前記送信部から送信するデータの先頭、最後
尾に上記チェックデータ、ミラーチェックデータを付加
して送信する。
【００３４】このため、チェックデータ及びミラーチェ
ックデータの生成を容易に行うことができ、受信側で簡
単かつ確実にエラーチェックを行うことができる。
ックデータの生成を容易に行うことができ、受信側で簡
単かつ確実にエラーチェックを行うことができる。
【図１】本発明の構成図である。
【図２】本発明の電子制御装置のブロック図である。
【図３】本発明を説明するための図である。
【図４】本発明を説明するための図である。
【図５】本発明を説明するための図である。
【図６】本発明を説明するための図である。
１０ ＣＰＵ １２ ＲＯＭ １４ 入力インタフェース １６ ＲＡＭ １８ 通信部 ２０ ＤＭＡコントローラ ２２ フリーランタイマ ２４ 出力インタフェース ３１，３２，３９，４０ 制御領域 ３３，３８ 送信領域 ３４，３７ 転送領域 ３５，３６ データレジスタ
Claims (6)
- 【請求項１】 更新タイミングが異なる複数種類のデー
タを所定の順序に並べて格納した第１の転送記憶領域
と、 上記第１の転送記憶領域から順に転送されるデータを外
部に送信する送信部と、 上記複数種類のデータがそのデータの更新タイミングで
所定の位置に書込まれる送信記憶領域とを有し、 所定のタイミングで上記送信記憶領域の全データを上記
第１の転送記憶領域に転写することを特徴とする電子制
御装置。 - 【請求項２】 外部から所定の順序で送信されてくる複
数種類のデータを受信する受信部と、 上記受信部で受信したデータを順に記憶する第２の転送
記憶領域と、 受信終了時に上記第２の転送記憶領域の全データを転写
される受信記憶領域とを有し、 上記受信記憶領域から複数種類のデータがそのデータの
更新タイミングで読み出されることを特徴とする電子制
御装置。 - 【請求項３】 請求項１記載の電子制御装置において、 任意の値のチェックデータ及びこのチェックデータの各
ビットを反転させたミラーチェックデータを生成するチ
ェックデータ生成部を有し、 前記送信部から送信するデータの先頭、最後尾に上記チ
ェックデータ、ミラーチェックデータを付加して送信す
ることを特徴とする電子制御装置。 - 【請求項４】 更新タイミングが異なる複数種類のデー
タを所定の順序に並べて第１の転送記憶領域に格納し、 上記第１の転送記憶領域から順に転送されるデータを送
信部から外部に送信し、 上記複数種類のデータをそのデータの更新タイミングで
送信記憶領域の所定の位置に書込み、 所定のタイミングで上記送信記憶領域の全データを上記
第１の転送記憶領域に転写することを特徴とする電子制
御装置の制御方法。 - 【請求項５】 外部から所定の順序で送信されてくる複
数種類のデータを受信部で受信し、 上記受信部で受信したデータを第２の転送記憶領域に順
に記憶し、 受信終了時に上記第２の転送記憶領域の全データを受信
記憶領域に転写し、 上記受信記憶領域から複数種類のデータをそのデータの
更新タイミングで読み出すことを特徴とする電子制御装
置の制御方法。 - 【請求項６】 請求項４記載の電子制御装置の制御方法
において、 任意の値のチェックデータ及びこのチェックデータの各
ビットを反転させたミラーチェックデータを生成し、 前記送信部から送信するデータの先頭、最後尾に上記チ
ェックデータ、ミラーチェックデータを付加して送信す
ることを特徴とする電子制御装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8187879A JPH1029477A (ja) | 1996-07-17 | 1996-07-17 | 電子制御装置及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8187879A JPH1029477A (ja) | 1996-07-17 | 1996-07-17 | 電子制御装置及びその制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1029477A true JPH1029477A (ja) | 1998-02-03 |
Family
ID=16213809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8187879A Pending JPH1029477A (ja) | 1996-07-17 | 1996-07-17 | 電子制御装置及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1029477A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007196859A (ja) * | 2006-01-26 | 2007-08-09 | Hitachi Ltd | 車両制御装置 |
| KR20140007592A (ko) * | 2012-07-09 | 2014-01-20 | 콘티넨탈 오토모티브 시스템 주식회사 | 제어변수 검증결과에 기초한 차량 제어 방법 |
-
1996
- 1996-07-17 JP JP8187879A patent/JPH1029477A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007196859A (ja) * | 2006-01-26 | 2007-08-09 | Hitachi Ltd | 車両制御装置 |
| KR20140007592A (ko) * | 2012-07-09 | 2014-01-20 | 콘티넨탈 오토모티브 시스템 주식회사 | 제어변수 검증결과에 기초한 차량 제어 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003318995A (ja) | 送信装置及び電子制御装置 | |
| US7032080B2 (en) | Plural station memory data sharing system | |
| CA2289192C (en) | Communication dma device | |
| JPH1029477A (ja) | 電子制御装置及びその制御方法 | |
| KR100633742B1 (ko) | 주변 장치로부터 데이터 전송 크기를 자동으로 갱신하는직접 메모리 액세스 제어 장치 및 방법 | |
| JP2920441B2 (ja) | プロセスデータ処理システムおよび処理方法 | |
| KR100230375B1 (ko) | 직렬 데이터 통신 시스템 | |
| JP4134371B2 (ja) | 入出力バスブリッジ装置 | |
| JP3457084B2 (ja) | パケットバス制御装置 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JP2838588B2 (ja) | プロセスデータ処理システム | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JP3146864B2 (ja) | 単方向ループ型伝送回路 | |
| JPH0115100B2 (ja) | ||
| JP3332625B2 (ja) | 記録装置 | |
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JP2826781B2 (ja) | データ転送方式 | |
| JP2595808B2 (ja) | 分散処理用メモリ装置 | |
| JPH07146839A (ja) | Ｄｍａ回路 | |
| JP2001005742A (ja) | データ転送方式 | |
| KR20050107159A (ko) | 시스템의 직렬 인터페이스 버스를 위한 버스 컨트롤러 | |
| JPH08137662A (ja) | データ送信方法及びデータ送信装置 | |
| JPH09128030A (ja) | 数値制御装置の高速化方法 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPH11110284A (ja) | データ転送装置 |