JPH10304316A - 順次走査ディスプレイ装置上にビデオイメージをディスプレイするための方法 - Google Patents

順次走査ディスプレイ装置上にビデオイメージをディスプレイするための方法

Info

Publication number
JPH10304316A
JPH10304316A JP10049744A JP4974498A JPH10304316A JP H10304316 A JPH10304316 A JP H10304316A JP 10049744 A JP10049744 A JP 10049744A JP 4974498 A JP4974498 A JP 4974498A JP H10304316 A JPH10304316 A JP H10304316A
Authority
JP
Japan
Prior art keywords
data
video data
video
black line
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10049744A
Other languages
English (en)
Inventor
Lilburn R Smith
アール．スミス リルバーン
Jeffrey G Burslem
ジー．バースレム ジェフリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lockheed Martin Corp
Original Assignee
Lockheed Corp
Lockheed Martin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lockheed Corp, Lockheed Martin Corp filed Critical Lockheed Corp
Publication of JPH10304316A publication Critical patent/JPH10304316A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/20—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards
    • H04N11/22—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards in which simultaneous signals are converted into sequential signals or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Television Systems (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 順次走査ディスプレイ装置上にインターレー
スビデオイメージを表示するための新しい技術を提供す
る。 【解決手段】 ブラックラインデータを格納し、アクテ
ィブインターレースビデオデータの第１フィールドをラ
イン毎又はフィールド毎にバッファリングし、ビデオデ
ータをバッファリングするときにブラックラインデータ
にビデオデータをインターリーブする。次にアクティブ
インターレースビデオデータの第２フィールドをバッフ
ァリングし、このときにブラックラインデータにビデオ
データをインターリーブする。ビデオデータの第２フィ
ールドをインターリーブされたブラックラインデータと
一緒にバッファリングする間、ビデオデータの第１フィ
ールド及びこれにインターリーブされたブラックライン
データを表示する。次にビデオデータの第２フィールド
及びそれにインターリーブされたブラックラインデータ
を表示する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、順次走査ディスプ
レイ上にビデオイメージを表示すること、更に詳細に
は、このような装置上にインターレースビデオイメージ
を表示することに関する。
【０００２】
【従来の技術】米国でディスプレイ（表示）されるビデ
オイメージはこれまで、米国テレビジョン放送規格（通
常”ＮＴＳＣ”方式と呼ばれる）に従って、収集、送
信、及び表示されてきた。ＮＴＳＣ方式のビデオイメー
ジは”インターレース（飛越し）”として記述され、Ｎ
ＴＳＣビデオ信号は”インターレース”ディスプレイ装
置上に表示するように設計（デザイン）される。この規
格は何年も前に当該規格が発行されたときの画像を差し
障りのないように見られる程度に表示するように設計さ
れた。おそらく最も良く知られたインターレースディス
プレイ装置は伝統的なテレビジョンセットであるが、イ
ンターレースディスプレイ装置には多くの他の用途があ
り、ビデオイメージが表示されるいたるところで見受け
られる。
【０００３】インターレースディスプレイ装置は通常、
陰極線管（ＣＲＴ）をディスプレイ装置として組み込ん
でいる。ＣＲＴは典型的には被覆スクリーン（蛍光体が
塗布されたスクリーン）と、スクリーンを被覆する個々
の”ピクセル”に帯電粒子を当てる電子”銃”とを含
む。画像を画素レベルで表示するために、銃は特定のパ
ターン（模様）に原子に粒子を当てて所定のピクセルを
励起する。原子は励起されるとその粒子が持つ電荷の量
に比例して光を発する。原子は光が弱まって元の励起さ
れていない状態に戻る（フェージング）まで発光する。
このフェージングは”蛍光減衰特性”として知られてお
り、時間がたってもなかなか減衰しないモニター燐光輝
度の能力は”残光”と呼ばれる。従って白黒ビデオシス
テムでは、励起されない原子は黒、大きく励起された原
子は白、及びやや励起された原子は灰色に、それぞれ表
示される。カラーシステムはレッド、ブルー及びグリー
ンを組み合わせて、時には他のカラーセットも組み合わ
せて、同様に機能する。
【０００４】インターレースシステムにおける単一のビ
デオ画像は一般的に”フレーム”と呼ばれる。表示する
ために、ＮＴＳＣ即ちインターレースシステムは単一の
フレームを６４０個のピクセルからなる４８０本のライ
ンに分割する。適切に位置合わせされたインターレース
フレームは伝統的には２つの別々の”フィールド”画像
（以下に更に詳しく説明する）からなり、これらの各フ
ィールド画像は互いに潜在的に空間的及び／又は時間的
にオフセットされている。実際には、フレームの奇数フ
ィールドはそのフレームの奇数ラインからの”アクティ
ブ”ビデオデータからなり、偶数フィールドはそのフレ
ームの偶数ラインからのアクティブビデオデータからな
る。各フィールドは、２つの別々の画像が互いにインタ
ーリーブしていることに視聴者が気がつかないくらい素
速く、モノクロ表示では１／６０秒毎に（即ち６０Ｈｚ
で）表示される。従って、全体的なフレームは１／３０
秒毎に（つまり３０Ｈｚで）表示される。これについて
もカラーシステムは同様に動作するが、表示速度は約５
９．９４Ｈｚ／フィールドである。
【０００５】各フィールド画像の各ラインは左から右に
表示され、全体的なフィールドは、そのディスプレイの
てっぺんから一番下までそのフレームのラインを一本お
きにインターレースてライン毎に表示される。ＣＲＴ銃
が次のアクティブラインを表示するために狙いを変える
ときのアクティブラインと次のアクティブラインのディ
スプレイの間の時間は水平帰線期間として知られてい
る。１つのフィールドの最終アクティブラインを表示し
てから次のフィールドの最初のアクティブラインを表示
するまでの間のこの時間は、垂直帰線期間として知られ
ている。これらの帰線期間はそれぞれ水平同期（”Ｈsy
nc”）及び垂直同期（Ｖsync”）データを含む。ＣＲＴ
銃はアクティブビデオデータと一緒にＨsync及びＶsync
データを受け取り、そのフレームの中でアクティブデー
タのディスプレイを調整する。
【０００６】偶数フィールド画像はそのディスプレイ装
置の偶数番号のディスプレイライン上に位置合わせさ
れ、その直後には奇数フィールド画像がそのディスプレ
イ装置の奇数番号のディスプレイライン上に位置合わせ
される。表示されるフィールドの中の１本のラインを構
成するビデオデータは”アクティブビデオデータ”とし
て知られ、表示されるフィールドから除外されたライン
は”非アクティブ”ラインとして知られている。従っ
て、ＣＲＴ銃はライン毎に受け取るそれぞれのフィール
ドからのアクティブビデオデータに従って各ラインのピ
クセルに粒子を当てながらそのディスプレイの中の４８
０本のラインを１本飛び毎にトレースし、同じようにし
て次のフィールドを表示する。
【０００７】別々の偶数及び奇数フィールド画像を連続
的に順番に表示することによって、このように複数のビ
デオ画像を表示することができる。ＣＲＴディスプレイ
装置上でインターレースビデオの偶数／奇数フィールド
を走査することによって、画像が常に表示されているよ
うな錯覚を視聴者に起こさせる。更に、連続的な蛍光減
衰特性は、２つの異なる位置で同時にディスプレイされ
ている動いている写真オブジェクトから生じる画像アー
チファクトが知覚されないように、てこ入れされる。
【０００８】インターレースビデオイメージの場合、フ
ィールド画像データはそのデータがビデオカメラによっ
てもともと得られたのと同じ速度及び同じ順序でディス
プレイ上に最適に提供される。しかし、デスクトップコ
ンピュータ産業で使用される最近のディスプレイは、現
代技術のより高いパフォーマンスレベルを活用するよう
に設計されている。現在可能なビデオの帯域幅によっ
て、インターレースなしで６０Ｈｚ又はそれより速いフ
レーム速度で６４０×４８０ピクセル解像度ビデオより
大きなフルフレームを送信及び再現することが可能とな
っている。これは、”順次走査”ディスプレイとして知
られるより簡単な方法を使用することが可能とする。
【０００９】インターレースシステムの各フィールドと
違い、順次走査ディスプレイ装置はディスプレイの上か
ら下まで各フレームのライン毎に左から右へ一本ずつ全
てのラインを表示する。従って、銃は、インターレース
システムにおける場合のように１本おき毎ではなく、順
次走査システムにおいては全てのパスでディスプレイの
中の全てのラインを走査する。液晶ディスプレイ等の最
も新しいフラットパネルディスプレイ装置及びより新し
いＣＲＴディスプレイ装置の幾つかは、順次走査ディス
プレイ装置である。
【００１０】固有の蛍光減衰特性を有するＣＲＴディス
プレイを使用すると、イメージを１度に１つのフレーム
にストローブすることができ、動画投影機（アニメーシ
ョンプロジェクタ）によって生成されたとは思えないよ
うな知覚画像動作を錯視させることができる。これは静
止イメージ又は殆ど静止したイメージの場合に非常に有
効である。しかし、最も一般的な既存のコンピュータビ
デオイメージシステム及びアプリケーションは、６０Ｈ
ｚに近いフレーム速度でフル解像度の高ダイナミックレ
ンジリアルタイムカメラビデオを支える能力を提供する
には至っていない。また、これらの進歩は高級技術水準
の高解像度ビデオシステムの機能に一般的に適用されて
いなかった。順次走査ディスプレイ上にインターレース
ビデオイメージを実施することは大変なことであり、古
典的な解決策にはいずれも欠点がある。
【００１１】順次走査ディスプレイ上にインターレース
ビデオイメージを表示する１つのアプローチは、それぞ
れのフレームからのインターレースアクティブビデオデ
ータの各ラインを指定ライン及びその順次走査ディスプ
レイ上の隣の”ブラック”ラインの各々に再現する。こ
の方法によっては、ディスプレイ画像の解像度は元のフ
ィールド画像の解像度よりも良くはならず、せいぜいフ
ル原画像フレームの解像度の半分程度である。また、こ
れは空間的な歪みを生じる結果となり、この歪みの中で
はカメラにより単一ピクセルとして得られたエレメント
（画素）が垂直に重なる。更に、偶数及び奇数の両方の
フィールド画像がこのように処理されると、同じ２ピク
セルラインスタックの上にそのカメラで２つの空間的に
分離されたピクセルサンプル（１つは偶数フィールドサ
ンプルからで、もう１つは奇数フィールドサンプルから
のもの）を重ねることによって、画像の忠実度が低くな
るおそれがある。２つの元のフィールドサンプルの間の
空間的な区別があいまいになり、この時点でダイナミッ
クレンジが視聴者の知覚により小さくなり、２つのサン
プルされたレベルが中間レンジレベルにフィルタされる
結果となる。元のフィールド画像のうち一方のみを使用
して他方の画像を無視すれば、これは、獲得した画像情
報の半分を切り捨てて犠牲にすることによって、画像の
ダイナミックレンジを守る。これは、低画像再生速度に
よって生じる知覚可能なちらつきを伴う空間的に歪んだ
半解像度フレーム画像につながる。
【００１２】第２のアプローチは走査線を補間すること
である。走査線の補間は走査線の再生以外に、２つの隣
接するアクティブビデオラインに含まれるビデオデータ
を補間して中間非アクティブビデオラインに使用するた
めのビデオデータを生成するステップを行う。走査線再
生に伴う問題の多くはここでも当てはまり、高分解能の
高ダイナミックレンジビデオでは、補間は、元のイメー
ジに汚くフィルターをかけたような不正確な表示にな
る。
【００１３】更に他のアプローチは、フィールドマージ
ング（フィールド併合）である。これによって、データ
の２つの連続したインターレースフィールドは単一の順
次走査ビデオフレームとして格納されてディスプレイに
送られる。従って、１対の入力フィールドがマージング
されて新しい出力フレームが生成される。フル解像度が
提供され、この方法は静止画像のディスプレイには問題
を提示しない。しかし、元のカメラがパン（固定水平移
動）される場合又は画面の中のアイテムが動いている場
合、動作アーチファクトが生じる。２つのフィールド画
像が同時に２つの異なるポイントで得られるので、フィ
ールドマージングにより、動きが見えるピンぼけの歪ん
だ画像、又は最悪の場合、目的物（単数又は複数）が細
くて動作速度が速い場合は２重画像が生じる。このプロ
セスは特に水平方向の動きに弱い。
【００１４】
【発明が解決しようとする課題】従って、当分野では順
次走査ディスプレイ装置上にインターレースビデオイメ
ージを表示するための新しい技術が必要である。この新
しい技術は、理想的には元のビデオ画像を全く同じよう
に正確に再現する。従って、この新しい技術は実質的に
フル解像度で空間的歪みが少なく、ダイナミックレンジ
の弱まりが少ない画像を提供しなければならない。ま
た、この新しい技術はアーチファクト及びちらつきのな
いビデオイメージを表示しなければならない。
【００１５】
【課題を解決するための手段】本発明は、順次走査ディ
スプレイ装置上にビデオデータ及びブラックラインデー
タを含むビデオイメージを表示するための方法である。
更に詳細には、この方法はインターレースビデオデータ
の第１セット及び第２セットのうち少なくとも１つとブ
ラックラインとをインターリーブさせるステップと、イ
ンターレースビデオデータの第１セットを表示しながら
インターレースビデオデータの第２セットをバッファリ
ングするステップと、インターレースビデオデータの第
２セットを表示するステップと、ブラックラインデータ
及びこれにインターリーブされたインターレースビデオ
データのセットを表示するステップと、を含む。
【００１６】
【発明の実施の形態】上に簡単にまとめた本発明につい
ては、図面に開示された具体的な実施の形態及びこれに
関連して以下に詳細に記載することとする。ただし、図
面は本発明の典型的な実施の形態を表しているだけであ
り、本発明と同じように有効な他の実施の形態が考えら
れるため、本発明を限定するものではない。
【００１７】本発明は、図１に表されたようにビデオデ
ータ及びブラックラインデータを含むビデオイメージを
順次走査ディスプレイ上に表示するための方法である。
この方法はおおまかにいうと、飛び越しビデオデータの
第１セット及び第２セットのうち少なくとも１つをブラ
ックラインデータにインターリーブさせるステップと、
インターレースビデオデータの第１セットを表示しなが
らインターレースビデオデータの第２セットをバッファ
リングするステップと、インターレースビデオデータの
第２セットを表示するステップと、ブラックラインデー
タ及びこれにインターリーブされたインターレースビデ
オデータのセットを表示するステップと、を含む。デー
タの”セット”はビデオデータのライン又はフィールド
のどちらかである。次にこれらのステップは繰り返され
て画像が表示される。
【００１８】但し、本発明は多くの実施の形態に実用化
されることができる。例えば、図１の方法は単一の画像
しか表示しないが、連続的なループの中で単一画像を表
示したり又は複数のビデオ画像を表示したりするために
繰り返されてもよい。また、順次走査ディスプレイ装置
は液晶画面（”ＬＣＤ”）、電界発光ディスプレイ、Ａ
Ｃプラズマディスプレイ、又は他の種類の順次走査ディ
スプレイであってもよい。更にこれら以外の実施の形態
も可能である。第２セット、及び好ましくは第１セット
は表示される前にバッファリングされる。第１セットは
第２セットと全く同じように高級技術水準を用いてバッ
ファリングされなければならないが、高級技術水準の進
歩に常に依存するわけではない。
【００１９】より重要なことは、当業者が本明細書を読
めば、ビデオデータを”ライン毎”又は”フィールド
毎”にバッファリングしてもよいことが分かるであろ
う。ディスプレイビデオデータが典型的にはライン毎に
処理されることが当業者には理解頂けるであろうが、１
グループのラインをフィールドとしてまとめて処理する
こともできる。本明細書中で使用する”ライン毎”とい
う用語は、”フィールド毎”と区別して使用される。”
ライン毎”とはビデオデータの単一のラインが処理され
ることを指すのに対し、”フィールド毎”とはこのよう
なラインのグループをラインベースでまとめて処理する
ことを指す。ライン毎又はフィールド毎にバッファリン
グするかについての選択は設計仕様によって指示され、
メモリサイズ及び処理能力の間のトレードオフ（交換）
が係わってくるであろう。
【００２０】他の設計選択を行うと他の実施の形態がで
きる。例えば、ビデオイメージを得てこれをピクセル、
ライン又はフィールドベースで格納する前に、ブラック
ラインデータを格納することができる。ブラックライン
データの単一のピクセルのみを格納することは、全フィ
ールドを格納するよりもより効率良くメモリを使用する
が、非常にフレキシブルなメモリアクセス方法が必要と
なる。従って、特定の実施の形態がブラックラインデー
タのピクセル、ライン、又はフィールドを格納するか
は、メモリの利用度、タイミング条件、及びシステムの
設計に依存する。
【００２１】他のこの様なバリエーションは、アクティ
ブビデオデータをブラックラインデータにインターリー
ブさせる点に関する。例えば、ブラックラインデータと
ビデオデータを一緒にバッファするように、アクティブ
ビデオデータをブラックラインデータにインターリーブ
させることができる。この実施の形態は直接メモリアク
セス技術を用いてディスプレイ装置に表示データを連続
的に出力することができる。或いは、ビデオデータをバ
ッファリングして、ディスプレイ装置に出力するときに
ブラックラインデータにインターリーブさせることがで
きる。従って、ビデオデータが表示されるときにブラッ
クラインデータにビデオデータをインターリーブする。
【００２２】図１に表された方法の１つの具体的な実施
の形態が図２に表されている。図に表されたように、ブ
ラックラインデータがピクセル、ライン及びフィールド
のいずれか１つの中に格納される。アクティブインター
レースビデオデータの第１フィールドがライン毎又はフ
ィールド毎にバッファリングされ、ビデオデータがバッ
ファリングされるときにブラックラインデータにビデオ
データがインターリーブされる。次にアクティブインタ
ーレースビデオデータの第２フィールドがバッファリン
グされ、このビデオデータがバッファリングされるとき
にブラックラインデータにビデオデータがインターリー
ブされる。ビデオデータの第２フィールドがインターリ
ーブされたブラックラインデータと共にバッファリング
される間、ビデオデータの第１フィールド及びこれにイ
ンターリーブされたブラックラインデータが表示され
る。次にビデオデータの第２フィールド及びそれにイン
ターリーブされたブラックラインデータが表示される。
これらのステップがビデオデータの新しいフィールドを
バッファリングして複数のビデオ画像を表示するために
繰り返される一方で、先にバッファリングされたフィー
ルドはインターリーブされたブラックラインデータと一
緒に表示される。当業者が本明細書を読めば、図２には
表されていないが、連続的な画像を正確に表示するため
に、これらのステップが繰り返される間、適切なタイミ
ング及びディスプレイ制御信号を使用しなければならな
いことが理解頂けるであろう。
【００２３】図１及び図２に表されたように、本発明は
ビデオデータが本発明に従って表示するために適切に処
理されたと仮定する。しかし、このような処理に使用さ
れるハードウェアは多くの形態をとることができ、その
幾つかは請求項１に記載された具体的なバリエーション
を実施することができる。従って、以下に記載するよう
に、本発明は多くの実施の形態に具体化することができ
る。
【００２４】図３は、本発明を実施するときに用いるこ
とのできる具体的なハードウェアデザイン１０を表す。
本発明の一部ではないが、ビデオイメージ入力が得られ
なければならない。図３のハードウェアデザイン１０は
この機能を果たすビデオソース１２を含む。更に詳細に
は、ビデオソース１２は好ましくは高解像度の前方監視
赤外線（”ＦＬＩＲ”）カメラであるが、考えられ得る
どのタイプのビデオソースであってもよい。当業者であ
れば、幾つかのビデオソースはデジタル形式のビデオイ
メージを提供し、他のビデオソースはアナログ形式のイ
メージを提供することが本明細書を読んで分かるであろ
う。ビデオソース１２がアナログ形式のビデオイメージ
を提供する場合、ハードウェアデザイン１０はアナログ
からデジタルへの変換を行わなければならない。反対
に、ビデオソース１２がデジタルビデオイメージを提供
する場合、ハードウェアデザイン１０はこの変換を省く
することができる。ビデオソース１２が好適なＦＬＩＲ
カメラである場合、ライン２６上のビデオイメージ入力
はアナログである。
【００２５】本発明の視点からすると、ハードウェアデ
ザイン１０は主にビデオ獲得モジュール１４、ビデオ処
理モジュール１６、プロセッサマザーボード１８、電力
調整モジュール２０、及び順次走査ディスプレイ装置２
２を含む。ビデオ獲得モジュール１４、ビデオ処理モジ
ュール１６、及びプロセッサマザーボード１８は全てＰ
ＣＩバス２４を介してインターフェースする。ビデオソ
ース１２は先述の通り、ビデオ入力ライン２６を介して
ビデオイメージ入力をハードウェアデザイン１０に供給
する。
【００２６】更に図３を参照すると、ビデオ獲得モジュ
ール１４は好ましくはＰＤＩアナログシリーズパフォー
マンスアナログビデオ獲得モジュール（PDI Analog Ser
iesHigh Performance Analog Video acquisition modul
es ）のうちの中速（”ＭＮ”）ビデオ獲得モジュール
（ＰＤＩ Part No. SA5N17009）である。この具体的な
コンポーネントはプレシジョンデジタルイメージ社（Pr
ecision Digital Images Corporation, " ＰＤＩ" ）よ
り入手可能である。この具体的な製品は、ＤＯＳベース
又は Windows（登録商標）ベースのフラットフォームの
どちらでも使用できるが、幾つかのアプリケーションで
は特別なドライバが必要である。
【００２７】図３の実施の形態に於けるビデオ獲得モジ
ュール１４はビデオインターフェースメザニン（mezzan
ine ）カード３４（図４に記載）を含み、このカード３
４はアナログ信号調整を行う。ビデオインターフェース
メザニンカード３４は一般に、マルチプレクサ３２、８
ビットのアナログ／デジタル変換器３６、テーブル３８
等の幾つかの２５６×８ビットのルックアップテーブル
（全て図３に記載）を含む。マルチプレクサ３２は、最
高６０ＭＨｚまでのサンプリング速度でのＲＳ−１７０
又はＲＳ−３４３標準フォーマッティングにおいて、パ
フォーマンスはある程度落ちるとはいえ、最多で４個ま
でのビデオソースから入力を受け取ることができる。し
かし、ハードウェアデザイン１０へのビデオ入力の数は
本発明の実施には重要ではない。アナログ／デジタル変
換器３６も同様に、最高６０Ｍｈｚまでの速度でデータ
を変換する。
【００２８】ビデオ獲得モジュール１４はビデオインタ
ーフェースメザニンカード３４の他に、フレームメモリ
４０、フレームメモリコントローラ４２、タイミングコ
ントローラ４４、ピクセルコントローラ４６、及び高性
能ＰＣＩバスインターフェース４８を含む。フレームメ
モリ４０は１Ｍバイトメモリであり、画像ピクセルを逐
次入力してこれらのピクセルを並列出力（３２ビット出
力）する（最大解像度は１Ｋ×１Ｋ又は２Ｋ×５１
２）。フレームメモリコントローラ４２はメモリのリフ
レッシュ、シフトレジスタ転送サイクル、標準メモリの
読み取り及び書込み、及びフレームメモリ４０のための
ページモードの読み取りを行う。タイミングコントロー
ラ４４はビデオ信号入力をトラックして同期ソース及び
クロックソース（内部及び外部）を選択し、プログラム
可能な位相遅延を水平同期データに同期させて、ピクセ
ルクロックを生成する。ピクセルコントローラ４６は幾
つかの画像フォーマッティング機能のプログラム可能な
制御（水平及び垂直ホールドオフ及びエクステントの制
御、メモリシフトクロックの制御、及びフレームメモリ
の中に格納するためのピクセルデータの訂正を含む）を
行う。（図４に表されたＦＩＦＯ４５はこの例の特定の
実施の形態には使用されない）。
【００２９】更に図３を参照すると、ビデオ処理モジュ
ール１６は好適にはＰＤＩより入手可能なプレシジョン
ＭＸビデオエンジン（Precision MX Video Engine, DP
I Part No. VA5010036/WA2118 ）である。ビデオ処理モ
ジュール１６は、デジタル信号プロセッサ（”ＤＳ
Ｐ”）５０、ビデオランダムアクセスメモリ（”ＶＲＡ
Ｍ”）５２、ＰＣＩバスインターフェース４９、メモリ
コントローラ５４、発振器ピクセルクロック生成装置５
６、ビデオインターフェースパレット５８、アナログマ
ルチプレクサ６０（図６に図示）、及び同期（sync）フ
ィールド消去可能プログラム可能論理装置（”ＥＰＬ
Ｄ”）６２（図６にも図示）を含む。プレシジョンＭＸ
ビデオエンジンは Windows（登録商標）ベースのプラッ
トフォームで使用するようデザインされている。
【００３０】図示された実施の形態の中のＤＳＰ５０は
マルチメディアビデオプロセッサ、好ましくはテキサス
インストラメンツＴＭＳ３２０Ｃ８０，４０ＭＨｚ（Te
xasInstruments TMS320C80,40MHz ）デジタル信号プロ
セッサである。ＴＭＳ３２０Ｃ８０の構造及び操作は当
技術においてよく知られているので、その構造は図５で
簡単に表す。図５で表されているように、ＤＳＰ５０は
マルチプロセッサＤＳＰであり、オンチップメモリ５
１、４つの並列先進ＤＳＰ５３、及び浮動小数点ＲＩＳ
Ｃマスタープロセッサ５５を含む。またＤＳＰ５０は、
外部メモリ（この場合はＶＲＡＭ５２）とインターフェ
ースする転送コントローラ５７、及びビデオデータ及び
タイミング信号とインターフェースするビデオコントロ
ーラ５９も含む。ＤＳＰ５０はＰＩＣバスインターフェ
ース４９を介してビデオデータを受け取り、デジタル化
されたビデオイメージを処理してＶＲＡＭ５２に格納す
る。パレット５８へのＶＲＡＭ５２出力はディアルポー
トされているため、ビデオ獲得モジュール１４によって
入力イメージが得られる速度にかかわらず、最高速度で
データ転送が可能になる。
【００３１】図６は、発振器ピクセルクロック生成装置
５６、ビデオインターフェースパレット５８、アナログ
マルチプレクサ６０、syncＥＰＬＤ６２、及びＶＲＡＭ
５２の間の接続を表す。ピクセルクロック生成装置５６
は好ましくは、高性能モノリシックフェーズロックドル
ープシンセサイザであるＩＳＣ１５７４（IntegratedCi
rcuit Systems製造）であリ、図７により詳しく表され
ている。ピクセルクロック生成装置５６は、システムク
ロックを分割して結果をビデオインターフェースパレッ
ト５８に出力することにより、所定の解像度及びリフレ
ッシュ速度に従ってタイミング信号を提供する。
【００３２】ビデオインターフェースパレット５８は好
ましくはＴＶＰ３０２０（テキサスインストラメンツ社
より入手可能）であり、図８に更に詳しく記載されてい
る。パレット５８はＤＳＰ５０及びＶＲＡＭ５２と直接
インターフェースし、６４ビット幅のバス６２上のＶＲ
ＡＭ５２からデジタル化されたデータを受け取る。パレ
ット５８はデジタル化されたビデオイメージを受け取っ
てこれからアナログビデオ信号Ｒ、Ｇ、Ｂ、水平同期
（Ｈsync) 及び垂直同期("Ｖsync”）を生成する。図３
に表されたように、パレット５８は電力調整モジュール
２０を介してＨsync、Ｖsync、レッド（”Ｒ”）、グリ
ーン（”Ｇ”）、及びブルー（”Ｂ”）のアナログデー
タをディスプレイ装置２２に出力する。
【００３３】電力調整モジュール２０はライン６４を介
して外部ソースから出力を受け取り、電力をディスプレ
イ装置２２、総合輝度調節、ＲＧＢ輝度調節、及び過電
流保護回路に供給する。１つの特定の実施の形態におけ
る入力電源は１１５ワットで１９〜３２Ｖｄｃ、典型的
には２４Ｖｄｃである。図２１は電力調整モジュール２
０によって生成された信号のリストを含み、図１２はこ
れらの信号のうちの１つを選んで測ったタイミング図で
ある。電力調整モジュール２０は信号をディスプレイ装
置２２にも入力するが、これについては以下に記載す
る。
【００３４】プロセッサマザーボード１８には、この特
定の実施の形態において、Intel （登録商標）Triton
（登録商標）チップのセット及びプラグアンドプレイＰ
ＣＩＢＩＯＳ（Rev. 2.0又はそれ以上）を含むＰＣＩチ
ップセットを有する、Intel（インテル、登録商標）１
００Ｍｈｚの Pentium（ペンティアム、登録商標）プロ
セッサが組み込まれている。また、マザーボード１８は
１６ＭバイトのＲＡＭ（２５６Ｋパイプラインバースト
を有する）を含み、１００Ｍバイトのハードディスクド
ライブとインターフェースする。マザーボード１８は W
indows（登録商標）ＮＴオペレーティングシステムの環
境下で動作し、従ってビデオ獲得モジュール１４及びビ
デオ処理モジュール１６はWindows （登録商標）ＮＴデ
バイスドライバを組み込む必要がある。マザーボード１
８のプロセッサは必要なソフトウェアをビデオ獲得モジ
ュール１４及びビデオ処理モジュール１６にロードし、
バストランザクションをサポートする。
【００３５】プロセッサマザーボード１８、ビデオ獲得
モジュール１４、及びビデオ処理モジュール１６は全て
ＰＣＩバス２４を介してインターフェースする。ビデオ
獲得モジュール１４はＰＣＩバスインターフェース４８
を含み、このインターフェース４８はＰＣＩバス機能の
高度管理を提供し、割り込み、スレーブモード読み取り
及び書込み、及びバスマスター調停の制御を含む。ビデ
オ獲得モジュール１４はバスマスタリングモードで動作
する。ビデオ処理モジュール１６はＰＣＩバスインター
フェース４９（図１０に図示）を含む。ＰＣＩバスイン
ターフェース４９はスレーブ及びバスマスタリングサイ
クルを両方ともサポートし、両方のモードにおいてバー
スト可能であるが、図示された特定の実施の形態におい
てはスレーブモードのときのみ動作する。
【００３６】図３の実施の形態はビデオ獲得モジュール
１４及びビデオ処理モジュール１６にＰＤＩ社の製品を
使用しているが、他社の製品が適切である場合もあるこ
とに注意されたい。例えばＲＳ−１７０ビデオの使用が
可能である場合、本発明の実施するには以下の製品が好
適であると考えられる。 （１）アラクロン（Alacron ）ＦＴ−Ｃ８０プロセッサ
ボード及びＦＴ−ＶＩ−８Ａ画像獲得モジュール （２）５０ＭｈｚのＤＳＰ、最小２ＭバイトのビデオＲ
ＡＭ、及びフレームグレーバードーターカード（grabbe
r daughter card ）オプションのついた、ＤＹ４ＳＶＭ
Ｅ／ＤＭＶ−７８３マルチメディアグラフィックスコン
トローラ （３）スペクトラム信号処理オーロラシリーズ（Aurora
series ）ＰＣＩ／Ｃ８０アプロケーションズボード及
びＰＣＩ／Ｃ８０−ＶＩＭ／２４獲得モジュールこのリ
ストが全てではなく、上記の構成の各々は初期化及びソ
フトウェアのローディングをサポートするために適切な
バックプレーンバスホストプロセッサモジュールを必要
とすることがある。
【００３７】ディスプレイ装置２２は好ましくは日本電
気（株）社から入手可能なＮＥＣの型番ＮＬ１２８１０
２ＡＣ２０−０７液晶ディスプレイ（”ＬＣＤ”）（Ｎ
ＥＣPart No. 128002AC20-07）であり、図９に詳しく図
示されている。図示された具体的な実施の形態におい
て、ディスプレイ装置２２はＳＸＧＡディスプレイであ
り、１２８０×１０２４の解像度、１０７．６３Ｍｈｚ
のピクセル周波数、６４．６８Ｋｈｚの水平走査周波
数、及び６０Ｈｚの垂直周波数を有する。しかし、これ
らのタイミングパラメータは特定の実施によって左右さ
れ、必要な同期条件に合わせて調節しなければならない
ことに注意されたい。更に詳細には、データ入力は、各
１つ１つ全てのディスプレイフレーム毎に垂直に同期さ
れた１つの入力フィールドか、ディスプレイラインの１
本おき毎に水平に同期された１本の入力ラインのどちら
かでなければならない。
【００３８】ＮＥＣ型番ＮＬ１２８１０２ＡＣ２０−０
７ディスプレイ装置はＳi ＴＦＴアクティブマトリクス
ドライバを有するフルカラーのアナログ順次走査装置で
あるが、本発明はどの種類の順次走査ディスプレイ装置
に使用してもよい。実際には、図面に表されたハードウ
ェアデザイン１０の特定の実施の形態は入力モノクロビ
デオデータのみを処理する。従って、本発明の実施はア
ナログかデジタルディスプレイ、モノクロかカラーディ
スプレイ、又はあらゆる特定の種類のドライバかのどれ
かに限定されるわけではない。
【００３９】ディスプレイ装置２２は先述のように電力
調整モジュール２０を介してビデオディスプレイモジュ
ール１６から、電力調整モジュールにより生成された一
連のディスプレイ制御信号だけでなく、アナログビデオ
入力（Ｒ、Ｇ、Ｂ）及びタイミング信号（Ｈsync、Ｖsy
nc、及びピクセルクロック信号ＣＬＫ）を入力として受
け取る。他の実施の形態において、ディスプレイ装置２
２は図示された実施の形態においてデフォルト値に残さ
れた他のディスプレイ制御信号も受け取る。
【００４０】あるフラットパネルディスプレイ技術（例
えば液晶ディスプレイ即ちＬＣＤ）は、別々にアドレス
することが可能なピクセルアパーチャ即ちセルを、各セ
ル制御エレメントに供給された信号の振幅によって画定
された程度に偏光することによって機能する。ＬＣＤデ
ィスプレイの場合、各ピクセルの輝度は、入射光のうち
各セルのピクセルエレメント（画素）から反射された僅
かな光の量と、各セルのピクセルエレメントを透過した
ディスプレイのバックライトの量との和の関数である。
外部光反射及びバックライト透過の度合いは、同じ物理
的メカニズムによってタンデム（縦列）に変化する。
【００４１】ＬＣＤディスプレイの場合、いったん受け
取られたセルの偏光設定は次の画像フレーム走査の間に
新しい設定に代わるまで一定に保たれる。ＣＲＴの燐光
持続（残光）に関する意味では、この場合は直接適用で
きない。しかし、ＬＣＤディスプレイセルの場合、セル
の応答時間の特性を同じように適用することができる。
応答時間とは、新しい１つのアパーチャ設定がロードさ
れると、ＬＣＤセルが一方のアパーチャ偏光から他方の
アパーチャ偏光にスイッチするときにかかる時間を示す
用語である。変化が大きくなるほど、必要な応答時間が
長くなる。
【００４２】この点について、ＣＲＴディスプレイのケ
ースとＬＣＤディスプレイのケースとを比べることが有
用である。ＣＲＴ上の定常状態の完全にブラックである
（フルブラック）ピクセル蛍光体は、非アクティブイン
ターレースビデオラインが走査プロセスの間スキップさ
れるのと全く同じように、イオン銃によって有効にスキ
ップされ、全く励起されない。ＣＲＴ上の定常状態の完
全にホワイトである（フルホワイト）蛍光体は最大可能
レベルに励振されるが、そのあとすぐに時間とともに減
衰しはじめ、イオン銃の次のパスによって再び励振され
る。同じように、ＬＣＤディスプレイ上の定常状態のフ
ルブラックピクセルセルは一度コマンドされると完全に
閉じた／吸収レベルにセットされたままであり、次に後
続するブラックラインインターリーブパスによって同じ
状態に保たれる。ＬＣＤディスプレイ上の定常状態フル
ホワイトピクセルは完全に開いた／反射状態にコマンド
されるが、次にブラックラインのインターリーブパスの
間に完全に閉じた／吸収状態にコマンドされる。フルホ
ワイトとフルブラックの間のレベルまで励起されたセル
セット又は蛍光体は、同じようにサイクルする。この再
帰セル偏光プロセスに及ぼすセル応答時間の影響によ
り、フル原画像解像度を保持し、視聴者から見て結果的
に得られた画像に空間的又は時間的画像アーチファクト
が知覚できないよう十分な程度に、ＣＲＴの燐光持続性
効果に近づく。
【００４３】この技術を用いて、画像のフルホワイトレ
ベルをＬＣＤディスプレイ装置のフルホワイト輝度のパ
フォーマンスの約半分以下にすることができる。ビデオ
情報の各ラインを時間の５０％の間ブラックにサイクル
させることによって、平均ディスプレイ輝度を低下させ
る。ＬＣＤディスプレイの効率及びバックライト効率に
おける最近の進歩により、今ではＬＣＤディスプレイに
この方法を用いて満足できる画像品質を生成するために
十分な輝度マージンを提供する。
【００４４】図３に戻ると、ビデオ獲得モジュール１４
はソース１２からＲＳ−１７０又はＲＳ−３４３規格フ
ォーマットのビデオイメージ入力を受け取る。これらの
規格は当技術では良く知られており、多くの実施が可能
である。図示された具体的な実施の形態において、ＲＳ
−１７０は１３１６×４８０解像度、２５．０６０Ｍｈ
ｚのピクセル周波数、１５．７５ｋＨｚの水平走査周波
数、フィールド当たり６０Ｈｚの垂直周波数、及びフレ
ーム当たり３０Ｈｚの垂直周波数を必要とする。ＲＳ−
３４３は、１２４８×９６０の解像度、４９．３９２Ｍ
ｈｚのピクセル周波数、３０．８７０Ｋｈｚの水平走査
周波数、フィールド当たり６０Ｈｚの垂直周波数、及び
フレーム当たり３０Ｈｚの垂直走査周波数を必要とす
る。しかし、他の実施の形態は、ＲＳ−１７０又はＲＳ
−３４３規格の他のシステム設計を必要とすることや、
全く異なるビデオディスプレイ標準を用いることさえあ
る。
【００４５】ビデオ獲得モジュール１４は次に入力ビデ
オイメージをサンプルしてこのイメージをアナログ形式
からデジタル形式に変換し、デジタル化されたビデオイ
メージを集めてＰＣＩバス２４に転送する。技術的に、
フル画像解像度を得るために、サンプリング速度はビデ
オソース１２からのビデオイメージの固有ピクセル速度
以上でなければならない。この速度は選択されたディス
プレイ規格によって予め決められており、ＲＳ−３４３
規格入力を用いる図示された特定の実施の形態では、サ
ンプリング速度は４９．３９２Ｍｈｚである。
【００４６】ビデオ獲得モジュール１４は、完全なセッ
ト（図示された実施の形態においては完全なフィール
ド）が得られるまでデジタル化された入力をバッファリ
ングし、完全なセットが得られた時点でこの完全なセッ
トはＰＣＩバスインターフェース４８を介してＰＣＩバ
ス２４に出力される。同時に、ビデオ獲得モジュールは
受信されてデジタル化されたイメージの次のセットをバ
ッファリングしはじめる。次にビデオ獲得モジュール１
４からＰＣＩバス２４への出力は、入力ビデオイメージ
の捕捉に同期される。更に詳細には、データ入力は全て
の１つの出力フレーム毎に垂直同期された１つの入力フ
ィールドか又は１本おき毎に水平同期された１つの入力
ラインのどちらかでなければならない。ＰＣＩインター
フェースは３３Ｍｈｚで動作し、バースト転送及びＰＣ
Ｉバス２４待ち状態（１回）を用いて、最高６０Ｍバイ
ト／秒までの速度でＰＣＩバス２４上を高速データ転送
することができる。従って、デジタル化入力ビデオのバ
ッファリングにおける待ち時間のおかげで、ＰＣＩバス
２４は利用可能な時間内にビデオ処理モジュール１６に
０．６Ｍバイトの前のフィールド画像バッファデータを
簡単に転送することができる。
【００４７】ビデオ処理モジュール１６は、ＰＣＩバス
２４及びＰＣＩバスインターフェース４９を介してビデ
オ獲得モジュール１４からデジタル化ビデオイメージを
受け取り、このビデオイメージは次にＤＳＰによって処
理され、ＶＲＡＭ５２に格納される。デジタル化イメー
ジデータはセグメントに分かれてビデオ獲得モジュール
１４から受け取られ、ＰＣＩバスインターフェース４９
の中の先入れ先出しキュー（図示せず）の中に一時的に
バッファリングされる。キューがデジタル化データの完
全なセットでほとんど一杯になったら、ＰＣＩバスイン
ターフェース４９はＤＳＰ５０に割り込む。ＤＳＰ５０
はそのカレントの処理を停止し、そのキューを空にして
デジタル化データセグメントをＶＲＡＭ５２に転送す
る。キューとＶＲＡＭ５２との間のデータ送信は、３６
０万ピクセル／秒よりも速いソースビデオ速度である最
大４０Ｍバイト／秒の速度で行われる。この技術は、追
加の待ち時間を課してタイミング処理をさらにフレキシ
ブルにする。
【００４８】ＤＳＰ５０はＶＲＡＭ５２の中の偶数及び
奇数フィールドを２つの別々の偶数／奇数バッファメモ
リブロックの中に格納し、ブラックラインデータはライ
ン毎にＶＲＡＭの中のアクティブデータの偶数及び奇数
フィールドがインターリーブされて格納される。ここに
開示された具体的な実施の形態において、システム初期
化の間、ブラックラインデータは偶数及び奇数バッファ
メモリブロックの中に格納される。次にアクティブビデ
オデータは、受け取られたときのアクティブライン位置
上のそれぞれのメモリブロックに連続的に書き込まれ、
先に格納されたあらゆるアクティブデータの上に上書き
される。ブラックラインデータはシステムの初期化の間
にいったん格納されてしまうと、ＶＲＡＭ５２に書き込
まれる必要がなくなる。従って、この特定の実施の形態
においては、ブラックラインデータは、アクティブビデ
オデータの偶数及び奇数フィールドがビデオ処理モジュ
ール１６のなかにバッファリングされるとき、インター
リーブされる。
【００４９】図示された特定の実施の形態におけるディ
スプレイ装置２２は、６０Ｈｚの１対１のフィールド同
期を維持するためにＲＳ−３４３規格ディスプレイにお
いて１０７．６３Ｍｈｚのピクセル周波数を必要とす
る。しかし、他の実施の形態は、必要な同期を維持する
ために他のディスプレイ規格においてこれ以外のピクセ
ル速度を必要とする。当業者には、元の画像解像度を維
持しながら各インターレース入力ラインを対応する順次
走査出力ラインペアに変換するために、ビデオ獲得ボー
ド１４が必要とする速度の２倍の速度で、ビデオデータ
が表示されなければならないことがお分かり頂けるであ
ろう。更に詳細には、データ入力は全ての１つのディス
プレイフレーム毎に垂直同期された１つの入力フィール
ド又は１本おきのディスプレイライン毎に水平同期され
た１本の入力ラインのどちらかでなければならない。図
示された特定の実施の形態はフィールド毎にデータセッ
トを処理し、これによりライン毎のデータセットの処理
よりも更にフレキシブルになる。
【００５０】本発明は疑似インターレース方法を使用し
て順次走査ディスプレイ上に飛び越しビデオを表示す
る。この入力飛び越しビデオデータはディスプレイピク
セル毎にデジタル化され、フィールド毎に格納される。
入力ソースフィールド画像が完全に格納されてしまう
と、次の画像が格納されるときに最初に格納された画像
がディスプレイ装置に転送される。ディスプレイの順次
走査フォーマットに合わせて、バッファリングされた画
像データは上から下までライン毎にディスプレイに転送
され、格納された画像バッファからのアクティブライン
データに、生成したブラック又はゼロ値振幅ビデオライ
ンを交互に入れる（インターリーブする）。こうして、
非アクティブソースビデオフィールドに対応するライン
がディスプレイ走査プロセスの間に出会うときに、これ
らのライン全てにブラックラインビデオが生成される。
この方法により、格納された偶数フィールドラインがブ
ラック奇数フィールドラインとインターリーブされて完
全な順次走査画像が形成され、続いて格納された奇数フ
ィールドラインがブラック偶数フィールドラインとイン
ターリーブされて次の順次走査画像が形成される。この
方法により、各ビデオラインはアクティブビデオとブラ
ックレベルとの間を連続的にサイクルしてＣＲＴ蛍光減
衰効果をシミュレートする。
【００５１】この方法はうまく再生するために高速ビデ
オ処理及び転送パイプラインを必要とする。ソースフィ
ールドがドロップされたり連続して２回表示されたりす
ることによって起こるアーチファクトを避けるために、
出力フレームタイミングのフィールド対入力フィールド
タイミングが１対１で同期するように、ソース画像デー
タの１〜２つのフィールドの連続的なバッファリングが
必要である。ライン毎にデータセットを処理するために
は、ライン毎の出力ビデオタイミングが２対１で同期す
るように、即ち、（アクティブビデオの１本のライン＋
１本のブラックライン出力）対（アクティブビデオ入力
の１本のライン）であるように、ソース画像データの２
本のラインを連続的にバッファリングすることが必要で
ある。また、ライン毎又はフィールド毎に処理するかど
うかにかかわらず、疑似インターレースピクセルデータ
の各フルフレームは、ソースビデオデータがもともと格
納されたピクセル速度のほぼ２倍のピクセル速度でディ
スプレイに転送されなければならない。しかし、フィー
ルド毎にイメージを処理するほうがライン毎に処理する
よりもタイミング条件がもっとゆるいので、好ましい。
【００５２】本発明を完全に理解するために、先述の詳
細な説明に多くの具体的な細かい点が記載されたが、当
業者が本明細書を読めば本発明がこれらの多くの細かい
点を除いても実施することができることが分かるであろ
う。当業者には、多くのこのような細かい点は特定の実
施の形態に関するものであり、使用される特定の実施の
形態に依って必要となったり或いは有効となったりする
ものであることが分かるであろう。逆にいえば、他の例
においては、公知である細かい点については本発明を明
確にするために詳細に記載しなかった。たとえ複雑且つ
時間のかかる仕事であっても、本発明の内容を読めば、
当業者にとってこのような細かい点を挙げることは当然
可能なことであろう。
【００５３】本発明は医療、化学、軍事、及び産業用途
を含む広い範囲に渡って使用することができる。先に開
示した特定の実施の形態は例示目的だけのためのもので
あって、本明細書を読めば、当業者によって本発明は同
じような方法で異なるように修正及び実施することがで
きる。更に、請求の範囲に記載された以外の本明細書中
に記載された構成及び設計の詳細に限定することを意図
するものではない。例えば、当業者には分かる通り、使
用されるビデオ規格、つまりＲＳ−１７０、ＲＳ−３４
３、ＮＴＳＣ等に応じて、ディスプレイの特性は、図１
５〜図１７に図示されたようなタイミングを僅かに修正
する必要があることが分かる。従って、先に開示した特
定の実施の形態は変更及び修正が可能であり、これらの
バリエーション全てを本発明の範囲及び精神の範囲内と
して考えることができることは明白である。従って、本
発明の権利範囲は請求の範囲に記載された通りである。
【図面の簡単な説明】
【図１】本発明の方法のフローチャートを表す。
【図２】図１のフローチャートに表された方法の１つの
具体的な実施の形態を表す。
【図３】図２の具体的な実施の形態が実施される際に用
いられる特定のハードウェアデザインの図である。
【図４】図３の特定のハードウェアデザインのコンポー
ネントを表す図である。
【図５】図３の特定のハードウェアデザインのコンポー
ネントを表す図である。
【図６】図３の特定のハードウェアデザインのコンポー
ネントを表す図である。
【図７】図３の特定のハードウェアデザインのコンポー
ネントを表す図である。
【図８】図３の特定のハードウェアデザインのコンポー
ネントを表す図である。
【図９】図３の特定のハードウェアデザインのコンポー
ネントを表す図である。
【図１０】図３の特定のハードウェアデザインのコンポ
ーネントを表す図である。
【図１１】図３の特定のハードウェアデザインの様々な
コンポーネントによって生成及び出力された信号に関す
るタイミング図である。
【図１２】図３の特定のハードウェアデザインの様々な
コンポーネントによって生成及び出力された信号に関す
るタイミング図である。
【図１３】図３の特定のハードウェアデザインの様々な
コンポーネントによって生成及び出力された信号に関す
るタイミング図である。
【図１４】図３の特定のハードウェアデザインの様々な
コンポーネントによって生成及び出力された信号に関す
るタイミング図である。
【図１５】図３の特定のハードウェアデザインの様々な
コンポーネントによって生成及び出力された信号に関す
るタイミング図である。
【図１６】図３の特定のハードウェアデザインの様々な
コンポーネントによって生成及び出力された信号に関す
るタイミング図である。
【図１７】図３の特定のハードウェアデザインの様々な
コンポーネントによって生成及び出力された信号に関す
るタイミング図である。
【図１８】図３の特定のハードウェアデザインの様々な
コンポーネントによって生成及び出力された信号に関す
るタイミング図である。
【図１９】図３の特定のハードウェアデザインの様々な
コンポーネントによって生成及び出力された信号に関す
るタイミング図である。
【図２０】図３の特定のハードウェアデザインの様々な
コンポーネントによって生成及び出力された信号に関す
るタイミング図である。
【図２１】図３の電力調整モジュールによって生成され
た信号の表である。
【符号の説明】
１０ ハードウェア １２ ビデオソース １４ ビデオ獲得モジュール １６ ビデオ処理モジュール ２０ 電力調整モジュール ２２ 順次走査ディスプレイ ２４ ＰＣＩバス
───────────────────────────────────────────────────── フロントページの続き (71)出願人 598028028 1701 Ｗ．Ｍａｒｓｈａｌｌ，Ｇｒａｎｄ Ｐｒａｉｒｉｅ，Ｔｅｘａｓ 75051, Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍ ｅｒｉｃａ (72)発明者 ジェフリー ジー．バースレム アメリカ合衆国 テキサス州 グランド プレーリー カントリー クラブ ドライ ブ 3309

Claims (56)

    【特許請求の範囲】
  1. 【請求項１】 ビデオデータ及びブラックラインデータ
    を含むビデオイメージを順次走査ディスプレイ装置上に
    ディスプレイするための方法であって、前記方法が、 飛越しビデオデータの第１セット及び第２セットのうち
    の少なくとも１つをブラックラインにインターリーブす
    るステップと、 飛越しビデオデータの第１セットをディスプレイしなが
    ら飛越しビデオデータの第２セットをバッファリングす
    るステップと、 飛越しビデオデータの第２セットをディスプレイするス
    テップと、 ブラックラインデータとこのブラックラインデータにイ
    ンターリーブされた飛越しビデオデータのセットとをデ
    ィスプレイするステップとを含む、 順次走査ディスプレイ装置上にビデオイメージをディス
    プレイするための方法。
  2. 【請求項２】 複数のビデオ画像をディスプレイするた
    めに当該方法が繰り返される、請求項１に記載の方法。
  3. 【請求項３】 当該順次走査ディスプレイ装置が陰極線
    管装置及びフラットパネルディスプレイ装置のうちの少
    なくとも１つである、請求項１に記載の方法。
  4. 【請求項４】 当該順次走査ディスプレイ装置が液晶デ
    ィスプレイ装置である、請求項３に記載の方法。
  5. 【請求項５】 当該方法がブラックラインデータを格納
    するステップを含む、請求項１に記載の方法。
  6. 【請求項６】 格納されたブラックラインデータが単一
    ピクセルのデータを含む、請求項５に記載の方法。
  7. 【請求項７】 格納されたブラックラインデータが１本
    のデータラインを含む、請求項６に記載の方法。
  8. 【請求項８】 格納されたブラックラインデータが１セ
    ットのデータを含む、請求項７に記載の方法。
  9. 【請求項９】 当該方法が、ディスプレイする前に飛越
    しビデオデータの第１セットをバッファリングするステ
    ップを含む、請求項１に記載の方法。
  10. 【請求項１０】 前記第１セットがライン毎及びフィー
    ルド毎のうちの少なくとも一方でバッファリングされ
    る、請求項９に記載の方法。
  11. 【請求項１１】 前記第２セットがライン毎及びフィー
    ルド毎のうちの少なくとも一方でバッファリングされ
    る、請求項１に記載の方法。
  12. 【請求項１２】 ビデオデータがバッファリングされる
    とき及びビデオデータがディスプレイされるときのうち
    の少なくとも一方のときにブラックラインデータがイン
    ターリーブされる、請求項１に記載の方法。
  13. 【請求項１３】 データの前記第１セット及び第２セッ
    トがアクティブビデオデータのライン及びアクティブビ
    デオデータのフィールドのうちの少なくとも一方を含
    む、請求項１に記載の方法。
  14. 【請求項１４】 順次走査ディスプレイ装置上にビデオ
    データ及びブラックラインデータを含むビデオイメージ
    の第１及び第２セットをディスプレイするための方法で
    あって、前記方法が、 飛越しビデオデータの第２セットをバッファリングする
    ステップと、 飛越しビデオデータの第２セットをバッファリングする
    間に飛越しビデオデータの第１セットをディスプレイす
    るステップと、 飛越しビデオデータの第２セットをディスプレイするス
    テップと、 飛越しビデオデータの第１及び第２セットのうちの少な
    くとも１つをブラックラインデータにインターリーブす
    るステップと、 インターリーブされたブラックラインデータをディスプ
    レイするステップとを含む、 順次走査ディスプレイ装置上にビデオイメージをディス
    プレイするための方法。
  15. 【請求項１５】 複数のビデオ画像をディスプレイする
    ために当該方法が繰り返される、請求項１４に記載の方
    法。
  16. 【請求項１６】 当該順次走査ディスプレイ装置が陰極
    線管装置及びフラットパネルディスプレイ装置のうちの
    少なくとも１つである、請求項１４に記載の方法。
  17. 【請求項１７】 当該順次走査ディスプレイ装置が液晶
    ディスプレイ装置である、請求項１６に記載の方法。
  18. 【請求項１８】 当該方法がブラックラインデータを格
    納するステップを含む、請求項１４に記載の方法。
  19. 【請求項１９】 格納されたブラックラインデータが単
    一ピクセルのデータを含む、請求項１８に記載の方法。
  20. 【請求項２０】 格納されたブラックラインデータが１
    本のデータラインを含む、請求項１９に記載の方法。
  21. 【請求項２１】 格納されたブラックラインデータが１
    セットのデータを含む、請求項２０に記載の方法。
  22. 【請求項２２】 当該方法が、ディスプレイする前に飛
    越しビデオデータの第１セットをバッファリングするス
    テップを含む、請求項１４に記載の方法。
  23. 【請求項２３】 前記第１セットがライン毎及びフィー
    ルド毎のうちの少なくとも一方でバッファリングされ
    る、請求項２２の方法。
  24. 【請求項２４】 前記第２セットがライン毎及びフィー
    ルド毎の少なくとも一方でバッファリングされる、請求
    項１４に記載の方法。
  25. 【請求項２５】 ビデオデータがバッファリングされる
    とき及びビデオデータがディスプレイされるときのうち
    の少なくとも一方のときにブラックラインデータがイン
    ターリーブされる、請求項１４に記載の方法。
  26. 【請求項２６】 データの前記第１及び第２セットがア
    クティブビデオデータのライン及びアクティブビデオデ
    ータのフィールドのうちの少なくとも一方を含む、請求
    項１４に記載の方法。
  27. 【請求項２７】 順次走査ディスプレイ装置上にビデオ
    データ及びブラックラインデータを含むビデオイメージ
    をディスプレイするための方法であって、前記方法が、 飛越しビデオデータの第１セットをバッファリングする
    ステップと、 飛越しビデオデータの第２セットをバッファリングする
    ステップと、 ブラックラインデータを格納するステップと、 飛越しビデオデータの第１セットをディスプレイしなが
    ら飛越しビデオデータの第２セットをバッファリングす
    るステップと、 飛越しビデオデータの第２セットをディスプレイするス
    テップと、 飛越しビデオデータの第１及び第２セットのうちの少な
    くとも一方を、格納されたブラックラインデータにイン
    ターリーブするステップと、 インターリーブされたブラックラインデータをディスプ
    レイするステップと、を含む、 順次走査ディスプレイ装置上にビデオイメージをディス
    プレイするための方法。
  28. 【請求項２８】 一連のビデオ画像をディスプレイする
    ために当該方法が繰り返される、請求項２７に記載の方
    法。
  29. 【請求項２９】 当該順次走査ディスプレイ装置が陰極
    線管装置及びフラットパネルディスプレイ装置のうちの
    少なくとも一方である、請求項２７の方法。
  30. 【請求項３０】 当該順次走査ディスプレイ装置が液晶
    ディスプレイ装置である、請求項２９に記載の方法。
  31. 【請求項３１】 格納されたブラックラインデータが単
    一ピクセルのデータを含む、請求項２７に記載の方法。
  32. 【請求項３２】 格納されたブラックラインデータが１
    本のデータラインを含む、請求項２７に記載の方法。
  33. 【請求項３３】 格納されたブラックラインデータが１
    セットのデータを含む、請求項２７に記載の方法。
  34. 【請求項３４】 前記第１セットがライン毎及びフィー
    ルド毎のうちの少なくとも一方でバッファリングされ
    る、請求項２７に記載の方法。
  35. 【請求項３５】 前記第２セットがライン毎及びフィー
    ルド毎のうちの少なくとも一方でバッファリングされ
    る、請求項２７に記載の方法。
  36. 【請求項３６】 ビデオデータがバッファリングされる
    とき及びビデオデータがディスプレイされるときのうち
    の少なくとも一方のときにブラックラインデータがイン
    ターリーブされる、請求項２７に記載の方法。
  37. 【請求項３７】 データの前記第１セット及び第２セッ
    トがアクティブビデオデータのライン及びアクティブビ
    デオデータのフィールドのうちの少なくとも一方を含
    む、請求項２７に記載の方法。
  38. 【請求項３８】 ビデオデータ及びブラックラインデー
    タを含むビデオイメージを順次走査ディスプレイ装置上
    にディスプレイするための方法であって、前記方法が、 飛越しビデオデータの第１セットをディスプレイしなが
    ら飛越しビデオデータの第２セットをバッファリングす
    るステップと、 飛越しビデオデータの第１セットがディスプレイされる
    ときに飛越しビデオデータの第１セットをブラックライ
    ンデータにインターリーブするステップと、 飛越しビデオデータの第２セットをディスプレイするス
    テップと、 飛越しビデオデータの第２セットをブラックラインデー
    タにインターリーブするステップと、 インターリーブされたブラックラインデータをディスプ
    レイするステップと、を含む、 順次走査ディスプレイ装置上にビデオイメージをディス
    プレイするための方法。
  39. 【請求項３９】 複数のビデオ画像をディスプレイする
    ために当該方法が繰り返される、請求項３８に記載の方
    法。
  40. 【請求項４０】 当該順次走査ディスプレイ装置が陰極
    線管装置及びフラットパネルディスプレイ装置のうちの
    少なくとも一方である、請求項３８に記載の方法。
  41. 【請求項４１】 当該フラットパネルディスプレイ装置
    が液晶ディスプレイ装置である、請求項４０に記載の方
    法。
  42. 【請求項４２】 当該方法がブラックラインデータを格
    納するステップを含む、請求項３８に記載の方法。
  43. 【請求項４３】 格納されたブラックラインデータが単
    一ピクセルのデータを含む、請求項４２に記載の方法。
  44. 【請求項４４】 格納されたブラックラインデータが１
    本のデータラインを含む、請求項４３に記載の方法。
  45. 【請求項４５】 格納されたブラックラインデータが１
    セットのデータを含む、請求項４４に記載の方法。
  46. 【請求項４６】 当該方法が、ディスプレイする前に飛
    越しビデオデータの第１セットをバッファリングするス
    テップを含む、請求項３８に記載の方法。
  47. 【請求項４７】 前記第１セットがライン毎及びフィー
    ルド毎のうちの少なくとも一方でバッファリングされ
    る、請求項４６に記載の方法。
  48. 【請求項４８】 前記第２セットがライン毎及びフィー
    ルド毎のうちの少なくとも一方でバッファリングされ
    る、請求項３８に記載の方法。
  49. 【請求項４９】 ビデオデータがバッファリングされる
    とき及びビデオデータがディスプレイされるときのうち
    の少なくとも一方のときブラックラインデータがインタ
    ーリーブされる、請求項３８に記載の方法。
  50. 【請求項５０】 データの前記第１及び第２セットがア
    クティブビデオデータのライン及びアクティブビデオデ
    ータのフィールドのうちの少なくとも一方を含む、請求
    項３８に記載の方法。
  51. 【請求項５１】 ビデオデータ及びブラックラインデー
    タを含むビデオイメージを順次走査ディスプレイ装置上
    にディスプレイするための方法であって、前記方法が、 ブラックラインデータのピクセル、ライン及びセットの
    うちの少なくとも１つを格納するステップと、 アクティブ飛越しビデオデータの第１セットをバッファ
    リングするステップと、 アクティブ飛越しビデオデータの第１セットがバッファ
    リングされるときに前記アクティブ飛越しビデオデータ
    の第１セットをブラックラインデータにインターリーブ
    するステップと、 アクティブビデオデータの第２セットをバッファリング
    するステップと、 アクティブ飛越しビデオデータの第２セットがバッファ
    リングされるときに前記アクティブ飛越しビデオデータ
    の第２セットをブラックラインデータにインターリーブ
    するステップと、 アクティブ飛越しビデオデータの第１セット及びインタ
    ーリーブされたブラックラインデータをディスプレイし
    ながらアクティブ飛越しビデオデータの第２セットをバ
    ッファリングするステップと、 ブラックラインデータがインターリーブされたアクティ
    ブ飛越しビデオデータの第２セットをディスプレイする
    ステップと、を含む、 順次走査ディスプレイ装置上にビデオイメージをディス
    プレイするための方法。
  52. 【請求項５２】 複数のビデオ画像をディスプレイする
    ために当該方法が繰り返される、請求項５１に記載の方
    法。
  53. 【請求項５３】 当該順次走査ディスプレイ装置が陰極
    線管装置及びフラットパネルディスプレイ装置のうちの
    少なくとも一方である、請求項５１に記載の方法。
  54. 【請求項５４】 前記第１セットがライン毎及びフィー
    ルド毎のうちの少なくとも一方でバッファリングされ
    る、請求項５１に記載の方法。
  55. 【請求項５５】 前記第２セットがライン毎及びフィー
    ルド毎のうちの少なくとも一方でバッファリングされ
    る、請求項５５に記載の方法。
  56. 【請求項５６】 データの前記第１及び第２セットがア
    クティブビデオデータのライン及びアクティブビデオデ
    ータのフィールドのうちの少なくとも一方を含む、請求
    項５１に記載の方法。
JP10049744A 1997-02-28 1998-03-02 順次走査ディスプレイ装置上にビデオイメージをディスプレイするための方法 Pending JPH10304316A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80830097A 1997-02-28 1997-02-28
US808300 1997-02-28

Publications (1)

Publication Number Publication Date
JPH10304316A true JPH10304316A (ja) 1998-11-13

Family

ID=25198400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10049744A Pending JPH10304316A (ja) 1997-02-28 1998-03-02 順次走査ディスプレイ装置上にビデオイメージをディスプレイするための方法

Country Status (4)

Country Link
EP (1) EP0862324A3 (ja)
JP (1) JPH10304316A (ja)
KR (1) KR19980071800A (ja)
CA (1) CA2229654A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982063A (en) * 1975-02-03 1976-09-21 Bell Telephone Laboratories, Incorporated Methods and apparatus for reducing the bandwidth of a video signal
JPS63179685A (ja) * 1987-01-21 1988-07-23 Toshiba Corp 順次走査変換回路
JPH0537875A (ja) * 1991-08-01 1993-02-12 Sony Corp 画像表示装置
DE4201335A1 (de) * 1992-01-20 1993-07-22 Philips Patentverwaltung Verfahren und anordnung zum mischen eines zwischenzeilen-videosignals mit einem progressiv-videosignal
US5633687A (en) * 1995-10-23 1997-05-27 C-Cube Microsystems Method and system for providing an interlaced image on an display

Also Published As

Publication number Publication date
EP0862324A3 (en) 1999-04-21
KR19980071800A (ko) 1998-10-26
CA2229654A1 (en) 1998-08-28
EP0862324A2 (en) 1998-09-02

Similar Documents

Publication Publication Date Title
US7280103B2 (en) Display method, display apparatus and data write circuit utilized therefor
US7142183B2 (en) Liquid crystal display and driving method thereof
US6177922B1 (en) Multi-scan video timing generator for format conversion
EP0685829B1 (en) Vertical filtering method for raster scanner display
CN100535987C (zh) 动态图像显示装置和动态图像显示方法
US6593939B2 (en) Image display device and driver circuit therefor
US5633687A (en) Method and system for providing an interlaced image on an display
US5455628A (en) Converter to convert a computer graphics signal to an interlaced video signal
KR19980071592A (ko) 이미지 업스케일 방법 및 장치
US5880741A (en) Method and apparatus for transferring video data using mask data
JPH02250585A (ja) デジタルｔｖとグラフイクス表示装置とのインターフエイス装置
US6084568A (en) System and methods for both 2-tap and 3-tap flicker filtering of non-interlaced computer graphics to interlaced lines for television display
CN1301006C (zh) 影像帧同步化的方法与相关装置
CA2303305C (en) Flicker filtering and overscan compensation
KR100245275B1 (ko) 컴퓨터 시스템용 그래픽스 서브시스템
US7209186B2 (en) Image processing apparatus and image processing method for high speed real-time processing
JP2004317928A (ja) 液晶表示装置
US6011538A (en) Method and apparatus for displaying images when an analog-to-digital converter in a digital display unit is unable to sample an analog display signal at a desired high sampling frequency
CN101038732A (zh) 整合型图像控制芯片组
JPH10304316A (ja) 順次走査ディスプレイ装置上にビデオイメージをディスプレイするための方法
US20020113891A1 (en) Multi-frequency video encoder for high resolution support
JPH0573004A (ja) 画像表示装置
JPH0575959A (ja) 画像表示装置
JPH11212530A (ja) 表示制御回路
JP2000020708A (ja) 映像データの高解像度化処理装置