JPH10307171A - 多数の製品をテストする方法 - Google Patents
多数の製品をテストする方法Info
- Publication number
- JPH10307171A JPH10307171A JP9238801A JP23880197A JPH10307171A JP H10307171 A JPH10307171 A JP H10307171A JP 9238801 A JP9238801 A JP 9238801A JP 23880197 A JP23880197 A JP 23880197A JP H10307171 A JPH10307171 A JP H10307171A
- Authority
- JP
- Japan
- Prior art keywords
- test
- mode
- measurement
- products
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
- G01R31/31835—Analysis of test coverage or failure detectability
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Relating To Insulation (AREA)
- General Factory Administration (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 従来の技術の欠点を回避し、かつテストすべ
きあらゆる製品に汎用に適用することができる、多数の
製品をテストする方法を提供する。 【解決手段】 それぞれのテストモードの際に、測定過
程が、測定時間あたりのその欠陥頻度及び測定過程間の
機能関係を考慮して整理されるように、テスト過程の測
定過程の順序があらかじめ与えられる。１つのテストモ
ードのテスト経過内におけるそれぞれのテスト過程に、
１つの測定モードが対応付けられ、この測定モードが、
所定の数の行なうべき測定過程を有し、かつこの測定モ
ードが、テスト経過のすでにテストされた製品の数とテ
スト結果に依存してあらかじめ与えられる。
きあらゆる製品に汎用に適用することができる、多数の
製品をテストする方法を提供する。 【解決手段】 それぞれのテストモードの際に、測定過
程が、測定時間あたりのその欠陥頻度及び測定過程間の
機能関係を考慮して整理されるように、テスト過程の測
定過程の順序があらかじめ与えられる。１つのテストモ
ードのテスト経過内におけるそれぞれのテスト過程に、
１つの測定モードが対応付けられ、この測定モードが、
所定の数の行なうべき測定過程を有し、かつこの測定モ
ードが、テスト経過のすでにテストされた製品の数とテ
スト結果に依存してあらかじめ与えられる。
Description
【０００１】
【発明の属する技術分野】本発明は、テストすべきそれ
ぞれの製品が、少なくとも１つのテストモードを受け、
このテストモードが、すべての製品における連続的なテ
スト経過において、順に行なわれる複数の測定過程を含
むテスト過程によって行なわれ、このテスト過程におい
て、すでにテストされた製品のテスト過程の統計的な情
報が考慮され、かつこのテスト過程において、テストさ
れたそれぞれの製品にテスト結果が対応付けられる、多
数の製品をテストする方法に関する。
ぞれの製品が、少なくとも１つのテストモードを受け、
このテストモードが、すべての製品における連続的なテ
スト経過において、順に行なわれる複数の測定過程を含
むテスト過程によって行なわれ、このテスト過程におい
て、すでにテストされた製品のテスト過程の統計的な情
報が考慮され、かつこのテスト過程において、テストさ
れたそれぞれの製品にテスト結果が対応付けられる、多
数の製品をテストする方法に関する。
【０００２】
【従来の技術】あらゆる複合製品、又は複合製造プロセ
スによって製造されるあらゆる製品は、製造業者によっ
て及び／又は利用者によってその使用の前にテストを、
例えば機能テスト又はパラメータテストを受けるように
し、又は受けなければならず；このことは、とくに半導
体構成素子にとって重要である。なぜならこれらは、一
方において多くの個数で製造され、かつ他方において安
全性にとって重要な利用分野に使用されるからである
（例えばＡＢＳ−、エアバッグ−点火−構成グループの
ための自動車分野における集積回路）。これら製品の、
例えば検証すべき特殊な特性のテストは、通常製造業者
によって製造プロセスの経過に統合され、かつ製造プロ
セスの初めに及び／又は製造プロセスの間に及び／又は
製造プロセスの終了後に、少なくとも１つのテストモー
ドで、多数の製品における連続したテスト過程を有する
テスト経過において行なわれ；その際、ほとんどの場
合、製品の製造プロセスの初め又はその間に少なくとも
１つのテストモードが行なわれ、かつ製品の製造プロセ
スの終了後（完成の後）に１つのテストモードが行なわ
れ、−例えば半導体構成素子の製造プロセスの際に、通
常半導体ウエハ（Ｗａｆｅｒ）上における半導体素子の
１つのテストモードが、いわゆる“プローブ”として、
かつ完成組み立てされかつ構成された半導体構成素子の
１つのテストモードが、いわゆる“最終測定”として行
なわれる。
スによって製造されるあらゆる製品は、製造業者によっ
て及び／又は利用者によってその使用の前にテストを、
例えば機能テスト又はパラメータテストを受けるように
し、又は受けなければならず；このことは、とくに半導
体構成素子にとって重要である。なぜならこれらは、一
方において多くの個数で製造され、かつ他方において安
全性にとって重要な利用分野に使用されるからである
（例えばＡＢＳ−、エアバッグ−点火−構成グループの
ための自動車分野における集積回路）。これら製品の、
例えば検証すべき特殊な特性のテストは、通常製造業者
によって製造プロセスの経過に統合され、かつ製造プロ
セスの初めに及び／又は製造プロセスの間に及び／又は
製造プロセスの終了後に、少なくとも１つのテストモー
ドで、多数の製品における連続したテスト過程を有する
テスト経過において行なわれ；その際、ほとんどの場
合、製品の製造プロセスの初め又はその間に少なくとも
１つのテストモードが行なわれ、かつ製品の製造プロセ
スの終了後（完成の後）に１つのテストモードが行なわ
れ、−例えば半導体構成素子の製造プロセスの際に、通
常半導体ウエハ（Ｗａｆｅｒ）上における半導体素子の
１つのテストモードが、いわゆる“プローブ”として、
かつ完成組み立てされかつ構成された半導体構成素子の
１つのテストモードが、いわゆる“最終測定”として行
なわれる。
【０００３】その際、１つのテストモードのそれぞれの
テスト過程は、テストすべき製品の特性に関して特徴的
な多数のパラメータ又は特性値（例えば機械的、電気的
又は光学的特性値）を含んでおり、これらは、順に（す
なわち前後に）行なわれる測定過程によって検出され
（一部１テスト過程あたり１０００より多くの測定過程
が必要）、その際、１テスト過程の個々の測定過程は、
通常コンピュータ制御された測定自動装置で行なわれ
る。製造プロセスの際のばらつき（大幅にばらつくプロ
セスステップ）及びしばしば高度な品質要求に基づい
て、テストすべき製品は、完全なテストを受けるように
する。しかしこの完全なテストは、１つのテスト過程の
すべての測定過程の実行を必要とするが、このことは、
（とくに製造プロセスの多数のテストモードの際に）多
くのコストを伴う（一部製品のテストのために製造コス
トの半分を見積もらなければならない）。
テスト過程は、テストすべき製品の特性に関して特徴的
な多数のパラメータ又は特性値（例えば機械的、電気的
又は光学的特性値）を含んでおり、これらは、順に（す
なわち前後に）行なわれる測定過程によって検出され
（一部１テスト過程あたり１０００より多くの測定過程
が必要）、その際、１テスト過程の個々の測定過程は、
通常コンピュータ制御された測定自動装置で行なわれ
る。製造プロセスの際のばらつき（大幅にばらつくプロ
セスステップ）及びしばしば高度な品質要求に基づい
て、テストすべき製品は、完全なテストを受けるように
する。しかしこの完全なテストは、１つのテスト過程の
すべての測定過程の実行を必要とするが、このことは、
（とくに製造プロセスの多数のテストモードの際に）多
くのコストを伴う（一部製品のテストのために製造コス
トの半分を見積もらなければならない）。
【０００４】文献、ミラー；Ｌ．、サンジョバンニ−ビ
ンセンテーリ、Ａ．Ｌ．、“ミニマイジング プロダク
ション テスト タイム トゥー デテクト ファルツ
イン アナログ サーキット“ＩＥＥＥ トランザク
ションズ オン コンピューターエイデッド デザイン
オブ インテグレイテッド サーキッツ アンドシス
テム、第１３巻、第６号、１９９４年６月、第７９６−
８１３頁に、製品をテストする方法が記載されており、
ここでは所定のテストモードにおいて、テスト過程の期
間に関して１つのテスト過程の測定過程の順序の変更、
及びテストモードの品質要求に関して１つのテスト過程
のすべての測定過程の全体からの測定過程の部分集合の
選択が行なわれ；その際、統計的情報に基づいて１つの
アルゴリズムにより、測定過程の部分集合が検出され、
かつ所望の収量が達成できるように、部分集合が選択さ
れる。１つのテスト過程の個々の測定過程がその順序に
ついて任意に交換可能である（したがって個々の測定過
程の間に何の関係もない）ときにしか、この方法が適用
できず、かつ１つのテストモードの連続するテスト経過
内の製品のテストが、測定過程の常に同じ部分集合によ
って行なわれ、このことが、このテスト経過及び次のテ
スト経過に対する１つのテスト過程の測定過程に対する
統計的情報の損失に至ることは、不利である。
ンセンテーリ、Ａ．Ｌ．、“ミニマイジング プロダク
ション テスト タイム トゥー デテクト ファルツ
イン アナログ サーキット“ＩＥＥＥ トランザク
ションズ オン コンピューターエイデッド デザイン
オブ インテグレイテッド サーキッツ アンドシス
テム、第１３巻、第６号、１９９４年６月、第７９６−
８１３頁に、製品をテストする方法が記載されており、
ここでは所定のテストモードにおいて、テスト過程の期
間に関して１つのテスト過程の測定過程の順序の変更、
及びテストモードの品質要求に関して１つのテスト過程
のすべての測定過程の全体からの測定過程の部分集合の
選択が行なわれ；その際、統計的情報に基づいて１つの
アルゴリズムにより、測定過程の部分集合が検出され、
かつ所望の収量が達成できるように、部分集合が選択さ
れる。１つのテスト過程の個々の測定過程がその順序に
ついて任意に交換可能である（したがって個々の測定過
程の間に何の関係もない）ときにしか、この方法が適用
できず、かつ１つのテストモードの連続するテスト経過
内の製品のテストが、測定過程の常に同じ部分集合によ
って行なわれ、このことが、このテスト経過及び次のテ
スト経過に対する１つのテスト過程の測定過程に対する
統計的情報の損失に至ることは、不利である。
【０００５】
【発明が解決しようとする課題】本発明の課題は、これ
らの欠点を回避し、かつテストすべきあらゆる製品に汎
用に適用することができる、多数の製品をテストする方
法を提供することにある。
らの欠点を回避し、かつテストすべきあらゆる製品に汎
用に適用することができる、多数の製品をテストする方
法を提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば、この課
題は次のようにして解決される。すなわちそれぞれのテ
ストモードの際に、測定過程が、測定時間あたりのその
欠陥頻度及び測定過程間の機能関係を考慮して整理され
るように、テスト過程の測定過程の順序があらかじめ与
えられ、１つのテストモードのテスト経過内におけるそ
れぞれのテスト過程に、１つの測定モードが対応付けら
れ、この測定モードが、所定の数の行なうべき測定過程
を有し、かつこの測定モードが、テスト経過のすでにテ
ストされた製品の数とテスト結果に依存してあらかじめ
与えられる。
題は次のようにして解決される。すなわちそれぞれのテ
ストモードの際に、測定過程が、測定時間あたりのその
欠陥頻度及び測定過程間の機能関係を考慮して整理され
るように、テスト過程の測定過程の順序があらかじめ与
えられ、１つのテストモードのテスト経過内におけるそ
れぞれのテスト過程に、１つの測定モードが対応付けら
れ、この測定モードが、所定の数の行なうべき測定過程
を有し、かつこの測定モードが、テスト経過のすでにテ
ストされた製品の数とテスト結果に依存してあらかじめ
与えられる。
【０００７】方法の有利な引続き開発及び構成は、その
他の特許請求の範囲請求項の構成部分である。
他の特許請求の範囲請求項の構成部分である。
【０００８】前記の方法は、それぞれのテストモードに
対して、前のテスト過程（例えば以前の製造プロセス）
の静的な情報を考慮して連続するテスト過程を有する１
つのテスト経過を発生し、このことは、次のようにして
行なわれる。すなわち−１つのテストモードのテスト経
過のすべてのテスト過程において測定過程の順序をあら
かじめ同じに与え、この順序が、測定時間あたりの欠陥
頻度及び測定過程の間の機能関係にに関してあらかじめ
与えられ；とくに測定過程は、測定過程の間の機能関係
を考慮して、測定時間あたりのその欠陥頻度の順に整列
されるので、測定時間あたりの欠陥頻度の高い測定過程
は、テスト過程の最初に行なわれ、かつその結果、潜在
的に生じる欠陥は、早期にきわめて短い測定時間内に認
識され、−１つの製品のそれぞれのテスト過程に対して
１つの測定モードを対応付け、このテスト過程は、１つ
のテスト経過のすでにテストされた製品の数及びそのテ
スト結果に依存してテストすべきそれぞれの製品におい
てあらかじめ与えられ、すなわちテスト経過は、それぞ
れのテストモードにおいて、１つのテスト経過の製品の
テスト結果に（かつその結果、欠陥頻度又は欠陥分布
に）適応して整合される。その際、１つのテストモード
の連続するテスト経過内の個々のテスト過程の測定モー
ドは、テスト過程の測定過程の全体に関して行なわれる
測定過程の数について相違しており、すなわちテストす
べきそれぞれの製品において、１つのテスト過程のすべ
ての測定過程が行なわれるわけではない。
対して、前のテスト過程（例えば以前の製造プロセス）
の静的な情報を考慮して連続するテスト過程を有する１
つのテスト経過を発生し、このことは、次のようにして
行なわれる。すなわち−１つのテストモードのテスト経
過のすべてのテスト過程において測定過程の順序をあら
かじめ同じに与え、この順序が、測定時間あたりの欠陥
頻度及び測定過程の間の機能関係にに関してあらかじめ
与えられ；とくに測定過程は、測定過程の間の機能関係
を考慮して、測定時間あたりのその欠陥頻度の順に整列
されるので、測定時間あたりの欠陥頻度の高い測定過程
は、テスト過程の最初に行なわれ、かつその結果、潜在
的に生じる欠陥は、早期にきわめて短い測定時間内に認
識され、−１つの製品のそれぞれのテスト過程に対して
１つの測定モードを対応付け、このテスト過程は、１つ
のテスト経過のすでにテストされた製品の数及びそのテ
スト結果に依存してテストすべきそれぞれの製品におい
てあらかじめ与えられ、すなわちテスト経過は、それぞ
れのテストモードにおいて、１つのテスト経過の製品の
テスト結果に（かつその結果、欠陥頻度又は欠陥分布
に）適応して整合される。その際、１つのテストモード
の連続するテスト経過内の個々のテスト過程の測定モー
ドは、テスト過程の測定過程の全体に関して行なわれる
測定過程の数について相違しており、すなわちテストす
べきそれぞれの製品において、１つのテスト過程のすべ
ての測定過程が行なわれるわけではない。
【０００９】１つの測定モードの測定過程の数及び連続
するテスト経過内における種々の測定モードの順序は、
所定の判定基準にしたがって種々にあらかじめ与えるこ
とができ；例えば機能テストによって影響を受ける製品
の製造コストに関し、又は否定的なテスト結果を有する
欠陥を含んだ製品の保証される最大の数の保証に関し、
又はデータ損失又は統計的情報の減少に関して、種々に
あらかじめ与えることができる。とくに測定モードの順
序は、テスト経過のすでにテストされた製品の数に依存
して（したがってテスト経過内におけるすでに行なわれ
たテスト過程の数に依存して）、かつすでにテストされ
た製品のテスト結果に依存して（したがってテスト経過
内における肯定的又は否定的なテスト結果を有する製品
の分布に依存して）、あらかじめ与えられる。なるべく
１つのテストモードのそれぞれのテスト過程に、２つの
異なった測定モードが択一的に対応し：テスト過程のす
べての測定過程が行なわれる総合測定モード、又は１つ
のテスト過程の測定過程の固定的にあらかじめ与えられ
た部分集合が行なわれる部分測定モードが対応する。総
合測定モードは、テスト経過の連続するテスト過程の所
定の数の場合にあらかじめ与えられ：テスト経過の初
め、否定的なテスト結果を有する製品のテスト過程の
後、及び肯定的なテスト結果を有する製品の複数のテス
ト過程の後−例えば連続する２つのテスト過程の際のテ
スト経過の初め、したがってテスト経過の第１の両方の
テスト過程、否定的なテスト結果を有する製品のテスト
過程に続く第１の両方のテスト過程、及び肯定的なテス
ト結果を有する３つの製品のテスト過程に続くテスト過
程の後に、したがってそれぞれ第４の製品のテスト過程
の際に、あらかじめ与えられる。
するテスト経過内における種々の測定モードの順序は、
所定の判定基準にしたがって種々にあらかじめ与えるこ
とができ；例えば機能テストによって影響を受ける製品
の製造コストに関し、又は否定的なテスト結果を有する
欠陥を含んだ製品の保証される最大の数の保証に関し、
又はデータ損失又は統計的情報の減少に関して、種々に
あらかじめ与えることができる。とくに測定モードの順
序は、テスト経過のすでにテストされた製品の数に依存
して（したがってテスト経過内におけるすでに行なわれ
たテスト過程の数に依存して）、かつすでにテストされ
た製品のテスト結果に依存して（したがってテスト経過
内における肯定的又は否定的なテスト結果を有する製品
の分布に依存して）、あらかじめ与えられる。なるべく
１つのテストモードのそれぞれのテスト過程に、２つの
異なった測定モードが択一的に対応し：テスト過程のす
べての測定過程が行なわれる総合測定モード、又は１つ
のテスト過程の測定過程の固定的にあらかじめ与えられ
た部分集合が行なわれる部分測定モードが対応する。総
合測定モードは、テスト経過の連続するテスト過程の所
定の数の場合にあらかじめ与えられ：テスト経過の初
め、否定的なテスト結果を有する製品のテスト過程の
後、及び肯定的なテスト結果を有する製品の複数のテス
ト過程の後−例えば連続する２つのテスト過程の際のテ
スト経過の初め、したがってテスト経過の第１の両方の
テスト過程、否定的なテスト結果を有する製品のテスト
過程に続く第１の両方のテスト過程、及び肯定的なテス
ト結果を有する３つの製品のテスト過程に続くテスト過
程の後に、したがってそれぞれ第４の製品のテスト過程
の際に、あらかじめ与えられる。
【００１０】前記の方法は、それ自体複数の利点をまと
める：すなわち −経験的な影響又は主観的な判定を行なうことなく、統
計的な情報に基づいてテスト経過が制御されるので、再
現可能であり、かつ数学的に証明されており；したがっ
て手間のかかる調節作業の必要なしに、かなりの程度ま
で自動化することができ、 −１つのテスト経過内における個々の測定過程又はテス
ト過程に関して、１つのテストモードの種々のテスト経
過に関してかつ種々のテストモードに関して、したがっ
て継続する製造における製造特性に関して、統計的な情
報の損失が避けられるので、安全であり：テストモード
のテスト過程（測定時間、収量、コスト等）のすべての
特性値は、テスト経過の開始前のそのばらつきによって
決めることができ、かつテスト経過の間にすでにテスト
された製品のテスト結果によって補充することができ、
又は管理することができるので、それぞれのテストモー
ドにおいてテスト経過のすべてのテスト過程に対して、
（テストすべき製品の欠陥頻度又は収量に依存しない自
動的に整合される）統計的な原則が保証されており、か
つ製品の製造プロセスの変化する特性への自動的な整合
が行なわれ；それによりその上所定の製品の又は種々の
製品タイプの製造の総合期間にわたって、製品の品質へ
のあらかじめ与えられた要求の維持が保証され、 −任意に選択可能な判定基準に関する、例えば製品の品
質をあらかじめ与えて製造コスト又は測定時間を最小に
することに関する最適化が可能である。
める：すなわち −経験的な影響又は主観的な判定を行なうことなく、統
計的な情報に基づいてテスト経過が制御されるので、再
現可能であり、かつ数学的に証明されており；したがっ
て手間のかかる調節作業の必要なしに、かなりの程度ま
で自動化することができ、 −１つのテスト経過内における個々の測定過程又はテス
ト過程に関して、１つのテストモードの種々のテスト経
過に関してかつ種々のテストモードに関して、したがっ
て継続する製造における製造特性に関して、統計的な情
報の損失が避けられるので、安全であり：テストモード
のテスト過程（測定時間、収量、コスト等）のすべての
特性値は、テスト経過の開始前のそのばらつきによって
決めることができ、かつテスト経過の間にすでにテスト
された製品のテスト結果によって補充することができ、
又は管理することができるので、それぞれのテストモー
ドにおいてテスト経過のすべてのテスト過程に対して、
（テストすべき製品の欠陥頻度又は収量に依存しない自
動的に整合される）統計的な原則が保証されており、か
つ製品の製造プロセスの変化する特性への自動的な整合
が行なわれ；それによりその上所定の製品の又は種々の
製品タイプの製造の総合期間にわたって、製品の品質へ
のあらかじめ与えられた要求の維持が保証され、 −任意に選択可能な判定基準に関する、例えば製品の品
質をあらかじめ与えて製造コスト又は測定時間を最小に
することに関する最適化が可能である。
【００１１】
【発明の実施の形態】次に本方法を、製造プロセスの間
の半導体構成素子のテストの実施例によって説明する。
半導体構成素子の製造プロセスの経過中に、例えば順に
行なわれる複数の測定過程を含む半導体構成素子のテス
ト過程は、いわゆる“プローブ”としての１つのテスト
モードにおいて半導体ウエハ（Ｗａｆｅｒ）上で行なわ
れ、かつ順に行なわれる複数の測定過程を含むテスト過
程は、いわゆる“最終測定”としての１つのテストモー
ドにおいて完成組み立てされかつ構成された半導体構成
素子において行なわれる。
の半導体構成素子のテストの実施例によって説明する。
半導体構成素子の製造プロセスの経過中に、例えば順に
行なわれる複数の測定過程を含む半導体構成素子のテス
ト過程は、いわゆる“プローブ”としての１つのテスト
モードにおいて半導体ウエハ（Ｗａｆｅｒ）上で行なわ
れ、かつ順に行なわれる複数の測定過程を含むテスト過
程は、いわゆる“最終測定”としての１つのテストモー
ドにおいて完成組み立てされかつ構成された半導体構成
素子において行なわれる。
【００１２】両方のテストモードにおいて、その際、テ
スト経過内におけるそれぞれのテスト過程に、測定モー
ドとして測定過程の総数を有する総合測定モード、又は
測定過程の減少した数を有する部分測定モードが割当て
られる。部分測定モードの測定過程の数及びテスト経過
における両方の測定モードの順序は、前記両方のテスト
モードにおいて種々にあらかじめ与えられ：プローブテ
ストモードにおいて、テストによって引起こされるコス
トの最小化が求められ、それに反して最終測定テストモ
ードにおいて、保証される最大不良品率（最小の欠陥頻
度）の維持が求められる。
スト経過内におけるそれぞれのテスト過程に、測定モー
ドとして測定過程の総数を有する総合測定モード、又は
測定過程の減少した数を有する部分測定モードが割当て
られる。部分測定モードの測定過程の数及びテスト経過
における両方の測定モードの順序は、前記両方のテスト
モードにおいて種々にあらかじめ与えられ：プローブテ
ストモードにおいて、テストによって引起こされるコス
トの最小化が求められ、それに反して最終測定テストモ
ードにおいて、保証される最大不良品率（最小の欠陥頻
度）の維持が求められる。
【００１３】両方のテストモードにおいて測定モードの
所定の順序は、テスト経過内においてテスト過程の数に
及び否定的なテスト結果を有する製品（欠陥を有する製
品）の分布に依存してあらかじめ与えられ： −テスト経過の初めの両方のテスト過程にかつ続いてそ
れぞれ第４のテスト過程に、総合テストモードが割当て
られ；したがって２×総合測定モード、３×部分測定モ
ード、１×総合測定モード、３×部分測定モード等から
なるテストシーケンスが得られ、 −否定的なテスト結果を有する製品（欠陥を有する製
品）が生じた際、改めてテストシーケンスが開始され、
すなわち次の両方のテスト過程に総合測定モードが割当
てられ（２×総合測定モード）；その結果、この欠陥を
有する製品の認識の後に連続して欠陥を含む複数の製品
が生じた際に、次のすべての製品においてもすべての測
定過程を含むテスト過程が行なわれ、−したがってこれ
ら製品は、欠陥を含むと認識され、すなわちわずかな収
量を有する範囲内においてすべての製品が完全に検証さ
れ、 −連続する２つのテスト過程の肯定的なテスト結果（欠
陥のない連続する２つの製品）の際、再び通常テストシ
ーケンス、３×部分測定モード、１×総合測定モード、
３×部分測定モード等に移行する。
所定の順序は、テスト経過内においてテスト過程の数に
及び否定的なテスト結果を有する製品（欠陥を有する製
品）の分布に依存してあらかじめ与えられ： −テスト経過の初めの両方のテスト過程にかつ続いてそ
れぞれ第４のテスト過程に、総合テストモードが割当て
られ；したがって２×総合測定モード、３×部分測定モ
ード、１×総合測定モード、３×部分測定モード等から
なるテストシーケンスが得られ、 −否定的なテスト結果を有する製品（欠陥を有する製
品）が生じた際、改めてテストシーケンスが開始され、
すなわち次の両方のテスト過程に総合測定モードが割当
てられ（２×総合測定モード）；その結果、この欠陥を
有する製品の認識の後に連続して欠陥を含む複数の製品
が生じた際に、次のすべての製品においてもすべての測
定過程を含むテスト過程が行なわれ、−したがってこれ
ら製品は、欠陥を含むと認識され、すなわちわずかな収
量を有する範囲内においてすべての製品が完全に検証さ
れ、 −連続する２つのテスト過程の肯定的なテスト結果（欠
陥のない連続する２つの製品）の際、再び通常テストシ
ーケンス、３×部分測定モード、１×総合測定モード、
３×部分測定モード等に移行する。
【００１４】両方のテストモード、プローブ及び最終測
定に対する結果は、自動車の分野に対する集積回路（Ｉ
Ｃｓ）の例、ディマー用途のためのアナログ／デジタル
ＩＣについて説明する。
定に対する結果は、自動車の分野に対する集積回路（Ｉ
Ｃｓ）の例、ディマー用途のためのアナログ／デジタル
ＩＣについて説明する。
【００１５】集積回路ＩＣの製造プロセス（製造コス
ト、１ＩＣあたりほぼ０．７９ＤＭ）の際、４”シリコ
ンウエハ上に配置された半導体構成素子（例えば３．５
４ｍｍ×２．０７ｍｍの寸法を有する８４０個の半導体
構成素子）は、標準バイポーラ技術によって処理され、
かつ処理された半導体構成素子は、８つの端子を有する
ＤＩＰハウジングを備える。製造プロセスの経過中に、
半導体構成素子において３つのテスト過程を有する２つ
のテストモードが実施され：例えば２５゜Ｃの温度にお
いて順に行なわれる４０の測定過程を有する１つのウエ
ハの半導体構成素子におけるテスト過程（テストモー
ド、プローブ）、及び完成組み立てされた半導体素子に
おける２つのテスト過程（テストモード、最終測定）、
例えば１１０゜Ｃの温度で順に行なわれる３７の測定過
程を有するテスト過程、及び−４０゜Ｃの温度で順に行
なわれる３６の測定過程を有するテスト過程が実施され
る。その際、欠陥のないテスト過程あたりの測定時間
は、すなわちすべての測定過程を行なう際に、ほぼ１．
２ｓである。
ト、１ＩＣあたりほぼ０．７９ＤＭ）の際、４”シリコ
ンウエハ上に配置された半導体構成素子（例えば３．５
４ｍｍ×２．０７ｍｍの寸法を有する８４０個の半導体
構成素子）は、標準バイポーラ技術によって処理され、
かつ処理された半導体構成素子は、８つの端子を有する
ＤＩＰハウジングを備える。製造プロセスの経過中に、
半導体構成素子において３つのテスト過程を有する２つ
のテストモードが実施され：例えば２５゜Ｃの温度にお
いて順に行なわれる４０の測定過程を有する１つのウエ
ハの半導体構成素子におけるテスト過程（テストモー
ド、プローブ）、及び完成組み立てされた半導体素子に
おける２つのテスト過程（テストモード、最終測定）、
例えば１１０゜Ｃの温度で順に行なわれる３７の測定過
程を有するテスト過程、及び−４０゜Ｃの温度で順に行
なわれる３６の測定過程を有するテスト過程が実施され
る。その際、欠陥のないテスト過程あたりの測定時間
は、すなわちすべての測定過程を行なう際に、ほぼ１．
２ｓである。
【００１６】テストモード、プローブの際、本発明によ
れば測定過程の順序は変更され、かつ総合測定モードと
並んで、５つだけの測定過程を有する部分測定モードが
利用された。図において測定時間ｔＭ（したがってコス
ト）は、通常の方法（曲線ａ）及び前記の方法（曲線
ｂ）による機能テストの際の収量（欠陥を有する製品の
パーセント割合）に関連して、互いに対照されている。
この比較が示すように、前記の方法（曲線ｂ）において
測定時間ｔＭのはっきりとした減少が与えられており、
その際、テスト過程は、わずかな収量（欠陥を有する多
くの製品）の範囲において、測定過程の選ばれた順序に
基づいて、かつ多くの収量（欠陥を有するわずかな製
品）の範囲において、わずかな数の行なわれた測定過程
（多くの部分測定モードを割当て）に基づいて、一層迅
速に終了する。測定時間ｔＭの減少により節約されたコ
ストは、全体として１ＩＣあたりほぼ０．０３ＤＭであ
り、すなわち１ＩＣあたりほぼ０．７９ＤＭの総合製造
コストの際に、それによりほぼ４％の製造コストの減少
が得られる。
れば測定過程の順序は変更され、かつ総合測定モードと
並んで、５つだけの測定過程を有する部分測定モードが
利用された。図において測定時間ｔＭ（したがってコス
ト）は、通常の方法（曲線ａ）及び前記の方法（曲線
ｂ）による機能テストの際の収量（欠陥を有する製品の
パーセント割合）に関連して、互いに対照されている。
この比較が示すように、前記の方法（曲線ｂ）において
測定時間ｔＭのはっきりとした減少が与えられており、
その際、テスト過程は、わずかな収量（欠陥を有する多
くの製品）の範囲において、測定過程の選ばれた順序に
基づいて、かつ多くの収量（欠陥を有するわずかな製
品）の範囲において、わずかな数の行なわれた測定過程
（多くの部分測定モードを割当て）に基づいて、一層迅
速に終了する。測定時間ｔＭの減少により節約されたコ
ストは、全体として１ＩＣあたりほぼ０．０３ＤＭであ
り、すなわち１ＩＣあたりほぼ０．７９ＤＭの総合製造
コストの際に、それによりほぼ４％の製造コストの減少
が得られる。
【００１７】テストモード、最終測定の際、本発明によ
れば９５％の安全度で２００ｐｐｍ（すなわちテストさ
れた百万の半導体構成素子に最大２００の欠陥を有する
もの）の最大不良品率をあらかじめ与えることにより、
測定過程の順序が変更され、かつ順に行なわれる３６又
は３７のすべての測定過程を有する総合測定モードと並
んで、３１の測定過程を有する部分測定モードが利用さ
れた。１ＩＣあたりほぼ８０ｍｓの測定時間の減少によ
って節約されたコストは、１ＩＣあたり０．００３２Ｄ
Ｍであり、その際、欠陥を有するＩＣの発見確率は、９
９．８９％であり、かつ不良品率は、３３ｐｐｍであ
る。
れば９５％の安全度で２００ｐｐｍ（すなわちテストさ
れた百万の半導体構成素子に最大２００の欠陥を有する
もの）の最大不良品率をあらかじめ与えることにより、
測定過程の順序が変更され、かつ順に行なわれる３６又
は３７のすべての測定過程を有する総合測定モードと並
んで、３１の測定過程を有する部分測定モードが利用さ
れた。１ＩＣあたりほぼ８０ｍｓの測定時間の減少によ
って節約されたコストは、１ＩＣあたり０．００３２Ｄ
Ｍであり、その際、欠陥を有するＩＣの発見確率は、９
９．８９％であり、かつ不良品率は、３３ｐｐｍであ
る。
【図１】収率に関する測定時間の関係を示す線図であ
る。
る。
ａ 従来の方法を示す線 ｂ 本発明による方法を示す線 ｔＭ 測定時間
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロルフ・イエーゲル ドイツ連邦共和国タールハイム・テオドー ル・シユトローム・ヴエーク14
Claims (8)
- 【請求項１】 テストすべきそれぞれの製品が、少なく
とも１つのテストモードを受け、このテストモードが、
すべての製品における連続的なテスト経過において、順
に行なわれる複数の測定過程を含むテスト過程によって
行なわれ、このテスト過程において、すでにテストされ
た製品のテスト過程の統計的な情報が考慮され、かつこ
のテスト過程において、テストされたそれぞれの製品に
テスト結果が対応付けられる、多数の製品をテストする
方法において、 −それぞれのテストモードの際に、測定過程が、測定時
間あたりのその欠陥頻度及び測定過程間の機能関係を考
慮して整理されるように、テスト過程の測定過程の順序
があらかじめ与えられ、 −１つのテストモードのテスト経過内におけるそれぞれ
のテスト過程に、１つの測定モードが対応付けられ、こ
の測定モードが、所定の数の行なうべき測定過程を有
し、かつこの測定モードが、テスト経過のすでにテスト
された製品の数とテスト結果に依存してあらかじめ与え
られることを特徴とする、多数の製品をテストする方
法。 - 【請求項２】 それぞれのテストモードの際に、測定時
間あたり大きな欠陥頻度を有する測定過程をテスト経過
の初めに行なうように、テスト過程の測定過程が、測定
過程の間の機能関係を考慮して、測定時間あたりのその
欠陥頻度にしたがって時間的に整理されることを特徴と
する、請求項１記載の方法。 - 【請求項３】 １つのテストモードのテスト経過内のそ
れぞれのテスト過程に、測定モードとして、１つのテス
ト過程のすべての測定過程を行なう総合測定モード、又
はテスト過程の測定過程の部分集合を行なう部分測定モ
ードが対応付けられることを特徴とする、請求項１又は
２記載の方法。 - 【請求項４】 部分測定モードにおいて、テスト過程の
測定過程の部分集合が、テスト過程によって影響を受け
るコスト、及び／又はテストモードの保証される最大の
欠陥頻度に依存して確定されることを特徴とする、請求
項３記載の方法。 - 【請求項５】 総合測定モードが、１つのテストモード
のテスト経過の初めにおける所定の数のテスト過程及び
否定的なテスト結果を有する製品に続く所定の数のテス
ト過程に対応付けられることを特徴とする、請求項３又
は４記載の方法。 - 【請求項６】 総合測定モードが、１つのテストモード
のテスト経過の初めの両方のテスト過程及び否定的なテ
スト結果を有する製品に続く両方のテスト過程に対応付
けられることを特徴とする、請求項５記載の方法。 - 【請求項７】 総合測定モードが、肯定的なテスト結果
を有する所定の数の製品に続くテスト過程に対応付けら
れることを特徴とする、請求項３ないし６の１つに記載
の方法。 - 【請求項８】 総合測定モードが、肯定的なテスト結果
を有する３つの製品に続くテスト過程に対応付けられる
ことを特徴とする、請求項７記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19632364A DE19632364C1 (de) | 1996-08-10 | 1996-08-10 | Verfahren zur Prüfung einer Vielzahl von Produkten |
| DE19632364.9 | 1996-08-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10307171A true JPH10307171A (ja) | 1998-11-17 |
Family
ID=7802352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9238801A Pending JPH10307171A (ja) | 1996-08-10 | 1997-08-01 | 多数の製品をテストする方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6070130A (ja) |
| EP (1) | EP0826973B1 (ja) |
| JP (1) | JPH10307171A (ja) |
| DE (2) | DE19632364C1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6182049B1 (en) * | 1998-02-06 | 2001-01-30 | International Business Machines Corporation | Method and apparatus for controlling product routing in a manufacturing line |
| US6480794B1 (en) * | 2000-08-01 | 2002-11-12 | Taiwan Semiconductor Manufacturing Company | Method for minimizing total test time for testing factories |
| US6618682B2 (en) * | 2001-04-20 | 2003-09-09 | International Business Machines Corporation | Method for test optimization using historical and actual fabrication test data |
| US20030033170A1 (en) * | 2001-08-09 | 2003-02-13 | Vivek Bhatt | Economic impact analysis tool for equipment under warranty |
| WO2003098302A2 (en) * | 2002-05-15 | 2003-11-27 | Hymite A/S | Optical device receiving substrate and optical device holding carrier |
| DE102004056509B4 (de) * | 2004-11-24 | 2008-09-18 | Bayerische Motoren Werke Aktiengesellschaft | Verfahren zur stichprobenartigen Prüfung einer Vielzahl gleichartiger Gegenstände |
| CN103067101B (zh) * | 2012-12-20 | 2015-05-20 | 青岛海信移动通信技术股份有限公司 | 通信终端测试监控方法和装置 |
| CN108919021A (zh) * | 2018-05-15 | 2018-11-30 | 南京丹迪克科技开发有限公司 | 一种测试点自动检测方法 |
| EP3783448B1 (de) * | 2019-08-19 | 2025-10-22 | GKN Sinter Metals Engineering GmbH | Verfahren zur prüfung eines produktionsprozesses zur herstellung von bauteilen |
| CN114300391B (zh) | 2021-12-29 | 2022-11-11 | 上海赛美特软件科技有限公司 | 一种晶圆试验方法、装置、电子设备以及存储介质 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254626A (ja) * | 1984-05-30 | 1985-12-16 | Sharp Corp | ウエハテスト方法 |
| US5539752A (en) * | 1995-06-30 | 1996-07-23 | Advanced Micro Devices, Inc. | Method and system for automated analysis of semiconductor defect data |
| US5793650A (en) * | 1995-10-19 | 1998-08-11 | Analog Devices, Inc. | System and method of identifying the number of chip failures on a wafer attributed to cluster failures |
-
1996
- 1996-08-10 DE DE19632364A patent/DE19632364C1/de not_active Expired - Fee Related
-
1997
- 1997-08-01 JP JP9238801A patent/JPH10307171A/ja active Pending
- 1997-08-02 EP EP97113380A patent/EP0826973B1/de not_active Expired - Lifetime
- 1997-08-02 DE DE59712795T patent/DE59712795D1/de not_active Expired - Lifetime
- 1997-08-07 US US08/908,428 patent/US6070130A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0826973A3 (de) | 1998-11-18 |
| US6070130A (en) | 2000-05-30 |
| EP0826973A2 (de) | 1998-03-04 |
| DE19632364C1 (de) | 1998-03-12 |
| DE59712795D1 (de) | 2007-02-22 |
| EP0826973B1 (de) | 2007-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10307171A (ja) | 多数の製品をテストする方法 | |
| US7126367B2 (en) | Test apparatus, test method, electronic device, and electronic device manufacturing method | |
| US8036848B2 (en) | Semiconductor wafer testing apparatus and method of testing semiconductor wafer | |
| US6963213B1 (en) | Auto-recovery wafer testing apparatus and wafer testing method | |
| US20060106555A1 (en) | Method for using an alternate performance test to reduce test time and improve manufacturing yield | |
| KR20030027097A (ko) | 전기적 구성 요소의 뱃치 테스트 방법 및 장치와 전기적구성 요소의 제조 방법 | |
| US6442499B1 (en) | Methods and apparatus for statistical process control of test | |
| CN117810078B (zh) | 退火方法 | |
| JP2002323924A (ja) | 不良装置検出方法、不良装置検出装置、プログラム及び製品の製造方法 | |
| CN114814504A (zh) | 一种快速有效检测老化方法 | |
| TWI220545B (en) | Test method of dynamic procedure for semiconductor chip | |
| US12339632B2 (en) | Training method for semiconductor process prediction model, semiconductor process prediction device, and semiconductor process prediction method | |
| JP7712473B2 (ja) | 多次元動的部品平均テストのためのシステム及び方法 | |
| JP2001085490A (ja) | 電子部品のテスト方法 | |
| JPH11211793A (ja) | Ｉｃ試験装置 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| US7181662B2 (en) | On-chip test apparatus | |
| JP2834047B2 (ja) | 半導体ウェハとその試験方法 | |
| KR100887011B1 (ko) | 반도체 제조 공정에서의 수율 분석 시스템 및 방법 | |
| JP2000075000A (ja) | 半導体試験結果の判定方法及び判定回路 | |
| JP4044317B2 (ja) | コンタクト検査方法およびコンタクト検査システム | |
| JP2002110755A (ja) | 平均値のドリフトを考慮した電子部品のテスト方法 | |
| JPH01282478A (ja) | 物品検査方法 | |
| US20030211639A1 (en) | Microelectronic fabrication die electrical test method providing enhanced microelectronic fabrication die electrical test efficiency | |
| JPH03238375A (ja) | 半導体集積回路の試験方法 |