JPH10308445A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10308445A
JPH10308445A JP11662697A JP11662697A JPH10308445A JP H10308445 A JPH10308445 A JP H10308445A JP 11662697 A JP11662697 A JP 11662697A JP 11662697 A JP11662697 A JP 11662697A JP H10308445 A JPH10308445 A JP H10308445A
Authority
JP
Japan
Prior art keywords
layer wiring
wiring
connection hole
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11662697A
Other languages
English (en)
Inventor
Nobukazu Ito
信和 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11662697A priority Critical patent/JPH10308445A/ja
Publication of JPH10308445A publication Critical patent/JPH10308445A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 接続孔の開口のための過剰エッチングによ
り、第2層目配線に膜厚の薄い部分が発生したり、断線
が発生する場合がある。 【解決手段】 第1の絶縁膜11上に形成された第1層
目配線13は、第2の絶縁膜14を挟んで形成された第
2層目配線17と、接続孔15に充填された導電性充填
部材16を介して電気的に接続されている。接続孔15
は、第1層目配線13及び第2層目配線17の配線幅よ
り開口径が大きく形成されており、底面が第1層目配線
13の上表面より下に位置しているため、接続孔15内
部の第1層目配線13は、側壁の一部あるいは全部が露
出している。従って、接触面積が大きくなるため、接続
部での接触抵抗を低くすることができる。また、接続孔
15内部が導電性充填部材16で埋設されていることに
より、従来の埋設を行わない構造に比べると、段差被覆
性の影響を受けない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特に多層配線構造を有する半導体装置
及びその製造方法に関する。
【0002】
【従来の技術】従来の半導体装置における配線間の接続
構造について図9及び図10を用いて説明する。図9は
従来の半導体装置の一例の配線間の接続部の平面図、図
10は図9のA−A’線に沿った断面図を示す。図10
において、図示されていないシリコン基板上に、ホウ素
−燐珪酸ガラス(BPSG)またはシリコン酸化膜等か
らなる第1の絶縁膜1、第1層目配線3、シリコン酸化
膜等からなる第2の絶縁膜4、第2層目配線7が形成さ
れており、第1層目配線3と第2層目配線7は導電性充
填部材6を充填した接続孔5を介して電気的に接続され
ている。
【0003】上記の配線接続構造では、第1層目配線3
と第2層目配線7それぞれにおいて、接続孔5との位置
合わせずれを考慮したマージンが必要となる。このた
め、配線の接続孔5と接する部分は、図9に示すように
位置合わせマージンの分だけ幅を広くしなければならな
い。この位置合わせマージンが配線ピッチの縮小の妨げ
となっており、ひいては半導体装置の高集積化の妨げと
なっている。
【0004】上記の問題点を解決するための半導体装置
の配線接続構造として、従来より配線に位置合わせマー
ジンを有しない配線接続構造の半導体装置とその製造方
法が知られている(例えば、特開平7−245343号
公報)。
【0005】この位置合わせマージンを有しない配線接
続構造の従来の半導体装置について図11及び図12を
用いて説明する。図11は位置合わせマージンを有しな
い配線接続構造の従来の半導体装置の一例の平面図、図
12は図11のA−A’線に沿った断面図を示す。
【0006】図12において、図示されていないシリコ
ン基板上に、BPSGまたはシリコン酸化膜等からなる
第1の絶縁膜1、第1層目配線3、シリコン酸化膜等か
らなる第2の絶縁膜4が形成されている。第2の絶縁膜
4には接続孔5が形成されている。更に、接続孔5内壁
及び第2の絶縁膜4上に第2層目配線7が形成され、第
1層目配線3と第2沿う目配線7とが接続孔5を介して
電気的に接続されている。
【0007】更に、第2層目配線7を堆積後、接続孔5
に残った凹部には、平坦化を目的とする絶緑性充填部材
8が埋め込まれている。このとき接続孔5の開口径は、
図11に示されるように、第1層目配線3及び第2層目
配線7の配線幅より大きく、このために配線の接続孔5
と接する部分においても配線幅を大きくする必要がな
く、配線ピッチを縮小できる。
【0008】
【発明が解決しようとする課題】上記のような配線接続
構造の従来の半導体装置において、接続孔の開口のため
のエッチング時には層間膜の不均一性及びエッチングの
不均一性を考慮した過剰エッチングが必要となる。従っ
て、殆どの接続孔5において、図13に示すような、接
続孔5の底部で第1層目配線3が突出した形状となる。
そのため、第2層目配線7の配線材料を堆積する際、第
1層目配線3の両側にある微細な溝部分では段差被覆性
が悪く、第2層目配線7に膜厚の薄い部分が発生するこ
とがある。
【0009】また、第2層目配線7の配線材料の堆積方
法によっては、図14に見られるような断線9が発生す
る場合もある。このように、従来の半導体装置において
は、第1層目配線3と第2層目配線7の接続において、
抵抗増大の発生あるいは断線の発生が起こるという課題
がある。
【0010】本発明は上記の点に鑑みなされたもので、
配線に位置合わせマージンを有しない配線接続構造に関
して、配線接続部での低抵抗化をはかり、抵抗増大ある
いは断線を防止して高速化、低消費電力化、および信頼
性を向上し得る半導体装置及びその製造方法を提供する
ことを目的とする。
【0011】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置は、第1層目配線と、第1層目
配線上に形成される絶縁膜と、絶縁膜に開口される接続
孔と、絶縁膜上に形成され接続孔を介して第1層目配線
と電気的に接続される第2層目配線を有する半導体装置
において、接続孔を、第1層目配線及び第2層目配線の
各配線幅よりも大きな開口径で、かつ、この接続孔の底
面が第1層目配線の上表面より下に位置する深さで形成
すると共に、接続孔が導電性充填部材により埋め込まれ
ている構造としたものである。
【0012】また、上記の目的を達成するため、本発明
の半導体装置の製造方法は、第1層目配線を形成する第
1の工程と、絶縁膜を第1層目配線上に堆積する第2の
工程と、第1層目配線上の絶縁膜に、第1層目配線の配
線幅より大きい開口径を有する接続孔を、第1層目配線
の上表面の位置より深く形成する第3の工程と、接続孔
を導電性充填部材により完全に埋設する第4の工程と、
接続孔を含む絶縁膜上に、接続孔の開口径よりも小さな
配線幅の第2層目配線を形成する第5の工程とを含むこ
とを特徴とする。
【0013】本発明では、接続孔が第1層目配線の上表
面の配線幅より開口径を大きく形成され、接続孔底面が
第1層目配線の上表面より下に位置する深さで形成され
るため、配線側壁も接続に利用されることとなり、配線
接続部の接触面積を大きくできる。また、本発明では、
接続孔が導電性充填部材により完全に埋設されるため、
段差被覆性の影響を受けないようにできる。
【0014】
【発明の実施の形態】次に、本発明の各実施の形態につ
いて、図面と共に説明する。図1は本発明になる半導体
装置の第1及び第2の実施の形態の配線接続構造を示す
平面図、図2は本発明になる半導体装置の第1の実施の
形態の図1のA−A’線に沿う断面図を示す。
【0015】図1に示すように、第1層目配線13と第
2層目配線17とはその長手方向が互いに直交してお
り、それらの接続位置には接続孔15が形成されてい
る。この接続孔15は、第1層目配線13及び第2層目
配線17の配線幅より、開口径が若干大きく形成されて
いる。
【0016】本発明になる半導体装置の第1の実施の形
態では、図2に示すように、図示されていない半導体基
板上に、半導体基板上に形成された素子等との絶縁を得
るための、表面が平坦化された第1の絶縁膜11を有
し、更に第1の絶縁膜11上に第1層目配線13が形成
されている。第2の絶縁膜14は、第1層目配線13と
上層配線との短絡を防ぐために、第1層目配線13を含
めた半導体基板全体を覆うように堆積され、更に表面が
平坦化されている。第2の絶縁膜14には、第1層目配
線13上の所望の位置に、上層配線との電気的接続を得
るための接続孔15が開口され、接続孔15は導電性充
填部材16により埋め込まれている。
【0017】第2の絶縁膜14上に第2層目配線17が
形成され、接続孔15に充填された導電性充填部材16
により、第1層目配線13との電気的接続が得られてい
る。また、接続孔15の深さは、接続孔15の底面が第
1層目配線13の上表面よりも下に位置し、かつ第1の
絶縁膜11を越えてその下に位置する半導体基板または
下層配線層と短絡を起こさない深さで形成されている。
なお、接続孔15の深さは、図2に示すように、接続孔
15の底面が第1層目配線13の下表面と同一となる深
さが最も望ましい。
【0018】次に、上記配線接続構造の半導体装置の第
1の実施の形態の製造方法について、図3を参照して詳
細に説明する。
【0019】まず、図示されていない半導体基板上に、
その半導体基板上に形成された素子等との絶縁を得るた
めの表面の平坦化された第1の絶縁膜11を形成し、こ
の第1の絶縁膜11上に第1層目配線13を形成した
後、第1層目配線13を含めた半導体基板全体を覆うよ
うに第2の絶縁膜14を堆積し、第2の絶縁膜14表面
を平坦化する(図3(a))。
【0020】次に、第2の絶縁膜14の所望の位置に、
第1層目配線13と上層配線との接続を得るための接続
孔15を、第1層目配線13の一部が露出するように開
口する(図3(b))。この接続孔15は、第1層目配
線13及び後に形成される第2層目配線17の配線幅よ
り開口径が大きく形成されている。また、接続孔15の
深さは、接続孔15の底面が第1層目配線13の上表面
より下に位置し、かつ、第1の絶縁膜11を越えてその
下に位置する半導体基板または下層配線層(いずれも図
示せず)と短絡を起こさない深さで形成されている。な
お、接続孔15の深さは、図3(b)に示すように、接
続孔15の底面が第1層目配線13の下表面と同一とな
る深さが最も望ましい。
【0021】次に、接続孔15を埋設する条件にて導電
性充填部材16を堆積し、接続孔15の内部のみに導電
性充填部材16が残るよう、第2の絶縁膜14上に存在
する導電性充填部材16の余剰分を除去する(図3
(c))。なお、この導電性充填部材16の堆積は、接
続孔15の内部のみに選択的に導電性充填部材16が成
長する条件にて行ってもよく、その場合は、第2の絶縁
膜14上の余剰な導電性充填部材16の除去は不要とな
る。
【0022】最後に、第2層目配線17を形成し、図1
及び図2に示されるような、第1層目配線13と第2層
目配線17が接続孔15を介して電気的に接続された配
線接続構造を形成する。
【0023】次に、本発明の第1の実施の形態の動作に
ついて説明する。図2において、素子等が形成済みの図
示されていない半導体基板上に形成された第1の絶縁膜
11上に、第1層目配線13が形成されている。この第
1層目配線13は、第2の絶縁膜14を挟んで形成され
た第2層目配線17と、接続孔15に充填された導電性
充填部材16を介して電気的に接続されている。
【0024】接続孔15は、第1層目配線13及び第2
層目配線17の配線幅より開口径が大きく形成されてお
り、底面が第1層目配線13の上表面より下に位置して
いるため、接続孔15内部の第1層目配線13は、側壁
の一部あるいは全部が露出している。従って、従来の第
1層目配線上表面のみで接続をとる構造に比べ、この実
施の形態の接続構造では接触面積が大きくなるため、接
続部での接触抵抗を低くすることができる。
【0025】更に、第1の実施の形態の配線接続構造で
は、接続孔15内部を導電性充填部材16で埋設してい
ることにより、従来の埋設を行わない構造に比べると、
段差被覆性の影響を受けないために、配線接続部での抵
抗増大や断線の発生を防ぐことができる。
【0026】次に、本発明の第2の実施の形態について
図面を参照して詳細に説明する。本発明の第2の実施の
形態の配線間の接続部の平面図は図1と同じであり、図
1のA−A’線に沿った断面図が、本発明になる半導体
装置の第2の実施の形態では図4に示すされる。図4
中、図2と同一構成部分には同一符号を付してある。
【0027】図4に示すように、本発明の第2の実施の
形態においては、第1の絶縁膜11上にエッチングスト
ッパ絶縁膜12を堆積し、その上に第1層目配線13を
形成している点において、第1の実施の形態と異なる。
エッチングストッパ絶縁膜12は、接続孔15開口のた
めのエッチングにおいて、第2の絶縁膜14との選択比
を有する材料で構成されており、たとえば第2の絶縁膜
14にシリコン酸化膜を用いた場合には、エッチングス
トッパ絶縁膜12として、シリコン窒化膜等が用いられ
る。
【0028】次に、本発明になる半導体装置の製造方法
の第2の実施の形態について、図5を参照して詳細に説
明する。図5は図1のA−A’線に沿った断面の製造工
程を示す工程断面図である。
【0029】まず、図示されていない半導体基板上に、
その半導体基板上に形成された素子等との絶縁を得るた
めの表面の平坦化された第1の絶縁膜11を形成し、こ
の第1の絶縁膜11上にエッチングストッパ絶縁膜12
を堆積し、その上に第1層目配線13を形成する。続い
て、第1層目配線13を含めた半導体基板全体を覆うよ
うに第2の絶縁膜14を堆積し、第2の絶縁膜14表面
を平坦化する(図5(a))。
【0030】次に、接続孔15を通常のリソグラフィ及
びエッチング技術により形成する。このとき、接続孔1
5の開口のための第2の絶縁膜14のエッチングは、エ
ッチングストッパ膜12に対して選択比を有する条件に
て行い、接続孔15がエッチングストッパ膜12の上表
面に達するまで行う(図5(b))。これにより、所望
の第1層目配線13の一部が露出する。
【0031】この接続孔15形成後の工程は、第1の実
施の形態と同一であり、接続孔15の内部のみに導電性
充填部材16が埋め込まれる(図5(c))。最後に、
第2層目配線17を形成し、図1及び図4に示されるよ
うな、第1層目配線13と第2層目配線17が接続孔1
5を介して電気的に接続された配線接続構造を形成す
る。なお、接続孔15形成前に、第2の絶縁膜14上に
第2のエッチングストッパ絶縁膜を形成しておくことに
より、更に上層に、本実施の形態の配線接続構造を形成
することも可能である。
【0032】本発明の第2の実施の形態においては、接
続孔15の開口のためのエッチング時にエッチングスト
ッパ膜12を用いているため、接続孔15の深さを第1
層目配線13の下表面と同じ位置まで制御性良く形成で
きるところに特徴がある。
【0033】次に、本発明の第3の実施の形態について
図面を参照して詳細に説明する。図6は本発明になる半
導体装置の第3の実施の形態の配線接続構造を示す平面
図、図7は本発明になる半導体装置の第3の実施の形態
の図6のA−A’線に沿う断面図を示す。
【0034】本発明の第3の実施の形態においては、図
6及び図7に示すように、第1層目配線22及び第2層
目配線26の上表面の幅が下表面の幅より小さく形成さ
れ、テーパーを有する断面形状となっている点、及び接
続孔24の開口径が第1層目配線22の上表面の配線幅
より大きく、下表面の配線幅より小さく形成されている
点において、第1及び第2の実施の形態と異なってい
る。
【0035】次に、本発明の半導体装置の製造方法の第
3の実施の形態について、図8を参照して詳細に説明す
る。図8は図6のA−A’線に沿った断面の製造工程を
示す工程断面図である。
【0036】まず、第1の絶縁膜21上に第1層目配線
22が形成される。第1層目配線22は、従来より知ら
れているリソグラフィ及びエッチング技術を用いて形成
される。このエッチングの際に、第1層目配線22の上
表面の配線幅が下表面の配線幅よりも小さい、テーパー
形状の断面を有するようなエッチング条件により形成さ
れる。更に、第1及び第2の実施の形態と同様に、第1
層目配線22を含めた半導体基板全体に第2の絶縁膜2
3が堆積された後、その表面が完全平坦化される(図8
(a))。
【0037】次に、第2の絶縁膜23の所定位置に接続
孔24を通常のリソグラフィ及びエッチング技術により
開口する(図8(b))。このとき、接続孔24の開口
径は第1層目配線22の上表面の配線幅より大きく、か
つ、下表面の配線幅よりも小さく形成され、接続孔24
内部の第1層目配線22の側壁が露出するまで開口され
る。
【0038】続いて、第1及び第2の実施の形態と同様
の方法で、接続孔24の内部を導電性充填部材25によ
り埋設する(図8(c))。その後、第2層目配線26
を第1層目配線22と同様に形成し、図7に示すような
配線接続構造を得る。第2層目配線26の形状も第1層
目配線22と同様に、テーパー形状を有する断面形状な
ので、更に上層にも本実施の形態の配線接続構造を形成
することが可能である。
【0039】本発明の第3の実施の形態においては、第
1層目配線22がテーパー形状を有する断面構造にて形
成されており、接続孔24の開口径が第1層目配線22
の上表面の配線幅より大きく、下表面の配線幅よりも小
さく形成されているため、接続孔24が第1の絶縁膜2
1中まで過剰な深さを有するおそれが無くなる。なお、
第2層目配線26は第1及び第2の実施の形態の第2層
目配線17と同様でもよい。
【0040】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。図2を参照すると、半導体素子等が
形成済みのシリコン等からなる半導体基板(図示せず)
上に、シリコン酸化膜やBPSG等からなる表面の平坦
化された第1の絶縁膜11を有し、第1層目配線13が
形成されている。更に、第1層目配線13を含んだ半導
体基板全体を覆うように、たとえばシリコン酸化膜等か
らなる第2の絶縁膜14が堆積され、表面が平坦化され
ている。
【0041】第2の絶縁膜14には、第1層目配線13
上の所望の位置に接続孔15が開口され、接続孔15は
導電性充填部材16により埋設されている。第2の絶縁
膜14上には第2層目配線17が形成され、接続孔15
に充填された導電性充填部材16により、第1層目配線
13と電気的に接続されている。
【0042】図1に示すように、接続孔15の開口径
は、第1層目配線13及び第2層目配線17の配線幅よ
り大きく形成されている。また、接続孔15の深さは、
図2に示すように、接続孔15の底面が第1層目配線1
3の下表面と同一となる深さに形成されている。
【0043】接続孔15内部では、第1層目配線13の
側面はすべて露出しているため、導電性充填部材16と
の接触面積が大きくなり、従来の第1層目配線の上表面
のみで接触をとる構造に比べ、接続部での接触抵抗を低
くすることができる。
【0044】更に、接続孔15の内部は導電性充填部材
16で埋設されているため、従来の埋設を行わない構造
と比べると、段差被覆性の影響を受けないために、接続
部での抵抗増大や断線の発生を防ぐことができる。
【0045】実際に、第1層目配線11及び第2層目配
線17の配線幅を0.4μm、接続孔15の開口径を
0.6μm、配線材料にアルミニウム合金、導電性充填
材料にタングステンを用いて30000個のヴィアチェ
ーンを形成し、ヴィア抵抗及び良品率を測定した。その
結果、ヴィア抵抗の平均は約3Ω、98%以上の良品率
が得られ、従来の配線接続構造を有するものに比べ、ヴ
ィア抵抗の平均で約10%、良品率で約15%以上の向
上が見られ、抵抗値のばらつきにも向上が見られた。
【0046】次に、図2の配線接続部の形成方法の実施
例について、図3を参照して詳細に説明する。
【0047】図3は図1のA−A’線に沿った断面の製
造工程を示す工程断面図である。まず、図示されていな
い半導体基板上に、BPSGまたはシリコン酸化膜等か
らなる第1の絶縁膜11を堆積する。第1の絶縁膜11
はリフローあるいはCMP(Chemical Mechanical Poli
shing)法等を用いて、表面が完全に平坦化されてい
る。第1の絶縁膜11上には第1層目配線13を形成す
る。第1層目配線13には主にアルミニウム、銅、金あ
るいはこれらの合金等が用いられている。また、チタ
ン、タングステン等の高融点金属、あるいはこれらの合
金、窒化物、珪化物等と、上記の金属の複数を重ねた積
層膜を用いてもよい。第1層目配線13は、上記の材料
を用いて、通常のリソグラフィ及びエッチング技術を用
いて、高さ0.6μm、幅0.4μmで形成されてい
る。
【0048】次に、たとえばシリコン酸化膜、シリコン
酸化窒化膜、SOG(Spin On Glass)、有機膜、ある
いはこれらの積層膜等からなる第2の絶縁膜14を、化
学気相成長(CVD)法または塗布などを用いて堆積す
る(図3(a))。第2の絶縁膜14表面は、エッチバ
ックあるいはCMPにより、完全に平坦化されている。
なお、塗布により形成した第2の絶縁膜14表面は、上
記の平坦化手法を用いなくても完全平坦化された表面を
得られるものもある。
【0049】次に、第2の絶縁膜14の所定の位置に、
通常のリソグラフィ及びエッチング技術を用いて、接続
孔15を開口する。接続孔15は開口径が0.6μm、
深さは第1層目配線13の下表面と同じ位置になるよう
形成されている(図3(b))。
【0050】更に、接続孔15は、たとえばタングステ
ン、アルミニウム、あるいは銅などの導電性充填部材1
6により埋設される。導電性充填部材16は、CVD
法、メッキなどにより、接続孔15内部も含めた第2の
絶縁膜14全体を覆うように堆積され、エッチバック法
あるいはCMP等により、接続孔15内部以外の第2の
絶縁膜14上の余剰分は除去される。
【0051】導電性充填部材16は、接続孔15の内部
のみを選択的に埋設する条件を用いて形成してもよく、
その場合は第2の絶縁膜14上の余剰分を除去する工程
を省くこともできる。なお、導電性充填部材16の堆積
時には、密着層あるいは成長の下地層として、チタン、
タングステン、またはそれらの合金、窒化物、珪化物
等、更にはそれらの積層膜をあらかじめ堆積しておいて
もよい(図3(c))。
【0052】更に、図2に示すように第2層目配線17
を形成し、第1層目配線13と第2層目配線17が、接
続孔15に埋設された導電性充填部材16を介して電気
的に接続された配線接続構造を形成する。
【0053】
【発明の効果】以上説明したように、本発明によれば、
配線側壁も接続に利用して接触面積を大きくしているた
め、配線接続部の接触抵抗を低減でき、よって、微細な
配線構造においても良好な接続特性を得られる。
【0054】また、本発明によれば、接続孔を導電性充
填部材により完全に埋設することにより段差被覆性の影
響を受けないようにしたため、接続部での抵抗増大や断
線等の発生を防ぐことができ、これにより、微細な接続
構造においても良好な信頼性を得られる。
【図面の簡単な説明】
【図1】本発明の半導体装置の第1及び第2の実施の形
態の配線接続構造の平面図である。
【図2】本発明装置の第1の実施の形態の図1のA−
A’線に沿った断面図である。
【図3】本発明方法の第1の実施の形態の製造工程を示
す工程断面図である。
【図4】本発明装置の第2の実施の形態の図1のA−
A’線に沿った断面図である。
【図5】本発明方法の第2の実施の形態の製造工程を示
す工程断面図である。
【図6】本発明装置の第3の実施の形態の配線接続構造
の平面図である。
【図7】本発明装置の第3の実施の形態の図6のA−
A’線に沿った断面図である。
【図8】本発明方法の第3の実施の形態の製造工程を示
す工程断面図である。
【図9】従来の半導体装置の一例の配線接続構造の平面
図である。
【図10】図9のA−A’線に沿った断面図である。
【図11】従来の配線に位置合わせマージンを有しない
半導体装置の配線接続構造の平面図である。
【図12】図11のA−A’線に沿った断面図である。
【図13】従来の配線に位置合わせマージンを有しない
半導体装置の配線接続構造の接続部の一例の拡大図であ
る。
【図14】従来の配線に位置合わせマージンを有しない
半導体装置の配線接続構造の接続部の他の例の拡大図で
ある。
【符号の説明】
11、21 第1の絶縁膜 12 エッチングストッパ絶縁膜 13、22 第1層目配線 14、23 第2の絶縁膜 15、24 接続孔 16、25 導電性充填部材 17、26 第2層目配線

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 第1層目配線と、前記第1層目配線上に
    形成される絶縁膜と、前記絶縁膜に開口される接続孔
    と、前記絶縁膜上に形成され前記接続孔を介して前記第
    1層目配線と電気的に接続される第2層目配線を有する
    半導体装置において、 前記接続孔は、前記第1層目配線及び第2層目配線の各
    配線幅よりも大きな開口径で、かつ、この接続孔の底面
    が前記第1層目配線の上表面より下に位置する深さで形
    成されると共に、前記接続孔が導電性充填部材により埋
    め込まれていることを特徴とする半導体装置。
  2. 【請求項2】 前記第1層目配線は絶縁層上に形成さ
    れ、前記接続孔はその底面が前記第1層目配線の下表面
    と同一となる深さで形成されていることを特徴とする請
    求項1記載の半導体装置。
  3. 【請求項3】 前記第1層目配線は、前記接続孔形成の
    際のエッチングにおいて、前記絶縁膜に対し選択比を有
    するエッチングストッパ絶縁膜上に形成され、前記接続
    孔はその底面が前記エッチングストッパ絶縁膜の上表面
    に達する深さで形成されていることを特徴とする請求項
    1記載の半導体装置。
  4. 【請求項4】 第1層目配線と、前記第1層目配線上に
    形成される絶縁膜と、前記絶縁膜に開口される接続孔
    と、前記絶縁膜上に形成され前記接続孔を介して前記第
    1層目配線と電気的に接続される第2層目配線を有する
    半導体装置において、 前記第1層目配線及び第2層目配線のうち少なくとも前
    記第1層目配線は、上表面の配線幅が下表面の配線幅よ
    り小さくテーパーを有する断面形状とされ、前記接続孔
    は、前記第1層目配線及び第2層目配線のそれぞれの上
    表面の配線幅より大きく、かつ、下表面の配線幅よりも
    小さな開口径で、かつ、この接続孔の底面が前記第1層
    目配線の側壁に達する深さまで形成されると共に、前記
    接続孔が導電性充填部材により埋め込まれていることを
    特徴とする半導体装置。
  5. 【請求項5】 第1層目配線を形成する第1の工程と、 絶縁膜を前記第1層目配線上に堆積する第2の工程と、 前記第1層目配線上の前記絶縁膜に、前記第1層目配線
    の配線幅より大きい開口径を有する接続孔を、前記第1
    層目配線の上表面の位置より深く形成する第3の工程
    と、 前記接続孔を導電性充填部材により完全に埋設する第4
    の工程と、 前記接続孔を含む前記絶縁膜上に、前記接続孔の開口径
    よりも小さな配線幅の第2層目配線を形成する第5の工
    程とを含むことを特徴とする半導体装置の製造方法。
  6. 【請求項6】 前記第1の工程は前記第1層目配線を絶
    縁層上に形成し、前記第3の工程は前記接続孔の底面が
    前記第1層目配線の下表面と同一となる深さで形成する
    ことを特徴とする請求項5記載の半導体装置の製造方
    法。
  7. 【請求項7】 前記第1の工程は前記第1層目配線を前
    記接続孔形成の際のエッチングにおいて、前記絶縁膜に
    対し選択比を有するエッチングストッパ絶縁膜上に形成
    し、前記第3の工程は前記接続孔の底面が前記エッチン
    グストッパ絶縁膜の上表面に達する深さで形成すること
    を特徴とする請求項5記載の半導体装置の製造方法。
  8. 【請求項8】 第1層目配線を上表面の配線幅が下表面
    の配線幅よりも小さい形状で形成する第1の工程と、 絶縁膜を前記第1層目配線上に堆積する第2の工程と、 前記第1層目配線上の前記絶縁膜に、前記第1層目配線
    の上表面の配線幅より大きく、かつ、下表面の配線幅よ
    りも小さい開口径を有する接続孔を前記第1層目配線の
    側面に達する深さまで形成する第3の工程と、 前記接続孔を導電性充填部材により完全に埋設する第4
    の工程と、 前記接続孔を含む前記絶縁膜上に第2層目配線を形成す
    る第5の工程とを含むことを特徴とする半導体装置の製
    造方法。
JP11662697A 1997-05-07 1997-05-07 半導体装置及びその製造方法 Pending JPH10308445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11662697A JPH10308445A (ja) 1997-05-07 1997-05-07 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11662697A JPH10308445A (ja) 1997-05-07 1997-05-07 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10308445A true JPH10308445A (ja) 1998-11-17

Family

ID=14691861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11662697A Pending JPH10308445A (ja) 1997-05-07 1997-05-07 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10308445A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041835A (ja) * 2006-08-03 2008-02-21 Nec Electronics Corp 半導体装置とその製造方法
JP2012529183A (ja) * 2009-06-01 2012-11-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 自己整合ローカル・インターコネクト・プロセスにおけるゲートへの選択的なローカル・インターコネクト
WO2024239910A1 (zh) * 2023-05-24 2024-11-28 长鑫科技集团股份有限公司 半导体结构及其形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041835A (ja) * 2006-08-03 2008-02-21 Nec Electronics Corp 半導体装置とその製造方法
JP2012529183A (ja) * 2009-06-01 2012-11-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 自己整合ローカル・インターコネクト・プロセスにおけるゲートへの選択的なローカル・インターコネクト
WO2024239910A1 (zh) * 2023-05-24 2024-11-28 长鑫科技集团股份有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US5756396A (en) Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
US6759703B1 (en) Capacitor and a manufacturing process therefor
US6548905B2 (en) Semiconductor device having multi-layer copper line and method of forming the same
JP3672752B2 (ja) デュアルダマシン構造体とその形成方法
JPH1041390A (ja) 電子マイクロ回路の上の孔および接触体プラグの充填方法
US6169326B1 (en) Metal wire of semiconductor device and method for forming the same
US6462395B1 (en) Semiconductor device and method of producing the same
US20040232558A1 (en) Semiconductor device and method of manufacturing the same
US5856707A (en) Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed
US6077770A (en) Damascene manufacturing process capable of forming borderless via
US6492267B1 (en) Low temperature nitride used as Cu barrier layer
US20040251552A1 (en) Semiconductor device and manufacturing method the same
US7122440B2 (en) Semiconductor device and fabrication method thereof
US6200890B1 (en) Method of fabricating copper damascene
US6545358B2 (en) Integrated circuits having plugs in conductive layers therein and related methods
TWI761223B (zh) 動態隨機存取記憶體及其製造方法
JP2616134B2 (ja) Soiトランジスタ積層半導体装置とその製造方法
US6211079B1 (en) Method for fabricating interconnects of a dynamic random access memory (DRAM)
US6171968B1 (en) Method of forming damascene structure having borderless via design
US6559542B1 (en) Semiconductor device and method of manufacturing the same
JP3249071B2 (ja) 半導体装置の製造方法
KR20030064257A (ko) 반도체 장치
JPH10242269A (ja) 半導体装置の製造方法
US6245675B1 (en) 3D reservoir to improve electromigration resistance of tungsten plug
JP2728073B2 (ja) 半導体装置の製造方法