JPH10308492A - 半導体パッケージ及びその製造方法並びにその実装方法 - Google Patents
半導体パッケージ及びその製造方法並びにその実装方法Info
- Publication number
- JPH10308492A JPH10308492A JP11856097A JP11856097A JPH10308492A JP H10308492 A JPH10308492 A JP H10308492A JP 11856097 A JP11856097 A JP 11856097A JP 11856097 A JP11856097 A JP 11856097A JP H10308492 A JPH10308492 A JP H10308492A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- solid
- imaging device
- state imaging
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 従来、固体撮像素子を搭載され、かつ光学系
部品を固着される半導体パッケージにおいて、集合パッ
ケージを分割して該半導体パッケージを得ていた。この
ため該半導体パッケージの側面にはバリを生じ、各半導
体パッケージ毎の側面の形状は一様ではないので、固体
撮像素子及び光学系部品等を搭載するのに最適な位置に
調整していたため費用と時間とがかかり課題となってい
た。 【解決手段】 固体撮像素子が搭載されるとともに前記
固体撮像素子に接続される配線を備え、かつ前記固体撮
像素子に光信号を入射する光学系部品が固着され、しか
も側面を有する半導体パッケージであって、前記側面に
密着する状態で備えられ、かつ前記配線の末端に導通し
て外部回路に接続される複数の端子を有し、該半導体パ
ッケージの上面の平面座標系が設けられることを特徴と
した半導体パッケージを用いる。
部品を固着される半導体パッケージにおいて、集合パッ
ケージを分割して該半導体パッケージを得ていた。この
ため該半導体パッケージの側面にはバリを生じ、各半導
体パッケージ毎の側面の形状は一様ではないので、固体
撮像素子及び光学系部品等を搭載するのに最適な位置に
調整していたため費用と時間とがかかり課題となってい
た。 【解決手段】 固体撮像素子が搭載されるとともに前記
固体撮像素子に接続される配線を備え、かつ前記固体撮
像素子に光信号を入射する光学系部品が固着され、しか
も側面を有する半導体パッケージであって、前記側面に
密着する状態で備えられ、かつ前記配線の末端に導通し
て外部回路に接続される複数の端子を有し、該半導体パ
ッケージの上面の平面座標系が設けられることを特徴と
した半導体パッケージを用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、単層のみならず多
層の配線を形成されたＬＣＣ型半導体パッケージ及びそ
の製造方法並びにその実装方法に関する。
層の配線を形成されたＬＣＣ型半導体パッケージ及びそ
の製造方法並びにその実装方法に関する。
【０００２】
【従来の技術】従来の技術を図５及び図６を用いて説明
する。通常、図５に示すように半導体パッケージ３０の
側面は、複数の半円柱形状に切込まれて内層された配線
の端部を露出し、外部回路と電気的に接続できる端子３
１が形成される。
する。通常、図５に示すように半導体パッケージ３０の
側面は、複数の半円柱形状に切込まれて内層された配線
の端部を露出し、外部回路と電気的に接続できる端子３
１が形成される。
【０００３】一つの半導体パッケージ３０に形成される
上記端子３１の数は、半導体パッケージ３０の複雑化に
伴って増加し、半導体パッケージ３０の四側面の全てに
複数の端子３１が形成されるのが通例である。
上記端子３１の数は、半導体パッケージ３０の複雑化に
伴って増加し、半導体パッケージ３０の四側面の全てに
複数の端子３１が形成されるのが通例である。
【０００４】上記の半導体パッケージ３０を得るには、
図６に示すように、まず複数の単層配線または多層配線
を、同一の集合パッケージ３０ａに形成する。そして集
合パッケージ３０ａの、端子３１を形成する位置に、開
孔３１ａを形成した後、この開孔３１ａの内側に沿って
メッキをする。このとき隣合う開孔３１ａ同士を結ぶ直
線は各半導体パッケージ３０毎に区分する境目３０ｂに
なる。この境目３０ｂに沿って集合パッケージ３０ａを
分割することで、半導体パッケージ３０を得る。
図６に示すように、まず複数の単層配線または多層配線
を、同一の集合パッケージ３０ａに形成する。そして集
合パッケージ３０ａの、端子３１を形成する位置に、開
孔３１ａを形成した後、この開孔３１ａの内側に沿って
メッキをする。このとき隣合う開孔３１ａ同士を結ぶ直
線は各半導体パッケージ３０毎に区分する境目３０ｂに
なる。この境目３０ｂに沿って集合パッケージ３０ａを
分割することで、半導体パッケージ３０を得る。
【０００５】
【発明が解決しようとする課題】しかしながら、集合パ
ッケージを分割して半導体パッケージを得るために、該
半導体パッケージの側面には形状の予測できない凹凸状
の割れ目つまりバリを生じる。このバリのため半導体パ
ッケージの側面の形状は、各半導体パッケージ毎に様々
であって一様でない。
ッケージを分割して半導体パッケージを得るために、該
半導体パッケージの側面には形状の予測できない凹凸状
の割れ目つまりバリを生じる。このバリのため半導体パ
ッケージの側面の形状は、各半導体パッケージ毎に様々
であって一様でない。
【０００６】従って半導体パッケージに固体撮像素子を
搭載する場合や光学系部品を装着する場合には、各半導
体パッケージ毎に最適な搭載位置または装着位置を探
す。例えば各半導体パッケージを撮像装置回路とワイヤ
ー等の導電体で接続し、モニター等に画像を出力しなが
ら最適な位置に調整するので、時間と費用とがかかり課
題となっていた。
搭載する場合や光学系部品を装着する場合には、各半導
体パッケージ毎に最適な搭載位置または装着位置を探
す。例えば各半導体パッケージを撮像装置回路とワイヤ
ー等の導電体で接続し、モニター等に画像を出力しなが
ら最適な位置に調整するので、時間と費用とがかかり課
題となっていた。
【０００７】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体パッケージ及びその製造方
法並びにその実装方法である。
決するためになされた半導体パッケージ及びその製造方
法並びにその実装方法である。
【０００８】つまり、半導体パッケージにあっては、固
体撮像素子が搭載されるとともに前記固体撮像素子に接
続される配線を備え、かつ前記固体撮像素子に光信号を
入射する光学系部品が固着され、しかも側面を有する半
導体パッケージであって、前記側面に密着する状態で備
えられ、かつ前記配線の末端に導通して外部回路に接続
される複数の端子を有し、該半導体パッケージの上面の
平面座標系が設けられることを特徴とした半導体パッケ
ージである。
体撮像素子が搭載されるとともに前記固体撮像素子に接
続される配線を備え、かつ前記固体撮像素子に光信号を
入射する光学系部品が固着され、しかも側面を有する半
導体パッケージであって、前記側面に密着する状態で備
えられ、かつ前記配線の末端に導通して外部回路に接続
される複数の端子を有し、該半導体パッケージの上面の
平面座標系が設けられることを特徴とした半導体パッケ
ージである。
【０００９】また、半導体パッケージの製造方法にあっ
ては、単層または多層の配線が形成され、かつ複数個の
半導体パッケージが複数の開孔を介してつなぎ合わされ
た状態に形成された集合パッケージの所定位置に、所定
数の該半導体パッケージの平面座標系を形成する第一工
程と、前記集合パッケージを所定位置で分割し、該半導
体パッケージを形成するとともに、該半導体の側面に、
前記配線と導通し外部回路に接続される端子を形成する
第二工程とからなる半導体パッケージの製造方法であ
る。
ては、単層または多層の配線が形成され、かつ複数個の
半導体パッケージが複数の開孔を介してつなぎ合わされ
た状態に形成された集合パッケージの所定位置に、所定
数の該半導体パッケージの平面座標系を形成する第一工
程と、前記集合パッケージを所定位置で分割し、該半導
体パッケージを形成するとともに、該半導体の側面に、
前記配線と導通し外部回路に接続される端子を形成する
第二工程とからなる半導体パッケージの製造方法であ
る。
【００１０】そして、半導体パッケージの実装方法にあ
っては、半導体パッケージに形成された平面座標系をも
とに、該半導体パッケージの所定位置に固体撮像素子は
搭載され、かつ該半導体パッケージの配線に導通する端
子は前記固体撮像素子に接続される第一工程と、前記平
面座標系をもとに、光学系部品は前記固体撮像素子の上
方に搭載されるとともに該半導体パッケージの所定位置
に固着される第二工程とからなることを特徴とした半導
体パッケージの実装方法である。
っては、半導体パッケージに形成された平面座標系をも
とに、該半導体パッケージの所定位置に固体撮像素子は
搭載され、かつ該半導体パッケージの配線に導通する端
子は前記固体撮像素子に接続される第一工程と、前記平
面座標系をもとに、光学系部品は前記固体撮像素子の上
方に搭載されるとともに該半導体パッケージの所定位置
に固着される第二工程とからなることを特徴とした半導
体パッケージの実装方法である。
【００１１】
【発明の実施の形態】本発明の実施の形態の一例を説明
する。図１には半導体パッケージの上部平面図を示し、
図２には該半導体パッケージの立体斜視図を示す。そし
て図３は該半導体パッケージを得るための集合パッケー
ジの上部平面図であり、図４は該半導体パッケージに固
体撮像素子を搭載し光学系部品を装着した状態の概略断
面図である。なお図１乃至図４において同一の構成要素
には同一の符号を付して説明する。
する。図１には半導体パッケージの上部平面図を示し、
図２には該半導体パッケージの立体斜視図を示す。そし
て図３は該半導体パッケージを得るための集合パッケー
ジの上部平面図であり、図４は該半導体パッケージに固
体撮像素子を搭載し光学系部品を装着した状態の概略断
面図である。なお図１乃至図４において同一の構成要素
には同一の符号を付して説明する。
【００１２】まず図１に示すように、本発明の半導体パ
ッケージ１０は所定の配線を形成された単層または多層
の絶縁体例えばセラミックまたはガラスエポキシからな
り、対向する二つの正方形状面を有する直方体形状に形
成される。この正方形状面と異なる四側面のうち少なく
とも三側面は、複数の半円柱形状に切込まれて端子１１
が形成される。そして上記半導体パッケージ１０の側面
の上面側には三個以上所定数の切欠き部１２が設けら
れ、この切欠き部１２を基準にした平面座標系が半導体
パッケージ１０の上面に決定される。
ッケージ１０は所定の配線を形成された単層または多層
の絶縁体例えばセラミックまたはガラスエポキシからな
り、対向する二つの正方形状面を有する直方体形状に形
成される。この正方形状面と異なる四側面のうち少なく
とも三側面は、複数の半円柱形状に切込まれて端子１１
が形成される。そして上記半導体パッケージ１０の側面
の上面側には三個以上所定数の切欠き部１２が設けら
れ、この切欠き部１２を基準にした平面座標系が半導体
パッケージ１０の上面に決定される。
【００１３】また図２に示すように、上記半導体パッケ
ージ１０を斜め上から見ると端子１１は半導体パッケー
ジ１０の側面の上から下まで切込まれているが、切欠き
部１２は半導体パッケージ１０の側面の上面側のみに設
けられることが分かる。
ージ１０を斜め上から見ると端子１１は半導体パッケー
ジ１０の側面の上から下まで切込まれているが、切欠き
部１２は半導体パッケージ１０の側面の上面側のみに設
けられることが分かる。
【００１４】次に図３を用いて上記半導体パッケージ１
０の製造方法を説明する。通常の配線製造工程によっ
て、所望の単層または多層の配線を形成した集合パッケ
ージ１０ａを形成する。そして集合パッケージ１０ａの
所定位置に所定数の開孔１１ａを形成する。なお必要に
応じて、開孔１１ａの内側に沿ってメッキをする。
０の製造方法を説明する。通常の配線製造工程によっ
て、所望の単層または多層の配線を形成した集合パッケ
ージ１０ａを形成する。そして集合パッケージ１０ａの
所定位置に所定数の開孔１１ａを形成する。なお必要に
応じて、開孔１１ａの内側に沿ってメッキをする。
【００１５】このとき隣合う開孔１１ａ同士を結ぶ直線
は、集合パッケージ１０ａを各半導体パッケージ１０毎
に区分する境目１０ｂとなる。この境目１０ｂ上の所定
位置に、三個以上所定数の切欠き部１２を設け、この切
欠き部１２を基準とした平面座標系を半導体パッケージ
１０の上面に形成する。
は、集合パッケージ１０ａを各半導体パッケージ１０毎
に区分する境目１０ｂとなる。この境目１０ｂ上の所定
位置に、三個以上所定数の切欠き部１２を設け、この切
欠き部１２を基準とした平面座標系を半導体パッケージ
１０の上面に形成する。
【００１６】そして集合パッケージ１０ａを境目１０ｂ
に沿って分割し、半導体パッケージ１０を形成する。こ
のとき切欠き部１２は各半導体パッケージ１０に対し同
一数及び同一位置に設けられている。
に沿って分割し、半導体パッケージ１０を形成する。こ
のとき切欠き部１２は各半導体パッケージ１０に対し同
一数及び同一位置に設けられている。
【００１７】さらに図４を用いて上記半導体パッケージ
の実装方法を説明する。まず半導体パッケージ１０に形
成された配線の一部末端は、裏面から露出するので、こ
の末端と所定の集積回路２１例えば増幅器とをワイヤー
等の導電体で接続する。
の実装方法を説明する。まず半導体パッケージ１０に形
成された配線の一部末端は、裏面から露出するので、こ
の末端と所定の集積回路２１例えば増幅器とをワイヤー
等の導電体で接続する。
【００１８】ここで予め形成された切欠き部１２を半導
体パッケージ１０の上面の平面座標系の基準とし、半導
体パッケージ１０の上面側中央部の開口に固体撮像素子
２２を搭載し、前記開口から露出する配線の所定末端に
ワイヤー等の導電体で接続する。この固体撮像素子２２
に触れない状態で、前記開口の上にカバー硝子２３を配
置し、固体撮像素子２２を保護する。さらに固体撮像素
子２２と同様に、切欠き部１２を平面座標系の基準とし
て用い、半導体パッケージ１０の所定位置に光学レンズ
２４を接着剤２４ａで固着する。
体パッケージ１０の上面の平面座標系の基準とし、半導
体パッケージ１０の上面側中央部の開口に固体撮像素子
２２を搭載し、前記開口から露出する配線の所定末端に
ワイヤー等の導電体で接続する。この固体撮像素子２２
に触れない状態で、前記開口の上にカバー硝子２３を配
置し、固体撮像素子２２を保護する。さらに固体撮像素
子２２と同様に、切欠き部１２を平面座標系の基準とし
て用い、半導体パッケージ１０の所定位置に光学レンズ
２４を接着剤２４ａで固着する。
【００１９】上記光学レンズ２４を保護するために、カ
バー２５の端部に形成された突起部２５ａを切欠き部１
２に嵌合する。この嵌合によってカバー２５の中央部に
備えられた赤外線カットフィルター２５ｂと絞り２５ｃ
とは所定位置に配置され、固体撮像素子２２の撮像面中
心及び光学レンズ２４の光軸並びに絞り２５ｃの中心軸
は一致される。
バー２５の端部に形成された突起部２５ａを切欠き部１
２に嵌合する。この嵌合によってカバー２５の中央部に
備えられた赤外線カットフィルター２５ｂと絞り２５ｃ
とは所定位置に配置され、固体撮像素子２２の撮像面中
心及び光学レンズ２４の光軸並びに絞り２５ｃの中心軸
は一致される。
【００２０】
【発明の効果】上記のように本発明によれば、集合パッ
ケージを分割して半導体パッケージを得る場合であって
も、該半導体パッケージの側面より内側で、かつ該半導
体パッケージの上面側に平面座標系が形成される。この
ため集合パッケージを分割するとバリが生じるが、バリ
に影響されない平面座標系が形成される。
ケージを分割して半導体パッケージを得る場合であって
も、該半導体パッケージの側面より内側で、かつ該半導
体パッケージの上面側に平面座標系が形成される。この
ため集合パッケージを分割するとバリが生じるが、バリ
に影響されない平面座標系が形成される。
【００２１】従って各半導体パッケージ毎の側面の形状
によらず、固体撮像素子及び光学部品等を半導体パッケ
ージの同位置に搭載できるとともに、容易に配線と所定
状態で接続できる。このため従来のように各半導体パッ
ケージ毎の最適位置に調整する時間や費用等を削減でき
る。
によらず、固体撮像素子及び光学部品等を半導体パッケ
ージの同位置に搭載できるとともに、容易に配線と所定
状態で接続できる。このため従来のように各半導体パッ
ケージ毎の最適位置に調整する時間や費用等を削減でき
る。
【図１】本発明である半導体パッケージの上部平面図で
ある。
ある。
【図２】本発明である半導体パッケージの立体斜視図で
ある。
ある。
【図３】本発明である半導体パッケージを得るための集
合パッケージの上部平面図である。
合パッケージの上部平面図である。
【図４】本発明である半導体パッケージを実装した状態
を示す概略断面図である。
を示す概略断面図である。
【図５】従来における半導体パッケージの立体斜視図で
ある。
ある。
【図６】従来における半導体パッケージを得るための集
合パッケージの上部平面図である。
合パッケージの上部平面図である。
１０ 半導体パッケージ １１ 端子 １２ 切欠
き部
き部
Claims (6)
- 【請求項１】 固体撮像素子が搭載されるとともに前記
固体撮像素子に接続される配線を備え、かつ前記固体撮
像素子に光信号を入射する光学系部品が固着され、しか
も側面を有する半導体パッケージであって、 前記側面に密着する状態で備えられ、かつ前記配線の末
端に導通して外部回路に接続される複数の端子を有し、 該半導体パッケージの上面の平面座標系が設けられるこ
とを特徴とした半導体パッケージ。 - 【請求項２】 前記平面座標系は、少なくとも前記配線
と異なる部位に設けられることを特徴とした請求項１記
載の半導体パッケージ。 - 【請求項３】 前記平面座標系は、該半導体パッケージ
の側面の上面側に形成される切欠き部であることを特徴
とした請求項１または２記載の半導体パッケージ。 - 【請求項４】 前記光学系部品の端部は前記切欠き部に
嵌合されるとともに、前記光学系部品の光軸は所定位置
に固定されることを特徴とした請求項１または２または
３記載の半導体パッケージ。 - 【請求項５】 単層または多層の配線が形成され、かつ
複数個の半導体パッケージが複数の開孔を介してつなぎ
合わされた状態に形成された集合パッケージの所定位置
に、所定数の該半導体パッケージの平面座標系を形成す
る第一工程と、 前記集合パッケージを所定位置で分割し、該半導体パッ
ケージを形成するとともに、該半導体の側面に、前記配
線と導通し外部回路に接続される端子を形成する第二工
程とからなる半導体パッケージの製造方法。 - 【請求項６】 半導体パッケージに形成された平面座標
系をもとに、該半導体パッケージの所定位置に固体撮像
素子は搭載され、かつ該半導体パッケージの配線に導通
する端子は前記固体撮像素子に接続される第一工程と、 前記平面座標系をもとに、光学系部品は前記固体撮像素
子の上方に搭載されるとともに該半導体パッケージの所
定位置に固着される第二工程とからなることを特徴とし
た半導体パッケージの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11856097A JPH10308492A (ja) | 1997-05-09 | 1997-05-09 | 半導体パッケージ及びその製造方法並びにその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11856097A JPH10308492A (ja) | 1997-05-09 | 1997-05-09 | 半導体パッケージ及びその製造方法並びにその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10308492A true JPH10308492A (ja) | 1998-11-17 |
Family
ID=14739624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11856097A Pending JPH10308492A (ja) | 1997-05-09 | 1997-05-09 | 半導体パッケージ及びその製造方法並びにその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10308492A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006201427A (ja) * | 2005-01-20 | 2006-08-03 | Kyocera Corp | 撮像素子収納用パッケージ、撮像装置および撮像モジュール |
-
1997
- 1997-05-09 JP JP11856097A patent/JPH10308492A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006201427A (ja) * | 2005-01-20 | 2006-08-03 | Kyocera Corp | 撮像素子収納用パッケージ、撮像装置および撮像モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7273765B2 (en) | Solid-state imaging device and method for producing the same | |
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| US5418566A (en) | Compact imaging apparatus for electronic endoscope with improved optical characteristics | |
| EP0980079B1 (en) | Low cross-talk ball grid array resistor network | |
| CN106033753B (zh) | 封装模块及其基板结构 | |
| EP3628776B1 (en) | Sensor package structure | |
| EP1429389A1 (en) | Compact circuit module having high mounting accuracy and method of manufacturing the same | |
| JP6102770B2 (ja) | 高周波モジュール | |
| JP2002506289A (ja) | 多数の半導体チップを有する半導体素子 | |
| EP1303171A2 (en) | Electronic circuit unit suitable for miniaturization | |
| US20070268674A1 (en) | Electronic Module with a Semiconductor Chip and a Component Housing and Methods for Producing the Same | |
| JPH0621257A (ja) | 半導体装置、ｃｏｂ基板、ｔａｂ基板及びリードフレーム | |
| JP2015130492A (ja) | 半導体モジュール | |
| JPH10308492A (ja) | 半導体パッケージ及びその製造方法並びにその実装方法 | |
| US12033975B2 (en) | Semiconductor device, endoscope, and method for manufacturing semiconductor device | |
| JP2780424B2 (ja) | 混成集積回路 | |
| JP2705408B2 (ja) | 混成集積回路装置 | |
| JP2005129720A (ja) | 固体撮像装置およびその製造方法 | |
| JP2541532B2 (ja) | 半導体モジュ―ル | |
| EP0475370B1 (en) | Compact imaging apparatus for electronic endoscope with improved optical characteristics | |
| KR20050118833A (ko) | 이미지 센서용 패키지 | |
| JP4016454B2 (ja) | 電子部品 | |
| JPS63182845A (ja) | 半導体装置 | |
| JP6256575B2 (ja) | 高周波モジュール | |
| US20100127401A1 (en) | Semiconductor device |