JPH10312949A - 露光方法及びそれに用いるレチクル - Google Patents
露光方法及びそれに用いるレチクルInfo
- Publication number
- JPH10312949A JPH10312949A JP12271597A JP12271597A JPH10312949A JP H10312949 A JPH10312949 A JP H10312949A JP 12271597 A JP12271597 A JP 12271597A JP 12271597 A JP12271597 A JP 12271597A JP H10312949 A JPH10312949 A JP H10312949A
- Authority
- JP
- Japan
- Prior art keywords
- reticle
- exposed
- chip pattern
- semiconductor wafer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000012545 processing Methods 0.000 claims abstract description 16
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 28
- 238000007781 pre-processing Methods 0.000 abstract 1
- 238000011156 evaluation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】被処理体ステージに支持された被処理体を、チ
ップパターンが配列されたレチクルを用いて、投影レン
ズを介して露光する際に、前被処理体上の有効チップ数
を減らすことなく、スクライブライン上に各種モニター
用パターンを配置する時のスペース効率を向上する露光
方法及びレチクルを提供する。 【解決手段】レチクルを用いて半導体ウエハ１４上にス
テップアンドリピートで投影露光する時、前記半導体ウ
エハ１４上の製品チップパターン１１の露光個所では、
ステッパのブラインドの開口部を前記製品チップパター
ン１１側のみ露光されるように設定して露光する。前記
製品チップ１１が全て露光された後、前記位置合わせマ
ーク１３は、前記半導体ウエハ１４周辺部の前記製品チ
ップパターン１１が露光されていない領域で、予め指定
された位置（４個所）に露光される。
ップパターンが配列されたレチクルを用いて、投影レン
ズを介して露光する際に、前被処理体上の有効チップ数
を減らすことなく、スクライブライン上に各種モニター
用パターンを配置する時のスペース効率を向上する露光
方法及びレチクルを提供する。 【解決手段】レチクルを用いて半導体ウエハ１４上にス
テップアンドリピートで投影露光する時、前記半導体ウ
エハ１４上の製品チップパターン１１の露光個所では、
ステッパのブラインドの開口部を前記製品チップパター
ン１１側のみ露光されるように設定して露光する。前記
製品チップ１１が全て露光された後、前記位置合わせマ
ーク１３は、前記半導体ウエハ１４周辺部の前記製品チ
ップパターン１１が露光されていない領域で、予め指定
された位置（４個所）に露光される。
Description
【０００１】
【発明の属する技術分野】本発明は、縮小投影露光技
術、特に被処理体上の有効チップ数を減らすことなく、
スクライブライン上に各種モニター用パターンを配置す
る際に、スペース効率を向上する露光方法及びレチクル
に関する。
術、特に被処理体上の有効チップ数を減らすことなく、
スクライブライン上に各種モニター用パターンを配置す
る際に、スペース効率を向上する露光方法及びレチクル
に関する。
【０００２】
【従来の技術】半導体素子の製造工程では、レチクル上
のチップパターンを半導体ウエハ上に投影露光すること
が要求される。このような投影露光を可能にする装置の
一例としては、ステッパと呼ばれる投影露光装置が一般
的である。ステッパはレチクル上のパターンを所定の縮
小率で半導体ウエハに投影し、ステップアンドリピート
（繰り返し）露光により半導体ウエハ全面にパターンを
配列して焼き付けていく。
のチップパターンを半導体ウエハ上に投影露光すること
が要求される。このような投影露光を可能にする装置の
一例としては、ステッパと呼ばれる投影露光装置が一般
的である。ステッパはレチクル上のパターンを所定の縮
小率で半導体ウエハに投影し、ステップアンドリピート
（繰り返し）露光により半導体ウエハ全面にパターンを
配列して焼き付けていく。
【０００３】
【発明が解決しようとする課題】ところで、近年、露光
パターンの微細化、及び、半導体素子構造の複雑化に伴
い、フォト工程数が増加傾向にある。半導体ウエハとレ
チクル上のチップパターンを位置合わせするための位置
合わせマークは、スクライブライン上に配置されるのが
一般的である。しかし、近年のフォト工程数の増加に伴
って前記マーク数も増え、前記マークのスクライブライ
ン占有率が著しく高くなり、他のモニター用パターンを
配置する際のスペース効率が悪いという問題が生じる。
パターンの微細化、及び、半導体素子構造の複雑化に伴
い、フォト工程数が増加傾向にある。半導体ウエハとレ
チクル上のチップパターンを位置合わせするための位置
合わせマークは、スクライブライン上に配置されるのが
一般的である。しかし、近年のフォト工程数の増加に伴
って前記マーク数も増え、前記マークのスクライブライ
ン占有率が著しく高くなり、他のモニター用パターンを
配置する際のスペース効率が悪いという問題が生じる。
【０００４】この問題を解決するための手段の一例が、
特開平８−４５８３０の公報に開示されている。この発
明は、フォトマスク上に配列したチップを一括で半導体
ウエハ上に露光する時、前記フォトマスク上のチップ領
域外に位置合わせマークをまとめて配置することによ
り、スクライブラインから位置合わせマークを省き、ま
た、半導体ウエハ上に露光されるチップ数を増やそうと
いうものである。しかし、この発明は、一括露光用のフ
ォトマスクに適用できても、ステッパに用いられるレチ
クルに関しては何も具体的な手段が述べられていない。
特開平８−４５８３０の公報に開示されている。この発
明は、フォトマスク上に配列したチップを一括で半導体
ウエハ上に露光する時、前記フォトマスク上のチップ領
域外に位置合わせマークをまとめて配置することによ
り、スクライブラインから位置合わせマークを省き、ま
た、半導体ウエハ上に露光されるチップ数を増やそうと
いうものである。しかし、この発明は、一括露光用のフ
ォトマスクに適用できても、ステッパに用いられるレチ
クルに関しては何も具体的な手段が述べられていない。
【０００５】そこで本発明の目的とするところは、被処
理体ステージに支持された被処理体を、チップパターン
が配列されたレチクルを用いて、投影レンズを介して露
光する際に、前被処理体上の有効チップ数を減らすこと
なく、スクライブライン上に各種モニター用パターンを
配置する時のスペース効率を向上する露光方法及びレチ
クルを提供することにある。
理体ステージに支持された被処理体を、チップパターン
が配列されたレチクルを用いて、投影レンズを介して露
光する際に、前被処理体上の有効チップ数を減らすこと
なく、スクライブライン上に各種モニター用パターンを
配置する時のスペース効率を向上する露光方法及びレチ
クルを提供することにある。
【０００６】
【課題を解決するための手段】請求項１の発明は、被処
理体ステージに支持された被処理体を、チップパターン
が配列されたレチクルを用いて、投影レンズを介して露
光する方法において、前記被処理体と前記レチクル上に
配列されたチップパターンとを位置合わせするために、
前記レチクル上に配列された位置合わせマークを、前記
被処理体周辺部の前記チップパターンが露光されない領
域に露光することを特徴とする。
理体ステージに支持された被処理体を、チップパターン
が配列されたレチクルを用いて、投影レンズを介して露
光する方法において、前記被処理体と前記レチクル上に
配列されたチップパターンとを位置合わせするために、
前記レチクル上に配列された位置合わせマークを、前記
被処理体周辺部の前記チップパターンが露光されない領
域に露光することを特徴とする。
【０００７】請求項１の発明では、例えば、半導体ウエ
ハの周辺部のチップパターンが露光されない領域に位置
合わせマークを露光するため、前記半導体ウエハ上のチ
ップ配列を変えることなく、すなわち、有効チップ数を
減らすことがない。また、前記位置合わせマークをスク
ライブライン上に配置する必要がないため、各種モニタ
ー用パターンをスペース効率よく配置することができ
る。
ハの周辺部のチップパターンが露光されない領域に位置
合わせマークを露光するため、前記半導体ウエハ上のチ
ップ配列を変えることなく、すなわち、有効チップ数を
減らすことがない。また、前記位置合わせマークをスク
ライブライン上に配置する必要がないため、各種モニタ
ー用パターンをスペース効率よく配置することができ
る。
【０００８】請求項２の発明は、被処理体ステージに支
持された被処理体を、投影レンズを介して露光するため
に用いるレチクルにおいて、前記被処理体と前記レチク
ル上に配列されたチップパターンを位置合わせするため
の位置合わせマークが、前記チップパターン以外の露光
可能な空き領域にまとめて配置されたことを特徴とす
る。
持された被処理体を、投影レンズを介して露光するため
に用いるレチクルにおいて、前記被処理体と前記レチク
ル上に配列されたチップパターンを位置合わせするため
の位置合わせマークが、前記チップパターン以外の露光
可能な空き領域にまとめて配置されたことを特徴とす
る。
【０００９】請求項２の発明では、例えば、半導体ウエ
ハとレチクル上のチップパターンとを位置合わせするた
めの位置合わせマークが、前記チップパターンの中は元
より、スクライブライン上から削除し、前記レチクルの
チップパターン以外の露光可能な空き領域にまとめて配
置される。従って、前記スクライブライン上に各種モニ
ター用パターンをスペース効率良く配置できる。
ハとレチクル上のチップパターンとを位置合わせするた
めの位置合わせマークが、前記チップパターンの中は元
より、スクライブライン上から削除し、前記レチクルの
チップパターン以外の露光可能な空き領域にまとめて配
置される。従って、前記スクライブライン上に各種モニ
ター用パターンをスペース効率良く配置できる。
【００１０】
【発明の実施の形態】以下、本発明を適用した実施例に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００１１】図１に、本発明が適用されるレチクルの実
施例が示されている。同図において、レチクル１０上に
は、製品チップパターン１１が配列されている。なお、
図には示していないが、レチクル上に、複数の異なるチ
ップパターンが配列されている場合であっても、本願発
明を適用できる。たとえば、製品チップと評価チップが
適宜セットされている場合であっても本願発明を適用す
ることができる。また、２チップ配列される場合のみな
らず、他のチップの構成、例えば、３チップ、４チップ
等、２チップ以上のチップが配列されたレチクルに対し
ても応用可能である。
施例が示されている。同図において、レチクル１０上に
は、製品チップパターン１１が配列されている。なお、
図には示していないが、レチクル上に、複数の異なるチ
ップパターンが配列されている場合であっても、本願発
明を適用できる。たとえば、製品チップと評価チップが
適宜セットされている場合であっても本願発明を適用す
ることができる。また、２チップ配列される場合のみな
らず、他のチップの構成、例えば、３チップ、４チップ
等、２チップ以上のチップが配列されたレチクルに対し
ても応用可能である。
【００１２】また、前記製品チップパターン１１の中は
元より、スクライブライン１２上には、半導体ウエハと
前記レチクル１０上の製品チップパターン１１とを位置
合わせするための位置合わせマーク１３は配置されず
に、前記製品チップパターン１１以外の露光可能な空き
領域にまとめて配置されている。
元より、スクライブライン１２上には、半導体ウエハと
前記レチクル１０上の製品チップパターン１１とを位置
合わせするための位置合わせマーク１３は配置されず
に、前記製品チップパターン１１以外の露光可能な空き
領域にまとめて配置されている。
【００１３】本実施例では、半導体ウエハと前記レチク
ル１０上の製品チップパターン１１とを位置合わせする
ための位置合わせマーク１３が、前記製品チップパター
ン１１の中は元より、スクライブライン１２上から削除
し、前記レチクル１０上の製品チップパターン１１以外
の露光可能な空き領域にまとめて配置される。従って、
前記スクライブライン上に各種モニター用パターンをス
ペース効率良く配置できる。
ル１０上の製品チップパターン１１とを位置合わせする
ための位置合わせマーク１３が、前記製品チップパター
ン１１の中は元より、スクライブライン１２上から削除
し、前記レチクル１０上の製品チップパターン１１以外
の露光可能な空き領域にまとめて配置される。従って、
前記スクライブライン上に各種モニター用パターンをス
ペース効率良く配置できる。
【００１４】複数の異なるチップパターンが配列されて
いる場合には、製品チップ以外のチップの領域、例え
ば、評価チップの領域に位置あわせマーク１３が配置さ
れていても良い。
いる場合には、製品チップ以外のチップの領域、例え
ば、評価チップの領域に位置あわせマーク１３が配置さ
れていても良い。
【００１５】図２は、図１に示される本発明のレチクル
１０を用いて、ステッパにより半導体ウエハ１４上に、
製品チップパターン１１を露光し、また、位置合わせマ
ーク１３を４個所に投影露光した状態を示し、本発明が
適用される露光方法の実施例を説明する図である。前記
レチクル１０を用いて半導体ウエハ１４上にステップア
ンドリピートで投影露光する時、前記半導体ウエハ１４
上の製品チップパターン１１の露光個所では、ステッパ
のブラインドの開口部を前記製品チップパターン１１側
のみ露光されるように設定して露光する。前記製品チッ
プ１１が全て露光された後、前記位置合わせマーク１３
は、前記半導体ウエハ１４周辺部の前記製品チップパタ
ーン１１が露光されていない領域で、予め指定された位
置（４個所）に露光される。その際、ステッパのブライ
ンドの開口部は、前記位置合わせマーク合わせマーク１
３のみ露光されるように設定される。
１０を用いて、ステッパにより半導体ウエハ１４上に、
製品チップパターン１１を露光し、また、位置合わせマ
ーク１３を４個所に投影露光した状態を示し、本発明が
適用される露光方法の実施例を説明する図である。前記
レチクル１０を用いて半導体ウエハ１４上にステップア
ンドリピートで投影露光する時、前記半導体ウエハ１４
上の製品チップパターン１１の露光個所では、ステッパ
のブラインドの開口部を前記製品チップパターン１１側
のみ露光されるように設定して露光する。前記製品チッ
プ１１が全て露光された後、前記位置合わせマーク１３
は、前記半導体ウエハ１４周辺部の前記製品チップパタ
ーン１１が露光されていない領域で、予め指定された位
置（４個所）に露光される。その際、ステッパのブライ
ンドの開口部は、前記位置合わせマーク合わせマーク１
３のみ露光されるように設定される。
【００１６】なお、複数の異なるチップパターンが配列
されている場合には、製品チップ以外のチップの領域、
例えば、評価チップの領域に位置あわせマーク１３が配
置されることとなる。その際においても、ステッパのブ
ラインドの開口部は、位置あわせマーク１３のみ露光さ
れるように設定される。
されている場合には、製品チップ以外のチップの領域、
例えば、評価チップの領域に位置あわせマーク１３が配
置されることとなる。その際においても、ステッパのブ
ラインドの開口部は、位置あわせマーク１３のみ露光さ
れるように設定される。
【００１７】本実施例によれば、前記半導体ウエハ１４
周辺部の製品チップパターン１１が露光されない領域に
前記位置合わせマーク１３を露光するため、前記半導体
ウエハ１４上のチップ配列を変えることなく、すなわ
ち、有効チップ数を減らすことがない。また、前記位置
合わせマーク１３をスクライブライン上に配置する必要
がないため、各種モニター用パターンをスペース効率よ
く配置することができる。
周辺部の製品チップパターン１１が露光されない領域に
前記位置合わせマーク１３を露光するため、前記半導体
ウエハ１４上のチップ配列を変えることなく、すなわ
ち、有効チップ数を減らすことがない。また、前記位置
合わせマーク１３をスクライブライン上に配置する必要
がないため、各種モニター用パターンをスペース効率よ
く配置することができる。
【００１８】また、複数の異なるチップパターンが配列
されている場合には、チップパターンの露光されない領
域に位置あわせマークを設定してもよく、製品チップ以
外のチップ領域に位置あわせマークを設定してもよく、
この場合においても、有効チップ数を減らすことなく、
しかも位置あわせマーク１３をスクライブライン上に配
置する必要がないため、各種モニター用パターンをスペ
ース効率よく配置することができる。
されている場合には、チップパターンの露光されない領
域に位置あわせマークを設定してもよく、製品チップ以
外のチップ領域に位置あわせマークを設定してもよく、
この場合においても、有効チップ数を減らすことなく、
しかも位置あわせマーク１３をスクライブライン上に配
置する必要がないため、各種モニター用パターンをスペ
ース効率よく配置することができる。
【００１９】尚、本発明は上記実施例に限定されるもの
ではなく、本発明の要旨の範囲内で種々の変形実施が可
能である。例えば、露光対象である被処理体は必ずしも
半導体ウエハに限らず、液晶表示装置（ＬＣＤ）等の他
の半導体基板でもよく、あるいは、半導体基板以外の各
種処理基板に本発明を適用することもできる。
ではなく、本発明の要旨の範囲内で種々の変形実施が可
能である。例えば、露光対象である被処理体は必ずしも
半導体ウエハに限らず、液晶表示装置（ＬＣＤ）等の他
の半導体基板でもよく、あるいは、半導体基板以外の各
種処理基板に本発明を適用することもできる。
【００２０】
【発明の効果】請求項１の発明によれば、被処理体ステ
ージに支持された被処理体を、チップパターンが配列さ
れたレチクルを用いて、投影レンズを介して露光する方
法において、前記被処理体と前記レチクル上に配列され
たチップパターンとを位置合わせするために、前記レチ
クル上に配列された位置合わせマークを、前記被処理体
周辺部の前記チップパターンが露光されない領域に露光
することによって、例えば、半導体ウエハの周辺部のチ
ップパターンが露光されない領域に位置合わせマークを
露光するため、前記半導体ウエハ上のチップ配列を変え
ることなく、すなわち、有効チップ数を減らすことがな
い。また、前記位置合わせマークをスクライブライン上
に配置する必要がないため、各種モニター用パターンを
スペース効率よく配置することができる。
ージに支持された被処理体を、チップパターンが配列さ
れたレチクルを用いて、投影レンズを介して露光する方
法において、前記被処理体と前記レチクル上に配列され
たチップパターンとを位置合わせするために、前記レチ
クル上に配列された位置合わせマークを、前記被処理体
周辺部の前記チップパターンが露光されない領域に露光
することによって、例えば、半導体ウエハの周辺部のチ
ップパターンが露光されない領域に位置合わせマークを
露光するため、前記半導体ウエハ上のチップ配列を変え
ることなく、すなわち、有効チップ数を減らすことがな
い。また、前記位置合わせマークをスクライブライン上
に配置する必要がないため、各種モニター用パターンを
スペース効率よく配置することができる。
【００２１】請求項２の発明によれば、被処理体ステー
ジに支持された被処理体を、投影レンズを介して露光す
るために用いるレチクルにおいて、前記被処理体と前記
レチクル上に配列されたチップパターンを位置合わせす
るための位置合わせマークが、前記チップパターン以外
の露光可能な空き領域にまとめて配置されたことによっ
て、例えば、半導体ウエハとレチクル上のチップパター
ンとを位置合わせするための位置合わせマークが、前記
チップパターンの中は元より、スクライブライン上から
削除し、前記レチクルのチップパターン以外の露光可能
な空き領域にまとめて配置される。従って、前記スクラ
イブライン上に各種モニター用パターンをスペース効率
良く配置できる。
ジに支持された被処理体を、投影レンズを介して露光す
るために用いるレチクルにおいて、前記被処理体と前記
レチクル上に配列されたチップパターンを位置合わせす
るための位置合わせマークが、前記チップパターン以外
の露光可能な空き領域にまとめて配置されたことによっ
て、例えば、半導体ウエハとレチクル上のチップパター
ンとを位置合わせするための位置合わせマークが、前記
チップパターンの中は元より、スクライブライン上から
削除し、前記レチクルのチップパターン以外の露光可能
な空き領域にまとめて配置される。従って、前記スクラ
イブライン上に各種モニター用パターンをスペース効率
良く配置できる。
【図１】本発明の実施例に基づくレチクルを示す平面図
である。
である。
【図２】本発明のレチクルを用いて、半導体ウエハ上に
製品チップパターン及び位置合わせマークを露光した時
の状態を示し、本発明が適用される露光方法の一実施例
を説明する平面図である。
製品チップパターン及び位置合わせマークを露光した時
の状態を示し、本発明が適用される露光方法の一実施例
を説明する平面図である。
１０ レチクル １１ 製品チップパターン １２ スクライブライン １３ 位置合わせマーク １４ 半導体ウエハ
Claims (2)
- 【請求項１】被処理体ステージに支持された被処理体
を、チップパターンが配列されたレチクルを用いて、投
影レンズを介して露光する方法において、前記被処理体
と前記レチクル上に配列されたチップパターンとを位置
合わせするために、前記レチクル上に配列された位置合
わせマークを、前記被処理体周辺部の前記チップパター
ンが露光されない領域に露光することを特徴とする露光
方法。 - 【請求項２】被処理体ステージに支持された被処理体
を、投影レンズを介して露光するために用いるレチクル
において、前記被処理体と前記レチクル上に配列された
チップパターンを位置合わせするための位置合わせマー
クが、前記チップパターン以外の露光可能な空き領域に
まとめて配置されたことを特徴とするレチクル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12271597A JPH10312949A (ja) | 1997-05-13 | 1997-05-13 | 露光方法及びそれに用いるレチクル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12271597A JPH10312949A (ja) | 1997-05-13 | 1997-05-13 | 露光方法及びそれに用いるレチクル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10312949A true JPH10312949A (ja) | 1998-11-24 |
Family
ID=14842810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12271597A Withdrawn JPH10312949A (ja) | 1997-05-13 | 1997-05-13 | 露光方法及びそれに用いるレチクル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10312949A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010085793A (ja) * | 2008-09-30 | 2010-04-15 | Canon Inc | 露光装置およびデバイス製造方法 |
-
1997
- 1997-05-13 JP JP12271597A patent/JPH10312949A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010085793A (ja) * | 2008-09-30 | 2010-04-15 | Canon Inc | 露光装置およびデバイス製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4477182A (en) | Pattern exposing apparatus | |
| JPH09134870A (ja) | パターン形成方法および形成装置 | |
| EP0459737A2 (en) | Reticle for a reduced projection exposure apparatus | |
| JP2004086097A (ja) | 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法 | |
| US6730608B2 (en) | Full image exposure of field with alignment marks | |
| JP3955457B2 (ja) | フォトマスク及びウェハ基板の露光方法 | |
| JPH10312049A (ja) | レチクル | |
| JPH118184A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JPH10288835A (ja) | レチクル | |
| JP2001249462A (ja) | 露光装置 | |
| JP3008748B2 (ja) | 露光装置及びそれを用いた半導体デバイスの製造方法 | |
| JP2006005139A (ja) | 走査投影露光装置 | |
| JPH05217843A (ja) | 縮小投影露光装置 | |
| US6410350B1 (en) | Detecting die speed variations | |
| JPH0743881A (ja) | フォトマスクの構造と半導体装置の製造方法 | |
| JPH04348343A (ja) | 縮小投影露光装置用レチクル | |
| JPH03180017A (ja) | 半導体装置の製造方法 | |
| JPH11231505A (ja) | レチクル及びそれを使用した露光方法 | |
| JP3507996B2 (ja) | 一対のフォトマスクおよびそれを用いた透明基板の表裏面加工方法 | |
| JPS6325920A (ja) | 露光方法および装置 | |
| JPH01235954A (ja) | リソグラフィー用レチクルおよびレチクルパターン転写方法 | |
| JPH0144009B2 (ja) | ||
| TW201037463A (en) | Exposure apparatus and exposure method | |
| JPS6373520A (ja) | ウエハ−の露光方法 | |
| JPS60224224A (ja) | マスクアライメント方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20041217 |