JPH10312998A - 半導体集積回路の製造装置及び方法 - Google Patents
半導体集積回路の製造装置及び方法Info
- Publication number
- JPH10312998A JPH10312998A JP12260697A JP12260697A JPH10312998A JP H10312998 A JPH10312998 A JP H10312998A JP 12260697 A JP12260697 A JP 12260697A JP 12260697 A JP12260697 A JP 12260697A JP H10312998 A JPH10312998 A JP H10312998A
- Authority
- JP
- Japan
- Prior art keywords
- film
- chamber
- integrated circuit
- semiconductor integrated
- cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 半導体基板のＰＢＳＧ膜のような平坦化膜の
表面状態の不安定化、半導体基板の平坦化不足、アルミ
配線間のショート、半導体集積回路の特性の変動、及び
半導体集積回路製造の工程管理の難しさを防止できる半
導体集積回路の製造装置及び方法を提供する。 【解決手段】 半導体基板上にＣＶＤ膜を形成する第１
成膜室と、形成されたＣＶＤ膜の再流動化処理を行うリ
フロー室と、再流動化処理が行われたＣＶＤ膜の上層に
表面保護膜を形成する第２成膜室とが１つの処理室１２
で兼用されて、前記各室の工程を同一の処理室１２で順
次行うようにしたため、ＢＰＳＧ膜のような平坦化膜を
成膜後に半導体基板を処理室１２から取り出して空気中
に晒すことがないので、高い吸湿性等によりＣＶＤ膜の
表面状態が不安定になることを防止する。
表面状態の不安定化、半導体基板の平坦化不足、アルミ
配線間のショート、半導体集積回路の特性の変動、及び
半導体集積回路製造の工程管理の難しさを防止できる半
導体集積回路の製造装置及び方法を提供する。 【解決手段】 半導体基板上にＣＶＤ膜を形成する第１
成膜室と、形成されたＣＶＤ膜の再流動化処理を行うリ
フロー室と、再流動化処理が行われたＣＶＤ膜の上層に
表面保護膜を形成する第２成膜室とが１つの処理室１２
で兼用されて、前記各室の工程を同一の処理室１２で順
次行うようにしたため、ＢＰＳＧ膜のような平坦化膜を
成膜後に半導体基板を処理室１２から取り出して空気中
に晒すことがないので、高い吸湿性等によりＣＶＤ膜の
表面状態が不安定になることを防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
製造過程における、ＣＶＤ工程（後述するＣＶＤ膜を形
成する工程）及び熱処理工程に用いられる半導体集積回
路の製造装置及び方法に関するものである。
製造過程における、ＣＶＤ工程（後述するＣＶＤ膜を形
成する工程）及び熱処理工程に用いられる半導体集積回
路の製造装置及び方法に関するものである。
【０００２】
【従来の技術】従来の半導体集積回路の製造方法は、ま
ずＣＶＤ装置、すなわち原料ガスを成膜室に導入し、熱
やプラズマ等のエネルギーにより半導体基板の表面に薄
膜を形成する装置により、半導体基板の表面に例えばＢ
ＰＳＧ膜、すなわちＳｉＯ2膜中に不純物であるＢ（ボ
ロン）とＰ（リン）をドーピング（混入）して形成した
ＣＶＤ膜（平坦化膜）を成膜し、次いでその半導体基板
をＣＶＤ装置から外側空気中に取り出して、今度は熱処
理炉に入れてリフロー（再流動化処理）することによ
り、半導体基板の表面の平坦化を行っていた。
ずＣＶＤ装置、すなわち原料ガスを成膜室に導入し、熱
やプラズマ等のエネルギーにより半導体基板の表面に薄
膜を形成する装置により、半導体基板の表面に例えばＢ
ＰＳＧ膜、すなわちＳｉＯ2膜中に不純物であるＢ（ボ
ロン）とＰ（リン）をドーピング（混入）して形成した
ＣＶＤ膜（平坦化膜）を成膜し、次いでその半導体基板
をＣＶＤ装置から外側空気中に取り出して、今度は熱処
理炉に入れてリフロー（再流動化処理）することによ
り、半導体基板の表面の平坦化を行っていた。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体集積回路の製造方法においては、ＢＰ
ＳＧ膜のような平坦化膜は、吸湿性が高い等により空気
中ではその表面状態が不安定となる。すなわち、ＢやＰ
等の不純物が吸湿すると結晶性を有し細かい粒状の物質
が生成され、この粒状の物質により表面の平坦性が害さ
れる。また、この粒状の物質により、Ａｌ配線加工時に
Ａｌ残渣が発生して配線間ショートを生ずる等の問題が
発生する。
うな従来の半導体集積回路の製造方法においては、ＢＰ
ＳＧ膜のような平坦化膜は、吸湿性が高い等により空気
中ではその表面状態が不安定となる。すなわち、ＢやＰ
等の不純物が吸湿すると結晶性を有し細かい粒状の物質
が生成され、この粒状の物質により表面の平坦性が害さ
れる。また、この粒状の物質により、Ａｌ配線加工時に
Ａｌ残渣が発生して配線間ショートを生ずる等の問題が
発生する。
【０００４】このため、空気中におけるその表面状態を
安定化させるために、不純物であるＢ、Ｐ等を、その濃
度を不純物全体として９ｗｔ％（重量％）程度しか混入
させることができない。それ以上の割合で不純物を混入
させると、空気中でのＢＰＳＧ膜のような平坦化膜の吸
湿性が高くなって、上述のような表面状態の不安定化が
著しくなるからである。
安定化させるために、不純物であるＢ、Ｐ等を、その濃
度を不純物全体として９ｗｔ％（重量％）程度しか混入
させることができない。それ以上の割合で不純物を混入
させると、空気中でのＢＰＳＧ膜のような平坦化膜の吸
湿性が高くなって、上述のような表面状態の不安定化が
著しくなるからである。
【０００５】このように、不純物の混入量が少くせざる
を得ないため、次にリフロー処理を行っても、半導体基
板に求められている平坦性が十分に得られない。このよ
うに半導体基板の平坦性が不十分だと、アルミ配線加工
時にそのアルミ配線間でショートを生ずる等の問題が発
生する。
を得ないため、次にリフロー処理を行っても、半導体基
板に求められている平坦性が十分に得られない。このよ
うに半導体基板の平坦性が不十分だと、アルミ配線加工
時にそのアルミ配線間でショートを生ずる等の問題が発
生する。
【０００６】他方、リフロー処理のための温度を上げる
と平坦性が向上し、半導体基板に求められている平坦性
を得ることができるが、その反面、製造した半導体集積
回路の特性が変動すると共に、リフロー工程時にＰＢＳ
Ｇ膜の表面にＢ，Ｐ等の不純物が析出してしまい、やは
りアルミ配線加工時に配線間でショートを生ずる等の問
題が発生する。
と平坦性が向上し、半導体基板に求められている平坦性
を得ることができるが、その反面、製造した半導体集積
回路の特性が変動すると共に、リフロー工程時にＰＢＳ
Ｇ膜の表面にＢ，Ｐ等の不純物が析出してしまい、やは
りアルミ配線加工時に配線間でショートを生ずる等の問
題が発生する。
【０００７】さらに、このような問題の発生をできるだ
け抑えるために、前記ＰＢＳＧ膜のような平坦化膜の表
面状態を不安定にさせないように、そのような平坦化膜
を長時間空気中に置かないよう、できるだけ短時間で第
１成膜工程からリフロー工程に移る必要があるので、半
導体集積回路製造の工程管理を難しくしているという問
題があった。
け抑えるために、前記ＰＢＳＧ膜のような平坦化膜の表
面状態を不安定にさせないように、そのような平坦化膜
を長時間空気中に置かないよう、できるだけ短時間で第
１成膜工程からリフロー工程に移る必要があるので、半
導体集積回路製造の工程管理を難しくしているという問
題があった。
【０００８】そこで本発明は、上記問題点に鑑みて、半
導体基板のＰＢＳＧ膜のような平坦化膜の表面状態の不
安定化、半導体基板の平坦化不足、アルミ配線間のショ
ート、半導体集積回路の特性の変動、及び半導体集積回
路製造の工程管理の難しさを防止できる半導体集積回路
の製造装置及び方法を提供することを課題とするもので
ある。
導体基板のＰＢＳＧ膜のような平坦化膜の表面状態の不
安定化、半導体基板の平坦化不足、アルミ配線間のショ
ート、半導体集積回路の特性の変動、及び半導体集積回
路製造の工程管理の難しさを防止できる半導体集積回路
の製造装置及び方法を提供することを課題とするもので
ある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明による半導体集積回路の製造装置は、半導体
基板上にＣＶＤ膜を形成する第１成膜室と、前記形成さ
れたＣＶＤ膜の再流動化処理を行うリフロー室と、前記
再流動化処理が行われたＣＶＤ膜の上層に表面保護膜を
形成する第２成膜室とが、１つの処理室で兼用されて、
前記各室の工程を同一の処理室で、順次行うことができ
るようにしたことを特徴とするものである。
に、本発明による半導体集積回路の製造装置は、半導体
基板上にＣＶＤ膜を形成する第１成膜室と、前記形成さ
れたＣＶＤ膜の再流動化処理を行うリフロー室と、前記
再流動化処理が行われたＣＶＤ膜の上層に表面保護膜を
形成する第２成膜室とが、１つの処理室で兼用されて、
前記各室の工程を同一の処理室で、順次行うことができ
るようにしたことを特徴とするものである。
【００１０】このような構成の半導体集積回路の製造装
置にによれば、同一の処理室において、半導体基板上に
ＣＶＤ膜を形成し、次に前記形成されたＣＶＤ膜の再流
動化を行い、さらに前記再流動化されたＣＶＤ膜の上層
に表面保護膜を形成することができるため、処理室から
半導体基板を出し入れすることなく各工程を行うことが
できる。このため、ＢＰＳＧ膜のような平坦化膜を成膜
後に半導体基板を処理室から取り出して空気中に晒すこ
とがないので、高い吸湿性等によりＣＶＤ膜の表面状態
が不安定になることを防止することができる。
置にによれば、同一の処理室において、半導体基板上に
ＣＶＤ膜を形成し、次に前記形成されたＣＶＤ膜の再流
動化を行い、さらに前記再流動化されたＣＶＤ膜の上層
に表面保護膜を形成することができるため、処理室から
半導体基板を出し入れすることなく各工程を行うことが
できる。このため、ＢＰＳＧ膜のような平坦化膜を成膜
後に半導体基板を処理室から取り出して空気中に晒すこ
とがないので、高い吸湿性等によりＣＶＤ膜の表面状態
が不安定になることを防止することができる。
【００１１】このため、空気中におけるＢＰＳＧ膜のよ
うな平坦化膜の表面状態の不安定化を気にする必要がな
いので、Ｂ，Ｐ等の不純物を従来よりも高濃度、例えば
不純物全体として１０ｗｔ％以上混入できる。このため
リフロー処理により、半導体基板に求められている平坦
性が確実に得られるので、アルミ配線加工時のアルミ配
線間のショートの発生を防止することができる。
うな平坦化膜の表面状態の不安定化を気にする必要がな
いので、Ｂ，Ｐ等の不純物を従来よりも高濃度、例えば
不純物全体として１０ｗｔ％以上混入できる。このため
リフロー処理により、半導体基板に求められている平坦
性が確実に得られるので、アルミ配線加工時のアルミ配
線間のショートの発生を防止することができる。
【００１２】また、空気中におけるＢＰＳＧ膜のような
平坦化膜の表面状態の安定化のためにリフロー処理時の
温度を上げる必要がないので、半導体集積回路の特性が
変動することを防止することができる。さらに、空気中
におけるＢＰＳＧ膜のような平坦化膜の表面状態の安定
化のために、第１成膜工程からリフロー工程に、できる
だけ短時間で移る必要がないので、半導体集積回路製造
の工程管理が容易となる。
平坦化膜の表面状態の安定化のためにリフロー処理時の
温度を上げる必要がないので、半導体集積回路の特性が
変動することを防止することができる。さらに、空気中
におけるＢＰＳＧ膜のような平坦化膜の表面状態の安定
化のために、第１成膜工程からリフロー工程に、できる
だけ短時間で移る必要がないので、半導体集積回路製造
の工程管理が容易となる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて具体的に説明する。図１及び図２
は、本発明による半導体集積回路の製造装置及び方法の
第１の実施の形態を説明するために参照する図である。
て、図面に基づいて具体的に説明する。図１及び図２
は、本発明による半導体集積回路の製造装置及び方法の
第１の実施の形態を説明するために参照する図である。
【００１４】図１は、半導体集積回路の製造装置を示す
概略図である。同図において、半導体ウエハー（基板）
１０をその搬出・搬入時に所定位置５ａに載置するカセ
ットステーション５の隣には、図示しない搬送ロボット
が収納されて作動するロードロック室７の一端部が接続
されている。ロードロック室７の他端部には、４つの処
理室１２がロードロック室７の他端部を囲むように配置
されている。
概略図である。同図において、半導体ウエハー（基板）
１０をその搬出・搬入時に所定位置５ａに載置するカセ
ットステーション５の隣には、図示しない搬送ロボット
が収納されて作動するロードロック室７の一端部が接続
されている。ロードロック室７の他端部には、４つの処
理室１２がロードロック室７の他端部を囲むように配置
されている。
【００１５】図２に示すように、処理室１２の各々に
は、半導体ウエハー１０を載置する台としてのサセプタ
ー１４が設けられており、このサセプター１４の下側に
はそのサセプター１４上の半導体ウエハー１０を加熱す
るためのランプヒーター１６が設けられている。
は、半導体ウエハー１０を載置する台としてのサセプタ
ー１４が設けられており、このサセプター１４の下側に
はそのサセプター１４上の半導体ウエハー１０を加熱す
るためのランプヒーター１６が設けられている。
【００１６】処理室１２の屋根部には開口部が形成され
ており、この開口部には、ガスを一方向にのみ通す仕切
板状のガス整流板１８が設けられている。そして処理室
１２には、このガス整流板１８を通って各種ガスを処理
室１２内に供給する、ガス供給装置（図示せず）が連結
されている。また処理室１２には、真空装置２０（図１
には図示せず）が配管２２を介して連結されており、そ
の配管２２の途中には圧力制御装置２４が設けられてい
る。
ており、この開口部には、ガスを一方向にのみ通す仕切
板状のガス整流板１８が設けられている。そして処理室
１２には、このガス整流板１８を通って各種ガスを処理
室１２内に供給する、ガス供給装置（図示せず）が連結
されている。また処理室１２には、真空装置２０（図１
には図示せず）が配管２２を介して連結されており、そ
の配管２２の途中には圧力制御装置２４が設けられてい
る。
【００１７】次に、このような半導体集積回路の製造装
置の使用時の動作について説明する。まず、カセットス
テーション５内の所定位置５ａに半導体ウエハー１０を
載置すると、ロードロック室７内に設けられた図示しな
い搬送ロボットが、カセットステーション５から半導体
ウエハー１０を取り出して、１つの処理室１２のサセプ
ター１４の上に載置する。
置の使用時の動作について説明する。まず、カセットス
テーション５内の所定位置５ａに半導体ウエハー１０を
載置すると、ロードロック室７内に設けられた図示しな
い搬送ロボットが、カセットステーション５から半導体
ウエハー１０を取り出して、１つの処理室１２のサセプ
ター１４の上に載置する。
【００１８】搬送ロボットがこのような動作を４回繰り
返して、４つの処理室１２のすべてのサセプター１４上
に半導体ウエハー１０を載置する。ところで処理室１２
内は、真空装置２０により配管２２の圧力制御装置２４
を介して、例えば、１×１０4〜５×１０4Ｐａの圧力に
なるよう設定されている。これと同時に処理室１２内
は、ランプヒーター１６により昇温して、例えば５００
℃の温度に設定されている。
返して、４つの処理室１２のすべてのサセプター１４上
に半導体ウエハー１０を載置する。ところで処理室１２
内は、真空装置２０により配管２２の圧力制御装置２４
を介して、例えば、１×１０4〜５×１０4Ｐａの圧力に
なるよう設定されている。これと同時に処理室１２内
は、ランプヒーター１６により昇温して、例えば５００
℃の温度に設定されている。
【００１９】ここで、カセットステーション５は大気圧
となっており、処理室１２は真空圧となっていて、カセ
ットステーション５と処理室１２とでは互いの室内圧力
が異なる。このため、カセットステーション５内の半導
体ウエハー１０がロードロック室７内に移動するときは
ロードロック室７は大気圧となり、ロードロック室７か
ら半導体ウエハー１０が処理室１２内に移動するとき
は、ロードロック室７はその前に処理室１２内と同じ真
空圧にする。
となっており、処理室１２は真空圧となっていて、カセ
ットステーション５と処理室１２とでは互いの室内圧力
が異なる。このため、カセットステーション５内の半導
体ウエハー１０がロードロック室７内に移動するときは
ロードロック室７は大気圧となり、ロードロック室７か
ら半導体ウエハー１０が処理室１２内に移動するとき
は、ロードロック室７はその前に処理室１２内と同じ真
空圧にする。
【００２０】また逆に、処理室１２内の半導体ウエハー
１０がロードロック室７内に移動するときは、ロードロ
ック室７は引続き真空圧になっており、半導体ウエハー
１０がロードロック室７からカセットステーション５に
移動するときは、ロードロック室７はその前に大気圧に
戻す。
１０がロードロック室７内に移動するときは、ロードロ
ック室７は引続き真空圧になっており、半導体ウエハー
１０がロードロック室７からカセットステーション５に
移動するときは、ロードロック室７はその前に大気圧に
戻す。
【００２１】このようにロードロック室７が、大気圧と
なったり真空圧となったりと変化することにより、大気
圧の外側から半導体ウエハー１０を、カセットステーシ
ョン５とロードロック室７を通って、処理室１２の真空
圧を損なうことなく円滑に処理室１２内に搬送すること
ができる。
なったり真空圧となったりと変化することにより、大気
圧の外側から半導体ウエハー１０を、カセットステーシ
ョン５とロードロック室７を通って、処理室１２の真空
圧を損なうことなく円滑に処理室１２内に搬送すること
ができる。
【００２２】次に前記ガス供給装置により、ガス整流板
１８から処理室１２内に、所望する膜の構成元素を含ん
だ反応ガスとしてのＳｉソースガス２６、Ｐソースガス
２８、Ｂソースガス３０、及び酸化剤としてのオゾン３
２が供給されることにより、これらのソースガスが５０
０℃の熱により反応して、例えば厚さが０．６μｍのＢ
ＰＳＧ膜（ＣＶＤ膜）を、半導体ウエハー１０の表面に
成膜する。このとき不純物Ｂ，Ｐ等の濃度は、従来のよ
うに表面の不安定化を気にしなくともよいので、不純物
全体で１０ｗｔ％以上にすることができる。
１８から処理室１２内に、所望する膜の構成元素を含ん
だ反応ガスとしてのＳｉソースガス２６、Ｐソースガス
２８、Ｂソースガス３０、及び酸化剤としてのオゾン３
２が供給されることにより、これらのソースガスが５０
０℃の熱により反応して、例えば厚さが０．６μｍのＢ
ＰＳＧ膜（ＣＶＤ膜）を、半導体ウエハー１０の表面に
成膜する。このとき不純物Ｂ，Ｐ等の濃度は、従来のよ
うに表面の不安定化を気にしなくともよいので、不純物
全体で１０ｗｔ％以上にすることができる。
【００２３】それぞれのガスは、図示しないガス流量制
御装置によりその供給量を制御されると共に、オゾンも
その供給量や濃度を制御される。それぞれのガスの種類
及び供給量は、例えばＳｉソースガス２６はＴＥＯＳ
（テトラエチルオルソシリケート）が３６．８ｓｃｃ
ｍ、ＰソースガスはＴＭＯＰ（トリメチルホスフェー
ト）が１１．５ｓｃｃｍ、ＢソースガスはＴＥＢ（トリ
エトキシボロン）が１３．１ｓｃｃｍとし、オゾン３２
は濃度が１２９ｍｇ／ｓｌで７ｓｌｍとする。なお、ガ
スの種類，供給量や、オゾン３２の濃度，供給量は、必
要に応じて種々に設定することができる。
御装置によりその供給量を制御されると共に、オゾンも
その供給量や濃度を制御される。それぞれのガスの種類
及び供給量は、例えばＳｉソースガス２６はＴＥＯＳ
（テトラエチルオルソシリケート）が３６．８ｓｃｃ
ｍ、ＰソースガスはＴＭＯＰ（トリメチルホスフェー
ト）が１１．５ｓｃｃｍ、ＢソースガスはＴＥＢ（トリ
エトキシボロン）が１３．１ｓｃｃｍとし、オゾン３２
は濃度が１２９ｍｇ／ｓｌで７ｓｌｍとする。なお、ガ
スの種類，供給量や、オゾン３２の濃度，供給量は、必
要に応じて種々に設定することができる。
【００２４】ところで、上記ｓｃｃｍとは、ｓがスタン
ダード（０℃，１気圧）、ｃｃは流量、ｍは１分間当り
の意なので、０℃，１気圧の下での１分間当りの流量の
意である。また、上記ｓｌとは、ｓはスタンダード（０
℃，１気圧）、ｌはリッターの意で、０℃，１気圧の下
での容積１ｌ（１リッター）中の意である。さらに上記
ｓｌｍとは、０℃，１気圧の下での１分間当りの流量ｌ
の意である。
ダード（０℃，１気圧）、ｃｃは流量、ｍは１分間当り
の意なので、０℃，１気圧の下での１分間当りの流量の
意である。また、上記ｓｌとは、ｓはスタンダード（０
℃，１気圧）、ｌはリッターの意で、０℃，１気圧の下
での容積１ｌ（１リッター）中の意である。さらに上記
ｓｌｍとは、０℃，１気圧の下での１分間当りの流量ｌ
の意である。
【００２５】このように半導体ウエハー１０への成膜工
程が終了すると、真空装置２０により配管２２、圧力制
御装置２４を介して上記反応ガスが処理室１２内から除
去される。そして、各々の同一の処理室１２内におい
て、ランプヒーター１６によりリフロー温度が例えば１
０００℃に昇温され、例えば６０秒間半導体ウエハー１
０の表面に形成されたＢＰＳＧ膜のリフロー処理（再流
動化処理）が行われる。このときの処理室１２内の圧力
は真空下におかれ、リフロー温度や処理時間は必要に応
じて様々に設定することができる。
程が終了すると、真空装置２０により配管２２、圧力制
御装置２４を介して上記反応ガスが処理室１２内から除
去される。そして、各々の同一の処理室１２内におい
て、ランプヒーター１６によりリフロー温度が例えば１
０００℃に昇温され、例えば６０秒間半導体ウエハー１
０の表面に形成されたＢＰＳＧ膜のリフロー処理（再流
動化処理）が行われる。このときの処理室１２内の圧力
は真空下におかれ、リフロー温度や処理時間は必要に応
じて様々に設定することができる。
【００２６】このようなリフロー処理が終了すると、各
々の同一の処理室１２内に反応ガスが流され、上記リフ
ロー処理されたＢＰＳＧ膜の上に、例えば厚さが０．１
μｍ以下のＳｉＯ2膜の表面保護膜を形成する。この表
面保護膜の不純物Ｂ，Ｐ等の濃度は両方で９ｗｔ％以
下、または不純物はＢのみ９ｗｔ％以下の濃度で、また
は不純物はＰのみ９ｗｔ％以下の濃度で、或は不純物を
全く混入しないようにしてもよい。
々の同一の処理室１２内に反応ガスが流され、上記リフ
ロー処理されたＢＰＳＧ膜の上に、例えば厚さが０．１
μｍ以下のＳｉＯ2膜の表面保護膜を形成する。この表
面保護膜の不純物Ｂ，Ｐ等の濃度は両方で９ｗｔ％以
下、または不純物はＢのみ９ｗｔ％以下の濃度で、また
は不純物はＰのみ９ｗｔ％以下の濃度で、或は不純物を
全く混入しないようにしてもよい。
【００２７】このようにして処理室１２での処理の一連
のプロセスは終了し、半導体ウエハー１０は処理室１２
からロードロック室７に取り出されると共に、ロードロ
ック室７からカセットステーション５に戻され、それか
ら半導体ウエハー１０は外部に取り出される。
のプロセスは終了し、半導体ウエハー１０は処理室１２
からロードロック室７に取り出されると共に、ロードロ
ック室７からカセットステーション５に戻され、それか
ら半導体ウエハー１０は外部に取り出される。
【００２８】なお前記実施の形態においては、処理室１
２内は真空下に置かれる場合について説明したが、図示
しない不活性ガス供給装置によりガス整流板１８から不
活性ガス３５を処理室１２内に供給して、処理室１２内
は常圧下で酸素の存在しない完全な不活性ガス雰囲気に
してもよい。
２内は真空下に置かれる場合について説明したが、図示
しない不活性ガス供給装置によりガス整流板１８から不
活性ガス３５を処理室１２内に供給して、処理室１２内
は常圧下で酸素の存在しない完全な不活性ガス雰囲気に
してもよい。
【００２９】また、前記実施の形態においては同一の処
理室１２内で一連のプロセスを行うようにしたが、３つ
の処理室を互いに連通して、それらの処理室を同じ真空
下、又は不活性ガス雰囲気にして、各々の処置室で異な
るプロセスを行い、半導体ウエハー１０を外気中に取り
出すことなく各処理室に順次移動させて各プロセスを行
うことにより、一連のプロセスを行うようにしてもよ
い。
理室１２内で一連のプロセスを行うようにしたが、３つ
の処理室を互いに連通して、それらの処理室を同じ真空
下、又は不活性ガス雰囲気にして、各々の処置室で異な
るプロセスを行い、半導体ウエハー１０を外気中に取り
出すことなく各処理室に順次移動させて各プロセスを行
うことにより、一連のプロセスを行うようにしてもよ
い。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
同一の処理室において、半導体基板上にＣＶＤ膜を形成
し、次に前記形成されたＣＶＤ膜の再流動化を行い、さ
らに前記再流動化されたＣＶＤ膜の上層に表面保護膜を
形成することができるため、処理室から半導体基板を出
し入れすることなく各工程を行うことができる。このた
め、ＢＰＳＧ膜のような平坦化膜を成膜後に半導体基板
を処理室から取り出して空気中に晒すことがないので、
高い吸湿性等によりＣＶＤ膜の表面状態が不安定になる
ことを防止することができる。
同一の処理室において、半導体基板上にＣＶＤ膜を形成
し、次に前記形成されたＣＶＤ膜の再流動化を行い、さ
らに前記再流動化されたＣＶＤ膜の上層に表面保護膜を
形成することができるため、処理室から半導体基板を出
し入れすることなく各工程を行うことができる。このた
め、ＢＰＳＧ膜のような平坦化膜を成膜後に半導体基板
を処理室から取り出して空気中に晒すことがないので、
高い吸湿性等によりＣＶＤ膜の表面状態が不安定になる
ことを防止することができる。
【００３１】このため、空気中におけるＢＰＳＧ膜のよ
うな平坦化膜の表面状態の不安定化を気にする必要がな
いので、Ｂ，Ｐ等の不純物を従来よりも高濃度、例えば
不純物全体として１０ｗｔ％以上混入できる。このため
リフロー処理により、半導体基板に求められている平坦
性が確実に得られるので、アルミ配線加工時のアルミ配
線間のショートの発生を防止することができる。
うな平坦化膜の表面状態の不安定化を気にする必要がな
いので、Ｂ，Ｐ等の不純物を従来よりも高濃度、例えば
不純物全体として１０ｗｔ％以上混入できる。このため
リフロー処理により、半導体基板に求められている平坦
性が確実に得られるので、アルミ配線加工時のアルミ配
線間のショートの発生を防止することができる。
【００３２】また、空気中におけるＢＰＳＧ膜のような
平坦化膜の表面状態の安定化のためにリフロー処理時の
温度を上げる必要がないので、半導体集積回路の特性が
変動することを防止することができる。
平坦化膜の表面状態の安定化のためにリフロー処理時の
温度を上げる必要がないので、半導体集積回路の特性が
変動することを防止することができる。
【００３３】また、空気中におけるＢＰＳＧ膜のような
平坦化膜の表面状態の安定化のために、第１成膜工程か
らリフロー工程に、できるだけ短時間で移る必要がない
ので、半導体集積回路製造の工程管理が容易となる。
平坦化膜の表面状態の安定化のために、第１成膜工程か
らリフロー工程に、できるだけ短時間で移る必要がない
ので、半導体集積回路製造の工程管理が容易となる。
【００３４】さらに、ＢＰＳＧ膜のような平坦化膜の吸
湿が著しくなると、その下側に形成されたトランジスタ
やＩＣ，ＬＳＩ等の集積回路の特性を変化させる等の悪
影響が出るが、本発明によればそのような悪影響が出る
のを防止することができる。
湿が著しくなると、その下側に形成されたトランジスタ
やＩＣ，ＬＳＩ等の集積回路の特性を変化させる等の悪
影響が出るが、本発明によればそのような悪影響が出る
のを防止することができる。
【図１】本発明による半導体集積回路の製造装置の第１
の実施の形態を示す図である。
の実施の形態を示す図である。
【図２】図１の処理室１２の断面構成図である。
５…カセットステーション、５ａ…所定位置、７…ロー
ドロック室、１０…半導体ウエハー（基板）、１２…処
理室、１４…サセプター、１６…ランプヒーター、１８
…ガス整流板、２０…真空装置、２２…配管、２４…圧
力制御装置、２６…Ｓｉソースガス、２８…Ｐソースガ
ス、３０…Ｂソースガス、３２…オゾン、３５…不活性
ガス
ドロック室、１０…半導体ウエハー（基板）、１２…処
理室、１４…サセプター、１６…ランプヒーター、１８
…ガス整流板、２０…真空装置、２２…配管、２４…圧
力制御装置、２６…Ｓｉソースガス、２８…Ｐソースガ
ス、３０…Ｂソースガス、３２…オゾン、３５…不活性
ガス
Claims (9)
- 【請求項１】 半導体基板上にＣＶＤ膜を形成する第１
成膜室と、 前記形成されたＣＶＤ膜の再流動化処理を行うリフロー
室と、 前記再流動化処理が行われたＣＶＤ膜の上層に表面保護
膜を形成する第２成膜室とが、 １つの処理室で兼用されて、前記各室の工程を同一の処
理室で順次行うことができるようにしたことを特徴とす
る半導体集積回路の製造装置。 - 【請求項２】 半導体基板上にＣＶＤ膜を形成する第１
成膜室と、 前記形成されたＣＶＤ膜の再流動化処理を行うリフロー
室と、 前記再流動化処理が行われたＣＶＤ膜の上層に表面保護
膜を形成する第２成膜室とが、 互いに連通した構成となっていて、前記各室の工程を略
同じ環境下で行うことができるようにしたことを特徴と
する半導体集積回路の製造装置。 - 【請求項３】 前記処理室又は前記各室を真空圧にする
ための真空装置を有することを特徴とする請求項１又は
請求項２に記載の半導体集積回路の製造装置。 - 【請求項４】 前記処理室又は前記各室に不活性ガスを
供給する装置を有することを特徴とする請求項１又は請
求項２に記載の半導体集積回路の製造装置。 - 【請求項５】 前記ＣＶＤ膜としてＢＰＳＧ膜を形成す
ることを特徴とする請求項１又は請求項２に記載の半導
体集積回路の製造装置。 - 【請求項６】 前記ＣＶＤ膜としてＰＳＧ膜を形成する
ことを特徴とする請求項１又は請求項２に記載の半導体
集積回路の製造装置。 - 【請求項７】 前記表面保護膜としてＳｉＯ2膜，ＢＰ
ＳＧ膜及びＰＳＧ膜のいずれかを形成することを特徴と
する請求項１又は請求項２に記載の半導体集積回路の製
造装置。 - 【請求項８】 同一の処理室において、 半導体基板上にＣＶＤ膜を形成し、 次に前記形成されたＣＶＤ膜の再流動化処理を行い、 さらに前記再流動化処理されたＣＶＤ膜の上層に表面保
護膜を形成するようにした、 ことを特徴とする半導体集積回路の製造方法。 - 【請求項９】 半導体基板上にＣＶＤ膜を形成する第１
成膜室と、 前記形成されたＣＶＤ膜の再流動化処理を行うリフロー
室と、 前記再流動化処理が行われたＣＶＤ膜の上層に表面保護
膜を形成する第２成膜室とが互いに連通し、 前記３つの処理室を略同じ環境にして前記各処理室の各
々の工程を半導体基板について順次行うようにした、 ことを特徴とする半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12260697A JPH10312998A (ja) | 1997-05-13 | 1997-05-13 | 半導体集積回路の製造装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12260697A JPH10312998A (ja) | 1997-05-13 | 1997-05-13 | 半導体集積回路の製造装置及び方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10312998A true JPH10312998A (ja) | 1998-11-24 |
Family
ID=14840113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12260697A Pending JPH10312998A (ja) | 1997-05-13 | 1997-05-13 | 半導体集積回路の製造装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10312998A (ja) |
-
1997
- 1997-05-13 JP JP12260697A patent/JPH10312998A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3115134B2 (ja) | 薄膜処理装置および薄膜処理方法 | |
| US11967490B2 (en) | Plasma generating device, substrate processing apparatus, and method of manufacturing semiconductor device | |
| KR100938528B1 (ko) | 반도체 장치의 제조 방법 | |
| US6911112B2 (en) | Method of and apparatus for performing sequential processes requiring different amounts of time in the manufacturing of semiconductor devices | |
| US7204885B2 (en) | Deposition system to provide preheating of chemical vapor deposition precursors | |
| US6936549B2 (en) | Chemical vapor deposition using organometallic precursors | |
| WO2018063804A1 (en) | Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing | |
| US6177305B1 (en) | Fabrication of metal-insulator-metal capacitive structures | |
| CN107408493A (zh) | 脉冲氮化物封装 | |
| KR20200013606A (ko) | 에칭 방법 및 에칭 장치 | |
| JP7561579B2 (ja) | エッチング方法およびエッチング装置 | |
| US10804100B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
| JPH09232296A (ja) | 半導体装置の製造装置および製造方法 | |
| US7007933B2 (en) | Method and apparatus for supplying a source gas | |
| JP2004039990A (ja) | 被処理体の酸化方法 | |
| JP2016106415A (ja) | 基板処理装置および半導体装置の製造方法 | |
| US6153515A (en) | Method of forming multilayered film | |
| US5783257A (en) | Method for forming doped polysilicon films | |
| US6090725A (en) | Method for preventing bubble defects in BPSG film | |
| JP3069336B2 (ja) | 成膜装置 | |
| JPH10312998A (ja) | 半導体集積回路の製造装置及び方法 | |
| WO2022209982A1 (ja) | ルテニウム膜の成膜方法及び処理装置 | |
| JP3401322B2 (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| US6232234B1 (en) | Method of reducing in film particle number in semiconductor manufacture | |
| JPH04343456A (ja) | 半導体装置の製造方法 |